显示设备驱动电路及显示电路转让专利
申请号 : CN200510055024.8
文献号 : CN100580756C
文献日 : 2010-01-13
发明人 : 桥本义春
申请人 : 恩益禧电子股份有限公司
摘要 :
一种驱动电路作为本发明的一个示例，是显示设备的驱动电路，其并行输出基于串行输入的数字图像信号所产生的模拟图像信号。这个电路包括：电平偏移电路，其用于转换串行输入的数字图像信号的电压电平；D/A转换电路，其基于经由电平偏移电路进行电平转换后的数字图像信号产生模拟图像信号，和一扩展电路，其连接在D/A转换电路输出侧或电平偏移电路与D/A转换电路之间，用于并行扩展和保持输入的串行图像信号，并输出并行图像信号。电平偏移电路因此形成在图像信号寄存器电路的前级。
权利要求 :
1.一种显示设备用的驱动电路，其向显示设备的数据线输出相对于 参考电压的正极性模拟图像信号和负极性模拟图像信号，其特征在于包 括：正极性驱动电路，其形成在衬底上的第一连续区域，用于输出正极 性模拟图像信号；
负极性驱动电路，其形成在衬底上不同于第一连续区域的第二连续 区域，用于输出负极性模拟图像信号；和开关电路，其形成在衬底上不同于第一和第二连续区域的第三连续 区域，对于对来自正极性驱动电路的正极性模拟图像信号和来自负极性 驱动电路的负极性模拟图像信号进行切换控制。
2.根据权利要求1所述的驱动电路，其特征在于：参考电压是系统 “地”电压。
3.根据权利要求1所述的驱动电路，其特征在于：
正极性驱动电路包括：正极性电平偏移电路，其对串行输入的数字 图像信号的电压电平进行电平偏移，输出相对于参考电压的正极性数字 图像信号；正极性锁存电路，其并行扩展和输出串行输入的正极性数字 图像信号；和正极性D/A转换电路，其对来自正极性锁存电路的数字图 像信号进行转换以产生正极性模拟图像信号，和负极性驱动电路包括：负极性电平偏移电路，其对串行输入的数字 图像信号的电压电平进行电平偏移，输出相对于参考电压的负极性数字 图像信号；负极性锁存电路，其并行扩展和输出串行输入的负极性数字 图像信号；和负极性D/A转换电路，其对来自负极性锁存电路的数字图 像信号进行转换以产生负极性模拟图像信号。
4.根据权利要求1所述的驱动电路，其特征在于：
正极性驱动电路包括正极性电平偏移电路，其对串行输入的数字图 像信号的电压电平进行电平偏移，输出相对于参考电压的正极性数字图 像信号；正极性D/A转换电路，其对正极性数字图像信号进行转换以产 生正极性模拟图像信号；和并行扩展和输出正极性模拟图像信号的正极 性取样保持电路，和负极性驱动电路包括负极性电平偏移电路，其对串行输入的数字图 像信号的电压电平进行电平偏移，输出相对于参考电压的负极性数字图 像信号；负极性D/A转换电路，其对负极性数字图像信号进行转换以产 生负极性模拟图像信号；和并行扩展和输出负极性模拟图像信号的负极 性取样保持电路。
5.根据权利要求3所述的驱动电路，其特征在于：
正极性电平偏移电路和负极性电平偏移电路中的一个电平偏移电路 包括：将输入数字图像信号转换为第一电压电平的第一级电压转换电路， 和将第一级电压转换电路的输出转换为第二电压电平的第二级电压转换 电路，另一电平偏移电路包括比前述一个电平偏移电路较少级的电压转换 电路，和延迟电路。
6.根据权利要求1所述的驱动电路，其特征在于：
正极性驱动电路形成在工作于第一电压与小于第一电压的第二电压 之间的第一连续区域，负极性驱动电路形成在工作于第三电压与小于第三电压的第四电压 之间的第二连续区域，第一电压大于第三电压，第二电压大于第四电压，
开关电路形成在工作于第一电压与第四电压之间的第三连续区域。
7.根据权利要求6所述的驱动电路，其特征在于：
第二电压和第三电压与参考电压相同。
8.根据权利要求6所述的驱动电路，其特征在于：
第一和第二连续区域中的MOS晶体管的栅氧化物膜比第三连续区 域中的MOS晶体管的厚。
9.根据权利要求6所述的驱动电路，其特征在于：
第一和第二连续区域中的MOS晶体管的栅长度比第三连续区域中 的MOS晶体管的小。
10、一种显示设备，其包括具有多个象素的显示板，和给显示板提 供相对于参考电压的正极性模拟图像信号和负极性模拟图像信号的驱动 电路，其特征在于驱动电路包括：正极性驱动电路，其形成在衬底上的第一连续区域，处理正极性数 字图像信号，并对正极性数字图像信号进行D/A转换以输出正极性模拟 图像信号；
负极性驱动电路，其形成在衬底上的不同于第一连续区域的第二连 续区域，处理负极性数字图像信号，并对负极性数字图像信号进行D/A 转换以输出负极性模拟图像信号；
开关电路，其形成在衬底上的不同于第一连续区域和第二连续区域 的第三连续区域，对正极性驱动电路和负极性驱动电路的输出进行切换 控制。
11.根据权利要求10所述的显示设备，其特征在于：
显示板包括两个衬底之间的液晶材料，和向液晶材料施加电场的显 示电极和公共电极；和参考电压与施加到公共电极上的公共电压和显示设备电源电路的低 电压相同。
12.根据权利要求11所述的显示设备，其特征在于：公共电压是系 统“地”电压。
13.一种显示电路用的驱动电路，其向显示设备的数据线输出相对 于参考电压的正极性模拟图像信号和负极性模拟图像信号，其特征在于 包括：正极性驱动电路，形成在衬底上的第一连续区域，用于输出正极性 模拟图像信号；
负极性驱动电路，形成在衬底上与所述第一连续区域不同的第二连 续区域，用于输出负极性模拟图像信号；
开关电路，形成在衬底上不同于所述第一连续区域和所述第二连续 区域的第三连续区域，用于对正极性模拟图像信号和负极性模拟图像信 号进行切换控制，以便提供给数据线；
正极性预充电开关，其形成在正极性驱动电路与开关电路之间，能 在被提供给数据线的模拟信号从正极性变成负极性之前，对数据线预充 电至正极性预充电电压；和负极性预充电开关，其形成在负极性驱动电路与开关电路之间，能 在被提供给数据线的模拟信号从负极性变成正极性之前，对数据线预充 电至负极性预充电电压。
14.根据权利要求13所述的驱动电路，其特征在于：
参考电压是系统“地”电压。
15.根据权利要求13所述的驱动电路，其特征在于：
正极性预充电电压和负极性预充电电压两者都是系统“地”电压。
说明书 :
技术领域
本发明涉及显示设备驱动电路及显示设备，特别是涉及适用于点倒 置驱动的液晶显示设备驱动电路。
背景技术
液晶显示设备被用作低功耗的轻薄电子设备例如蜂窝式电话的显示 器。作为液晶显示设备，在象素电路中使用有源元件例如TFT(薄膜晶 体管)的简单矩阵型和有源矩阵型(AMLCD：有源矩阵液晶显示设备) 是已知的。
图1是众所周知的液晶显示设备方框图。液晶显示设备包括扫描线 驱动电路2、显示板3、控制电路7、数据线驱动电路51、电源电路58 和公共电压产生电路59。图像信号、垂直同步信号Vsync、水平同步信 号Hsync和点时钟信号dCLK被输入至控制电路7。电源电压VDC和GND 供给电源电路58。所有TFT的控制电极连接至在行方向展开的扫描线5， 漏(源)电极连接至在列方向展开的数据线4。由控制电路7控制的来自 数据线驱动电路51的显示信号供给每一数据线4。在这种液晶显示设备 中，扫描线驱动电路2按照来自控制电路7的控制信号依次对扫描线5 扫描，从而在显示屏上显示一幅图像(线连续法)。这样的一幅图像被称 为帧(场)。
在常规液晶显示设备中，通过TFT从数据线4加至象素的电压(以 后称为“象素电压”)的极性在预定的周期被反相，换句话说，象素是被 用AC驱动的。这里用的术语“极性”指的是象素电压相对于作为参考的 公共电极的电压(公共电压)是正的还是负的。采用这种方法是为了阻 止液晶材料的恶化。例如，已知有点倒置驱动方法，其中每一相邻的数 据线和扫描线的象素电压的极性被反相，因而邻近象素的极性是不同的， 如图2所示；和双线点倒置驱动方法，其中每一相邻的数据线和每两条 扫描线的极性被倒置，如图3所示。采用这类驱动方法，减少了闪烁和 其他缺点，改善了图像质量。图4所示和日本专利申请公报中所描述的 配置已被建议为实现点倒置驱动方法用的数据线驱动电路51。数据线驱 动电路51包括移位寄存器电路61、数据寄存器电路62、数据锁存电路 63、开关电路A64、电平偏移电路P65、电平偏移电路N66、D/A转换 电路P67、D/A转换电路N68、开关电路B69、信号处理电路70、正灰 度级电压产生电路71和负灰度级电压产生电路72。锁存信号STB和极 性信号POL被输入至信号处理电路70。水平起始信号STH和时钟信号 CLK被输入至移位寄存器电路61。开关电路A64选择图像信号，将它输 入至正极性驱动电路或负极性驱动电路。此外，开关电路B69切换正极 性驱动电路和负极性驱动电路的输出，使所选择的输出与图像信号相应。
正极性驱动电路包括电平偏移电路P65，其用于使图像信号电平偏移 至相对于公共电压和正极性D/A转换电路67的正侧。负极性驱动电路 包括电平偏移电路N66，其用于使图像信号电平偏移至相对于公共电压 和负极性D/A转换电路68的负侧。每一电压设置被披露为公共电压5V， 正极性电压5V-10V，负极性电压0V-5V。假如是这样，公共电压、数据 线驱动电路的电压以及扫描线驱动电路的电压则由电源电路58产生。
图5示出STB信号、POL信号和相邻数据线4的输出之间关系的时 序图。如图5中所示，相邻数据线的极性是反相的，每一帧的数据线输 出也是反相的。图6示出开关电路A64和开关电路B69和详细图。它表 示图5所示每一定时的开关状态。从图5和图6能看出，开关电路A64 和开关电路B69进行转换操作，使每条线和每一帧输出反相，实现点倒 置驱动。
但是，现已发现这一常规驱动电路有几个缺点。首先是电路规模增 加。与每条数据线相应的每一驱动电路中都要配置电平偏移电路。如果 输入至电平偏移电路的电压与电平偏移后的电压之间的差较大，电路系 统的规模就要增加。另外，在电平偏移电路中，如果电源电压高，就必 须提高电压组成元件的破坏电压。因此，栅氧化物膜做得厚，栅的长度L 和栅的宽度W增加，元件之间的距离也加大，结果是电路表面积增大。
再有，在常规驱动电路(图4)中，一条扫描线的图像信号在已被并 行锁存在数据锁存电路63中以后，被电平偏移至正或负侧。因此，如果 图像信号是n位信号并且数据线的数目为m，那么，每一驱动电路所要 求的电平偏移电路的数目为n×m。
还有，在常规驱动电路中，每两个相邻信号的有关信号在一条扫描 线的图像信号已被并行锁存在数据锁存电路63中以后，被转换至正或负 电平偏移电路65、66。因此，转换数字图像信号所需要的开关电路64的 数目也是n×m。
第二个缺点是功耗大。如果公共电压是5V，在电源电路中要产生正 极性的高电平电压10V，因此电源电路的效率降低，功耗增加。在电源 电路中采用的是由多个电容器和开关组成的充电泵结构，如果10V电压 从2.5V开始产生，电源的效率约为60％至70％。开关有寄生电容，能 源被这种寄生电容消耗，所以降低了效率。例如，当电压从2.5V增加到 5V时效率是80％，当电压从5V增加到10V时，效率同样是80％，但从 2.5V增加到10V，效率就变成80％×80％＝64％。如果驱动用的电源电 压高，那么电压增加的级数增多，电源电路的效率就会降低，功耗就会 增加。
图1是众所周知的液晶显示设备方框图。液晶显示设备包括扫描线 驱动电路2、显示板3、控制电路7、数据线驱动电路51、电源电路58 和公共电压产生电路59。图像信号、垂直同步信号Vsync、水平同步信 号Hsync和点时钟信号dCLK被输入至控制电路7。电源电压VDC和GND 供给电源电路58。所有TFT的控制电极连接至在行方向展开的扫描线5， 漏(源)电极连接至在列方向展开的数据线4。由控制电路7控制的来自 数据线驱动电路51的显示信号供给每一数据线4。在这种液晶显示设备 中，扫描线驱动电路2按照来自控制电路7的控制信号依次对扫描线5 扫描，从而在显示屏上显示一幅图像(线连续法)。这样的一幅图像被称 为帧(场)。
在常规液晶显示设备中，通过TFT从数据线4加至象素的电压(以 后称为“象素电压”)的极性在预定的周期被反相，换句话说，象素是被 用AC驱动的。这里用的术语“极性”指的是象素电压相对于作为参考的 公共电极的电压(公共电压)是正的还是负的。采用这种方法是为了阻 止液晶材料的恶化。例如，已知有点倒置驱动方法，其中每一相邻的数 据线和扫描线的象素电压的极性被反相，因而邻近象素的极性是不同的， 如图2所示；和双线点倒置驱动方法，其中每一相邻的数据线和每两条 扫描线的极性被倒置，如图3所示。采用这类驱动方法，减少了闪烁和 其他缺点，改善了图像质量。图4所示和日本专利申请公报中所描述的 配置已被建议为实现点倒置驱动方法用的数据线驱动电路51。数据线驱 动电路51包括移位寄存器电路61、数据寄存器电路62、数据锁存电路 63、开关电路A64、电平偏移电路P65、电平偏移电路N66、D/A转换 电路P67、D/A转换电路N68、开关电路B69、信号处理电路70、正灰 度级电压产生电路71和负灰度级电压产生电路72。锁存信号STB和极 性信号POL被输入至信号处理电路70。水平起始信号STH和时钟信号 CLK被输入至移位寄存器电路61。开关电路A64选择图像信号，将它输 入至正极性驱动电路或负极性驱动电路。此外，开关电路B69切换正极 性驱动电路和负极性驱动电路的输出，使所选择的输出与图像信号相应。
正极性驱动电路包括电平偏移电路P65，其用于使图像信号电平偏移 至相对于公共电压和正极性D/A转换电路67的正侧。负极性驱动电路 包括电平偏移电路N66，其用于使图像信号电平偏移至相对于公共电压 和负极性D/A转换电路68的负侧。每一电压设置被披露为公共电压5V， 正极性电压5V-10V，负极性电压0V-5V。假如是这样，公共电压、数据 线驱动电路的电压以及扫描线驱动电路的电压则由电源电路58产生。
图5示出STB信号、POL信号和相邻数据线4的输出之间关系的时 序图。如图5中所示，相邻数据线的极性是反相的，每一帧的数据线输 出也是反相的。图6示出开关电路A64和开关电路B69和详细图。它表 示图5所示每一定时的开关状态。从图5和图6能看出，开关电路A64 和开关电路B69进行转换操作，使每条线和每一帧输出反相，实现点倒 置驱动。
但是，现已发现这一常规驱动电路有几个缺点。首先是电路规模增 加。与每条数据线相应的每一驱动电路中都要配置电平偏移电路。如果 输入至电平偏移电路的电压与电平偏移后的电压之间的差较大，电路系 统的规模就要增加。另外，在电平偏移电路中，如果电源电压高，就必 须提高电压组成元件的破坏电压。因此，栅氧化物膜做得厚，栅的长度L 和栅的宽度W增加，元件之间的距离也加大，结果是电路表面积增大。
再有，在常规驱动电路(图4)中，一条扫描线的图像信号在已被并 行锁存在数据锁存电路63中以后，被电平偏移至正或负侧。因此，如果 图像信号是n位信号并且数据线的数目为m，那么，每一驱动电路所要 求的电平偏移电路的数目为n×m。
还有，在常规驱动电路中，每两个相邻信号的有关信号在一条扫描 线的图像信号已被并行锁存在数据锁存电路63中以后，被转换至正或负 电平偏移电路65、66。因此，转换数字图像信号所需要的开关电路64的 数目也是n×m。
第二个缺点是功耗大。如果公共电压是5V，在电源电路中要产生正 极性的高电平电压10V，因此电源电路的效率降低，功耗增加。在电源 电路中采用的是由多个电容器和开关组成的充电泵结构，如果10V电压 从2.5V开始产生，电源的效率约为60％至70％。开关有寄生电容，能 源被这种寄生电容消耗，所以降低了效率。例如，当电压从2.5V增加到 5V时效率是80％，当电压从5V增加到10V时，效率同样是80％，但从 2.5V增加到10V，效率就变成80％×80％＝64％。如果驱动用的电源电 压高，那么电压增加的级数增多，电源电路的效率就会降低，功耗就会 增加。
发明内容
根据本发明的一个方面，提供一种显示设备用的驱动电路，其输出 基于串行输入的数字图像信号所产生的并行模拟图像信号。驱动电路包 括：电平偏移电路，其对串行输入的数字图像信号的电压电平进行电平 偏移；D/A转换电路，其基于经由电平偏移电路进行电平偏移后的数字 图像信号产生模拟图像信号；和一扩展电路，其连接在D/A转换电路输 出侧或电平偏移电路与D/A转换电路之间，用于并行扩展和保持串行输 入的图像信号，并输出并行图像信号。在D/A转换电路和扩展电路之前 配置电平偏移电路能减小电路规模。
根据本发明的另一方面，提供一种显示设备，其包括具有多个象素 的显示板和提供控制象素亮度的模拟图像信号的驱动电路。驱动电路包 括：电平偏移电路，其对串行输入的数字图像信号的电压电平进行电平 偏移；D/A转换电路，其基于经由电平偏移电路进行电平偏移后的数字 图像信号产生模拟图像信号；和一扩展电路，其连接在D/A转换电路输 出侧或电平偏移电路与D/A转换电路之间，用于并行扩展和保持串行输 入的图像信号，并输出并行图像信号。
根据本发明另一方面，提供一种显示设备用的驱动电路，其向显示 设备的数据线输出相对于参考电压的正极性模拟图像信号和负极性模拟 图像信号。驱动电路包括：一正极性驱动电路，其形成在衬底上的第一 连续区域，用于输出正极性模拟图像信号；一负极性驱动电路，其形成 在衬底上不同于第一连续区域的第二连续区域，用于输出负极性模拟图 像信号；和一开关电路，其形成在衬底上不同于第一和第二连续区域的 第三连续区域，对于对来自正极性驱动电路的正极性模拟图像信号和来 自负极性驱动电路的负极性模拟图像信号进行切换控制。本发明的这种 部件配置能减小芯片尺寸。
根据本发明的另一方面，提供一种显示设备，其包括具有多个象素 的显示板和向显示板提供相对于参考电压的正极性模拟图像信号和负极 性模拟图像信号的驱动电路。驱动电路包括正极性驱动电路、负极性驱 动电路和开关电路。正极性驱动电路形成在衬底上的第一连续区域，处 理正极性数字图像信号，并正极性数字图像信号进行D/A转换输出正极 性模拟图像信号。负极性驱动电路形成在衬底上的不同于第一连续区域 的第二连续区域，处理负极性数字图像信号，并负极性数字图像信号进 行D/A转换输出负极性模拟图像信号。开关电路对正极性驱动电路和负 极性驱动电路进行有关控制。
根据本发明另一方面，提供一种显示设备用的驱动电路，其向显示 设备的数据线输出相对于参考电压的正极性模拟图像信号和负极性模拟 图像信号。驱动电路包括：正极性驱动电路，其输出正极性模拟图像信 号；负极性驱动电路，其输出负极性模拟图像信号；开关电路，其对正 极性模拟图像信号和负极性模拟图像信号进行开关以便向数据线提供； 正极性预充开关，其形成在正极性驱动电路与开关电路之间，能在提供 给数据线的模拟信号从正极性充电至负极性之前，将数据线预充电至正 极性预充电电压；和负极性预充开关，其形成在负极性驱动电路与开关 电路之间，能在提供给数据线的模拟信号从负极性充电至正极性之前， 将数据线预充电至负极性预充电电压。因为正和负驱动电路各具有预充 电开关，所以能制造中等电压元件的预充电开关以减小电路规模。
根据本发明的另一方面，提供一种显示设备用的驱动电路，其对数 字图像进行D/A转换，以向显示设备的数据线提供模拟图像信号。驱动 电路包括：正极性驱动电路，其输出相对于系统地电压的正极性模拟图 像信号；负极性驱动电路，其输出相对于系统地电压的正极性模拟图像 信号；负极性驱动电路，其输出相对于系统地电压的负极性模拟图像信 号；电源电路，其产生不同于正极性驱动电路的高电压与负极性驱动电 路的低电压之间的系统“地”的DC电压，以供给显示设备的公共电极。 公共电压能补偿馈通误差。
根据本发明的另一方面，提供一种显示设备，其包括具有多个象素 的显示板和提供控制象素亮度的模拟图像信号的驱动电路。驱动电路包 括：电平偏移电路，其对串行输入的数字图像信号的电压电平进行电平 偏移；D/A转换电路，其基于经由电平偏移电路进行电平偏移后的数字 图像信号产生模拟图像信号；和一扩展电路，其连接在D/A转换电路输 出侧或电平偏移电路与D/A转换电路之间，用于并行扩展和保持串行输 入的图像信号，并输出并行图像信号。
根据本发明另一方面，提供一种显示设备用的驱动电路，其向显示 设备的数据线输出相对于参考电压的正极性模拟图像信号和负极性模拟 图像信号。驱动电路包括：一正极性驱动电路，其形成在衬底上的第一 连续区域，用于输出正极性模拟图像信号；一负极性驱动电路，其形成 在衬底上不同于第一连续区域的第二连续区域，用于输出负极性模拟图 像信号；和一开关电路，其形成在衬底上不同于第一和第二连续区域的 第三连续区域，对于对来自正极性驱动电路的正极性模拟图像信号和来 自负极性驱动电路的负极性模拟图像信号进行切换控制。本发明的这种 部件配置能减小芯片尺寸。
根据本发明的另一方面，提供一种显示设备，其包括具有多个象素 的显示板和向显示板提供相对于参考电压的正极性模拟图像信号和负极 性模拟图像信号的驱动电路。驱动电路包括正极性驱动电路、负极性驱 动电路和开关电路。正极性驱动电路形成在衬底上的第一连续区域，处 理正极性数字图像信号，并正极性数字图像信号进行D/A转换输出正极 性模拟图像信号。负极性驱动电路形成在衬底上的不同于第一连续区域 的第二连续区域，处理负极性数字图像信号，并负极性数字图像信号进 行D/A转换输出负极性模拟图像信号。开关电路对正极性驱动电路和负 极性驱动电路进行有关控制。
根据本发明另一方面，提供一种显示设备用的驱动电路，其向显示 设备的数据线输出相对于参考电压的正极性模拟图像信号和负极性模拟 图像信号。驱动电路包括：正极性驱动电路，其输出正极性模拟图像信 号；负极性驱动电路，其输出负极性模拟图像信号；开关电路，其对正 极性模拟图像信号和负极性模拟图像信号进行开关以便向数据线提供； 正极性预充开关，其形成在正极性驱动电路与开关电路之间，能在提供 给数据线的模拟信号从正极性充电至负极性之前，将数据线预充电至正 极性预充电电压；和负极性预充开关，其形成在负极性驱动电路与开关 电路之间，能在提供给数据线的模拟信号从负极性充电至正极性之前， 将数据线预充电至负极性预充电电压。因为正和负驱动电路各具有预充 电开关，所以能制造中等电压元件的预充电开关以减小电路规模。
根据本发明的另一方面，提供一种显示设备用的驱动电路，其对数 字图像进行D/A转换，以向显示设备的数据线提供模拟图像信号。驱动 电路包括：正极性驱动电路，其输出相对于系统地电压的正极性模拟图 像信号；负极性驱动电路，其输出相对于系统地电压的正极性模拟图像 信号；负极性驱动电路，其输出相对于系统地电压的负极性模拟图像信 号；电源电路，其产生不同于正极性驱动电路的高电压与负极性驱动电 路的低电压之间的系统“地”的DC电压，以供给显示设备的公共电极。 公共电压能补偿馈通误差。
附图说明
本发明的上述和其他目的、优点和特点，从下面结合附图所做的描 述中将看得更清楚，附图中：
图1示出根据常规技术的液晶显示设备方框图；
图2示出在常规技术点倒置驱动中每一象素的极性示意图；
图3示出在常规技术双线点倒置驱动中每一象素的极性示意图；
图4示出常规技术中的数据线驱动电路的方框图；
图5示出常规技术中的数据线驱动电路的时序图；
图6A至6C示出常规技术中的数据线驱动电路的开关状态；
图7示出本发明第一实施例的液晶显示设备方框图；
图8示出本发明第一实施例的数据线驱动电路方框图；
图9示出本发明第一实施例的时钟产生电路；
图10示出本发明第一实施例的时钟产生的时序图；
图11示出本发明第一实施例的正极性电平偏移电路321和负极性电 平偏移电路322的详细图；
图12示出本发明第一实施例的高电压电平偏移电路322的详细图；
图13示出本发明第一实施例的点倒置驱动中象素极性示意图；
图14示出分配本发明第一实施例的信号处理电路31的信号的电路；
图15A、15B示出本发明第一实施例的图像信号开关电路314的详细 图；
图16A至16C示出本发明第一实施例的开关电路33的详细图；
图17示出本发明第一实施例的图像信号和驱动信号的时序图；
图18示出本发明第一实施例的D/A转换电路的详细图；
图19示出本发明第一实施例的译码器电路；
图20示出本发明第一实施例的译码器电路；
图21示出本发明第一实施例用的时序图；
图22示出本发明第一实施例的半导体电路器件的剖视图；
图23示出本发明第一实施例的区域布置图；
图24示出本发明第一实施例的半导体电路器件的剖视图；
图25示出本发明第一实施例的电源电压表；
图26A至26C示出本发明第一实施例的正极性驱动电路和负极性驱 动电路的布置图；
图27示出本发明第一实施例的区域布置图；
图28示出本发明第一实施例的半导体电路器件的剖视图；
图29示出本发明第二实施例的图像信号电路的方框图；
图30示出本发明第三实施例的负极性电平偏移电路324的详细图；
图31示出本发明第三实施例的电源电压的关联图；
图32示出本发明第三实施例的负极性电平偏移电路324的详细图；
图33示出本发明第三实施例的区域布置图；
图34示出本发明第三实施例的半导体电压器件的剖视图；
图35A至35D示出本发明第四实施例的预充电开关的详细图；
图36示出本发明第四实施例的时序图；
图37A至37D示出本发明第四实施例的预充电开关的详细图；
图38示出本发明第五实施例的数据线驱动电路的方框图；
图39示出本发明第五实施例的取样和保持电路；
图40示出本发明第五实施例的放大器的详细图；
图41示出本发明第五实施例的取样和保持电路；
图42示出本发明第五实施例的D/A转换电路的详细图；
图43示出本发明第五实施例的图像信号电路的方框图；
图44示出本发明第五实施例的D/A转换电路的详细图；
图45示出本发明第五实施例的D/A转换电路；
图46示出本发明第五实施例的时序图；
图47示出本发明第六实施例的LCD的方框图；
图48示出本发明第六实施例的数字图像信号和模拟图像信号的关联 图。
图1示出根据常规技术的液晶显示设备方框图；
图2示出在常规技术点倒置驱动中每一象素的极性示意图；
图3示出在常规技术双线点倒置驱动中每一象素的极性示意图；
图4示出常规技术中的数据线驱动电路的方框图；
图5示出常规技术中的数据线驱动电路的时序图；
图6A至6C示出常规技术中的数据线驱动电路的开关状态；
图7示出本发明第一实施例的液晶显示设备方框图；
图8示出本发明第一实施例的数据线驱动电路方框图；
图9示出本发明第一实施例的时钟产生电路；
图10示出本发明第一实施例的时钟产生的时序图；
图11示出本发明第一实施例的正极性电平偏移电路321和负极性电 平偏移电路322的详细图；
图12示出本发明第一实施例的高电压电平偏移电路322的详细图；
图13示出本发明第一实施例的点倒置驱动中象素极性示意图；
图14示出分配本发明第一实施例的信号处理电路31的信号的电路；
图15A、15B示出本发明第一实施例的图像信号开关电路314的详细 图；
图16A至16C示出本发明第一实施例的开关电路33的详细图；
图17示出本发明第一实施例的图像信号和驱动信号的时序图；
图18示出本发明第一实施例的D/A转换电路的详细图；
图19示出本发明第一实施例的译码器电路；
图20示出本发明第一实施例的译码器电路；
图21示出本发明第一实施例用的时序图；
图22示出本发明第一实施例的半导体电路器件的剖视图；
图23示出本发明第一实施例的区域布置图；
图24示出本发明第一实施例的半导体电路器件的剖视图；
图25示出本发明第一实施例的电源电压表；
图26A至26C示出本发明第一实施例的正极性驱动电路和负极性驱 动电路的布置图；
图27示出本发明第一实施例的区域布置图；
图28示出本发明第一实施例的半导体电路器件的剖视图；
图29示出本发明第二实施例的图像信号电路的方框图；
图30示出本发明第三实施例的负极性电平偏移电路324的详细图；
图31示出本发明第三实施例的电源电压的关联图；
图32示出本发明第三实施例的负极性电平偏移电路324的详细图；
图33示出本发明第三实施例的区域布置图；
图34示出本发明第三实施例的半导体电压器件的剖视图；
图35A至35D示出本发明第四实施例的预充电开关的详细图；
图36示出本发明第四实施例的时序图；
图37A至37D示出本发明第四实施例的预充电开关的详细图；
图38示出本发明第五实施例的数据线驱动电路的方框图；
图39示出本发明第五实施例的取样和保持电路；
图40示出本发明第五实施例的放大器的详细图；
图41示出本发明第五实施例的取样和保持电路；
图42示出本发明第五实施例的D/A转换电路的详细图；
图43示出本发明第五实施例的图像信号电路的方框图；
图44示出本发明第五实施例的D/A转换电路的详细图；
图45示出本发明第五实施例的D/A转换电路；
图46示出本发明第五实施例的时序图；
图47示出本发明第六实施例的LCD的方框图；
图48示出本发明第六实施例的数字图像信号和模拟图像信号的关联 图。
具体实施方式
实施例1
图7示出本发明的液晶显示设备方框图。多条数据线4和垂直于数 据线4排列的多条扫描线5在液晶板3上形成，作为开关元件的TFT(薄 膜晶体管)和包含液晶和诸如此类的象素6在线的交点上形成。将电场 加至液晶的公共电极和显示电极在象素中形成。
控制象素亮度(发光量)的模拟图像信号从数据线供给显示电极， 公共电压(DC电压)供给公共电极。另外，液晶显示设备包括：驱动数 据线4的数据线驱动电路1，驱动扫描线5的扫描线驱动电路2，控制数 据线驱动电路1和扫描线驱动电路2的控制电路7和向控制电路7、数据 线驱动电路1和扫描线驱动电路2提供电压的电源电路8。供给电源电路 8的电源电压的高电压是VDC，低电压是系统地GND。
图8示出根据本发明P1的方框图。下面将描述电路的配置和每个元 件的操作。数据线驱动电路1包括移位寄存器电路11、21，数据寄存器 电路12、22，数据锁存电路13、23，D/A转换电路14、24，灰度级电 压产生电路15、25，信号处理电路31，电平偏移电路32和开关电路33。
输入至数据线驱动电路1的信号包括数字图像信号Dx(下面缩写为 图像信号Dx)、时钟信号CLK、水平开始信号STH、锁存信号STB和极 性信号POL。所要求的定时信号由这些信号在信号处理电路31中产生， 用来控制下述数据锁存电路13、23或开关电路33。此外，信号处理电路 31包括图9中所示的时钟产生电路3161。在时钟产生电路3161中，根 据时钟信号CLK产生与图10中所示的时钟信号CLK同步的CK1信号、 CK2信号和CK3信号。
关于64灰度级(6位)彩色液晶显示设备中的图像信号Dx，由总计 18位DR(DR00)、DR01、DR02、DR03、DR04、DR05)、DG(DG00)、 DG01、DG02、DG03、DG04、DG05)、DB(DB00)、DB01、DB02、 DB03、DB04、DBG05)组成的1个显示单元的信号与时钟信号CLK同 步输入。下面将涉及每一R、G和B的6位图像信号Dx的情况下进行说 明。这个数目不受限制，图像信号可以是7位或更多以及5位或更低。
如果将输入到数据线驱动电路1的数字图像信号按每一显示元素(3 象素、18位)输入，当象素数目为QVGA(240RGB×320)时，数据线 驱动电路1的时钟频率为(帧频)×(象素数目)＝60HZ×320×240＝ 约4.6MHZ。即使在象素数目(480RGB×640)为QVGA4倍的VGA中， 如果图像信号按每两个显示元素(36位)输入至数据线驱动电路1，则 足够的时钟频率将是9.2MHZ。
水平开始信号STH输入至移位寄存器电路11、21，在移位寄存器电 路11、21中连续产生与时钟信号CLKCLK同步的取样信号。移位寄存 器电路由多个触发器电路组成，与时钟信号CLK同步输入的图像信号 Dx根据取样信号锁存在数据寄存器电路12、22中。锁存在数据寄存器 电路12、22的图像信号Dx响应锁存信号STB的输入，并行输出至数据 锁存电路13、23并锁存在数据锁存电路13、23中。数据锁存电路13、 23与D/A转换电路14、24相连，并通过根据极性信号POL交替选择 正极性信号和负极性信号的开关电路33向每一数据线提供正极性信号和 负极性信号。
根据本发明的数据线驱动电路1同时将不同极性的模拟图像信号输 出至相邻的数据线。数据线驱动电路1包括提供正极性模拟图像信号的 正极性驱动电路10和提供负极性模拟图像信号的负极性驱动电路20，并 通过开关电路33选择正极性或负极性信号，将其输出至数据线。这里， 正极性和负极性指示在液晶的液晶公共电极的电压(公共电压)被取作 参考电压的情况下的象素电压的正或负。
本发明特别涉及向数据线提供模拟信号的驱动电路。正极性驱动电 路10的工作电压是从VPL至VPH，负极性驱动电路20的工作电压是从 VNL至VLH。驱动数据线的驱动电路的参考电压是系统GND(0V)，公 共电压也是系统GND。当VPL和VNH与GND相同时，VPL和VNH 可短路至GND。如果下面的关系式是正确的：VPH＞VPL、VPH＞VNH、 VNH＞VNL、VPL＞VNL，则VNH和VPL可以是不同的电压。此后为了 简化说明，假定在本实施例1中的说明中，VPL＝VNH＝GND，VPH＝ 5V，VNL＝-5V。此外，如果在液晶阈值电压约为3V下进行操作，则 VPH可以是3V和VNL可以是-3V。或者如果考虑由于TFT的寄生电容 的馈通误差，VPH可以是6V，VNL可以是-4V，或者VPH可以是4V， VNL可以是-6V。
正极性驱动电路10包括至少一个正极性D/A转换电路14和一个正 极性灰度级电压产生电路15。在本实施例中，正极性驱动电路10进一步 包括正极性移位寄存器电路11、作为锁存电路的正极性数据寄存器电路 12和正极性数据锁存电路13。每一电路的工作电压是GND至VPH。负 极性驱动电路20包括至少一个负极性D/A转换电路24和一个负极性灰 度级电压产生电路25。负极性驱动电路20也进一步包括负极性移位寄存 器电路21、作为锁存电路的负极性寄存器电路22和负极性锁存电路23。 每一电路的工作电路是VNL至GND。
信号处理电路31工作在VSS至VDD(2.5V)。因此，电平偏移电路 32提供在信号处理电路31与正极性驱动电路10和负极性驱动电路20之 间。信号处理电路31的低电平电压VSS可短路到GND，或者VSS可以 是与GND不同的电压。下面，在实施例1中，为简化说明假定VSS与 GND相同。
电平偏移电路32包括与信号处理电路31中产生的信号相应的下述 正极性电平偏移电路321和负极性电平偏移电路322以及高电压电平偏 移电路323。在电平偏移至正极性电平偏移电路321和负极性电平偏移电 路322各个工作电压之后，要输入至正极性驱动电路10和负极性驱动电 路20的信号被输入。例如，关于由时钟信号CLK产生的CK3信号，电 平偏移至正极性侧的CK3_P信号输入至正极性驱动电路10，电平偏移至 负极性侧的CK3_N信号输入至负极性驱动电路20。类似地，关于其他的 信号例如水平开始信号STH，信号_P和信号_N分别输入至正极性驱动电 路10和负极性驱动电路20。控制开关电路33的信号是(VPH-VNL)。 因此，通过高电压电平偏移电路323输入信号。这里，控制开关电路33 的信号的电压可以是等于或高于VPH的电压，也可以是等于或低于VNL 的电压。
下面将更详细描述电平偏移电路32。图11和图12所示的电路是用 于本实施例的电平偏移电路32。常见的晶体管符号用于图11和12所示 的电路。因此，栅极附加圆圈的晶体管是P沟道晶体管，没有圆圈的是N 沟道晶体管。相同的符号用于下述附图。图11所示正极性电平偏移电路 321将电平为(GND-VDD)的信号转换为正极性信号(GND-VPH)。负 极性电平偏移电路322将电平为(GND-VDD)的信号转换为负极性信号 (VNL-GND)。正极性电平偏移电路321除了有延迟电路3211以外与常 用的电平偏移电路相同。转换输入电压的正极性电平偏移电路321包括P 沟道晶体管3212和N沟道晶体管3214的串联电路以及P沟道晶体管3213 和N沟道晶体管3215的串联电路，这些电路被并联在VPH-GND之间。 从外部来的输入被输入至低电压侧的N沟道晶体管3214的栅极或者N 沟道晶体管3215的栅极，信号从一个串联电路P沟道晶体管3213和N 沟道晶体管3215的中间节点(在P沟道晶体管3213和N沟道晶体管3215 之间)P2输出。P沟道晶体管3212或P沟道晶体管3213的栅极与另一 串联电路的中间节点P1或者P2相连。
下面将描述正极性电平偏移电路321。为简化起见，将说明涉及节点 Q或节点QB的输入的节点P2的输出。当“H”电平即VDD电压输入至 节点Q时，N沟道晶体管3214激活，节点P1假定为GND即“L”电平。 因此，P沟道晶体管3213激活，节点P2假定为VPH。相反，当“L”电 平即GND输入至节点Q时，由于节点QB这时是“H”电平，所以N沟 道晶体管3215激活。因此，节点P2假定为GND。这个依照输入信号进 行输出的信号通过延迟电路3211，由反相器3216输出至外部。
负极性电平偏移电路322是两级结构的电平偏移电路，第一级提供 VNL-VDD的偏移，第二级电平偏移器提供VNL-GND的偏移。第一级包 括P沟道晶体管3221和N沟道晶体管3223的串联电路，以及P沟道晶 体管3222和N沟道晶体管3224的串联电路，它们都连接在VDD与VNL 之间。从外部来的输入被输入至高电压侧的P沟道晶体管3221的栅极或 P沟道晶体管3222的栅极，从在一个串联电路中的P沟道晶体管3222 和N沟道晶体管3224的中间节点P4输出信号。N沟道晶体管3223或N 沟道晶体管3224的栅极与另一串联电路的中间节点P3或P4相连。从外 部来的不同极性的信号从节点QB、Q输入至与高电压侧相连的每一P沟 道晶体管的栅极。
在第二级中，来自第一级的输出被输入至与低电压侧相连的N沟道 晶体管3227或N沟道晶体管3228的栅极。第二级的输出通过反相器3229 输出至外部。第二级的电路配置与正极性电平偏移电路的电平偏移器 3211相同，尽管电源电压不同。因此，第二级包括P沟道晶体管3225和 N沟道晶体管3227的串联电路，以及P沟道晶体管3226和N沟道晶体 管3228的串联电路，这些电路被连接在GND和VNL之间。
下面将描述负极性电平偏移电路322的操作。首先，说明与节点Q 或节点QB对应的节点P3和节点P4的输出。当“H”电平即VDD输入 至节点Q时，由于节点QB为“L”电平即在GND，因此P沟道晶体管 3222激活。所以，节点P4假定为VDD即“H”电平。因此N沟道晶体 管3223激活，节点P3假定为VNL即“L”电平。相反，当“L”电平即 GND输入至节点Q时，P沟道晶体管3221激活，节点P3假定为VDD 即“H”电平。所以，N沟道晶体管3224激活，节点P4假定为VNL即 “L”电平。
下面将说明与节点P4相关的节点P6的输出。当节点P4为“H”电 平即VDD时，N沟道晶体管3227激活，节点P5假定为VNL即“L”电 平。因此，P沟道晶体管3226激活，节点P6假定为GND。相反，当节 点P4是在“L”电平即VNL时，节点P3假定为“H”电平。因此，N 沟道晶体管3228激活，节点P6假定为VNL。
有两级配置的负极性电平偏移电路322具有长的延迟时间。因此， 如上所述，延迟电路3221可以提供以使正极性电平偏移电路321中的延 迟时间等于负极性电平偏移电路的延迟时间。虽然也能利用转换器进行 电平偏移，但是因为转换器的固定电流和它的高功耗不是总适合液晶显 示设备和其他的手提式电设备的。
图12中更详细示出高电压电平偏移电路323。这个电路的电路配置 与负极性电平偏移电路322的电路配置基本相同，由两级组成。具体地 说，第一级包括P沟道晶体管3231和N沟道晶体管3233的串联电路， 以及P沟道晶体管3232和N沟道晶体管3234和串联电路，它们被连接 在VDD和VNL之间。第二级包括P沟道晶体管3235和N沟道晶体管 3237的串联电路，以及P沟道晶体管3236和N沟道晶体管3238的串联 电路，它们被连接在VPH和VNL之间。高电压电平偏移电路323将具 有(GND-VDD)电平的信号偏移至(VNL-VPH)电平。在第一级中， 将具有(GND-VDD)电平的信号偏移至(VNL-VDD)电平，在第二级 中它被偏移至(VNL-VPH)电平。操作原理与上述负极性电平偏移电路 322的操作原则相同，因此省略对它们的说明。第二级的输出通过反相器 3239输出至外部。如上所述，开关电路33是处于一个等于或高于VPH 的电压和等于或低于VNL的电压。因此在这种情况下，高电压电平偏移 电路323的工作电压是一个等于或高于VPH的电压和等于或低于VNL 的电压。
当进行彩色显示时，一个显示元素由RGB三个象素(点)组成。因 此，三个点构成一个显示彩色的单元。在点倒置驱动系统中，如图13所 示，(+，-，+)加至X1线的第一显示元素(R1，G1，B1)，(-，+，-) 加至第二显示元素(R2，G2，B2)。换句话说，由于相邻点的极性不同， 在两个相邻端子Y(2i-1)、Y(2i)(i是自然数)中，正和负或负和正被 同时提供。这里，信号处理电路31的电路配置可以简化，如果对作为2 和3的公倍数的6点单元即对每2个显示元素而不是RGB(1个显示元 素)的3点单元，也就是说正和负的2点单元进行控制的话。此外，除6 点单元外，最好对位数是6的倍数例如12点单元或18点单元进行控制。
图14示出其中图像信号Dx(DR、DG、DB)分配给信号处理电路 31中的正极性驱动电路10或负极性驱动电路20的电路。第一显示元素 图像信号(DR1、DG1、DB1)和第二显示元素图像信号(DR2、DG2、 DB2)分别依照CK1信号和CK2信号锁存在锁存电路311和锁存电路312 中，并且第一显示元素图像信号(DR1、DG1、DB1)和第二显示元素图 像信号(DR2、DG2、DB2)依照CK3信号以锁存电路313同时锁存。 锁存在锁存电路313中的图像信号通过图像信号开关电路314有选择地 输入至正极性驱动电路10和负极性驱动电路20之一。图像信号开关电 路314输出的选择，根据极性信号POL的H、L进行。
图14涉及的情况是，要输入至数据线驱动电路1的用于每1个显示 元素的图像信号Dx被输入，并且利用锁存电路311、312和由时钟信号 CLK产生的CK1、CK2将6点图像信号锁存到锁存电路313中，以便进 行6位单元的处理。但是，如果要输入至数据线驱动电路1的图像信号 原来是用于2个显示元素(36位)的话，则锁存电路311和312是不必 要的，图像信号Dx可以与时钟信号CLK同步锁存在锁存电路313中。 因此，可省去时钟信号CK1、CK2、CK3的产生。从而，能减小电路规 模。进一步说，CLK_P信号和CLK_N信号可以由时钟信号CLK产生并 输入至正极性驱动电路10和负极性驱动电路20。
图15A、15B示出图像信号开关电路314和与极性信号POL相应的 开关状态的详细图。图15A示出极性信号POL＝L的状态，图15B示出 极性信号POL＝H的状态。图像信号开关电路314包括开关3141和开关 3142。图像信号开关电路314通过使图像信号DR1和DG1、DB1的DR2 和DG2和DB2各自成对，将与极性信号POL的H、L相应的开关3141、 3142接通或断开，从而将输入转换至正极性电平偏移电路321或负极性 电平偏移电路322。参考图15A、15B，当极性信号POL＝L(图15A) 时，开关3141接通而开关3142断开(等效于图13的X1线)。当极性信 号POL＝H如图15B所示时，开关3141断开而开关3142接通(等效于 图13的X2线)。
图16详细示出开关电路33转换从D/A转换电路14、24来的输出， 并将它们输出至数据线。开关电路33包括开关331、开关332和预充电 开关333。开关电路33由下述高电压元件来制造。正极性驱动电路10和 负极性驱动电路20由中等电压元件来制造。中等电压是等于液晶的阈值 电压的电压，高电压是两倍于液晶的阈值电压的电压。
图17示出锁存图像信号至数据寄存器电路12、22的定时与驱动数 据线的定时之间的关系的时序图。如图17所示，用数据寄存器电路12、 22锁存图像信号的定时和驱动数据线的定时通常以一个水平周期参差进 行。换句话说，与扫描线XK相应的图像信号在第(k-1)个水平周期锁 存在数据寄存器电路12、22中，在第(k-1)个水平周期锁存的图像信号 由数据锁存电路13、33在第k个水平周期锁存，并且用与这个图像信号 相应的信号驱动数据线。
图18是D/A转换电路14、24的详细图。D/A转换电路14、24 可由包括译码器电路144、244，放大器141、241和开关142、143、242、 243的电路组成。译码器电路144、244能以例如图19所示的电路构成。 在图19中，它们由逻辑电路和多个开关构成，包括用来输入图像信号 Dx的输入端子，反相器4411，反相器4412，逻辑电路4413、4414、4415 和4416，N沟道晶体管4417、4418、4419和4420以及输出端子。它们 也能由图20中所示的电路构成。在图20所示的配置中，它们具有用来 输入图像信号Dx的输入端子、反相器4421、反相器4422、N沟道增强 型4423、N沟道耗尽型4424和输出端子。用来选择灰度级电压的多个开 关构成具有并行连接的P沟道晶体管和N沟道晶体管的转换开关。为简 化说明，仅示出N沟道晶体管。正极性灰度级电压产生电路15和负极性 灰度级电压产生电路25由电阻器串联电路组成，其中多个电阻器串联连 接，它们的电阻值被设置为与伽马特性相匹配，从每个连接点得到所希 望的灰度级电压(Vn)。每个灰度级电压与D/A转换电路14、24相连 接。
下面将利用图21所示的时序图以及图15和16说明每个开关的操作。 为了阐明解释，这里将要考虑的情况是有6条数据线和2条扫描线，如 图13中所示。也假定端子Y1与数据线R1相连，端子Y2与数据线G1 相连，端子Y3与数据线B1相连，端子Y4与数据线R2相连，端子Y5 与数据线G2相连，端子Y6与数据线B2相连，并且与每一数据线(R1、 G1、B1、R2、G2、B2)相应的图像信号用(DR1、DG1、DB1、DR2、 DG2、DB2)来表示。另外，将说明一个点倒置驱动的示例，这样，图 13所示第一扫描线X1中的每个显示元素的极性变成(+、-、+、-、+、-)， 第二扫描线X2中的每一显示元素的极性变成(-、+、-、+、-、+)。
首先，为了简化说明，作为一个例子来说明数据线R1和G1。当在 第(k-1)个水平周期中极性信号POL为“L”时，图像信号开关电路314 处于图15A所示的开关状态，即开关3141接通，开关3142断开，则图 像信号DR1通过正极性电平偏移电路321输入至正极性驱动电路10并锁 存在数据寄存器电路12中。图像信号DG1通过高电压电平偏移电路323 输入至负极性驱动电路20并锁存在数据寄存器电路22中。如果锁存电 路STB在第k个水平周期中输入，则锁存在数据寄存器电路12、22中的 图像信号(DR1、DG1)被锁存在数据锁存电路13、23中。这时，极性 信号POL从“L”切换至“H”。与图像信号DR1相应的正极性信号输入 至D/A转换电路14。另外，在同一时间，与图像信号DG1相应的负极 性信号输入至D/A转换电路24。当极性信号POL为“H”时，在开关 电路33中开关331接通，开关332和333断开，如图16A所示，与图像 信号DR1相应的正极性信号提供给数据线R1，与图像信号DG1相应的 正极性信号提供给数据线G1。
当极性信号POL在第(k-1)个水平周期为“H”时，图像信号开关 电路314处于图15B所示的开关状态，开关3142接通，开关3141断开， 图像信号DR1通过负极性电平偏移电路322输入至负极性驱动电路20 并锁存在数据寄存器电路22中。图像信号DG1通过正极性电平偏移电路 321输入至正极性驱动电路10并锁存在数据寄存器电路12中。如果锁存 电路STB在第k个水平周期中输入，则锁存在数据寄存器电路22、12 的图像信号(DR1、DG1)被锁存在数据锁存电路13、23中。这时，极 性信号POL从“H”切换至“L”。由D/A转换电路24选择与图像信号 DR1相应的负极性信号，在同一时间由D/A转换电路14选择与图像信 号DG1相应的正极性信号。当POL为“L”时，在开关电路33中开关 332接通并且开关331和333断开，如图16B所示，与图像信号DR1相 应的负极性信号提供给数据线R1，与图像信号DG1相应的正极性信号提 供给数据线G1。
虽然上述说明涉及的是数据线R1和G1，但与图像信号DB1和DR2 相应的正极性或负极性信号输出至数据线B1和数据线R2，与图像信号 DG2和DB2相应的正极性或负极性信号输出至数据线G2和数据线B2。 每一信号处理操作与涉及上述R1和G1所说明的操作是相同的。
在锁存电路STB为“H”的周期中，预充电开关333接通，开关331 和332断开，输出端子被短路至VM。VM是VPH和VNL的中间电压， 但是，如果VPH和VNL的中间电压为GND，则短路可被引导至GND。 因此端子被短路，防止超过击穿电压的电源电压加至D/A转换电路。
更具体地说，如果我们假定正极性信号在第(k-1)个水平周期提供 给数据线，则在第k个水平周期负极性信号由负极性D/A转换电路24 提供，但是数据线保持正极性电压。因此，超过击穿电压的电压瞬时地 提供给负极性D/A转换电路24。由此，在最不利的情况下，由中等电 压元件组成的负极性D/A转换电路将被损坏。因此，数据线预充电至 VM，然后数据线由负极性D/A转换电路24驱动以防止超过击穿电压 的电压作用于负极性D/A转换电路24。正极性D/A转换电路也是如 此。
在这个实施例中，已被偏移至正极性和负极性的图像信号输入至正 极性驱动电路10和负极性驱动电路20。因此，如在常规系统中具有的与 每一数据线相应的电平偏移电路是不必要的。在将信号处理电路31中产 生的信号输入至正极性驱动电路10和负极性驱动电路20之前，用于进 行电平偏移的电平偏移电路的数目等于控制信号的数目乘以2变成40×2 ＝80，即至少是对于一个时钟信号CLK、一个开始信号STH、图像信号 Dx36、一个锁存信号STB和一个极性信号POL。在常规数据线驱动电路 中，当象素的数目是QVGA(240RGB×320)时，电平偏移电路的数目 等于数据线与图像信号的位数n乘积，因此，需要(240×3×6)＝4320 个电路。相比而言，根据本发明，这个数目能减少到80/4320＝约1/ 54。
此外，在常规开关电路64中，开关电路的数目是数据线的数目与图 像信号位数的乘积。但是，根据本发明，图像信号开关电路314中开关 电路的数目等于图像信号的位数。因此，开关电路的数目减少至1/(数 据线的数目)。另外，根据本发明，即使象素数目变化，电平偏移电路的 数目也不变化。所以，上述效果随象素数目的增加而增加。
根据本发明，元件例如移位寄存器电路，数据寄存器电路和数据锁 存单元中的晶体管在尺寸上增加。但是，因为由于取消了开关电路A和 具有大元件表面面积电平偏移电路所得到的效果要大得多，所以芯片表 面面积能减小。
在这个实施例中，公共电压考虑作为电源的低电平电压或GND。因 此，用于产生公共电压的电路是不必要的。所以电源电路8的电路规模 能减小。在电源电路8中，VDC1电压2.5V基于提供的VDC电压产生， 2×VDC1(VDD2)由电压步进电路产生，VPH由VDD2产生。-2×VDC1 (VSS2)通过以二极管、开关和电容器反相操作从2×VDC1得到。VNL 由VSS2产生。在常规系统中，两级电压升压已被用于从2.5V产生5V 和从5V产生10V。但是，根据本发明，由于公共电压设置为GND，所 以从2.5V到5V一级电压提升。因此，电源效率为80％，比常规系统的 64％好，功耗减小。
下面将说明根据本发明采用半导体制造设备制造数据线驱动电路1 的示例。根据本发明，将说明采用低电压元件(2.5V)、中等电压元件(5V) 和高电压元件(10V)的扩散处理制造的示例。上述括号中的电压只是示 例性电压，只要满足低电压＜中等电压＜高电压的条件，其他电压都能使 用。
在半导体电路中的元器件例如晶体管中，元件表面积众所周知随电 压的增加而增加。在最小栅极长度Lmin、栅极宽度Wmin和栅极氧化物 膜厚度Tox之间，下面的关系式：Lmin(2.5V)＜Lmin(5V)＜Lmin(10V)、 Wmin(2.5V)＜Wmin(5V)＜Wmin(10V)、Tox(2.5V)＜Tox(5V)＜ Tox(10V)是有效的。因此，芯片的尺寸能通过高电压元件的使用减至 最少的电路配置而减小。在这个实施例中，高电压元件只在部分开关电 路33和电平偏移电路32中形成，所以芯片尺寸能减小。
在这个实施例中，信号处理电路31用低电压元件制造，正极性驱动 电路10和负极性驱动电路20用中等电压元件制造，开关电路33和电平 偏移电路32用高电压元件制造。当液晶的阈值电压像3V一样低时，信 号处理电路31、正极性驱动电路和负极性驱动电路可用中等电压(3V) 元件制造，部分开关电路33和电平偏移电路32可用高电压(6V)元件 制造。
图22示出半导体电路中衬底和衬底上元件配置的剖视图。图23示 出本实施例的数据线驱动电路的布局示意图。图24示出图23沿A-A’ 线的剖视图，以高电压电平制造的N型晶体管用Q1n表示，P型晶体管 用Q1p表示；以中等电压电平制造的N阱-2的N型晶体管用Q2n表示， P型晶体管用Q2p表示；N阱中-3上的N型晶体管用Q3n表示，P型晶 体管用Q3p表示；以低电压电平制造的N阱-4上的N型晶体管用Q4n 表示，P型晶体管用Q4p表示。
衬底(P衬底)电压是最小电压VNL＝-5V，信号处理电路31在N 阱-4上制造，正极性驱动电路10在N阱-3上制造，负极性驱动电路20 在N阱-2上制造，部分开关电路33和电平偏移电路32在P衬底和N阱 -1上制造。在半导体电路器件中，除晶体管之外的元器件，例如还有电 阻、电容和二级管，这些元件的电压阻抗也是确实有的。
如图25所示，当以电压(VDD＝2.5V、VPH＝5V、VPL＝GND、 VNH＝GND、VNL＝-5V)工作时，衬底(P衬底)为-5V、N阱-1为VNH、 N阱-2为GND、N阱-3为VPH，N阱-4为VDD。
不同电压的N阱之间的间隔要有几十微米，如图26A中所示，芯片 的尺寸能通过在不同连续区域中排列正极性驱动电路10和负极性驱动电 路20来减小，而不是如图26A所示的交替地配置正极性驱动电路10和 负极性驱动电路20。换句话说，如图26B或图26C所示，正极性驱动电 路10在第一连续区中形成，负极性驱动电路20在不同于第一连续区的 第二连续区形成，相同电压的N阱配置在一起。因此，芯片的尺寸能减 小。
在与图26B配置相应的图23所示的排列中，正极性驱动电路10(N 阱-3)和负极性驱动电路20(N阱-2)平行于Y轴配置在线的右侧和左侧。
在图27所示的结构中，正极性驱动电路10(N阱-3)和负极性驱动 电路20(N阱-2)平行于X轴配置在线的上面和下面。图28示出沿图 27中的B-B’线的剖视图。不言而喻，正极性驱动电路10和负极性驱动 电路20可用相对于图23所示的右-左的配置颠倒的左-右的配置，它们也 可用相对于图27所示的顶-底配置颠倒的底-顶的配置。另外，衬底可以 是N衬底(N型衬底)。在这种情况下，N衬底设置为VPH的最高电压 或诸如之类。
实施例2
在实施例1中，由信号处理电路31产生的信号通过电平偏移电路32 输入至正极性驱动电路10和负极性驱动电路20，但是，由于输入的信号 是电平偏移的电压，所以图像信号总线的功耗增大。但是，如图29所示， 图像信号总线中功耗的增加能通过在图像信号开关电路314与电平偏移 电路32之间提供的315来防止。
数据反相电路315包括：锁存和将每一图像信号的前一数据与下一 数据进行比较的电路，根据比较结果反相图像信号的电路和产生视频反 相信号INV的电路。数据反相电路315的主要操作是将前一数据与后一 数据进行比较，当反相的位多于一半时图像反相的信号INV设置为0， 当反相的位等于或小于一半时，图像反相的信号设置为1。另外，在这个 实施例中，数据寄存器电路12、22的最始级的电路是“异或”逻辑电路。
例如，当图像信号为6位信号时，如果前一数据为000011而下一数 据为111111，则图像信号中6位中有4位反相。因此，功耗能通过将2 位反相得到000000来防止，而不是通过反相4位得到111111。因此，视 频反相的信号INV设置为0并且输入至正极性电平偏移电路321或开关 电路332的图像信号被反相为000000，然后输入至数据寄存器电路12或 数据寄存器电路22。进一步，图像信号反相为111111并根据视频反相的 信号INV进行锁存在数据寄存器电路12或数据寄存器电路22中。
如果前一数据为000011和下一数据为110011，图的6位中只有两位 被反相，因此进程与上述相反。视频反相的信号INV设置为1并且110011 “原样”输入正极性电平偏移电路321或负极性电平偏移电路322。图像 信号根据视频反相的信号INV以110011锁存在正极性数据寄存器电路 12或负极性数据寄存器电路22中。
消耗的功率是cv2f(c：电容、v：电压幅度、f：频率)。通过改变数 据寄存器电路从低电压元件至高电压元件电容c几乎为两倍，而且电压幅 度也从2.5V至5V为两倍。因此，功耗按最大倍数8增加。但是，当由 数据反相电路315反相6位中的3位时，最大功耗减少至四倍增加。在 全屏幕相同颜色例如白色或黑色的情况下，图像信号不变。因此，功耗 为0。用1位检查模式只有视频反相的信号INV被反相。因此，功耗按8 /6＝1.3的倍数增加。用文本信息，大数量黑符号以白色背景出现。所 以，最大增加倍数不大于约1.3。然而，从整个液晶显示设备的观点出发， 整个功耗是驱动数据线4和扫描线5用的以及在数据线驱动电路的D/A 转换电路中的功耗，图像信号总线中的功耗最多不到整个功耗的10％。 因此，即使图像信号总线的功耗按1.3的倍数增加，整个装置的功耗增加 也小于3％。公共电压设置至GND使驱动系统的电源电路效率从64％提 高到80％。所以尽管有相抵消，功耗也减小。
实施例3
图30示出与实施例1中说明的负极性电平偏移电路322不同的负极 性电平偏移电路。负极性电平偏移电路322用高电压元件制造，但是负 极性电平偏移电路324除第二级P沟道晶体管以外用中等电压元件制造。 负极性电平偏移电路322与负极性电平偏移电路324之间的差别在于第 一级电平偏移电路的低电平电压为VLS(-1×VDC1)(参考图31)，第一 级的输出被输入至第二级电平偏移电路的P沟道晶体管。此外，参考图 32，工作在VLS-GND电压的反相器可插在第一级的电平偏移电路与第二 级的电平偏移电路之间，用中等电压元件制造电平偏移电路的所有元件。
采用这样的电路，第一级的电平偏移电路和第二级的电平偏移电路 在不同的N阱上制造。图33示出本实施例的N阱的排列。图34示出图 33中沿c-c’线的剖视图。如图34中所示，第一级的电平偏移电路在N 阱-5上制造，第二级的电平偏移电路在N阱-2上制造，类似于负极性驱 动电路20。采用这样的实施例，由于负极性电平偏移电路用中等电压元 件制造，元件表面积相对于它们用高电压元件制造时的元件表面积减小。
实施例4
在实施例1至3中，在开关电路的开关331和开关332之后提供预 充电开关333。因此，一个预充电开关333同时管理正极性电压和负极性 电压。因而预充电开关333必须以高电压元件构成。在这个实施例中， 正极性预充电开关和负极性预充电开关分别提供在正极性驱动电路与开 关电路之间和负极性驱动电路与开关电路之间，这样预充电开关能通过 制备正极性和负极性的预充电电路用中等电压元件制造，电路规模能进 一步减小。在这个实施例中，一些元件的位置不同于实施例1的用图15、 图16和图21中说明的元件，将省略对赋于相同符号的元件的说明。
图35A至35D说明本实施例的预充电开关(145、245)和开关电路 33的开关操作。图35A至35D示出开关的连接级中随时间的相继变化。 开关电路33中的开关331和开关332的功能与参考图16所说明的示例 的功能相同。预充电开关145和预充电开关245用来代替实施例1的预 充电开关333。因此，预充电开关145和预充电开关245分别与预定电压 相连，数据线与预定电压相连，由此为预充电提供预定电压并防止超过 击穿电压的电压加至正极性D/A转换电路14和负极性D/A转换电路 24。如图所示，预充电开关145与正极性D/A转换电路14相连，预充 电开关245与负极性D/A转换电路24相连。还有，预充电开关145与 VPL电压相连，预充电开关245与VNH电压相连。
进一步，将参考图36说明图35A至35D所示的每一状态。图36所 示的时序图与实施例1的图21相对应，所示预充电开关145和预充电开 关245的定时代替预充电开关333的定时。图35A示出在锁存电路STB 为L和极性信号POL为H时的开关状态。正极性图像信号从奇数号码的 输出端子Y2i-1输出，负极性图像信号从偶数号码的输出端子Y2i输出。 图35B示出当锁存电路STB为H和极性信号POL为L时的连接状态。 预充电开关145和预充电开关245接通，输出端子Y2i-1、2i分别预充电 至VPL电压和VNH电压。
图35C示出锁存电路STB变成L的状态。预充电开关145和预充电 开关245断开，通过接通/断开转换开关331和332，负极性图像信号从 奇数号码的输出端子Y2i-1输出，正极性图像信号从偶数号码的输出端子 Y2i输出。图35D示出与锁存电路STB和极性信号POL都为H的下一定 时相对应的状态。预充电开关145和预充电开关245接通，输出端子 (Y2i-1，2i)分别预充电至VNH电压和VPL电压。在下一定时，锁存 电路STB变成L并返回至图35A所示的状态。
如上所述，在开关331和开关332断开之前，预充电开关145和预 充电开关245接通。因此，加至D/A转换电路14和D/A转换电路24 的输出端子(数据线)的电压被分别短路至VPL或VNH(预充电)。所 以进行这样的控制即超过击穿电压的电压不致加至D/A转换电路14和 D/A转换电路24。由于预充电开关145和预充电开关245分别对应于正 极性和负极性电压，所以它们能用中等电压元件而不是高电压元件制造， 电路规模能减小。另外，VPL和VNH能处于系统GND。图37A-37D详 细描述这种情况的电路结构和开关操作。
实施例5
在实施例1至5中，串行输入的数字图像信号被扩展并作为数字信 号保存在并行数据寄存器电路和数据锁存电路中。在本实施例中，将说 明这样的示例，其中串行输入的数字图像信号转换为模拟图像信号，并 且这些模拟图像信号被扩展并保存在取样和保持电路中以驱动数据线。 采用这样的配置，数据线的数目(在n位数字信号情况下需要n条数据 线)能减少至一条模拟数据线。因此能减少数据线的，从而减少电路规 模。
图38示出本实施例的显示电路的数据线驱动电路装置方框图。提供 取样保持电路16、26代替实施例1至4的数据寄存器电路12、22和数 据锁存电路13、23。另外，提供D/A转换电路17、27代替电平偏移电 路32与取样保持电路16、26之间的D/A转换电路14、24。而且，灰 度级电压产生电路15、25与D/A转换电路17、17相连。偏移至正极性 或负极性电平偏移电路32的串行数字图像信号在D/A转换电路17、27 中转换为模拟信号，并在取样保持电路16、26中根据时钟对它们进行连 续取样。由此串行输入的数字图像信号转换为模拟图像信号，这些模拟 图像信号被扩展并保持在取样和保持电路中。这时，确定是否用从移位 寄存器电路11、移位寄存器电路21输出的SMP信号在正极性取样保持 电路16中进行取样或者在负极性取样保持电路26中进行取样。此后由 开关电路33进行正或负的转换并输出信号。
图39示出与一条数据线(象素)相应的详细取样保持电路16、26 和开关电路33。两个正极性和负极性的取样保持电路16、26与一条数据 线相连。在每一取样保持电路16、26中，正极性放大器(电压跟随器) 163提供在开关161和开关334之间，负极性放大器(电压跟随器)263 提供在开关261和开关335之间。用于存储(取样)正极性模拟信号的 电容器162连接在开关161和GND之间，用于存储(取样)负极性模拟 信号的电容器262连接在开关261和GND之间。
开关161、261，电容162、262和放大器161、162用中等电压元件 制造。开关161、261通过从移位寄存器电路11、21输入的取样信号SMP 进行转换。此外，由开关电路33构成的开关334、335、336用高电压元 件制造。开关334输出正极性模拟图像信号，开关335输出负极性模拟 图像信号，开关336预充电至GND，使超过工作电压的电压不加至正极 性放大器163和负极性放大器263。在实施例1至4中，开关电路33通 过共同使用两个输出端子选择正极性和负极性模拟图像信号，但是在本 实施例中，对于每一输出端子提供开关334、335、336。
与上述两个放大器163、263与输出端子连接的配置关联的问题是， 由于放大器偏置电压的变化显示出细的垂直线。因此，放大器的偏置电 压在帧之间必须相消。为此，图40所示的用于转换差分输入(反相输入、 非反相输入)的开关电路最好提供在放大器163、263中。图40示出装 备用来转换差分输入的开关电路的示例放大器的配置。放大器包括输入 开关电路1631、差分放大器1632、差分放大器1632的输出开关电路1633、 包含电源地电路的中间级电路1634，和由PMOS晶体管1635a、b组成的 输出级1635。符号B1和B2表示偏置电压。差分放大器1632包括由NMOS 晶体管1632a、b组成的差分对，由PMOS晶体管1632c、d组成的电流 镜象电路和与差分对尾侧连接的NMOS晶体管1632e。进一步，它还包 括用来转换电流镜象电路栅极连接的开关电路1636。
输入开关电路1631包括四个开关1631a-d，到差分放大器的输入输 入信号和从输出端来的反馈被连接至差分对的一个有关的晶体管。在图 中所示的配置中，开关1631b、d接通，开关1631a、c断开，输入信号输 入至NMOS晶体管1632b，输出被反馈给NMOS晶体管1632a。开关电 路1636的开关1636a接通，开关1636b断开，输出开关电路1633的开关 1633a接通，开关1633b断开。当输入开关电路1631被转换并且差分输 入被转换时，输出开关电路1633的所有开关和开关电路1636被转换。 因此，通过转换差分输入能防止放大器的偏置电压变化。
图41详细示出开关电路33和不同于图39所示电路的取样保持电路 16、26。取样保持电路16、26不包括放大器163、263，开关电路33包 括一个放大器337。开关161和开关334以及开关261和开关335直接连 接，没有放大器，用高电压元件制造的放大器337连接至开关334、335、 336的另一端子(输出侧)。在一个放大器(电压跟随器)被连接至一个 输出端子的情况下，对于在正极性电压输出期间的偏置电压的前沿和在 负极性电压输出期间的偏置电压后沿，因为前沿通常等于后沿，所以偏 置电压通过正极性和负极性电流驱动的交替而抵消。因此使用开关电路 是不必要的。但是，由于在放大器337的输入部分的寄生电容与电容器 162、262之间存在充电分布，所以增益小于1，增益有所散布。因此， 放大器337输入部分的寄生电容最好尽可能小。
正极性D/A转换电路17和负极性D/A转换电路27如图42所示， 因为与灰度级电压产生电路15、25连接，选择与串行数字图像信号相应 的灰度级电压，并通过电压跟随器以高速驱动与取样保持电路16、26链 接的数据线。信号处理电路31和电平偏移电路32与实施例1至4的电 路相同，因而省略对它们的详细说明。那里的配置和从那里的输出的信 号如图43所示。在图43中，参考号码316、317表示锁存电路。锁存电 路316包括两个与每一图像信号RGB相应的锁存元件和一个按照CK1 和CK2信号有选择地锁存输入图像信号的锁存元件。换句话说，第一显 示元素的图像信号用一个锁存元件锁存，第二显示元素的图像信号用另 一锁存元件锁存。
锁存电路317包括与锁存电路316的每一锁存元件相应的锁存元件， 来自锁存电路316的输出根据CK3由锁存电路317进行锁存。锁存电路 317在同一时间锁存第一显示元素(DR1、DG1、DB1)的图像信号和第 二显示元素(DR2、DG2、DB2)的图像信号。其他的构造元件与已经说 明过的元件相同。由于根据本发明的数据线驱动电路装置是点倒置系统， 所以相邻输出端子的极性被反转。这一操作采用从移位寄存器电路11、 21和电平偏移电路32输入来的送给取样保持电路16、26的取样信号SMP 能够完成。如图38和图42所示，正极性取样信号SMP_P从正极性移位 寄存器电路11输入至正极性取样保持电路16，负极性取样信号SMP_N 从负极性移位寄存器电路21输入至取样保持电路26。
在图42中，与每一数据线相应的取样和保持电路用点线和实线四边 形绘制在取样保持电路16、26内部。点线和实线之间的差别是对取样信 号SMP的反应不同。例如，当取样信号SMP为“H”时，只由点线画的 取样和保持电路进行取样，而当取样信号SMP为“L”时，只由实线画 的取样和保持电路进行取样。这种响应SMP信号的操作可以相反。点倒 置通过与时钟同步地转换取样信号SMP来实现。因此，在图42所示的 例子中，当SMP信号为“H”时，由点线画的取样和保持电路进行取样。 所以，由正极性取样保持电路16取样的信号输出至端子Y1、Y3、Y5， 由负极性取样保持电路26取样的信号输出至输出端Y2、Y4、Y6。
在图42所示的例子中，正极性D/A转换电路17和负极性D/A转 换电路27分别包括三个正极性放大器171、172、173(对于每一RGB) 和三个负极性放大器271、272、273(对于每一RGB)而且，D/A转换 电路17还包括与各个放大器171、172、173相应的译码器174、175、176。 类似地，负极性D/A转换电路27也包括与各个放大器271、272、273 相应的译码器274、275、276。采用QVGA象素(240RGB×320)，如果 在60Hz帧频除去消隐周期，则一个水平周期将是约50μsec(微秒)。因 此，以50μsec/120＝416nsec(纳秒)进行驱动。另外，当每一灰度级电 压产生电路15、25包括每一RGB用的独立的灰度级电压产生电路元件 时，如图44所示，电路规模增加，是质量能提高。在图44中，正极性 灰度级电压产生电路15包括与各RGB相应的灰度级电压产生电路元件 151、152、153。类似地，负极性灰度级电压产生电路25包括与每一RGB 相应的灰度级电压产生电路元件251、252、253。
当象素的数目较大时，如图45所示最好增加D/A转换电路元件的 数目。在图45中，每一正极性D/A转换电路17和负极性D/A转换电 路27包括两个与每一RGB相应的D/A转换电路元件。下面将描述这 种特定配置。正极性D/A转换电路17包括放大器1711和与其相应的译 码器1741以及为R的放大器1712和与其相应的译码器1742。放大器1711 和放大器1712的输出由开关电路177有选择地输出至外部。在图中，放 大器1711、1712的输出被输出至不同的线。因此，放大器1711的输出 R1_P输出至上线(Y1、Y4的连接线)，放大器1712的输出R2_P输出至 下线(Y7、Y10)的连接线。此外，为G提供有放大器1721和与其相应 的译码器1751，以及放大器1722和与其相应的译码器1752。放大器1721 和放大器1722的输出由开关电路178有选择地输出至外部。放大器1721 的输出G1_P输出至上线(Y2、Y5的连接线)，放大器1722的输出G2_P 输出至下线(Y8、Y11的连接线)。还有，为B提供有放大器1731和与 其相应的译码器1761，以及放大器1732和其相应的译码器1762。放大 器1731和放大器1732的输出由开关电路179有选择地输出至外部。放 大器1731的输出B1_P输出至上线(Y3、Y6的连接线)，放大器1732 的输出B2_P输出至下线(Y9、Y12的连接线)。
类似地，负极性D/A转换电路27包括相应于每一RGB的两个D /A转换电路元件。更具体地说，它包括关于R的放大器2711和译码器 2741，以及放大器2712和译码器2742。放大器2711和放大器2722的输 出由开关电路277有选择地输出至外部。此外，对于G提供了放大器2721 和译码器2751，以及放大器2722和译码器2752。放大器2721和放大器 2722的输出由开关电路278有选择地输出至外部。对于B提供了放大器 2731和译码器2761，以及放大器2732和与其对应的译码器2762。放大 器2731和放大器2732的输出由开关电路279有选择地输出至外部。每 个放大器与输出线的连接关系按照与D/A转换电路17类似的规则。
例如，在信号输出至X1线的情况下，信号(R1_P、G1_N、B1_P、 R1_N、G1_P、B1_N、R2_P、G2_N、B2_P、R2_N、G2_P、B2_N、)分 别输出至(Y1、Y2、Y3、Y4、Y5、Y6、Y7、Y8、Y9、Y10、Y11、Y12)。 当关于每一线或每一帧的极性被反相时，每一端子的P、N输出极性被转 换。换句话说，信号(R1_N、G1_P、B1_N、R1_P、G1_N、B1_P、R2_N、 G2_P、B2_N、R2_P、G2_N、B2_P)被分别输出至(Y1、Y2、Y3、Y4、 Y5、Y6、Y7、Y8、Y9、Y10、Y11、Y12)。由每一开关电路确定输出转 换至每一线。因此，在一条线中，两个相同极性和相同颜色的D/A转换 电路元件交替地输出信号。放大器的偏置电压能及时分配，通过制备多 个相同颜色和相同极性的D/A转换电路元件以及提供开关电路以便D /A转换电路元件在同一线上交替地输出信号，能防止出现显示方面的 缺陷。对于每一相同极性和相同颜色能提供三个或更多的D/A转换电路 元件。在这种情况下，D/A转换电路元件也依次(循环地)输出信号。 这时，在每一放大器中差分输入(反相输入、非反相输入)可以改变， 如图40所示。
图46示出时序图。下面将作为示例考虑输出Y1对操作进行详细描 述。图46示出输出Y1和为控制输出Y1每一开关的操作定时。如上所述， 在点倒置驱动中，对于每一相邻的数据线极性是不同的。因此，第2n的 第(2n-1)取样开关161、261接通，并在各自不同的定时对模拟图像信 号取样。如上所述由取样信号SMP进行对开关161、162的转换。下面 将参考图46作为示例描述输出Y1，也将讨论输出Y2。图46中示出如下 参考符号：SMP表示取样信号、SW161-336分别表示开关161-336，Y1 表示输出Y1。
当在图46所示在第一周期中作为X1线，正极性模拟图像信号从Y1 输出和负极性模拟图像信号从Y2输出时，如图46所示以及从图39和图 41所了解到的，开关电路33的开关334接通。另一方面，在Y2上，开 关335接通。这时，作为X2线输出的模拟图像信号的取样在取样保持电 路16、26中进行。因此，在Y1侧如图46所示，开关161接通并取样和 保持负极性模拟图像信号。另一方面。在Y2侧开关161接通并取样正极 性模拟图像信号。在从第一周期向第二周期转换时，对Y1和Y2两者开 关334、335断开，开关336接通，并且数据线预充电至GND电平。
根据取样信号SMP进行从第一周期向第二周期的转换。以开关336 预充电也与取样信号SMP同步。如果转换至第二周期如图46所示，在 Y1上，开关335接通，而在第一周期中，取样的负极性模拟图像信号被 输出。此外，开关161接通并对正极性模拟图像信号取样。在Y2上，进 行的操作是正极性和负极性的反相。通过重复上面与SMP的同步操作实 现点倒置驱动。
进一步说，预充电电压被设置至系统“地”GND，但是，它也可以 是正极性驱动电路的低电平电压VPL或者负极性驱动电路的高电平电压 VNH，而不是系统“地”GND。
在本实施例中设置有：VPL＝VNH＝GND。采用这样的配置，与其 说能使用N位数字图像信号，不如说能使用模拟图像信号。虽然n位数 字图像信号的数据线(数据总线)的数目是n，但是如果进行D/A转换， 则在一条线上得到多个模拟图像信号。所以，D/A转换电路为驱动数据 线的功耗与数字图像信号处理相比是1/n。此外，由于数据线的数目下 降，所以电路的规模减小。
如上所述，采用本发明，能够提供电路规模和功耗进一步减小的液 晶显示设备的数据线驱动电路装置。
实施例6
在本实施例中，将描述的一个考虑TFT元件上出现的馈通误差的例 子，公共电压故意设置为不同于GND的电压值。馈通误差是因控制电极 的寄生电容而产生的一种误差，输入至控制电极的输入信号的变化通过 它而影响输出信号。具体地说，当TFT元件变至保持状态时，从扫描线 5输入至控制电极的扫描信号影响象素电极的电压。
由于TFT元件为控制电极与漏电极(象素电极)之间的寄生电容， 象素电极的电压随扫描线电压的变化而变化。这个电压变化是馈通误差。 尽管在实施例1至5中驱动电路的参考电压和公共电压是GND时，但当 考虑馈通误差时，公共电压设置为不同于GND的电压值以补偿馈通误差。
这里，因为馈通误差的数据板与板之间有所不同，所以必须调整每 块板的公共电压。由于馈通误差趋向于在N型TFT元件的负侧产生，所 以驱动电路的参考电压设置为GND，公共电压设置为低于GND和高于 负驱动电路的低电压的DC电压。另一方面，由于馈通误差趋向于在P 型TFT元件的正侧产生，所以驱动电路的参考电压设置为GND，公共电 压设置为高于GND和低于正驱动电路的高电压。这些设置能使公共电压 补偿在TFT元件上产生的馈通误差。数据线驱动电路1的工作电压根据 公共电压来进行调整。
对于N型TFT元件，例如馈通误差为-1V，公共电压为-1V，VPH为 5V，VNL为-5V。对于P型TFT元件，例如馈通误差为-1V，公共电压 为1V，VPH为5V，VNL为-5V。因馈通误差公共电压的调整是例如在 +-2V的范围内。因为多数液晶显示设备使用N型TFT元件，所以作为一 个示例，下面将描述采用N型TFT元件的液晶显示设备。
图47示出根据本实施例的液晶显示设备的方框图。根据实施例1至 5中之一或组合配置数据线驱动电路1。电源电路8具有公共电压产生电 路9。电源电路8可在与数据线驱动电路1相同或不同的衬底上形成。公 共电压用缓冲器电路产生，用可变电阻器或者电阻器电压分压器进行调 整，以输出从-2V至+2V的电压。在这种情况下，缓冲器电路必须由高电 压元件形成。由于公共电压需要的电压近似从-1V至2V，但缓冲器可在 GND和负极性VNL的低电压工作。在这种情况下，能够采用中等电压 元件构成缓冲器电路。虽然缓冲器电路难以工作于GND和负极性VNL 的低电压，但是，这是不重要的，如果公共电压不要求GND的话。设置 VPL≥GND≥公共电压≥VNL能够使电源电路中的DC-DC转换器的提 升电压操作的数目减少，电源电路功耗效率变高。
公共电压由公共电压产生电路9产生。公共电压产生电路9可使用 由连接在GND和VNL之间的电阻器分压器电路和连接在电阻器之间的 节点的旁电容器组成的简单电路构成。公共电压能通过改变电阻器分压 器电路的电阻进行调节。图48描述正极性伽马曲线、负极性伽马曲线和 公共电压。正极性伽马曲线设置大于GND。负极性伽马曲线设置小于 GND。公共电压调整在-1V±1V范围内。这一调整范围是一个例子。如 果公共电压由GND和负极性VNL的低电压产生的话，如较早所描述的， 则公共电压可在这个范围内调整。虽然在实施例1中因为公共电压为 GND，伽马曲线对于每一正和负极性进行调整，但是在本实施例中只调 整公共电压，而固定正和负伽马曲线，提高方便性。
如上所述，本实施例能为LCD提供能够补偿馈通误差的影响和限制 电路规模增加的数据线驱动电路。
很明显，本发明不限于上述实施例，在不违背本发明权利要求的范 围和精神的情况下，可以修改和变化。例如，上面对本发明的说明所涉 及的数据线驱动电路是一个示例，另外，每一电路都能在硅衬底、玻璃 衬底或者塑料衬底上制造。
图7示出本发明的液晶显示设备方框图。多条数据线4和垂直于数 据线4排列的多条扫描线5在液晶板3上形成，作为开关元件的TFT(薄 膜晶体管)和包含液晶和诸如此类的象素6在线的交点上形成。将电场 加至液晶的公共电极和显示电极在象素中形成。
控制象素亮度(发光量)的模拟图像信号从数据线供给显示电极， 公共电压(DC电压)供给公共电极。另外，液晶显示设备包括：驱动数 据线4的数据线驱动电路1，驱动扫描线5的扫描线驱动电路2，控制数 据线驱动电路1和扫描线驱动电路2的控制电路7和向控制电路7、数据 线驱动电路1和扫描线驱动电路2提供电压的电源电路8。供给电源电路 8的电源电压的高电压是VDC，低电压是系统地GND。
图8示出根据本发明P1的方框图。下面将描述电路的配置和每个元 件的操作。数据线驱动电路1包括移位寄存器电路11、21，数据寄存器 电路12、22，数据锁存电路13、23，D/A转换电路14、24，灰度级电 压产生电路15、25，信号处理电路31，电平偏移电路32和开关电路33。
输入至数据线驱动电路1的信号包括数字图像信号Dx(下面缩写为 图像信号Dx)、时钟信号CLK、水平开始信号STH、锁存信号STB和极 性信号POL。所要求的定时信号由这些信号在信号处理电路31中产生， 用来控制下述数据锁存电路13、23或开关电路33。此外，信号处理电路 31包括图9中所示的时钟产生电路3161。在时钟产生电路3161中，根 据时钟信号CLK产生与图10中所示的时钟信号CLK同步的CK1信号、 CK2信号和CK3信号。
关于64灰度级(6位)彩色液晶显示设备中的图像信号Dx，由总计 18位DR(DR00)、DR01、DR02、DR03、DR04、DR05)、DG(DG00)、 DG01、DG02、DG03、DG04、DG05)、DB(DB00)、DB01、DB02、 DB03、DB04、DBG05)组成的1个显示单元的信号与时钟信号CLK同 步输入。下面将涉及每一R、G和B的6位图像信号Dx的情况下进行说 明。这个数目不受限制，图像信号可以是7位或更多以及5位或更低。
如果将输入到数据线驱动电路1的数字图像信号按每一显示元素(3 象素、18位)输入，当象素数目为QVGA(240RGB×320)时，数据线 驱动电路1的时钟频率为(帧频)×(象素数目)＝60HZ×320×240＝ 约4.6MHZ。即使在象素数目(480RGB×640)为QVGA4倍的VGA中， 如果图像信号按每两个显示元素(36位)输入至数据线驱动电路1，则 足够的时钟频率将是9.2MHZ。
水平开始信号STH输入至移位寄存器电路11、21，在移位寄存器电 路11、21中连续产生与时钟信号CLKCLK同步的取样信号。移位寄存 器电路由多个触发器电路组成，与时钟信号CLK同步输入的图像信号 Dx根据取样信号锁存在数据寄存器电路12、22中。锁存在数据寄存器 电路12、22的图像信号Dx响应锁存信号STB的输入，并行输出至数据 锁存电路13、23并锁存在数据锁存电路13、23中。数据锁存电路13、 23与D/A转换电路14、24相连，并通过根据极性信号POL交替选择 正极性信号和负极性信号的开关电路33向每一数据线提供正极性信号和 负极性信号。
根据本发明的数据线驱动电路1同时将不同极性的模拟图像信号输 出至相邻的数据线。数据线驱动电路1包括提供正极性模拟图像信号的 正极性驱动电路10和提供负极性模拟图像信号的负极性驱动电路20，并 通过开关电路33选择正极性或负极性信号，将其输出至数据线。这里， 正极性和负极性指示在液晶的液晶公共电极的电压(公共电压)被取作 参考电压的情况下的象素电压的正或负。
本发明特别涉及向数据线提供模拟信号的驱动电路。正极性驱动电 路10的工作电压是从VPL至VPH，负极性驱动电路20的工作电压是从 VNL至VLH。驱动数据线的驱动电路的参考电压是系统GND(0V)，公 共电压也是系统GND。当VPL和VNH与GND相同时，VPL和VNH 可短路至GND。如果下面的关系式是正确的：VPH＞VPL、VPH＞VNH、 VNH＞VNL、VPL＞VNL，则VNH和VPL可以是不同的电压。此后为了 简化说明，假定在本实施例1中的说明中，VPL＝VNH＝GND，VPH＝ 5V，VNL＝-5V。此外，如果在液晶阈值电压约为3V下进行操作，则 VPH可以是3V和VNL可以是-3V。或者如果考虑由于TFT的寄生电容 的馈通误差，VPH可以是6V，VNL可以是-4V，或者VPH可以是4V， VNL可以是-6V。
正极性驱动电路10包括至少一个正极性D/A转换电路14和一个正 极性灰度级电压产生电路15。在本实施例中，正极性驱动电路10进一步 包括正极性移位寄存器电路11、作为锁存电路的正极性数据寄存器电路 12和正极性数据锁存电路13。每一电路的工作电压是GND至VPH。负 极性驱动电路20包括至少一个负极性D/A转换电路24和一个负极性灰 度级电压产生电路25。负极性驱动电路20也进一步包括负极性移位寄存 器电路21、作为锁存电路的负极性寄存器电路22和负极性锁存电路23。 每一电路的工作电路是VNL至GND。
信号处理电路31工作在VSS至VDD(2.5V)。因此，电平偏移电路 32提供在信号处理电路31与正极性驱动电路10和负极性驱动电路20之 间。信号处理电路31的低电平电压VSS可短路到GND，或者VSS可以 是与GND不同的电压。下面，在实施例1中，为简化说明假定VSS与 GND相同。
电平偏移电路32包括与信号处理电路31中产生的信号相应的下述 正极性电平偏移电路321和负极性电平偏移电路322以及高电压电平偏 移电路323。在电平偏移至正极性电平偏移电路321和负极性电平偏移电 路322各个工作电压之后，要输入至正极性驱动电路10和负极性驱动电 路20的信号被输入。例如，关于由时钟信号CLK产生的CK3信号，电 平偏移至正极性侧的CK3_P信号输入至正极性驱动电路10，电平偏移至 负极性侧的CK3_N信号输入至负极性驱动电路20。类似地，关于其他的 信号例如水平开始信号STH，信号_P和信号_N分别输入至正极性驱动电 路10和负极性驱动电路20。控制开关电路33的信号是(VPH-VNL)。 因此，通过高电压电平偏移电路323输入信号。这里，控制开关电路33 的信号的电压可以是等于或高于VPH的电压，也可以是等于或低于VNL 的电压。
下面将更详细描述电平偏移电路32。图11和图12所示的电路是用 于本实施例的电平偏移电路32。常见的晶体管符号用于图11和12所示 的电路。因此，栅极附加圆圈的晶体管是P沟道晶体管，没有圆圈的是N 沟道晶体管。相同的符号用于下述附图。图11所示正极性电平偏移电路 321将电平为(GND-VDD)的信号转换为正极性信号(GND-VPH)。负 极性电平偏移电路322将电平为(GND-VDD)的信号转换为负极性信号 (VNL-GND)。正极性电平偏移电路321除了有延迟电路3211以外与常 用的电平偏移电路相同。转换输入电压的正极性电平偏移电路321包括P 沟道晶体管3212和N沟道晶体管3214的串联电路以及P沟道晶体管3213 和N沟道晶体管3215的串联电路，这些电路被并联在VPH-GND之间。 从外部来的输入被输入至低电压侧的N沟道晶体管3214的栅极或者N 沟道晶体管3215的栅极，信号从一个串联电路P沟道晶体管3213和N 沟道晶体管3215的中间节点(在P沟道晶体管3213和N沟道晶体管3215 之间)P2输出。P沟道晶体管3212或P沟道晶体管3213的栅极与另一 串联电路的中间节点P1或者P2相连。
下面将描述正极性电平偏移电路321。为简化起见，将说明涉及节点 Q或节点QB的输入的节点P2的输出。当“H”电平即VDD电压输入至 节点Q时，N沟道晶体管3214激活，节点P1假定为GND即“L”电平。 因此，P沟道晶体管3213激活，节点P2假定为VPH。相反，当“L”电 平即GND输入至节点Q时，由于节点QB这时是“H”电平，所以N沟 道晶体管3215激活。因此，节点P2假定为GND。这个依照输入信号进 行输出的信号通过延迟电路3211，由反相器3216输出至外部。
负极性电平偏移电路322是两级结构的电平偏移电路，第一级提供 VNL-VDD的偏移，第二级电平偏移器提供VNL-GND的偏移。第一级包 括P沟道晶体管3221和N沟道晶体管3223的串联电路，以及P沟道晶 体管3222和N沟道晶体管3224的串联电路，它们都连接在VDD与VNL 之间。从外部来的输入被输入至高电压侧的P沟道晶体管3221的栅极或 P沟道晶体管3222的栅极，从在一个串联电路中的P沟道晶体管3222 和N沟道晶体管3224的中间节点P4输出信号。N沟道晶体管3223或N 沟道晶体管3224的栅极与另一串联电路的中间节点P3或P4相连。从外 部来的不同极性的信号从节点QB、Q输入至与高电压侧相连的每一P沟 道晶体管的栅极。
在第二级中，来自第一级的输出被输入至与低电压侧相连的N沟道 晶体管3227或N沟道晶体管3228的栅极。第二级的输出通过反相器3229 输出至外部。第二级的电路配置与正极性电平偏移电路的电平偏移器 3211相同，尽管电源电压不同。因此，第二级包括P沟道晶体管3225和 N沟道晶体管3227的串联电路，以及P沟道晶体管3226和N沟道晶体 管3228的串联电路，这些电路被连接在GND和VNL之间。
下面将描述负极性电平偏移电路322的操作。首先，说明与节点Q 或节点QB对应的节点P3和节点P4的输出。当“H”电平即VDD输入 至节点Q时，由于节点QB为“L”电平即在GND，因此P沟道晶体管 3222激活。所以，节点P4假定为VDD即“H”电平。因此N沟道晶体 管3223激活，节点P3假定为VNL即“L”电平。相反，当“L”电平即 GND输入至节点Q时，P沟道晶体管3221激活，节点P3假定为VDD 即“H”电平。所以，N沟道晶体管3224激活，节点P4假定为VNL即 “L”电平。
下面将说明与节点P4相关的节点P6的输出。当节点P4为“H”电 平即VDD时，N沟道晶体管3227激活，节点P5假定为VNL即“L”电 平。因此，P沟道晶体管3226激活，节点P6假定为GND。相反，当节 点P4是在“L”电平即VNL时，节点P3假定为“H”电平。因此，N 沟道晶体管3228激活，节点P6假定为VNL。
有两级配置的负极性电平偏移电路322具有长的延迟时间。因此， 如上所述，延迟电路3221可以提供以使正极性电平偏移电路321中的延 迟时间等于负极性电平偏移电路的延迟时间。虽然也能利用转换器进行 电平偏移，但是因为转换器的固定电流和它的高功耗不是总适合液晶显 示设备和其他的手提式电设备的。
图12中更详细示出高电压电平偏移电路323。这个电路的电路配置 与负极性电平偏移电路322的电路配置基本相同，由两级组成。具体地 说，第一级包括P沟道晶体管3231和N沟道晶体管3233的串联电路， 以及P沟道晶体管3232和N沟道晶体管3234和串联电路，它们被连接 在VDD和VNL之间。第二级包括P沟道晶体管3235和N沟道晶体管 3237的串联电路，以及P沟道晶体管3236和N沟道晶体管3238的串联 电路，它们被连接在VPH和VNL之间。高电压电平偏移电路323将具 有(GND-VDD)电平的信号偏移至(VNL-VPH)电平。在第一级中， 将具有(GND-VDD)电平的信号偏移至(VNL-VDD)电平，在第二级 中它被偏移至(VNL-VPH)电平。操作原理与上述负极性电平偏移电路 322的操作原则相同，因此省略对它们的说明。第二级的输出通过反相器 3239输出至外部。如上所述，开关电路33是处于一个等于或高于VPH 的电压和等于或低于VNL的电压。因此在这种情况下，高电压电平偏移 电路323的工作电压是一个等于或高于VPH的电压和等于或低于VNL 的电压。
当进行彩色显示时，一个显示元素由RGB三个象素(点)组成。因 此，三个点构成一个显示彩色的单元。在点倒置驱动系统中，如图13所 示，(+，-，+)加至X1线的第一显示元素(R1，G1，B1)，(-，+，-) 加至第二显示元素(R2，G2，B2)。换句话说，由于相邻点的极性不同， 在两个相邻端子Y(2i-1)、Y(2i)(i是自然数)中，正和负或负和正被 同时提供。这里，信号处理电路31的电路配置可以简化，如果对作为2 和3的公倍数的6点单元即对每2个显示元素而不是RGB(1个显示元 素)的3点单元，也就是说正和负的2点单元进行控制的话。此外，除6 点单元外，最好对位数是6的倍数例如12点单元或18点单元进行控制。
图14示出其中图像信号Dx(DR、DG、DB)分配给信号处理电路 31中的正极性驱动电路10或负极性驱动电路20的电路。第一显示元素 图像信号(DR1、DG1、DB1)和第二显示元素图像信号(DR2、DG2、 DB2)分别依照CK1信号和CK2信号锁存在锁存电路311和锁存电路312 中，并且第一显示元素图像信号(DR1、DG1、DB1)和第二显示元素图 像信号(DR2、DG2、DB2)依照CK3信号以锁存电路313同时锁存。 锁存在锁存电路313中的图像信号通过图像信号开关电路314有选择地 输入至正极性驱动电路10和负极性驱动电路20之一。图像信号开关电 路314输出的选择，根据极性信号POL的H、L进行。
图14涉及的情况是，要输入至数据线驱动电路1的用于每1个显示 元素的图像信号Dx被输入，并且利用锁存电路311、312和由时钟信号 CLK产生的CK1、CK2将6点图像信号锁存到锁存电路313中，以便进 行6位单元的处理。但是，如果要输入至数据线驱动电路1的图像信号 原来是用于2个显示元素(36位)的话，则锁存电路311和312是不必 要的，图像信号Dx可以与时钟信号CLK同步锁存在锁存电路313中。 因此，可省去时钟信号CK1、CK2、CK3的产生。从而，能减小电路规 模。进一步说，CLK_P信号和CLK_N信号可以由时钟信号CLK产生并 输入至正极性驱动电路10和负极性驱动电路20。
图15A、15B示出图像信号开关电路314和与极性信号POL相应的 开关状态的详细图。图15A示出极性信号POL＝L的状态，图15B示出 极性信号POL＝H的状态。图像信号开关电路314包括开关3141和开关 3142。图像信号开关电路314通过使图像信号DR1和DG1、DB1的DR2 和DG2和DB2各自成对，将与极性信号POL的H、L相应的开关3141、 3142接通或断开，从而将输入转换至正极性电平偏移电路321或负极性 电平偏移电路322。参考图15A、15B，当极性信号POL＝L(图15A) 时，开关3141接通而开关3142断开(等效于图13的X1线)。当极性信 号POL＝H如图15B所示时，开关3141断开而开关3142接通(等效于 图13的X2线)。
图16详细示出开关电路33转换从D/A转换电路14、24来的输出， 并将它们输出至数据线。开关电路33包括开关331、开关332和预充电 开关333。开关电路33由下述高电压元件来制造。正极性驱动电路10和 负极性驱动电路20由中等电压元件来制造。中等电压是等于液晶的阈值 电压的电压，高电压是两倍于液晶的阈值电压的电压。
图17示出锁存图像信号至数据寄存器电路12、22的定时与驱动数 据线的定时之间的关系的时序图。如图17所示，用数据寄存器电路12、 22锁存图像信号的定时和驱动数据线的定时通常以一个水平周期参差进 行。换句话说，与扫描线XK相应的图像信号在第(k-1)个水平周期锁 存在数据寄存器电路12、22中，在第(k-1)个水平周期锁存的图像信号 由数据锁存电路13、33在第k个水平周期锁存，并且用与这个图像信号 相应的信号驱动数据线。
图18是D/A转换电路14、24的详细图。D/A转换电路14、24 可由包括译码器电路144、244，放大器141、241和开关142、143、242、 243的电路组成。译码器电路144、244能以例如图19所示的电路构成。 在图19中，它们由逻辑电路和多个开关构成，包括用来输入图像信号 Dx的输入端子，反相器4411，反相器4412，逻辑电路4413、4414、4415 和4416，N沟道晶体管4417、4418、4419和4420以及输出端子。它们 也能由图20中所示的电路构成。在图20所示的配置中，它们具有用来 输入图像信号Dx的输入端子、反相器4421、反相器4422、N沟道增强 型4423、N沟道耗尽型4424和输出端子。用来选择灰度级电压的多个开 关构成具有并行连接的P沟道晶体管和N沟道晶体管的转换开关。为简 化说明，仅示出N沟道晶体管。正极性灰度级电压产生电路15和负极性 灰度级电压产生电路25由电阻器串联电路组成，其中多个电阻器串联连 接，它们的电阻值被设置为与伽马特性相匹配，从每个连接点得到所希 望的灰度级电压(Vn)。每个灰度级电压与D/A转换电路14、24相连 接。
下面将利用图21所示的时序图以及图15和16说明每个开关的操作。 为了阐明解释，这里将要考虑的情况是有6条数据线和2条扫描线，如 图13中所示。也假定端子Y1与数据线R1相连，端子Y2与数据线G1 相连，端子Y3与数据线B1相连，端子Y4与数据线R2相连，端子Y5 与数据线G2相连，端子Y6与数据线B2相连，并且与每一数据线(R1、 G1、B1、R2、G2、B2)相应的图像信号用(DR1、DG1、DB1、DR2、 DG2、DB2)来表示。另外，将说明一个点倒置驱动的示例，这样，图 13所示第一扫描线X1中的每个显示元素的极性变成(+、-、+、-、+、-)， 第二扫描线X2中的每一显示元素的极性变成(-、+、-、+、-、+)。
首先，为了简化说明，作为一个例子来说明数据线R1和G1。当在 第(k-1)个水平周期中极性信号POL为“L”时，图像信号开关电路314 处于图15A所示的开关状态，即开关3141接通，开关3142断开，则图 像信号DR1通过正极性电平偏移电路321输入至正极性驱动电路10并锁 存在数据寄存器电路12中。图像信号DG1通过高电压电平偏移电路323 输入至负极性驱动电路20并锁存在数据寄存器电路22中。如果锁存电 路STB在第k个水平周期中输入，则锁存在数据寄存器电路12、22中的 图像信号(DR1、DG1)被锁存在数据锁存电路13、23中。这时，极性 信号POL从“L”切换至“H”。与图像信号DR1相应的正极性信号输入 至D/A转换电路14。另外，在同一时间，与图像信号DG1相应的负极 性信号输入至D/A转换电路24。当极性信号POL为“H”时，在开关 电路33中开关331接通，开关332和333断开，如图16A所示，与图像 信号DR1相应的正极性信号提供给数据线R1，与图像信号DG1相应的 正极性信号提供给数据线G1。
当极性信号POL在第(k-1)个水平周期为“H”时，图像信号开关 电路314处于图15B所示的开关状态，开关3142接通，开关3141断开， 图像信号DR1通过负极性电平偏移电路322输入至负极性驱动电路20 并锁存在数据寄存器电路22中。图像信号DG1通过正极性电平偏移电路 321输入至正极性驱动电路10并锁存在数据寄存器电路12中。如果锁存 电路STB在第k个水平周期中输入，则锁存在数据寄存器电路22、12 的图像信号(DR1、DG1)被锁存在数据锁存电路13、23中。这时，极 性信号POL从“H”切换至“L”。由D/A转换电路24选择与图像信号 DR1相应的负极性信号，在同一时间由D/A转换电路14选择与图像信 号DG1相应的正极性信号。当POL为“L”时，在开关电路33中开关 332接通并且开关331和333断开，如图16B所示，与图像信号DR1相 应的负极性信号提供给数据线R1，与图像信号DG1相应的正极性信号提 供给数据线G1。
虽然上述说明涉及的是数据线R1和G1，但与图像信号DB1和DR2 相应的正极性或负极性信号输出至数据线B1和数据线R2，与图像信号 DG2和DB2相应的正极性或负极性信号输出至数据线G2和数据线B2。 每一信号处理操作与涉及上述R1和G1所说明的操作是相同的。
在锁存电路STB为“H”的周期中，预充电开关333接通，开关331 和332断开，输出端子被短路至VM。VM是VPH和VNL的中间电压， 但是，如果VPH和VNL的中间电压为GND，则短路可被引导至GND。 因此端子被短路，防止超过击穿电压的电源电压加至D/A转换电路。
更具体地说，如果我们假定正极性信号在第(k-1)个水平周期提供 给数据线，则在第k个水平周期负极性信号由负极性D/A转换电路24 提供，但是数据线保持正极性电压。因此，超过击穿电压的电压瞬时地 提供给负极性D/A转换电路24。由此，在最不利的情况下，由中等电 压元件组成的负极性D/A转换电路将被损坏。因此，数据线预充电至 VM，然后数据线由负极性D/A转换电路24驱动以防止超过击穿电压 的电压作用于负极性D/A转换电路24。正极性D/A转换电路也是如 此。
在这个实施例中，已被偏移至正极性和负极性的图像信号输入至正 极性驱动电路10和负极性驱动电路20。因此，如在常规系统中具有的与 每一数据线相应的电平偏移电路是不必要的。在将信号处理电路31中产 生的信号输入至正极性驱动电路10和负极性驱动电路20之前，用于进 行电平偏移的电平偏移电路的数目等于控制信号的数目乘以2变成40×2 ＝80，即至少是对于一个时钟信号CLK、一个开始信号STH、图像信号 Dx36、一个锁存信号STB和一个极性信号POL。在常规数据线驱动电路 中，当象素的数目是QVGA(240RGB×320)时，电平偏移电路的数目 等于数据线与图像信号的位数n乘积，因此，需要(240×3×6)＝4320 个电路。相比而言，根据本发明，这个数目能减少到80/4320＝约1/ 54。
此外，在常规开关电路64中，开关电路的数目是数据线的数目与图 像信号位数的乘积。但是，根据本发明，图像信号开关电路314中开关 电路的数目等于图像信号的位数。因此，开关电路的数目减少至1/(数 据线的数目)。另外，根据本发明，即使象素数目变化，电平偏移电路的 数目也不变化。所以，上述效果随象素数目的增加而增加。
根据本发明，元件例如移位寄存器电路，数据寄存器电路和数据锁 存单元中的晶体管在尺寸上增加。但是，因为由于取消了开关电路A和 具有大元件表面面积电平偏移电路所得到的效果要大得多，所以芯片表 面面积能减小。
在这个实施例中，公共电压考虑作为电源的低电平电压或GND。因 此，用于产生公共电压的电路是不必要的。所以电源电路8的电路规模 能减小。在电源电路8中，VDC1电压2.5V基于提供的VDC电压产生， 2×VDC1(VDD2)由电压步进电路产生，VPH由VDD2产生。-2×VDC1 (VSS2)通过以二极管、开关和电容器反相操作从2×VDC1得到。VNL 由VSS2产生。在常规系统中，两级电压升压已被用于从2.5V产生5V 和从5V产生10V。但是，根据本发明，由于公共电压设置为GND，所 以从2.5V到5V一级电压提升。因此，电源效率为80％，比常规系统的 64％好，功耗减小。
下面将说明根据本发明采用半导体制造设备制造数据线驱动电路1 的示例。根据本发明，将说明采用低电压元件(2.5V)、中等电压元件(5V) 和高电压元件(10V)的扩散处理制造的示例。上述括号中的电压只是示 例性电压，只要满足低电压＜中等电压＜高电压的条件，其他电压都能使 用。
在半导体电路中的元器件例如晶体管中，元件表面积众所周知随电 压的增加而增加。在最小栅极长度Lmin、栅极宽度Wmin和栅极氧化物 膜厚度Tox之间，下面的关系式：Lmin(2.5V)＜Lmin(5V)＜Lmin(10V)、 Wmin(2.5V)＜Wmin(5V)＜Wmin(10V)、Tox(2.5V)＜Tox(5V)＜ Tox(10V)是有效的。因此，芯片的尺寸能通过高电压元件的使用减至 最少的电路配置而减小。在这个实施例中，高电压元件只在部分开关电 路33和电平偏移电路32中形成，所以芯片尺寸能减小。
在这个实施例中，信号处理电路31用低电压元件制造，正极性驱动 电路10和负极性驱动电路20用中等电压元件制造，开关电路33和电平 偏移电路32用高电压元件制造。当液晶的阈值电压像3V一样低时，信 号处理电路31、正极性驱动电路和负极性驱动电路可用中等电压(3V) 元件制造，部分开关电路33和电平偏移电路32可用高电压(6V)元件 制造。
图22示出半导体电路中衬底和衬底上元件配置的剖视图。图23示 出本实施例的数据线驱动电路的布局示意图。图24示出图23沿A-A’ 线的剖视图，以高电压电平制造的N型晶体管用Q1n表示，P型晶体管 用Q1p表示；以中等电压电平制造的N阱-2的N型晶体管用Q2n表示， P型晶体管用Q2p表示；N阱中-3上的N型晶体管用Q3n表示，P型晶 体管用Q3p表示；以低电压电平制造的N阱-4上的N型晶体管用Q4n 表示，P型晶体管用Q4p表示。
衬底(P衬底)电压是最小电压VNL＝-5V，信号处理电路31在N 阱-4上制造，正极性驱动电路10在N阱-3上制造，负极性驱动电路20 在N阱-2上制造，部分开关电路33和电平偏移电路32在P衬底和N阱 -1上制造。在半导体电路器件中，除晶体管之外的元器件，例如还有电 阻、电容和二级管，这些元件的电压阻抗也是确实有的。
如图25所示，当以电压(VDD＝2.5V、VPH＝5V、VPL＝GND、 VNH＝GND、VNL＝-5V)工作时，衬底(P衬底)为-5V、N阱-1为VNH、 N阱-2为GND、N阱-3为VPH，N阱-4为VDD。
不同电压的N阱之间的间隔要有几十微米，如图26A中所示，芯片 的尺寸能通过在不同连续区域中排列正极性驱动电路10和负极性驱动电 路20来减小，而不是如图26A所示的交替地配置正极性驱动电路10和 负极性驱动电路20。换句话说，如图26B或图26C所示，正极性驱动电 路10在第一连续区中形成，负极性驱动电路20在不同于第一连续区的 第二连续区形成，相同电压的N阱配置在一起。因此，芯片的尺寸能减 小。
在与图26B配置相应的图23所示的排列中，正极性驱动电路10(N 阱-3)和负极性驱动电路20(N阱-2)平行于Y轴配置在线的右侧和左侧。
在图27所示的结构中，正极性驱动电路10(N阱-3)和负极性驱动 电路20(N阱-2)平行于X轴配置在线的上面和下面。图28示出沿图 27中的B-B’线的剖视图。不言而喻，正极性驱动电路10和负极性驱动 电路20可用相对于图23所示的右-左的配置颠倒的左-右的配置，它们也 可用相对于图27所示的顶-底配置颠倒的底-顶的配置。另外，衬底可以 是N衬底(N型衬底)。在这种情况下，N衬底设置为VPH的最高电压 或诸如之类。
实施例2
在实施例1中，由信号处理电路31产生的信号通过电平偏移电路32 输入至正极性驱动电路10和负极性驱动电路20，但是，由于输入的信号 是电平偏移的电压，所以图像信号总线的功耗增大。但是，如图29所示， 图像信号总线中功耗的增加能通过在图像信号开关电路314与电平偏移 电路32之间提供的315来防止。
数据反相电路315包括：锁存和将每一图像信号的前一数据与下一 数据进行比较的电路，根据比较结果反相图像信号的电路和产生视频反 相信号INV的电路。数据反相电路315的主要操作是将前一数据与后一 数据进行比较，当反相的位多于一半时图像反相的信号INV设置为0， 当反相的位等于或小于一半时，图像反相的信号设置为1。另外，在这个 实施例中，数据寄存器电路12、22的最始级的电路是“异或”逻辑电路。
例如，当图像信号为6位信号时，如果前一数据为000011而下一数 据为111111，则图像信号中6位中有4位反相。因此，功耗能通过将2 位反相得到000000来防止，而不是通过反相4位得到111111。因此，视 频反相的信号INV设置为0并且输入至正极性电平偏移电路321或开关 电路332的图像信号被反相为000000，然后输入至数据寄存器电路12或 数据寄存器电路22。进一步，图像信号反相为111111并根据视频反相的 信号INV进行锁存在数据寄存器电路12或数据寄存器电路22中。
如果前一数据为000011和下一数据为110011，图的6位中只有两位 被反相，因此进程与上述相反。视频反相的信号INV设置为1并且110011 “原样”输入正极性电平偏移电路321或负极性电平偏移电路322。图像 信号根据视频反相的信号INV以110011锁存在正极性数据寄存器电路 12或负极性数据寄存器电路22中。
消耗的功率是cv2f(c：电容、v：电压幅度、f：频率)。通过改变数 据寄存器电路从低电压元件至高电压元件电容c几乎为两倍，而且电压幅 度也从2.5V至5V为两倍。因此，功耗按最大倍数8增加。但是，当由 数据反相电路315反相6位中的3位时，最大功耗减少至四倍增加。在 全屏幕相同颜色例如白色或黑色的情况下，图像信号不变。因此，功耗 为0。用1位检查模式只有视频反相的信号INV被反相。因此，功耗按8 /6＝1.3的倍数增加。用文本信息，大数量黑符号以白色背景出现。所 以，最大增加倍数不大于约1.3。然而，从整个液晶显示设备的观点出发， 整个功耗是驱动数据线4和扫描线5用的以及在数据线驱动电路的D/A 转换电路中的功耗，图像信号总线中的功耗最多不到整个功耗的10％。 因此，即使图像信号总线的功耗按1.3的倍数增加，整个装置的功耗增加 也小于3％。公共电压设置至GND使驱动系统的电源电路效率从64％提 高到80％。所以尽管有相抵消，功耗也减小。
实施例3
图30示出与实施例1中说明的负极性电平偏移电路322不同的负极 性电平偏移电路。负极性电平偏移电路322用高电压元件制造，但是负 极性电平偏移电路324除第二级P沟道晶体管以外用中等电压元件制造。 负极性电平偏移电路322与负极性电平偏移电路324之间的差别在于第 一级电平偏移电路的低电平电压为VLS(-1×VDC1)(参考图31)，第一 级的输出被输入至第二级电平偏移电路的P沟道晶体管。此外，参考图 32，工作在VLS-GND电压的反相器可插在第一级的电平偏移电路与第二 级的电平偏移电路之间，用中等电压元件制造电平偏移电路的所有元件。
采用这样的电路，第一级的电平偏移电路和第二级的电平偏移电路 在不同的N阱上制造。图33示出本实施例的N阱的排列。图34示出图 33中沿c-c’线的剖视图。如图34中所示，第一级的电平偏移电路在N 阱-5上制造，第二级的电平偏移电路在N阱-2上制造，类似于负极性驱 动电路20。采用这样的实施例，由于负极性电平偏移电路用中等电压元 件制造，元件表面积相对于它们用高电压元件制造时的元件表面积减小。
实施例4
在实施例1至3中，在开关电路的开关331和开关332之后提供预 充电开关333。因此，一个预充电开关333同时管理正极性电压和负极性 电压。因而预充电开关333必须以高电压元件构成。在这个实施例中， 正极性预充电开关和负极性预充电开关分别提供在正极性驱动电路与开 关电路之间和负极性驱动电路与开关电路之间，这样预充电开关能通过 制备正极性和负极性的预充电电路用中等电压元件制造，电路规模能进 一步减小。在这个实施例中，一些元件的位置不同于实施例1的用图15、 图16和图21中说明的元件，将省略对赋于相同符号的元件的说明。
图35A至35D说明本实施例的预充电开关(145、245)和开关电路 33的开关操作。图35A至35D示出开关的连接级中随时间的相继变化。 开关电路33中的开关331和开关332的功能与参考图16所说明的示例 的功能相同。预充电开关145和预充电开关245用来代替实施例1的预 充电开关333。因此，预充电开关145和预充电开关245分别与预定电压 相连，数据线与预定电压相连，由此为预充电提供预定电压并防止超过 击穿电压的电压加至正极性D/A转换电路14和负极性D/A转换电路 24。如图所示，预充电开关145与正极性D/A转换电路14相连，预充 电开关245与负极性D/A转换电路24相连。还有，预充电开关145与 VPL电压相连，预充电开关245与VNH电压相连。
进一步，将参考图36说明图35A至35D所示的每一状态。图36所 示的时序图与实施例1的图21相对应，所示预充电开关145和预充电开 关245的定时代替预充电开关333的定时。图35A示出在锁存电路STB 为L和极性信号POL为H时的开关状态。正极性图像信号从奇数号码的 输出端子Y2i-1输出，负极性图像信号从偶数号码的输出端子Y2i输出。 图35B示出当锁存电路STB为H和极性信号POL为L时的连接状态。 预充电开关145和预充电开关245接通，输出端子Y2i-1、2i分别预充电 至VPL电压和VNH电压。
图35C示出锁存电路STB变成L的状态。预充电开关145和预充电 开关245断开，通过接通/断开转换开关331和332，负极性图像信号从 奇数号码的输出端子Y2i-1输出，正极性图像信号从偶数号码的输出端子 Y2i输出。图35D示出与锁存电路STB和极性信号POL都为H的下一定 时相对应的状态。预充电开关145和预充电开关245接通，输出端子 (Y2i-1，2i)分别预充电至VNH电压和VPL电压。在下一定时，锁存 电路STB变成L并返回至图35A所示的状态。
如上所述，在开关331和开关332断开之前，预充电开关145和预 充电开关245接通。因此，加至D/A转换电路14和D/A转换电路24 的输出端子(数据线)的电压被分别短路至VPL或VNH(预充电)。所 以进行这样的控制即超过击穿电压的电压不致加至D/A转换电路14和 D/A转换电路24。由于预充电开关145和预充电开关245分别对应于正 极性和负极性电压，所以它们能用中等电压元件而不是高电压元件制造， 电路规模能减小。另外，VPL和VNH能处于系统GND。图37A-37D详 细描述这种情况的电路结构和开关操作。
实施例5
在实施例1至5中，串行输入的数字图像信号被扩展并作为数字信 号保存在并行数据寄存器电路和数据锁存电路中。在本实施例中，将说 明这样的示例，其中串行输入的数字图像信号转换为模拟图像信号，并 且这些模拟图像信号被扩展并保存在取样和保持电路中以驱动数据线。 采用这样的配置，数据线的数目(在n位数字信号情况下需要n条数据 线)能减少至一条模拟数据线。因此能减少数据线的，从而减少电路规 模。
图38示出本实施例的显示电路的数据线驱动电路装置方框图。提供 取样保持电路16、26代替实施例1至4的数据寄存器电路12、22和数 据锁存电路13、23。另外，提供D/A转换电路17、27代替电平偏移电 路32与取样保持电路16、26之间的D/A转换电路14、24。而且，灰 度级电压产生电路15、25与D/A转换电路17、17相连。偏移至正极性 或负极性电平偏移电路32的串行数字图像信号在D/A转换电路17、27 中转换为模拟信号，并在取样保持电路16、26中根据时钟对它们进行连 续取样。由此串行输入的数字图像信号转换为模拟图像信号，这些模拟 图像信号被扩展并保持在取样和保持电路中。这时，确定是否用从移位 寄存器电路11、移位寄存器电路21输出的SMP信号在正极性取样保持 电路16中进行取样或者在负极性取样保持电路26中进行取样。此后由 开关电路33进行正或负的转换并输出信号。
图39示出与一条数据线(象素)相应的详细取样保持电路16、26 和开关电路33。两个正极性和负极性的取样保持电路16、26与一条数据 线相连。在每一取样保持电路16、26中，正极性放大器(电压跟随器) 163提供在开关161和开关334之间，负极性放大器(电压跟随器)263 提供在开关261和开关335之间。用于存储(取样)正极性模拟信号的 电容器162连接在开关161和GND之间，用于存储(取样)负极性模拟 信号的电容器262连接在开关261和GND之间。
开关161、261，电容162、262和放大器161、162用中等电压元件 制造。开关161、261通过从移位寄存器电路11、21输入的取样信号SMP 进行转换。此外，由开关电路33构成的开关334、335、336用高电压元 件制造。开关334输出正极性模拟图像信号，开关335输出负极性模拟 图像信号，开关336预充电至GND，使超过工作电压的电压不加至正极 性放大器163和负极性放大器263。在实施例1至4中，开关电路33通 过共同使用两个输出端子选择正极性和负极性模拟图像信号，但是在本 实施例中，对于每一输出端子提供开关334、335、336。
与上述两个放大器163、263与输出端子连接的配置关联的问题是， 由于放大器偏置电压的变化显示出细的垂直线。因此，放大器的偏置电 压在帧之间必须相消。为此，图40所示的用于转换差分输入(反相输入、 非反相输入)的开关电路最好提供在放大器163、263中。图40示出装 备用来转换差分输入的开关电路的示例放大器的配置。放大器包括输入 开关电路1631、差分放大器1632、差分放大器1632的输出开关电路1633、 包含电源地电路的中间级电路1634，和由PMOS晶体管1635a、b组成的 输出级1635。符号B1和B2表示偏置电压。差分放大器1632包括由NMOS 晶体管1632a、b组成的差分对，由PMOS晶体管1632c、d组成的电流 镜象电路和与差分对尾侧连接的NMOS晶体管1632e。进一步，它还包 括用来转换电流镜象电路栅极连接的开关电路1636。
输入开关电路1631包括四个开关1631a-d，到差分放大器的输入输 入信号和从输出端来的反馈被连接至差分对的一个有关的晶体管。在图 中所示的配置中，开关1631b、d接通，开关1631a、c断开，输入信号输 入至NMOS晶体管1632b，输出被反馈给NMOS晶体管1632a。开关电 路1636的开关1636a接通，开关1636b断开，输出开关电路1633的开关 1633a接通，开关1633b断开。当输入开关电路1631被转换并且差分输 入被转换时，输出开关电路1633的所有开关和开关电路1636被转换。 因此，通过转换差分输入能防止放大器的偏置电压变化。
图41详细示出开关电路33和不同于图39所示电路的取样保持电路 16、26。取样保持电路16、26不包括放大器163、263，开关电路33包 括一个放大器337。开关161和开关334以及开关261和开关335直接连 接，没有放大器，用高电压元件制造的放大器337连接至开关334、335、 336的另一端子(输出侧)。在一个放大器(电压跟随器)被连接至一个 输出端子的情况下，对于在正极性电压输出期间的偏置电压的前沿和在 负极性电压输出期间的偏置电压后沿，因为前沿通常等于后沿，所以偏 置电压通过正极性和负极性电流驱动的交替而抵消。因此使用开关电路 是不必要的。但是，由于在放大器337的输入部分的寄生电容与电容器 162、262之间存在充电分布，所以增益小于1，增益有所散布。因此， 放大器337输入部分的寄生电容最好尽可能小。
正极性D/A转换电路17和负极性D/A转换电路27如图42所示， 因为与灰度级电压产生电路15、25连接，选择与串行数字图像信号相应 的灰度级电压，并通过电压跟随器以高速驱动与取样保持电路16、26链 接的数据线。信号处理电路31和电平偏移电路32与实施例1至4的电 路相同，因而省略对它们的详细说明。那里的配置和从那里的输出的信 号如图43所示。在图43中，参考号码316、317表示锁存电路。锁存电 路316包括两个与每一图像信号RGB相应的锁存元件和一个按照CK1 和CK2信号有选择地锁存输入图像信号的锁存元件。换句话说，第一显 示元素的图像信号用一个锁存元件锁存，第二显示元素的图像信号用另 一锁存元件锁存。
锁存电路317包括与锁存电路316的每一锁存元件相应的锁存元件， 来自锁存电路316的输出根据CK3由锁存电路317进行锁存。锁存电路 317在同一时间锁存第一显示元素(DR1、DG1、DB1)的图像信号和第 二显示元素(DR2、DG2、DB2)的图像信号。其他的构造元件与已经说 明过的元件相同。由于根据本发明的数据线驱动电路装置是点倒置系统， 所以相邻输出端子的极性被反转。这一操作采用从移位寄存器电路11、 21和电平偏移电路32输入来的送给取样保持电路16、26的取样信号SMP 能够完成。如图38和图42所示，正极性取样信号SMP_P从正极性移位 寄存器电路11输入至正极性取样保持电路16，负极性取样信号SMP_N 从负极性移位寄存器电路21输入至取样保持电路26。
在图42中，与每一数据线相应的取样和保持电路用点线和实线四边 形绘制在取样保持电路16、26内部。点线和实线之间的差别是对取样信 号SMP的反应不同。例如，当取样信号SMP为“H”时，只由点线画的 取样和保持电路进行取样，而当取样信号SMP为“L”时，只由实线画 的取样和保持电路进行取样。这种响应SMP信号的操作可以相反。点倒 置通过与时钟同步地转换取样信号SMP来实现。因此，在图42所示的 例子中，当SMP信号为“H”时，由点线画的取样和保持电路进行取样。 所以，由正极性取样保持电路16取样的信号输出至端子Y1、Y3、Y5， 由负极性取样保持电路26取样的信号输出至输出端Y2、Y4、Y6。
在图42所示的例子中，正极性D/A转换电路17和负极性D/A转 换电路27分别包括三个正极性放大器171、172、173(对于每一RGB) 和三个负极性放大器271、272、273(对于每一RGB)而且，D/A转换 电路17还包括与各个放大器171、172、173相应的译码器174、175、176。 类似地，负极性D/A转换电路27也包括与各个放大器271、272、273 相应的译码器274、275、276。采用QVGA象素(240RGB×320)，如果 在60Hz帧频除去消隐周期，则一个水平周期将是约50μsec(微秒)。因 此，以50μsec/120＝416nsec(纳秒)进行驱动。另外，当每一灰度级电 压产生电路15、25包括每一RGB用的独立的灰度级电压产生电路元件 时，如图44所示，电路规模增加，是质量能提高。在图44中，正极性 灰度级电压产生电路15包括与各RGB相应的灰度级电压产生电路元件 151、152、153。类似地，负极性灰度级电压产生电路25包括与每一RGB 相应的灰度级电压产生电路元件251、252、253。
当象素的数目较大时，如图45所示最好增加D/A转换电路元件的 数目。在图45中，每一正极性D/A转换电路17和负极性D/A转换电 路27包括两个与每一RGB相应的D/A转换电路元件。下面将描述这 种特定配置。正极性D/A转换电路17包括放大器1711和与其相应的译 码器1741以及为R的放大器1712和与其相应的译码器1742。放大器1711 和放大器1712的输出由开关电路177有选择地输出至外部。在图中，放 大器1711、1712的输出被输出至不同的线。因此，放大器1711的输出 R1_P输出至上线(Y1、Y4的连接线)，放大器1712的输出R2_P输出至 下线(Y7、Y10)的连接线。此外，为G提供有放大器1721和与其相应 的译码器1751，以及放大器1722和与其相应的译码器1752。放大器1721 和放大器1722的输出由开关电路178有选择地输出至外部。放大器1721 的输出G1_P输出至上线(Y2、Y5的连接线)，放大器1722的输出G2_P 输出至下线(Y8、Y11的连接线)。还有，为B提供有放大器1731和与 其相应的译码器1761，以及放大器1732和其相应的译码器1762。放大 器1731和放大器1732的输出由开关电路179有选择地输出至外部。放 大器1731的输出B1_P输出至上线(Y3、Y6的连接线)，放大器1732 的输出B2_P输出至下线(Y9、Y12的连接线)。
类似地，负极性D/A转换电路27包括相应于每一RGB的两个D /A转换电路元件。更具体地说，它包括关于R的放大器2711和译码器 2741，以及放大器2712和译码器2742。放大器2711和放大器2722的输 出由开关电路277有选择地输出至外部。此外，对于G提供了放大器2721 和译码器2751，以及放大器2722和译码器2752。放大器2721和放大器 2722的输出由开关电路278有选择地输出至外部。对于B提供了放大器 2731和译码器2761，以及放大器2732和与其对应的译码器2762。放大 器2731和放大器2732的输出由开关电路279有选择地输出至外部。每 个放大器与输出线的连接关系按照与D/A转换电路17类似的规则。
例如，在信号输出至X1线的情况下，信号(R1_P、G1_N、B1_P、 R1_N、G1_P、B1_N、R2_P、G2_N、B2_P、R2_N、G2_P、B2_N、)分 别输出至(Y1、Y2、Y3、Y4、Y5、Y6、Y7、Y8、Y9、Y10、Y11、Y12)。 当关于每一线或每一帧的极性被反相时，每一端子的P、N输出极性被转 换。换句话说，信号(R1_N、G1_P、B1_N、R1_P、G1_N、B1_P、R2_N、 G2_P、B2_N、R2_P、G2_N、B2_P)被分别输出至(Y1、Y2、Y3、Y4、 Y5、Y6、Y7、Y8、Y9、Y10、Y11、Y12)。由每一开关电路确定输出转 换至每一线。因此，在一条线中，两个相同极性和相同颜色的D/A转换 电路元件交替地输出信号。放大器的偏置电压能及时分配，通过制备多 个相同颜色和相同极性的D/A转换电路元件以及提供开关电路以便D /A转换电路元件在同一线上交替地输出信号，能防止出现显示方面的 缺陷。对于每一相同极性和相同颜色能提供三个或更多的D/A转换电路 元件。在这种情况下，D/A转换电路元件也依次(循环地)输出信号。 这时，在每一放大器中差分输入(反相输入、非反相输入)可以改变， 如图40所示。
图46示出时序图。下面将作为示例考虑输出Y1对操作进行详细描 述。图46示出输出Y1和为控制输出Y1每一开关的操作定时。如上所述， 在点倒置驱动中，对于每一相邻的数据线极性是不同的。因此，第2n的 第(2n-1)取样开关161、261接通，并在各自不同的定时对模拟图像信 号取样。如上所述由取样信号SMP进行对开关161、162的转换。下面 将参考图46作为示例描述输出Y1，也将讨论输出Y2。图46中示出如下 参考符号：SMP表示取样信号、SW161-336分别表示开关161-336，Y1 表示输出Y1。
当在图46所示在第一周期中作为X1线，正极性模拟图像信号从Y1 输出和负极性模拟图像信号从Y2输出时，如图46所示以及从图39和图 41所了解到的，开关电路33的开关334接通。另一方面，在Y2上，开 关335接通。这时，作为X2线输出的模拟图像信号的取样在取样保持电 路16、26中进行。因此，在Y1侧如图46所示，开关161接通并取样和 保持负极性模拟图像信号。另一方面。在Y2侧开关161接通并取样正极 性模拟图像信号。在从第一周期向第二周期转换时，对Y1和Y2两者开 关334、335断开，开关336接通，并且数据线预充电至GND电平。
根据取样信号SMP进行从第一周期向第二周期的转换。以开关336 预充电也与取样信号SMP同步。如果转换至第二周期如图46所示，在 Y1上，开关335接通，而在第一周期中，取样的负极性模拟图像信号被 输出。此外，开关161接通并对正极性模拟图像信号取样。在Y2上，进 行的操作是正极性和负极性的反相。通过重复上面与SMP的同步操作实 现点倒置驱动。
进一步说，预充电电压被设置至系统“地”GND，但是，它也可以 是正极性驱动电路的低电平电压VPL或者负极性驱动电路的高电平电压 VNH，而不是系统“地”GND。
在本实施例中设置有：VPL＝VNH＝GND。采用这样的配置，与其 说能使用N位数字图像信号，不如说能使用模拟图像信号。虽然n位数 字图像信号的数据线(数据总线)的数目是n，但是如果进行D/A转换， 则在一条线上得到多个模拟图像信号。所以，D/A转换电路为驱动数据 线的功耗与数字图像信号处理相比是1/n。此外，由于数据线的数目下 降，所以电路的规模减小。
如上所述，采用本发明，能够提供电路规模和功耗进一步减小的液 晶显示设备的数据线驱动电路装置。
实施例6
在本实施例中，将描述的一个考虑TFT元件上出现的馈通误差的例 子，公共电压故意设置为不同于GND的电压值。馈通误差是因控制电极 的寄生电容而产生的一种误差，输入至控制电极的输入信号的变化通过 它而影响输出信号。具体地说，当TFT元件变至保持状态时，从扫描线 5输入至控制电极的扫描信号影响象素电极的电压。
由于TFT元件为控制电极与漏电极(象素电极)之间的寄生电容， 象素电极的电压随扫描线电压的变化而变化。这个电压变化是馈通误差。 尽管在实施例1至5中驱动电路的参考电压和公共电压是GND时，但当 考虑馈通误差时，公共电压设置为不同于GND的电压值以补偿馈通误差。
这里，因为馈通误差的数据板与板之间有所不同，所以必须调整每 块板的公共电压。由于馈通误差趋向于在N型TFT元件的负侧产生，所 以驱动电路的参考电压设置为GND，公共电压设置为低于GND和高于 负驱动电路的低电压的DC电压。另一方面，由于馈通误差趋向于在P 型TFT元件的正侧产生，所以驱动电路的参考电压设置为GND，公共电 压设置为高于GND和低于正驱动电路的高电压。这些设置能使公共电压 补偿在TFT元件上产生的馈通误差。数据线驱动电路1的工作电压根据 公共电压来进行调整。
对于N型TFT元件，例如馈通误差为-1V，公共电压为-1V，VPH为 5V，VNL为-5V。对于P型TFT元件，例如馈通误差为-1V，公共电压 为1V，VPH为5V，VNL为-5V。因馈通误差公共电压的调整是例如在 +-2V的范围内。因为多数液晶显示设备使用N型TFT元件，所以作为一 个示例，下面将描述采用N型TFT元件的液晶显示设备。
图47示出根据本实施例的液晶显示设备的方框图。根据实施例1至 5中之一或组合配置数据线驱动电路1。电源电路8具有公共电压产生电 路9。电源电路8可在与数据线驱动电路1相同或不同的衬底上形成。公 共电压用缓冲器电路产生，用可变电阻器或者电阻器电压分压器进行调 整，以输出从-2V至+2V的电压。在这种情况下，缓冲器电路必须由高电 压元件形成。由于公共电压需要的电压近似从-1V至2V，但缓冲器可在 GND和负极性VNL的低电压工作。在这种情况下，能够采用中等电压 元件构成缓冲器电路。虽然缓冲器电路难以工作于GND和负极性VNL 的低电压，但是，这是不重要的，如果公共电压不要求GND的话。设置 VPL≥GND≥公共电压≥VNL能够使电源电路中的DC-DC转换器的提 升电压操作的数目减少，电源电路功耗效率变高。
公共电压由公共电压产生电路9产生。公共电压产生电路9可使用 由连接在GND和VNL之间的电阻器分压器电路和连接在电阻器之间的 节点的旁电容器组成的简单电路构成。公共电压能通过改变电阻器分压 器电路的电阻进行调节。图48描述正极性伽马曲线、负极性伽马曲线和 公共电压。正极性伽马曲线设置大于GND。负极性伽马曲线设置小于 GND。公共电压调整在-1V±1V范围内。这一调整范围是一个例子。如 果公共电压由GND和负极性VNL的低电压产生的话，如较早所描述的， 则公共电压可在这个范围内调整。虽然在实施例1中因为公共电压为 GND，伽马曲线对于每一正和负极性进行调整，但是在本实施例中只调 整公共电压，而固定正和负伽马曲线，提高方便性。
如上所述，本实施例能为LCD提供能够补偿馈通误差的影响和限制 电路规模增加的数据线驱动电路。
很明显，本发明不限于上述实施例，在不违背本发明权利要求的范 围和精神的情况下，可以修改和变化。例如，上面对本发明的说明所涉 及的数据线驱动电路是一个示例，另外，每一电路都能在硅衬底、玻璃 衬底或者塑料衬底上制造。