半导体小片的制造方法和场效应晶体管及其制造方法转让专利
申请号 : CN200780003085.7
文献号 : CN100580877C
文献日 : 2010-01-13
发明人 : 川岛孝启 , 斋藤彻 , 中川彻 , 鸟井秀雄
申请人 : 松下电器产业株式会社
摘要 :
本发明提供一种半导体小片的制造方法和场效应晶体管及其制造方法。在用于制造半导体小片的本发明的方法中，首先，通过将牺牲层(11)和半导体层(12)以该顺序反复层叠在基板(10)上，在基板(10)上形成两层以上的半导体层(12)。接着，通过对牺牲层(11)和半导体层(12)的一部分进行蚀刻，将半导体层(12)分割成多个小片。接着，通过除去牺牲层(11)，将该小片从基板分离。
权利要求 :
1.一种半导体小片的制造方法，其特征在于，包括：(i)通过将牺牲层和半导体层以所述牺牲层、所述半导体层的顺序反 复层叠在基板上，在所述基板上形成两层以上的所述半导体层的工序；
(ii)通过对所述牺牲层的一部分和所述半导体层的一部分进行蚀刻， 将所述半导体层分割成多个小片的工序；和(iii)通过除去所述牺牲层，将所述小片从所述基板分离的工序。
2.如权利要求1所述的半导体小片的制造方法，其特征在于：在所述(iii)的工序中，通过湿蚀刻除去所述牺牲层。
3.如权利要求1所述的半导体小片的制造方法，其特征在于：在所述(iii)的工序之前，还包括使所述小片的两端的部分低电阻化 的工序。
4.如权利要求1所述的半导体小片的制造方法，其特征在于：所述(i)的工序是将所述牺牲层、所述半导体层和绝缘层以所述牺牲 层、所述半导体层、所述绝缘层的顺序反复层叠的工序，所述(ii)的工序是通过对所述牺牲层的一部分、所述半导体层的一 部分和所述绝缘层的一部分进行蚀刻，从而将所述半导体层和所述绝缘层 分割成多个小片的工序。
5.如权利要求1所述的半导体小片的制造方法，其特征在于：所述(i)的工序是将所述牺牲层、所述半导体层、绝缘层和导电层以 所述牺牲层、所述半导体层、所述绝缘层、所述导电层的顺序反复层叠的 工序，所述(ii)的工序是通过对所述牺牲层的一部分、所述半导体层的一 部分、所述绝缘层的一部分和所述导电层的一部分进行蚀刻，从而将所述 半导体层、所述绝缘层和所述导电层分割成多个小片的工序。
6.如权利要求1所述的半导体小片的制造方法，其特征在于：所述牺牲层由结晶构成。
7.如权利要求1所述的半导体小片的制造方法，其特征在于：所述牺牲层由SiGe的结晶构成，所述半导体层由硅的结晶构成。
8.如权利要求1所述的半导体小片的制造方法，其特征在于：所述牺牲层为有机高分子层，
在所述(i)的工序中，通过以所述有机高分子层粘结所述半导体层来 层叠所述半导体层。
9.如权利要求1所述的半导体小片的制造方法，其特征在于：所述半导体层由结晶构成。
10.如权利要求1所述的半导体小片的制造方法，其特征在于：所述半导体层由单结晶构成。
11.如权利要求1所述的半导体小片的制造方法，其特征在于：在所述(iii)的工序之后，还包括使所述小片分散到液体中的工序。
12.一种场效应晶体管的制造方法，其特征在于，包括：(I)通过权利要求1所述的制造方法制造半导体小片的工序；和(II)在所述半导体小片上连接源电极和漏电极的工序。
说明书 :
技术领域
本发明涉及半导体小片的制造方法和场效应晶体管及其制造方法。
背景技术
有源型液晶显示装置或有机电发光显示元件形成在玻璃基板上。在玻 璃基板上矩阵状配置的像素由配置在其附近的晶体管控制。由于难以在玻 璃基板上形成使用半导体单结晶的晶体管，所以利用非结晶硅或多晶硅的 薄膜晶体管(TFT)被用于像素的控制。TFT具有能够在大面积的基板上 廉价地制作的长处。但是，TFT具有移动度比结晶硅小，无法高速动作的 课题。此外，由于在形成半导体膜时不得不使基板高温，所以具有基板的 材料受限的课题。为了解决这些课题，提案有从SOI基板取出硅的小片， 将该小片用于晶体管的沟道区域的方法。(“A printable from of silicon for high performance thin film transistors on plastic substrates”，Applied Physics Letters，vol.84，2004，pp.5398.)
在该方法中，首先，对SOI层进行图案化，使其大于沟道区域的尺寸。 接着，通过使用了氟酸的湿蚀刻，将硅的小片从基板分离。接着，从氟酸 回收硅小片，并将该硅小片配置在源·漏电极间。由此形成薄膜晶体管。该 晶体管的沟道区域以单结晶硅形成。因此，根据该方法，能够形成移动度 超过100cm2V-1s-1的晶体管。
在上述现有的方法中，由于从SOI基板制作硅小片，所以难以自由地 变更硅小片的厚度。此外，存在SOI基板的成本高的问题。进一步地，在 现有的制造方法中，还存在能够从1个SOI基板制造的硅小片的数量受到 限制的课题。
在该方法中，首先，对SOI层进行图案化，使其大于沟道区域的尺寸。 接着，通过使用了氟酸的湿蚀刻，将硅的小片从基板分离。接着，从氟酸 回收硅小片，并将该硅小片配置在源·漏电极间。由此形成薄膜晶体管。该 晶体管的沟道区域以单结晶硅形成。因此，根据该方法，能够形成移动度 超过100cm2V-1s-1的晶体管。
在上述现有的方法中，由于从SOI基板制作硅小片，所以难以自由地 变更硅小片的厚度。此外，存在SOI基板的成本高的问题。进一步地，在 现有的制造方法中，还存在能够从1个SOI基板制造的硅小片的数量受到 限制的课题。
发明内容
在这种情况下，本发明的一个目的在于提供半导体小片的新的制造方 法、新的场效应晶体管和场效应晶体管的新的制造方法。
用于制造半导体小片的本发明的方法，其特征在于，包括：(i)通过 将牺牲层和半导体层以该顺序反复层叠在基板上，在上述基板上形成两层 以上的上述半导体层的工序；(ii)通过对上述牺牲层的一部分和上述半 导体层的一部分进行蚀刻，将上述半导体层分割成多个小片的工序；和(iii) 通过除去上述牺牲层，将上述小片从上述基板分离的工序。
此外，本发明的场效应晶体管，其特征在于，包括：形成有两个低电 阻区域，两个上述低电阻区域所夹持的部分的至少一部分作为沟道区域起 作用的半导体小片；与一个上述低电阻区域连接的源电极；与另一个上述 低电阻区域连接的漏电极；和配置在上述半导体小片的附近的栅电极。
此外，用于制造场效应晶体管的本发明的制造方法，其特征在于，包 括：(I)通过技术方案1所述的制造方法制造半导体小片的工序；和(II) 在上述半导体小片上连接源电极和漏电极的工序。
根据本发明的制造方法，能够从1个基板制造多个半导体小片。因此， 本发明的制造方法，与现有的制造方法相比，能够以低成本制造半导体小 片。
此外，在本发明的方法中，由于能够容易地变更半导体小片的厚度， 所以半导体小片的形状的设计自由度大。
用于制造半导体小片的本发明的方法，其特征在于，包括：(i)通过 将牺牲层和半导体层以该顺序反复层叠在基板上，在上述基板上形成两层 以上的上述半导体层的工序；(ii)通过对上述牺牲层的一部分和上述半 导体层的一部分进行蚀刻，将上述半导体层分割成多个小片的工序；和(iii) 通过除去上述牺牲层，将上述小片从上述基板分离的工序。
此外，本发明的场效应晶体管，其特征在于，包括：形成有两个低电 阻区域，两个上述低电阻区域所夹持的部分的至少一部分作为沟道区域起 作用的半导体小片；与一个上述低电阻区域连接的源电极；与另一个上述 低电阻区域连接的漏电极；和配置在上述半导体小片的附近的栅电极。
此外，用于制造场效应晶体管的本发明的制造方法，其特征在于，包 括：(I)通过技术方案1所述的制造方法制造半导体小片的工序；和(II) 在上述半导体小片上连接源电极和漏电极的工序。
根据本发明的制造方法，能够从1个基板制造多个半导体小片。因此， 本发明的制造方法，与现有的制造方法相比，能够以低成本制造半导体小 片。
此外，在本发明的方法中，由于能够容易地变更半导体小片的厚度， 所以半导体小片的形状的设计自由度大。
附图说明
图1A～1F是表示用于制造半导体小片的本发明的方法的一个例子的 工序图。
图2A～2E是接着图1A～1F工序的图。
图3A～3D是表示用于制造半导体小片的本发明的方法的另一个例子 的工序图。
图4A～4F是表示用于制造半导体小片的本发明的方法的又一个例子 的工序图。
图5A和5B是表示以图4A～4F所示的方法制造的半导体小片的图。
图6A～6H是表示用于制造半导体小片的本发明的方法的再一个例子 的工序图。
图7A～7D是表示能够以本发明的制造方法制造的半导体小片的例子 的图。
图8A～8H是表示用于制造半导体小片(场效应晶体管)的本发明的 方法的再一个例子的工序图。
图9A～9F是表示用于制造场效应晶体管的本发明的方法的再一个例 子的工序图。
图10A和10B是表示以图9A～9F所示的方法制造的场效应晶体管的 图。
图11A～11C是说明图9E和9F所示的工序的图。
图12A～12C是说明图11A～11C所示的工序的图。
图13是模式地表示使用本发明的制造方法能够制造的有机EL显示器 的结构的图。
图14是关于图13所示的有机EL显示器，表示像素部分的电路的图。
图2A～2E是接着图1A～1F工序的图。
图3A～3D是表示用于制造半导体小片的本发明的方法的另一个例子 的工序图。
图4A～4F是表示用于制造半导体小片的本发明的方法的又一个例子 的工序图。
图5A和5B是表示以图4A～4F所示的方法制造的半导体小片的图。
图6A～6H是表示用于制造半导体小片的本发明的方法的再一个例子 的工序图。
图7A～7D是表示能够以本发明的制造方法制造的半导体小片的例子 的图。
图8A～8H是表示用于制造半导体小片(场效应晶体管)的本发明的 方法的再一个例子的工序图。
图9A～9F是表示用于制造场效应晶体管的本发明的方法的再一个例 子的工序图。
图10A和10B是表示以图9A～9F所示的方法制造的场效应晶体管的 图。
图11A～11C是说明图9E和9F所示的工序的图。
图12A～12C是说明图11A～11C所示的工序的图。
图13是模式地表示使用本发明的制造方法能够制造的有机EL显示器 的结构的图。
图14是关于图13所示的有机EL显示器，表示像素部分的电路的图。
具体实施方式
以下，对本发明的实施方式进行说明。另外，本发明并不限定于以下 的实施方式的说明。在以下的说明中，虽然存在对特定的数值和特定的材 料进行例示的情况，但只要是能够得到本发明的效果的，也可以适用其它 的数值和其它的材料。
[半导体小片的制造方法]
在本发明的制造方法中，首先，通过按照牺牲层和半导体层的顺序在 基板上反复层叠，从而在基板上形成2层以上的半导体层(工序(i))。 例如，在基板上按照牺牲层/半导体层/牺牲层/半导体层的顺序层叠。半导 体层的数量越多，从1个基板制造的半导体小片的数量就越多。半导体层 也可以为2层、3层、4层、或在此以上。
牺牲层，是在后面的工序中，被选择性地蚀刻的层。因此，牺牲层由 与基板和半导体层相比蚀刻速率快的材料形成。牺牲层的蚀刻速率优选是 半导体层的蚀刻速率的3倍以上，更优选是10倍以上。
基板根据在其上所形成的牺牲层和半导体层的材料进行选择。作为基 板，例如能够使用单结晶硅基板、玻璃基板、蓝宝石基板、GaAs基板、 MgO基板。此外，作为基板，也可以使用聚酰亚胺树脂、酚醛树脂、不 饱和聚酯树脂等的塑料基板。
半导体层由半导体构成。半导体层，在后面的工序中，被分割成多个 半导体小片。作为半导体层的材料，例如能够举出Si、Ge、SiGe和SiGeC 的IV族半导体，GaAs、GaP、GaAsP、GaSb、InP、InAs和InAsP的III-V 族半导体，ZnS、ZnSe、CdS和CdSe的II-VI族半导体。
半导体层能够以公知的方法形成，例如能够通过外延成长法形成。例 如，可以使用叫做UHV-CVD法、LP-CVD法、等离子体CVD法、MOCVD 法和MBE法的气相成长法，也可以使用叫做溶胶-凝胶法、MOD法 (Metaloraganic Decomposition法)的液相成长法。牺牲层也能够通过与 半导体层相同的方法形成。
接着，通过对牺牲层的一部分和半导体层的一部分进行蚀刻，将半导 体层分割成多个小片(工序(ii))。能够通过在制造半导体元件的工艺 中一般所使用的方法进行工序(ii)。例如，使用光刻和蚀刻，能够分割 半导体层。
接着，通过除去牺牲层，将半导体的小片从基板分离(工序(iii))。 如此，能够制造半导体小片。在工序(iii)中，除去在工序(ii)没有除 去而残留在基板上的牺牲层。通过使用适当的蚀刻方法，能够选择性地除 去牺牲层。
在本发明的制造方法中，在工序(iii)中，也可以通过湿蚀刻除去牺 牲层。
本发明的制造方法，在工序(iii)之前，也可以进一步包括使半导体 小片的一部分(例如两端的部分)低电阻化的工序。该工序可以在工序(i) 的中途进行，也可以在工序(i)之后工序(iii)之前进行。通过使半导体 小片的一部分低电阻化，能够形成低电阻区域。低电阻区域也可以通过以 1×1018原子/cm3以上的掺杂量掺杂杂质而形成。此外，低抵抗区域也可以 通过使半导体小片的一部分合金化而形成。
在本发明的制造方法中，工序(i)也可以是按照牺牲层和半导体层和 绝缘层的顺序反复层叠的工序。而且，工序(ii)也可以是通过对牺牲层 的一部分、半导体层的一部分和绝缘层的一部分进行蚀刻，将半导体层和 绝缘层分割成多个小片的工序。根据这种方法，能够制造在一个主面上层 叠有绝缘层的半导体小片。该绝缘层能够作为场效应晶体管的栅绝缘层利 用。
在本发明的制造方法中，工序(i)也可以是按照牺牲层、半导体层、 绝缘层和导电层的顺序反复层叠的工序。而且，工序(ii)也可以是通过 对牺牲层的一部分、半导体层的一部分、绝缘层的一部分以及导电层的一 部分进行蚀刻，将半导体层、绝缘层和导电层分割成多个小片的工序。根 据这种方法，能够制造在一个主面上层叠有绝缘层和导电层的半导体小 片。该绝缘层以及导电层能够分别作为栅绝缘层以及栅电极利用。
在本发明的制造方法中，牺牲层也可以由结晶构成。例如，牺牲层可 以由SiGe的结晶(例如单结晶)构成，半导体层可以由硅的结晶(例如 单结晶)构成。通过使用由单结晶构成牺牲层并且以能够形成异形结构的 材料形成半导体层，能够形成半导体单结晶层。
在本发明的制造方法中，牺牲层也可以是有机高分子层。而且，在工 序(i)中，也可以通过以有机高分子层(牺牲层)粘结半导体层来层叠半 导体层。有机高分子层以像聚乙烯醇那样的能够粘结半导体层的材料形 成。
在本发明的制造方法中，半导体层也可以由结晶构成。通过使用由结 晶构成的半导体层，能够制造半导体结晶的小片。
在本发明的制造方法中，半导体层也可以由单结晶构成。通过使用由 单结晶构成的半导体层，能够制造半导体单结晶(半导体单结晶膜)的小 片。由于单结晶的移动度高，所以优选作为场效应晶体管的材料。另外， 半导体层可以由多结晶构成，也可以由非晶质构成。通过使用多结晶的半 导体层，能够得到多结晶的半导体小片。通过使用非晶质的半导体层，能 够得到非晶质的半导体小片。根据半导体层的制造条件，能够形成由单结 晶构成的层、由多结晶构成的层和由非晶质构成的层的任一个。
本发明的制造方法，在工序(iii)之后，也可以进一步包括使半导体 的小片分散到液体中的工序。关于液体的例子在后面进行叙述。
[场效应晶体管(FET)]
本发明的FET包括半导体小片、源电极、漏电极和栅电极。在半导体 小片上形成有两个低电阻区域，两个低电阻区域所夹持的部分的至少一部 分作为沟道区域起作用。在半导体小片的一个低电阻区域上连接有源电 极。在半导体小片的另一个低电阻区域上连接有漏电极。栅电极被配置在 半导体小片的附近。另外，在栅电极和半导体小片之间存在栅绝缘膜。
FET的半导体小片能够通过本发明的方法进行制造。半导体小片可以 是单结晶，也可以是多结晶，也可以是非晶质的。由于在上面对半导体小 片进行了叙述，所以存在省略重复的说明的情况。
也可以在上述半导体小片中，栅电极侧的一主面形成绝缘膜。该绝缘 膜作为栅绝缘膜发挥作用。
也可以在半导体小片的低电阻区域中，以1×1018原子/cm3以上的掺 杂量掺杂杂质。
在上述低电阻区域中，也可以存在由构成半导体小片的半导体和金属 的合金构成的区域。例如，半导体小片由硅构成，在低电阻区域中存在由 硅化物构成的区域也可以。
在本发明的场效应晶体管中，半导体小片也可以由硅形成。
[场效应晶体管(FET)的制造方法]
在用于制造场效应晶体管的本发明的方法中，首先，利用本发明的制 造方法制造半导体小片(工序(I))。接着，将半导体小片配置在基板上。 接着，将源电极和漏电极与半导体小片连接(工序(II))。如此，能够 使半导体小片作为沟道区域起作用。另外，也可以预先在基板上形成源电 极和漏电极，在将半导体小片配置在基板上的同时将源电极和漏电极与半 导体小片连接。根据需要形成栅绝缘层和栅电极。半导体小片以外的部分 能够通过公知的方法形成。根据本发明的方法，能够制造薄膜晶体管。
以下，参照附图对本发明的实施方式进行说明。另外，存在对相同的 部分标注相同的符号并省略重复的说明的情况。在以下的实施方式中，对 半导体层为半导体结晶层，制造结晶半导体的小片的例子进行说明。但是， 在本发明中，半导体层为非晶质半导体层，制造非晶质半导体的小片也可 以。即，在以下的说明中，可以将半导体结晶层置换成非晶质半导体层， 将半导体结晶小片置换成非晶质半导体小片。
[实施方式1]
参照图1A～1F和图2A～2E对半导体小片的制造方法的一个例子作 以下说明。图1A、1C、1E、2A和2C是俯视图。图1B、1D、1F、2B和 2D分别是图1A、1C、1E、2A和2C的截面图。另外，以下的图是模式 图。实际上，能够从1个晶片制造几百以上的半导体结晶小片。
首先，如图1A和1B所示，在基板10上，将3个牺牲层11和3个 半导体结晶层12交替层叠。这些层通过CVD法形成。
作为半导体结晶层12的材料，例如能够举出Si、Ge、SiGe和SiGeC 的IV族半导体，GaAs、GaP、GaAsP、GaSb、InP、InAs和InAsP的III-V 族半导体，ZnS、ZnSe、CdS和CdSe的II-VI族半导体。半导体结晶层12 可以是由单结晶构成的层，也可以是由多结晶构成的层。通过使用由单结 晶构成的半导体结晶层12，能够制作特性更高的场效应晶体管。根据半导 体结晶小片的用途选择半导体结晶层12的导电型(p型、i型、n型)。
牺牲层11由与半导体结晶层12相比蚀刻速率快的材料形成。牺牲层 11的蚀刻速率必须是半导体结晶层12的蚀刻速率的3倍以上，优选是10 倍以上。
基板10和牺牲层11是根据半导体结晶层12的结晶形态或材料进行 选择的。在半导体结晶层12由IV族半导体构成的情况下，作为基板10也 可以使用单结晶硅基板，牺牲层11使用氧化硅。半导体结晶层12由多结 晶硅构成的情况下，基板10也能采用玻璃基板。另外，在半导体结晶层 12由微结晶硅构成的情况下，基板10也可以采用塑料基板。此外，在半 导体结晶层12由III-V族半导体构成的情况下，作为基板10，例如可以使 用III-V族半导体结晶基板或蓝宝石基板。此外，作为牺牲层11，例如可 以使用与半导体结晶层12相比Al的组成比高的III-V族半导体。
接着，如图1C和1D所示，在半导体结晶层12上形成被图案化后的 掩模14(抗蚀剂图案)。掩模14能够通过一般的光刻法形成。
接着，如图1E和1F所示，将存在于没有被掩模14保护的区域的牺 牲层11和半导体结晶层12除去。通过该蚀刻，半导体结晶层12被分割 成多个半导体结晶小片12c。蚀刻，例如可以通过干蚀刻进行。另外，在 图1E和1F中，虽然蚀刻在基板10的表面停止，但也可以对基板1 0的一 部分进行蚀刻。
半导体结晶小片12c的平面形状例如是长方形。在一个例子中，该长 方形的短边为1μm～20μm左右，其长边为5μm～100μm左右。此外， 半导体结晶小片12c的厚度，比上述长方形的短边小，例如是200nm～ 500μm左右。
接着，如图2A和图2B所示，除去掩模14。接着，如图2C和2D所 示，除去牺牲层11。牺牲层11能够通过湿蚀刻除去。通过除去牺牲层11， 能够将多个半导体结晶小片12c从基板10分离。在实施方式1的制造方 法中，通过增多半导体结晶层12的数量，能够制造更多的半导体结晶小 片12c。
根据牺牲层11和半导体结晶层12，选择湿蚀刻的蚀刻液(腐蚀剂)。 在一个例子中，作为牺牲层11使用AlGaAs单结晶层，作为半导体结晶层 12使用GaAs单结晶层，作为腐蚀剂使用氨水与双氧水的混合液。在另一 个例子中，作为牺牲层11使用AlGaInP单结晶层，作为半导体结晶层12 使用GaInP单结晶层，作为腐蚀剂使用硫酸与双氧水的混合液。
接着，如图2E所示，将半导体小片12c分散到分散剂中。如此，能 够得到半导体结晶小片12c的分散液。
以下，对半导体结晶层12为单结晶硅的情况的制造方法的一个例子 进行说明。
首先，在由单结晶硅构成的基板10上，交替反复层叠由SiGe单结晶 构成的牺牲层11、和由单结晶硅构成的半导体结晶层12。牺牲层11和半 导体结晶层12例如能够通过UHV-CVD法或LP-CVD法形成。作为硅的 原料气体，例如使用甲硅烷气体或乙硅烷气体，作为锗的原料气体，例如 使用锗烷气体。
SiGe单结晶层，例如通过在成长温度550℃左右供给乙硅烷气体和锗 烷气体，使其外延成长。Si单结晶层，例如通过在成长温度600℃左右供 给乙硅烷气体，使其外延成长。SiGe单结晶层的厚度为20nm～300nm左 右，Si单结晶层的厚度为200nm～5μm左右。此外，SiGe单结晶层的 Ge含有率为从10原子％～50原子％左右。为了增大SiGe单结晶层的蚀 刻速率与Si单结晶层的蚀刻速率的比，优选SiGe单结晶层的Ge含有率 为20原子％以上。
接着，利用光刻法形成掩模14。接着，将没有被掩模14保护的区域 的牺牲层11和半导体结晶层12通过干蚀刻除去。作为干蚀刻，例如能够 适用使用了氯系气体的反应性离子蚀刻。
接着，例如通过氧等离子体灰化处理除去掩模14。接着，通过湿蚀刻 除去由SiGe单结晶构成的牺牲层11。例如通过将硝酸和氟酸和水以硝酸∶ 氟酸∶水＝60∶60∶1(体积比)的方式混合的腐蚀剂，选择性地蚀刻牺 牲层11。通过牺牲层11的蚀刻，形成由硅单结晶构成的多个半导体结晶 小片12c。
接着，将半导体结晶小片12c分散到分散剂16中。作为分散剂16， 例如能够使用水、水溶液、有机溶剂、或水和有机溶剂的混合液。作为有 机溶剂，例如能够使用乙醇、丙醇、戊醇、己醇、甘醇等的醇，乙二醇单 蓖麻醇酸酯等的醚，甲基乙基酮等的酮类，己烷和辛烷等的烷烃，四氢呋 喃、氯仿等的溶剂。作为水和有机溶剂的混合液，可以使用水和醇的混合 液、水和四氢呋喃的混合液等。
根据上述制造方法，由于能够从一般的Si基板形成硅小片(硅片)， 所以与现有的制造方法相比能够降低制造成本。此外，在上述制造方法中， 通过控制半导体结晶层12的厚度能够控制硅小片的厚度。因此，上述制 造方法具有硅小片的设计自由度大的优点。
另外，牺牲层11和半导体结晶层12也可以通过其它的方法形成。图 3A～3D表示形成牺牲层11和半导体结晶层12的方法的另一个例子。图 3A和3C为俯视图，图3B和3D为它们的截面图。
首先，如图3A和3B所示，在基板10上形成硅层31。接着，向成为 牺牲层11的部分注入氧，并退火。由此，如图3C和3D所示，形成由氧 化硅构成的牺牲层11，和由结晶硅构成的半导体结晶层12。然后，根据 上述工序，形成半导体结晶小片。
此外，对形成牺牲层11和半导体结晶层12的方法的另一个例子进行 说明。首先，在基板10上形成粘结层。粘结层由有机高分子形成。粘结 层例如能够通过旋涂法形成。该粘结层成为牺牲层11。接着，将半导体结 晶层粘结到粘结层上。接着，按照粘结层和半导体结晶层的顺序进行层叠。 如此，交替反复层叠粘结层和半导体结晶层。然后，通过进行半导体结晶 层的分割和粘结层的除去，将半导体结晶小片从基板分离。半导体层例如 能够通过对单结晶硅基板进行研磨并加工到几μm程度的厚度而形成。半 导体层例如能够通过转印法粘结在粘结层上。粘结层优选是通过热处理或 溶剂能够容易除去的层。例如优选以如聚乙烯醇那样的材料形成粘结层。 根据该方法，不使用操作时需要注意的液体(例如氟酸等)就能够形成半 导体结晶小片。
[实施方式2]
在实施方式2中，对制造在两端具有低电阻区域的半导体结晶小片的 方法的一个例子进行说明。图4A～4F表示实施方式2的制造工序的一部 分。图4A、4C和4E为俯视图，图4B、4D和4E是它们的截面图。
首先，如图4A和4B所示，在基板10上，交替层叠多个牺牲层11 和多个半导体结晶层12。接着，如图4C和4D所示，在半导体结晶层12 上形成掩模(抗蚀剂图案)41，高浓度地掺杂杂质。通过该掺杂，在半导 体结晶层12的一部分上形成低电阻区域12a。低电阻区域12a的掺杂量例 如为1×1018cm-3～5×1020cm-3左右(优选为5×1019cm-3以上)。此时， 通过进行使注入的能量变化的多段注入，能够形成深度不同的多个低电阻 区域12a。低电阻区域12a所包围的部分成为半导体结晶小片12c。
接着，如图4E和4F所示，以覆盖低电阻区域12a的一部分和半导体 结晶小片12c的方式形成掩模(抗蚀剂图案)42。然后，对位于不存在掩 模42的区域的低电阻区域12a和牺牲层11进行蚀刻。掩模42以半导体 结晶小片12c的两端的低电阻区域12a残留的方式形成。
然后，与实施方式1同样，除去掩模42和牺牲层11，并形成多个半 导体结晶小片。根据该方法，能够得到图5A和5B所示的半导体结晶小 片51。半导体结晶小片51具备半导体结晶小片12c和配置于其两端的低 电阻区域12a。
[实施方式3]
在实施方式3中，对制造在一个主面上形成有绝缘层的半导体结晶小 片的方法的一个例子进行说明。图6A～6H表示实施方式3的制造工序的 一部分。图6A、6C、6E和6G是俯视图，图6B、6D、6F和6H是它们 的截面图。
首先，如图6A和6B所示，在基板10上，按照牺牲层11、半导体结 晶层12和绝缘层61的顺序反复层叠。绝缘层61，与半导体结晶层12同 样，由与牺牲层11相比蚀刻速率慢的材料构成。作为牺牲层11、半导体 结晶层12和绝缘层61的组合的例子，举出由氧化硅构成的牺牲层11、由 多晶硅构成的半导体结晶层12、和由氮化硅构成的绝缘层61的组合。此 外，也可以举出由氧化镁构成的牺牲层11、由多晶硅构成的半导体结晶层 12、和由氧化铝构成的绝缘层61的组合。
接着，如图6C和6D所示，在半导体结晶层12上形成掩模14。接着， 如图6E和6F所示，将位于不被掩模14保护的区域的牺牲层11、半导体 结晶层12和绝缘层61除去。这些层能够通过干蚀刻除去。利用蚀刻，半 导体结晶层12被分割成半导体结晶小片12c。
接着，利用湿蚀刻选择性地除去牺牲层11。结果，如图6G和6H所 示，形成在一个主面上形成有绝缘层61的半导体结晶小片12c。
另外，如图7A和7B所示，也可以形成在两端形成有低电阻区域12a， 在一个主面上形成有绝缘层61的半导体结晶小片12c。在制造图7A和7B 所示的半导体结晶小片的情况下，在图6A和6B的工序之后，与图4D同 样，在半导体结晶层12的一部分掺杂杂质即可。
此外，如图7C和7D所示，也可以形成在两端形成有低电阻区域12a， 在两个主面上形成有绝缘层61的半导体结晶小片12c。在制造图7C和7D 所示的半导体结晶小片的情况下，首先，在基板10上，按照牺牲层11、 绝缘层61、半导体结晶层12和绝缘层61的顺序反复层叠。然后，进行与 图7A和7B的半导体结晶小片的制造工序同样的工序。
[实施方式4]
在实施方式4中，对形成场效应晶体管的方法的一个例子进行说明。 在另一个观点中，该制造方法是作为场效应晶体管起作用的半导体结晶小 片的制造方法。图8A～8H表示实施方式4的制造工序。图8A、8C、8E 和8G是俯视图，图8B、8D、8F和8H是它们的截面图。
首先，如图8A和8B所示，在基板10上层叠多个层。具体而言，按 照牺牲层11、在一部分上形成有低电阻区域12a的半导体结晶层12、栅 绝缘层81、栅电极82的顺序反复层叠。栅绝缘层81和栅电极82形成在 两个低电阻区域12a所夹持的半导体结晶层12上。形成在栅绝缘层81以 及栅电极82上的牺牲层11，以覆盖这些层的方式形成。
接着，如图8C和8D所示，形成用于分离相邻的晶体管彼此的掩模 14。接着，如图8E和8F所示，通过干蚀刻除去位于不被掩模14保护的 区域的层，并进一步除去掩模14。
接着，选择性地除去牺牲层11。由此，将多个场效应晶体管83从基 板10分离。如图8G和8H所示，场效应晶体管83包括栅绝缘层81、栅 电极82和在两端具有低电阻区域12a的半导体结晶小片12c。
[实施方式5]
在实施方式5中，对使用半导体结晶小片51来制造场效应晶体管 (FET)的方法的一个例子进行说明。图9A～9F和图10A～10B表示制 造工序。图9A、9C、9E和10A是俯视图，图9B、9D、9F和10B是它们 的截面图。
首先，如图9A和9B所示，在基板10上，形成栅电极92。并不限定 于基板91，也可以是玻璃基板、以树脂等形成的柔性基板。作为柔性基板， 例如能够使用由如聚酰亚胺或芳香族聚酯那样的材料构成的基板。栅电极 92，例如在通过蒸发或溅射的方法形成金属膜之后，通过利用光刻·蚀刻工 序对金属膜进行图案化而形成。
接着，如图9C和9D所示，以覆盖栅电极92的方式形成栅绝缘膜93， 并在栅绝缘膜93上的规定的区域形成亲液性区域94。栅绝缘膜93，能够 以与一般的栅绝缘膜同样的材料和方法形成，例如能够通过涂敷法或溅射 法形成。栅绝缘膜93例如能够以聚对亚苯基二甲基树脂、氧化硅形成。
亲液性区域94是半导体结晶小片51的分散剂的浸湿性比亲液性区域 94的周围的区域95(在该例子中为栅绝缘膜93)高的区域。亲液性区域 94能够通过在栅绝缘膜93的一部分上形成亲液膜(例如亲水性膜)而形 成。此外，亲液性区域94也可以通过在栅绝缘膜93的一部分上实施亲液 化处理(例如亲水化处理)而形成。亲液性区域94形成于配置有半导体 结晶小片51的区域。
亲液性区域94的形状优选与半导体结晶小片51的平面形状(图5A 的形状)大致同样。在此，将半导体结晶小片51的面之中面积最大的面 (P3)的纵向和横向的长度分别设为0.8倍(面积比0.64倍)时的形状作 为形状P3x，将纵向和横向的长度分别设为1.2倍(面积比1.44倍)时的 形状作为形状P3y。在这种情况下，优选形状P3x是包含于亲液性区域94 的形状的形状，亲液性区域94的形状是包含于形状P3y的形状。
此外，为了使半导体结晶小片51配向在规定的方向，优选面(P3) 的长边的长度在面(P3)的短边的长度的5倍～1000倍的范围。
亲液性区域94是用于将包括半导体结晶小片51的液滴仅配置在亲液 性区域94上的区域。因此，当将液滴静置在亲液性区域94上时，只要液 滴不从亲液性区域94扩张，也可以适用任意的结构。此外，代替形成亲 液性区域94，也可以使配置有半导体结晶小片51的区域以外的区域具有 防液性(例如防水性)。例如，也可以在包围亲液性区域94的区域上形 成防液膜(例如防水膜)。
作为亲水性膜，例如可以使用表面氧化了的树脂膜。此外，作为防水 膜，可以使用具有氟烷链的高分子的膜，由具有氟烷链的硅烷偶联剂或硫 醇分子形成的薄膜，以溶胶-凝胶法形成并包含氟烷链的有机·无机混合膜 等。
接着，如图9E和9F所示，在亲液性区域94上配置一个半导体结晶 小片51。半导体结晶小片51以平面形状大致与亲液性区域94重叠的方式 配置。即，以半导体结晶小片51的长边与亲液性区域94的长边大致重叠， 半导体结晶小片51的短边与亲液性区域94的短边大致重叠的方式配置。 关于在亲液性区域94上配置半导体结晶小片51的方法将在后面进行叙 述。
最后，形成源电极和漏电极。此时，以覆盖低电阻区域12a的露出面 的一部分或全部的方式形成电极。这些电极例如能够以金、镍、铂的金属 形成。源电极和漏电极能够以一般的方法形成。
如此，能够形成图10A和10B所示的FET100。FET100包括基板91、 栅电极92、栅绝缘膜93、半导体结晶小片51、源电极101和漏电极102。 源电极101和漏电极102分别与半导体结晶小片51的低电阻区域12a接 触。在半导体结晶小片51之中，两个低电阻区域12a所夹持的半导体结 晶小片12c的至少一部分作为沟道区域起作用。通过向栅电极102施加偏 置电压，能够控制沟道区域的导电性。
[半导体结晶小片的配置方法的一个例子]
参照图11A～11C对在亲液性区域94上配置半导体结晶小片51的方 法的一个例子进行说明。首先，如图11A所示，形成分散剂111、以及由 在分散剂111之中仅配置一个的半导体结晶小片51构成的液滴112。液滴 112的形成方法并不限定于此。关于液滴112的形成方法的一个例子将在 后面进行叙述。
接着，如图11B所示，在亲液性区域94上配置液滴112。液滴112， 在亲液性区域94的部分停止，不再扩张。亲液性区域94的形状，通常， 为与半导体结晶小片51的平面形状大致相同的长方形。但是，只要能够 将半导体结晶小片51配置在规定的位置，亲液性区域94的形状就不受限 定。
如图11C所示，若液滴112的分散剂蒸发，则半导体结晶小片51被 配置在亲液性区域94上。分散剂111，可以通过自然干燥蒸发，也可以通 过加热或送风使其蒸发，也可以通过减压使其蒸发。
由于亲液性区域94为长方形，所以随着分散剂111蒸发，亲液性区 域94上的分散剂111成为接近长方体的形状。因此，随着分散剂111蒸 发，存在于分散剂111内的半导体结晶小片51的长边方向与亲液性区域 94的长边方向变得一致。如此，当分散剂111蒸发时，以亲液性区域94 的两个长边与半导体结晶小片51的两个长边大致重叠的方式，半导体结 晶小片51被配置在亲液性区域94上。
为了使半导体结晶小片51配置在规定的方向上，将亲液性区域94的 短边的长度设定为比半导体结晶小片51的长边的长度短。
接着，对液滴112的形成方法的一个例子进行说明。首先，如图12A 所示，在前端部分的内径与半导体结晶小片的尺寸相同程度的毛细管 (capillary)120内充满分散剂111。作为内径为100μm以上的毛细管， 能够使用市场上出售的玻璃管。此外，内径为几μm～几十μm的毛细管， 能够通过利用燃烧器将内径为100μm左右的毛细管的一部分加热并拉长 而形成。
接着，如图12B所示，通过向分散剂111施加压力，在毛细管120的 前端形成分散剂111的液滴。
另一方面，如图12C所示，在基板121上配置多个半导体结晶小片 51。半导体结晶小片51也可以无序地配置在基板121上。基板121的表 面是分散剂111的浸湿性低的面(防液性的表面)。半导体结晶小片51， 例如能够在将分散有多个半导体结晶小片51的液体滴下到基板121上之 后，通过除去分散剂而配置在基板121上。作为基板121，能够使用以防 液膜覆盖的基板，或硅基板等。作为防液膜，例如能够举出由硅烷偶联剂 或硫醇构成的有机薄膜，以溶胶-凝胶法制作而成的有机·无机混合物膜。
接着，使毛细管120的前端所形成的液滴与基板121上的一个半导体 结晶小片51接触。此时，由于基板121的表面为防液性，所以液滴不会 被吸附在基板121的表面，液滴不会偏离毛细管120的前端。当液滴与半 导体结晶小片51接触后，如图12D所示，半导体结晶小片51被吸入到液 滴内，形成包括分散剂111和半导体结晶小片51的液滴112。
如图12E和12F所示，该液滴112配置在规定的膜122上的亲液性区 域(图中未示)。当液滴112的分散剂111蒸发时，如图12G所示，半导 体结晶小片51被配置在膜122上的规定位置。
[实施方式6]
以下，对使用本发明的半导体结晶小片能够制造的显示器的一个例子 进行说明。在实施方式6中，对使用有机电发光元件(有机EL元件)的 显示器进行说明。
图13模式地表示显示器的结构。在图13的显示器130中，在柔性基 板131上矩阵状配置有多个像素132。在各像素132上配置有有机EL元 件。该有机EL元件被配置在其附近的包括FET的电路控制。在柔性基板 131上，形成有用于控制FET的X扫描电极133、Y扫描电极134、X驱 动器135和Y驱动器136。
图14表示像素附近的电路的结构。像素132被开关用的晶体管142 和驱动器用的晶体管143控制。从X驱动器135通过X扫描电极133向 晶体管142的源电极施加电压。晶体管142的漏电极和晶体管143的栅电 极电连接。晶体管143的漏电极与配置在像素的下部的像素电极(图中未 示)电连接。此外，向晶体管143的源电极施加用于使像素发光的电压。
另一方面，从Y驱动器136通过Y扫描电极134向晶体管142的栅 电极施加图像信号电压。从被施加了图像信号的电压的晶体管142向晶体 管143的栅电极施加电压。由此，从晶体管143向像素电极施加电压。虽 然没有图示，但在像素上配置有透明电极。通过向像素电极和透明电极之 间施加电压，像素部分发光。
晶体管142和143能够使用本发明的方法形成。根据本发明的方法， 能够在柔性基板上形成可高速动作的场效应晶体管。
以上，虽然对本发明的方法进行了说明，但也可以通过其它的方法来 制作半导体结晶小片。在其它的方法中，牺牲层和半导体结晶层都由单结 晶构成的方面、以及这些层为1层以上即可的方面，与本发明的方法不同。 除此之外的方面与本发明的方法相同。在其它的方法中，首先，在基板上 形成由单结晶构成的牺牲层，并在牺牲层上形成半导体单结晶层。牺牲层 和半导体结晶层分别为1层以上即可。接着，通过对半导体单结晶层的一 部分进行蚀刻，将半导体单结晶层分割成多个小片。此时，也可以对牺牲 层的一部分进行蚀刻。接着，通过除去牺牲层，将半导体单结晶的小片从 基板分离。如此，能够制造半导体单结晶的小片。
本发明，只要不脱离其意图和本质的特征，就能够适用于其它实施方 式。本说明书所公开的实施方式是从各方面来说作为说明的实施方式，但 并不限定于此。本发明的范围，通过权利要求进行表示，在与权利要求等 同的意思和范围内的所有的变更都包含在其中。
产业上的可利用性
本发明能够用于半导体小片的制造方法、场效应晶体管和场效应晶体 管的制造方法。本发明例如能够用于驱动显示器装置的像素的FET的制 造。此外，本发明也能够适用于使用柔性基板的电子装置和微型装置等。
[半导体小片的制造方法]
在本发明的制造方法中，首先，通过按照牺牲层和半导体层的顺序在 基板上反复层叠，从而在基板上形成2层以上的半导体层(工序(i))。 例如，在基板上按照牺牲层/半导体层/牺牲层/半导体层的顺序层叠。半导 体层的数量越多，从1个基板制造的半导体小片的数量就越多。半导体层 也可以为2层、3层、4层、或在此以上。
牺牲层，是在后面的工序中，被选择性地蚀刻的层。因此，牺牲层由 与基板和半导体层相比蚀刻速率快的材料形成。牺牲层的蚀刻速率优选是 半导体层的蚀刻速率的3倍以上，更优选是10倍以上。
基板根据在其上所形成的牺牲层和半导体层的材料进行选择。作为基 板，例如能够使用单结晶硅基板、玻璃基板、蓝宝石基板、GaAs基板、 MgO基板。此外，作为基板，也可以使用聚酰亚胺树脂、酚醛树脂、不 饱和聚酯树脂等的塑料基板。
半导体层由半导体构成。半导体层，在后面的工序中，被分割成多个 半导体小片。作为半导体层的材料，例如能够举出Si、Ge、SiGe和SiGeC 的IV族半导体，GaAs、GaP、GaAsP、GaSb、InP、InAs和InAsP的III-V 族半导体，ZnS、ZnSe、CdS和CdSe的II-VI族半导体。
半导体层能够以公知的方法形成，例如能够通过外延成长法形成。例 如，可以使用叫做UHV-CVD法、LP-CVD法、等离子体CVD法、MOCVD 法和MBE法的气相成长法，也可以使用叫做溶胶-凝胶法、MOD法 (Metaloraganic Decomposition法)的液相成长法。牺牲层也能够通过与 半导体层相同的方法形成。
接着，通过对牺牲层的一部分和半导体层的一部分进行蚀刻，将半导 体层分割成多个小片(工序(ii))。能够通过在制造半导体元件的工艺 中一般所使用的方法进行工序(ii)。例如，使用光刻和蚀刻，能够分割 半导体层。
接着，通过除去牺牲层，将半导体的小片从基板分离(工序(iii))。 如此，能够制造半导体小片。在工序(iii)中，除去在工序(ii)没有除 去而残留在基板上的牺牲层。通过使用适当的蚀刻方法，能够选择性地除 去牺牲层。
在本发明的制造方法中，在工序(iii)中，也可以通过湿蚀刻除去牺 牲层。
本发明的制造方法，在工序(iii)之前，也可以进一步包括使半导体 小片的一部分(例如两端的部分)低电阻化的工序。该工序可以在工序(i) 的中途进行，也可以在工序(i)之后工序(iii)之前进行。通过使半导体 小片的一部分低电阻化，能够形成低电阻区域。低电阻区域也可以通过以 1×1018原子/cm3以上的掺杂量掺杂杂质而形成。此外，低抵抗区域也可以 通过使半导体小片的一部分合金化而形成。
在本发明的制造方法中，工序(i)也可以是按照牺牲层和半导体层和 绝缘层的顺序反复层叠的工序。而且，工序(ii)也可以是通过对牺牲层 的一部分、半导体层的一部分和绝缘层的一部分进行蚀刻，将半导体层和 绝缘层分割成多个小片的工序。根据这种方法，能够制造在一个主面上层 叠有绝缘层的半导体小片。该绝缘层能够作为场效应晶体管的栅绝缘层利 用。
在本发明的制造方法中，工序(i)也可以是按照牺牲层、半导体层、 绝缘层和导电层的顺序反复层叠的工序。而且，工序(ii)也可以是通过 对牺牲层的一部分、半导体层的一部分、绝缘层的一部分以及导电层的一 部分进行蚀刻，将半导体层、绝缘层和导电层分割成多个小片的工序。根 据这种方法，能够制造在一个主面上层叠有绝缘层和导电层的半导体小 片。该绝缘层以及导电层能够分别作为栅绝缘层以及栅电极利用。
在本发明的制造方法中，牺牲层也可以由结晶构成。例如，牺牲层可 以由SiGe的结晶(例如单结晶)构成，半导体层可以由硅的结晶(例如 单结晶)构成。通过使用由单结晶构成牺牲层并且以能够形成异形结构的 材料形成半导体层，能够形成半导体单结晶层。
在本发明的制造方法中，牺牲层也可以是有机高分子层。而且，在工 序(i)中，也可以通过以有机高分子层(牺牲层)粘结半导体层来层叠半 导体层。有机高分子层以像聚乙烯醇那样的能够粘结半导体层的材料形 成。
在本发明的制造方法中，半导体层也可以由结晶构成。通过使用由结 晶构成的半导体层，能够制造半导体结晶的小片。
在本发明的制造方法中，半导体层也可以由单结晶构成。通过使用由 单结晶构成的半导体层，能够制造半导体单结晶(半导体单结晶膜)的小 片。由于单结晶的移动度高，所以优选作为场效应晶体管的材料。另外， 半导体层可以由多结晶构成，也可以由非晶质构成。通过使用多结晶的半 导体层，能够得到多结晶的半导体小片。通过使用非晶质的半导体层，能 够得到非晶质的半导体小片。根据半导体层的制造条件，能够形成由单结 晶构成的层、由多结晶构成的层和由非晶质构成的层的任一个。
本发明的制造方法，在工序(iii)之后，也可以进一步包括使半导体 的小片分散到液体中的工序。关于液体的例子在后面进行叙述。
[场效应晶体管(FET)]
本发明的FET包括半导体小片、源电极、漏电极和栅电极。在半导体 小片上形成有两个低电阻区域，两个低电阻区域所夹持的部分的至少一部 分作为沟道区域起作用。在半导体小片的一个低电阻区域上连接有源电 极。在半导体小片的另一个低电阻区域上连接有漏电极。栅电极被配置在 半导体小片的附近。另外，在栅电极和半导体小片之间存在栅绝缘膜。
FET的半导体小片能够通过本发明的方法进行制造。半导体小片可以 是单结晶，也可以是多结晶，也可以是非晶质的。由于在上面对半导体小 片进行了叙述，所以存在省略重复的说明的情况。
也可以在上述半导体小片中，栅电极侧的一主面形成绝缘膜。该绝缘 膜作为栅绝缘膜发挥作用。
也可以在半导体小片的低电阻区域中，以1×1018原子/cm3以上的掺 杂量掺杂杂质。
在上述低电阻区域中，也可以存在由构成半导体小片的半导体和金属 的合金构成的区域。例如，半导体小片由硅构成，在低电阻区域中存在由 硅化物构成的区域也可以。
在本发明的场效应晶体管中，半导体小片也可以由硅形成。
[场效应晶体管(FET)的制造方法]
在用于制造场效应晶体管的本发明的方法中，首先，利用本发明的制 造方法制造半导体小片(工序(I))。接着，将半导体小片配置在基板上。 接着，将源电极和漏电极与半导体小片连接(工序(II))。如此，能够 使半导体小片作为沟道区域起作用。另外，也可以预先在基板上形成源电 极和漏电极，在将半导体小片配置在基板上的同时将源电极和漏电极与半 导体小片连接。根据需要形成栅绝缘层和栅电极。半导体小片以外的部分 能够通过公知的方法形成。根据本发明的方法，能够制造薄膜晶体管。
以下，参照附图对本发明的实施方式进行说明。另外，存在对相同的 部分标注相同的符号并省略重复的说明的情况。在以下的实施方式中，对 半导体层为半导体结晶层，制造结晶半导体的小片的例子进行说明。但是， 在本发明中，半导体层为非晶质半导体层，制造非晶质半导体的小片也可 以。即，在以下的说明中，可以将半导体结晶层置换成非晶质半导体层， 将半导体结晶小片置换成非晶质半导体小片。
[实施方式1]
参照图1A～1F和图2A～2E对半导体小片的制造方法的一个例子作 以下说明。图1A、1C、1E、2A和2C是俯视图。图1B、1D、1F、2B和 2D分别是图1A、1C、1E、2A和2C的截面图。另外，以下的图是模式 图。实际上，能够从1个晶片制造几百以上的半导体结晶小片。
首先，如图1A和1B所示，在基板10上，将3个牺牲层11和3个 半导体结晶层12交替层叠。这些层通过CVD法形成。
作为半导体结晶层12的材料，例如能够举出Si、Ge、SiGe和SiGeC 的IV族半导体，GaAs、GaP、GaAsP、GaSb、InP、InAs和InAsP的III-V 族半导体，ZnS、ZnSe、CdS和CdSe的II-VI族半导体。半导体结晶层12 可以是由单结晶构成的层，也可以是由多结晶构成的层。通过使用由单结 晶构成的半导体结晶层12，能够制作特性更高的场效应晶体管。根据半导 体结晶小片的用途选择半导体结晶层12的导电型(p型、i型、n型)。
牺牲层11由与半导体结晶层12相比蚀刻速率快的材料形成。牺牲层 11的蚀刻速率必须是半导体结晶层12的蚀刻速率的3倍以上，优选是10 倍以上。
基板10和牺牲层11是根据半导体结晶层12的结晶形态或材料进行 选择的。在半导体结晶层12由IV族半导体构成的情况下，作为基板10也 可以使用单结晶硅基板，牺牲层11使用氧化硅。半导体结晶层12由多结 晶硅构成的情况下，基板10也能采用玻璃基板。另外，在半导体结晶层 12由微结晶硅构成的情况下，基板10也可以采用塑料基板。此外，在半 导体结晶层12由III-V族半导体构成的情况下，作为基板10，例如可以使 用III-V族半导体结晶基板或蓝宝石基板。此外，作为牺牲层11，例如可 以使用与半导体结晶层12相比Al的组成比高的III-V族半导体。
接着，如图1C和1D所示，在半导体结晶层12上形成被图案化后的 掩模14(抗蚀剂图案)。掩模14能够通过一般的光刻法形成。
接着，如图1E和1F所示，将存在于没有被掩模14保护的区域的牺 牲层11和半导体结晶层12除去。通过该蚀刻，半导体结晶层12被分割 成多个半导体结晶小片12c。蚀刻，例如可以通过干蚀刻进行。另外，在 图1E和1F中，虽然蚀刻在基板10的表面停止，但也可以对基板1 0的一 部分进行蚀刻。
半导体结晶小片12c的平面形状例如是长方形。在一个例子中，该长 方形的短边为1μm～20μm左右，其长边为5μm～100μm左右。此外， 半导体结晶小片12c的厚度，比上述长方形的短边小，例如是200nm～ 500μm左右。
接着，如图2A和图2B所示，除去掩模14。接着，如图2C和2D所 示，除去牺牲层11。牺牲层11能够通过湿蚀刻除去。通过除去牺牲层11， 能够将多个半导体结晶小片12c从基板10分离。在实施方式1的制造方 法中，通过增多半导体结晶层12的数量，能够制造更多的半导体结晶小 片12c。
根据牺牲层11和半导体结晶层12，选择湿蚀刻的蚀刻液(腐蚀剂)。 在一个例子中，作为牺牲层11使用AlGaAs单结晶层，作为半导体结晶层 12使用GaAs单结晶层，作为腐蚀剂使用氨水与双氧水的混合液。在另一 个例子中，作为牺牲层11使用AlGaInP单结晶层，作为半导体结晶层12 使用GaInP单结晶层，作为腐蚀剂使用硫酸与双氧水的混合液。
接着，如图2E所示，将半导体小片12c分散到分散剂中。如此，能 够得到半导体结晶小片12c的分散液。
以下，对半导体结晶层12为单结晶硅的情况的制造方法的一个例子 进行说明。
首先，在由单结晶硅构成的基板10上，交替反复层叠由SiGe单结晶 构成的牺牲层11、和由单结晶硅构成的半导体结晶层12。牺牲层11和半 导体结晶层12例如能够通过UHV-CVD法或LP-CVD法形成。作为硅的 原料气体，例如使用甲硅烷气体或乙硅烷气体，作为锗的原料气体，例如 使用锗烷气体。
SiGe单结晶层，例如通过在成长温度550℃左右供给乙硅烷气体和锗 烷气体，使其外延成长。Si单结晶层，例如通过在成长温度600℃左右供 给乙硅烷气体，使其外延成长。SiGe单结晶层的厚度为20nm～300nm左 右，Si单结晶层的厚度为200nm～5μm左右。此外，SiGe单结晶层的 Ge含有率为从10原子％～50原子％左右。为了增大SiGe单结晶层的蚀 刻速率与Si单结晶层的蚀刻速率的比，优选SiGe单结晶层的Ge含有率 为20原子％以上。
接着，利用光刻法形成掩模14。接着，将没有被掩模14保护的区域 的牺牲层11和半导体结晶层12通过干蚀刻除去。作为干蚀刻，例如能够 适用使用了氯系气体的反应性离子蚀刻。
接着，例如通过氧等离子体灰化处理除去掩模14。接着，通过湿蚀刻 除去由SiGe单结晶构成的牺牲层11。例如通过将硝酸和氟酸和水以硝酸∶ 氟酸∶水＝60∶60∶1(体积比)的方式混合的腐蚀剂，选择性地蚀刻牺 牲层11。通过牺牲层11的蚀刻，形成由硅单结晶构成的多个半导体结晶 小片12c。
接着，将半导体结晶小片12c分散到分散剂16中。作为分散剂16， 例如能够使用水、水溶液、有机溶剂、或水和有机溶剂的混合液。作为有 机溶剂，例如能够使用乙醇、丙醇、戊醇、己醇、甘醇等的醇，乙二醇单 蓖麻醇酸酯等的醚，甲基乙基酮等的酮类，己烷和辛烷等的烷烃，四氢呋 喃、氯仿等的溶剂。作为水和有机溶剂的混合液，可以使用水和醇的混合 液、水和四氢呋喃的混合液等。
根据上述制造方法，由于能够从一般的Si基板形成硅小片(硅片)， 所以与现有的制造方法相比能够降低制造成本。此外，在上述制造方法中， 通过控制半导体结晶层12的厚度能够控制硅小片的厚度。因此，上述制 造方法具有硅小片的设计自由度大的优点。
另外，牺牲层11和半导体结晶层12也可以通过其它的方法形成。图 3A～3D表示形成牺牲层11和半导体结晶层12的方法的另一个例子。图 3A和3C为俯视图，图3B和3D为它们的截面图。
首先，如图3A和3B所示，在基板10上形成硅层31。接着，向成为 牺牲层11的部分注入氧，并退火。由此，如图3C和3D所示，形成由氧 化硅构成的牺牲层11，和由结晶硅构成的半导体结晶层12。然后，根据 上述工序，形成半导体结晶小片。
此外，对形成牺牲层11和半导体结晶层12的方法的另一个例子进行 说明。首先，在基板10上形成粘结层。粘结层由有机高分子形成。粘结 层例如能够通过旋涂法形成。该粘结层成为牺牲层11。接着，将半导体结 晶层粘结到粘结层上。接着，按照粘结层和半导体结晶层的顺序进行层叠。 如此，交替反复层叠粘结层和半导体结晶层。然后，通过进行半导体结晶 层的分割和粘结层的除去，将半导体结晶小片从基板分离。半导体层例如 能够通过对单结晶硅基板进行研磨并加工到几μm程度的厚度而形成。半 导体层例如能够通过转印法粘结在粘结层上。粘结层优选是通过热处理或 溶剂能够容易除去的层。例如优选以如聚乙烯醇那样的材料形成粘结层。 根据该方法，不使用操作时需要注意的液体(例如氟酸等)就能够形成半 导体结晶小片。
[实施方式2]
在实施方式2中，对制造在两端具有低电阻区域的半导体结晶小片的 方法的一个例子进行说明。图4A～4F表示实施方式2的制造工序的一部 分。图4A、4C和4E为俯视图，图4B、4D和4E是它们的截面图。
首先，如图4A和4B所示，在基板10上，交替层叠多个牺牲层11 和多个半导体结晶层12。接着，如图4C和4D所示，在半导体结晶层12 上形成掩模(抗蚀剂图案)41，高浓度地掺杂杂质。通过该掺杂，在半导 体结晶层12的一部分上形成低电阻区域12a。低电阻区域12a的掺杂量例 如为1×1018cm-3～5×1020cm-3左右(优选为5×1019cm-3以上)。此时， 通过进行使注入的能量变化的多段注入，能够形成深度不同的多个低电阻 区域12a。低电阻区域12a所包围的部分成为半导体结晶小片12c。
接着，如图4E和4F所示，以覆盖低电阻区域12a的一部分和半导体 结晶小片12c的方式形成掩模(抗蚀剂图案)42。然后，对位于不存在掩 模42的区域的低电阻区域12a和牺牲层11进行蚀刻。掩模42以半导体 结晶小片12c的两端的低电阻区域12a残留的方式形成。
然后，与实施方式1同样，除去掩模42和牺牲层11，并形成多个半 导体结晶小片。根据该方法，能够得到图5A和5B所示的半导体结晶小 片51。半导体结晶小片51具备半导体结晶小片12c和配置于其两端的低 电阻区域12a。
[实施方式3]
在实施方式3中，对制造在一个主面上形成有绝缘层的半导体结晶小 片的方法的一个例子进行说明。图6A～6H表示实施方式3的制造工序的 一部分。图6A、6C、6E和6G是俯视图，图6B、6D、6F和6H是它们 的截面图。
首先，如图6A和6B所示，在基板10上，按照牺牲层11、半导体结 晶层12和绝缘层61的顺序反复层叠。绝缘层61，与半导体结晶层12同 样，由与牺牲层11相比蚀刻速率慢的材料构成。作为牺牲层11、半导体 结晶层12和绝缘层61的组合的例子，举出由氧化硅构成的牺牲层11、由 多晶硅构成的半导体结晶层12、和由氮化硅构成的绝缘层61的组合。此 外，也可以举出由氧化镁构成的牺牲层11、由多晶硅构成的半导体结晶层 12、和由氧化铝构成的绝缘层61的组合。
接着，如图6C和6D所示，在半导体结晶层12上形成掩模14。接着， 如图6E和6F所示，将位于不被掩模14保护的区域的牺牲层11、半导体 结晶层12和绝缘层61除去。这些层能够通过干蚀刻除去。利用蚀刻，半 导体结晶层12被分割成半导体结晶小片12c。
接着，利用湿蚀刻选择性地除去牺牲层11。结果，如图6G和6H所 示，形成在一个主面上形成有绝缘层61的半导体结晶小片12c。
另外，如图7A和7B所示，也可以形成在两端形成有低电阻区域12a， 在一个主面上形成有绝缘层61的半导体结晶小片12c。在制造图7A和7B 所示的半导体结晶小片的情况下，在图6A和6B的工序之后，与图4D同 样，在半导体结晶层12的一部分掺杂杂质即可。
此外，如图7C和7D所示，也可以形成在两端形成有低电阻区域12a， 在两个主面上形成有绝缘层61的半导体结晶小片12c。在制造图7C和7D 所示的半导体结晶小片的情况下，首先，在基板10上，按照牺牲层11、 绝缘层61、半导体结晶层12和绝缘层61的顺序反复层叠。然后，进行与 图7A和7B的半导体结晶小片的制造工序同样的工序。
[实施方式4]
在实施方式4中，对形成场效应晶体管的方法的一个例子进行说明。 在另一个观点中，该制造方法是作为场效应晶体管起作用的半导体结晶小 片的制造方法。图8A～8H表示实施方式4的制造工序。图8A、8C、8E 和8G是俯视图，图8B、8D、8F和8H是它们的截面图。
首先，如图8A和8B所示，在基板10上层叠多个层。具体而言，按 照牺牲层11、在一部分上形成有低电阻区域12a的半导体结晶层12、栅 绝缘层81、栅电极82的顺序反复层叠。栅绝缘层81和栅电极82形成在 两个低电阻区域12a所夹持的半导体结晶层12上。形成在栅绝缘层81以 及栅电极82上的牺牲层11，以覆盖这些层的方式形成。
接着，如图8C和8D所示，形成用于分离相邻的晶体管彼此的掩模 14。接着，如图8E和8F所示，通过干蚀刻除去位于不被掩模14保护的 区域的层，并进一步除去掩模14。
接着，选择性地除去牺牲层11。由此，将多个场效应晶体管83从基 板10分离。如图8G和8H所示，场效应晶体管83包括栅绝缘层81、栅 电极82和在两端具有低电阻区域12a的半导体结晶小片12c。
[实施方式5]
在实施方式5中，对使用半导体结晶小片51来制造场效应晶体管 (FET)的方法的一个例子进行说明。图9A～9F和图10A～10B表示制 造工序。图9A、9C、9E和10A是俯视图，图9B、9D、9F和10B是它们 的截面图。
首先，如图9A和9B所示，在基板10上，形成栅电极92。并不限定 于基板91，也可以是玻璃基板、以树脂等形成的柔性基板。作为柔性基板， 例如能够使用由如聚酰亚胺或芳香族聚酯那样的材料构成的基板。栅电极 92，例如在通过蒸发或溅射的方法形成金属膜之后，通过利用光刻·蚀刻工 序对金属膜进行图案化而形成。
接着，如图9C和9D所示，以覆盖栅电极92的方式形成栅绝缘膜93， 并在栅绝缘膜93上的规定的区域形成亲液性区域94。栅绝缘膜93，能够 以与一般的栅绝缘膜同样的材料和方法形成，例如能够通过涂敷法或溅射 法形成。栅绝缘膜93例如能够以聚对亚苯基二甲基树脂、氧化硅形成。
亲液性区域94是半导体结晶小片51的分散剂的浸湿性比亲液性区域 94的周围的区域95(在该例子中为栅绝缘膜93)高的区域。亲液性区域 94能够通过在栅绝缘膜93的一部分上形成亲液膜(例如亲水性膜)而形 成。此外，亲液性区域94也可以通过在栅绝缘膜93的一部分上实施亲液 化处理(例如亲水化处理)而形成。亲液性区域94形成于配置有半导体 结晶小片51的区域。
亲液性区域94的形状优选与半导体结晶小片51的平面形状(图5A 的形状)大致同样。在此，将半导体结晶小片51的面之中面积最大的面 (P3)的纵向和横向的长度分别设为0.8倍(面积比0.64倍)时的形状作 为形状P3x，将纵向和横向的长度分别设为1.2倍(面积比1.44倍)时的 形状作为形状P3y。在这种情况下，优选形状P3x是包含于亲液性区域94 的形状的形状，亲液性区域94的形状是包含于形状P3y的形状。
此外，为了使半导体结晶小片51配向在规定的方向，优选面(P3) 的长边的长度在面(P3)的短边的长度的5倍～1000倍的范围。
亲液性区域94是用于将包括半导体结晶小片51的液滴仅配置在亲液 性区域94上的区域。因此，当将液滴静置在亲液性区域94上时，只要液 滴不从亲液性区域94扩张，也可以适用任意的结构。此外，代替形成亲 液性区域94，也可以使配置有半导体结晶小片51的区域以外的区域具有 防液性(例如防水性)。例如，也可以在包围亲液性区域94的区域上形 成防液膜(例如防水膜)。
作为亲水性膜，例如可以使用表面氧化了的树脂膜。此外，作为防水 膜，可以使用具有氟烷链的高分子的膜，由具有氟烷链的硅烷偶联剂或硫 醇分子形成的薄膜，以溶胶-凝胶法形成并包含氟烷链的有机·无机混合膜 等。
接着，如图9E和9F所示，在亲液性区域94上配置一个半导体结晶 小片51。半导体结晶小片51以平面形状大致与亲液性区域94重叠的方式 配置。即，以半导体结晶小片51的长边与亲液性区域94的长边大致重叠， 半导体结晶小片51的短边与亲液性区域94的短边大致重叠的方式配置。 关于在亲液性区域94上配置半导体结晶小片51的方法将在后面进行叙 述。
最后，形成源电极和漏电极。此时，以覆盖低电阻区域12a的露出面 的一部分或全部的方式形成电极。这些电极例如能够以金、镍、铂的金属 形成。源电极和漏电极能够以一般的方法形成。
如此，能够形成图10A和10B所示的FET100。FET100包括基板91、 栅电极92、栅绝缘膜93、半导体结晶小片51、源电极101和漏电极102。 源电极101和漏电极102分别与半导体结晶小片51的低电阻区域12a接 触。在半导体结晶小片51之中，两个低电阻区域12a所夹持的半导体结 晶小片12c的至少一部分作为沟道区域起作用。通过向栅电极102施加偏 置电压，能够控制沟道区域的导电性。
[半导体结晶小片的配置方法的一个例子]
参照图11A～11C对在亲液性区域94上配置半导体结晶小片51的方 法的一个例子进行说明。首先，如图11A所示，形成分散剂111、以及由 在分散剂111之中仅配置一个的半导体结晶小片51构成的液滴112。液滴 112的形成方法并不限定于此。关于液滴112的形成方法的一个例子将在 后面进行叙述。
接着，如图11B所示，在亲液性区域94上配置液滴112。液滴112， 在亲液性区域94的部分停止，不再扩张。亲液性区域94的形状，通常， 为与半导体结晶小片51的平面形状大致相同的长方形。但是，只要能够 将半导体结晶小片51配置在规定的位置，亲液性区域94的形状就不受限 定。
如图11C所示，若液滴112的分散剂蒸发，则半导体结晶小片51被 配置在亲液性区域94上。分散剂111，可以通过自然干燥蒸发，也可以通 过加热或送风使其蒸发，也可以通过减压使其蒸发。
由于亲液性区域94为长方形，所以随着分散剂111蒸发，亲液性区 域94上的分散剂111成为接近长方体的形状。因此，随着分散剂111蒸 发，存在于分散剂111内的半导体结晶小片51的长边方向与亲液性区域 94的长边方向变得一致。如此，当分散剂111蒸发时，以亲液性区域94 的两个长边与半导体结晶小片51的两个长边大致重叠的方式，半导体结 晶小片51被配置在亲液性区域94上。
为了使半导体结晶小片51配置在规定的方向上，将亲液性区域94的 短边的长度设定为比半导体结晶小片51的长边的长度短。
接着，对液滴112的形成方法的一个例子进行说明。首先，如图12A 所示，在前端部分的内径与半导体结晶小片的尺寸相同程度的毛细管 (capillary)120内充满分散剂111。作为内径为100μm以上的毛细管， 能够使用市场上出售的玻璃管。此外，内径为几μm～几十μm的毛细管， 能够通过利用燃烧器将内径为100μm左右的毛细管的一部分加热并拉长 而形成。
接着，如图12B所示，通过向分散剂111施加压力，在毛细管120的 前端形成分散剂111的液滴。
另一方面，如图12C所示，在基板121上配置多个半导体结晶小片 51。半导体结晶小片51也可以无序地配置在基板121上。基板121的表 面是分散剂111的浸湿性低的面(防液性的表面)。半导体结晶小片51， 例如能够在将分散有多个半导体结晶小片51的液体滴下到基板121上之 后，通过除去分散剂而配置在基板121上。作为基板121，能够使用以防 液膜覆盖的基板，或硅基板等。作为防液膜，例如能够举出由硅烷偶联剂 或硫醇构成的有机薄膜，以溶胶-凝胶法制作而成的有机·无机混合物膜。
接着，使毛细管120的前端所形成的液滴与基板121上的一个半导体 结晶小片51接触。此时，由于基板121的表面为防液性，所以液滴不会 被吸附在基板121的表面，液滴不会偏离毛细管120的前端。当液滴与半 导体结晶小片51接触后，如图12D所示，半导体结晶小片51被吸入到液 滴内，形成包括分散剂111和半导体结晶小片51的液滴112。
如图12E和12F所示，该液滴112配置在规定的膜122上的亲液性区 域(图中未示)。当液滴112的分散剂111蒸发时，如图12G所示，半导 体结晶小片51被配置在膜122上的规定位置。
[实施方式6]
以下，对使用本发明的半导体结晶小片能够制造的显示器的一个例子 进行说明。在实施方式6中，对使用有机电发光元件(有机EL元件)的 显示器进行说明。
图13模式地表示显示器的结构。在图13的显示器130中，在柔性基 板131上矩阵状配置有多个像素132。在各像素132上配置有有机EL元 件。该有机EL元件被配置在其附近的包括FET的电路控制。在柔性基板 131上，形成有用于控制FET的X扫描电极133、Y扫描电极134、X驱 动器135和Y驱动器136。
图14表示像素附近的电路的结构。像素132被开关用的晶体管142 和驱动器用的晶体管143控制。从X驱动器135通过X扫描电极133向 晶体管142的源电极施加电压。晶体管142的漏电极和晶体管143的栅电 极电连接。晶体管143的漏电极与配置在像素的下部的像素电极(图中未 示)电连接。此外，向晶体管143的源电极施加用于使像素发光的电压。
另一方面，从Y驱动器136通过Y扫描电极134向晶体管142的栅 电极施加图像信号电压。从被施加了图像信号的电压的晶体管142向晶体 管143的栅电极施加电压。由此，从晶体管143向像素电极施加电压。虽 然没有图示，但在像素上配置有透明电极。通过向像素电极和透明电极之 间施加电压，像素部分发光。
晶体管142和143能够使用本发明的方法形成。根据本发明的方法， 能够在柔性基板上形成可高速动作的场效应晶体管。
以上，虽然对本发明的方法进行了说明，但也可以通过其它的方法来 制作半导体结晶小片。在其它的方法中，牺牲层和半导体结晶层都由单结 晶构成的方面、以及这些层为1层以上即可的方面，与本发明的方法不同。 除此之外的方面与本发明的方法相同。在其它的方法中，首先，在基板上 形成由单结晶构成的牺牲层，并在牺牲层上形成半导体单结晶层。牺牲层 和半导体结晶层分别为1层以上即可。接着，通过对半导体单结晶层的一 部分进行蚀刻，将半导体单结晶层分割成多个小片。此时，也可以对牺牲 层的一部分进行蚀刻。接着，通过除去牺牲层，将半导体单结晶的小片从 基板分离。如此，能够制造半导体单结晶的小片。
本发明，只要不脱离其意图和本质的特征，就能够适用于其它实施方 式。本说明书所公开的实施方式是从各方面来说作为说明的实施方式，但 并不限定于此。本发明的范围，通过权利要求进行表示，在与权利要求等 同的意思和范围内的所有的变更都包含在其中。
产业上的可利用性
本发明能够用于半导体小片的制造方法、场效应晶体管和场效应晶体 管的制造方法。本发明例如能够用于驱动显示器装置的像素的FET的制 造。此外，本发明也能够适用于使用柔性基板的电子装置和微型装置等。