显示装置以及具有该显示装置的视讯墙

摘要

本发明是关于一种显示装置以及具有该显示装置的视讯墙，且特别是指以差动数字信号传输视频讯号至下一显示装置的技术。因为传统线路架构中的模拟/数字转换器并不提供数据致能讯号，且提供数据致能讯号的视频放大芯片有分辨率及延迟时间等问题，因此本发明提供一种信号转换装置，和一种显示装置，以及具有此显示装置或信号转换装置的视讯墙来取代传统使用视频放大芯片的线路架构，以简化系统复杂度，并解决分辨率及延迟时间等问题。

权利要求

1、一种显示装置，适用于一视讯墙，其特征在于其包括：

一模拟/数字转换器，用以接收一模拟视讯信号，并据以输出一第一显 示信号与一第一显示时脉信号；

一差动数字信号接收器，用以接收一差动数字信号，并据以输出一第二 显示信号与一第二显示时脉信号；

一数据致能讯号产生器，连接该模拟/数字转换器，用以接收该模拟/数 字转换器所输出的该第一显示时脉信号，并据以输出具有一数据致能信号 的一第三显示时脉信号；

一选择开关，输入端连接该数据致能讯号产生器与该差动数字信号接 收器，用以选择该第二显示时脉信号、该第三显示时脉信号其中之一，并据 以输出一第四显示时脉信号；

一差动数字信号传输装置，连接到该选择开关及模拟/数字转换器的输 出端，用以传送该第四显示时脉信号，以及选择性地传送该第一显示信号 与该第二显示信号其中之一；以及一视频放大芯片，用以接收该第四显示时脉信号，以及选择性地接收 该第一显示信号与该第二显示信号其中之一，并据以作为该显示装置所显 示的画面。

2、根据权利要求1所述的显示装置，其特征在于其中更包括一视频解 码器，用以接收一视频讯号，并据以输出一第三显示信号与一第五显示时 脉信号，其中该第五显示时脉信号传送到该选择开关，而该选择开关则根 据该第二显示时脉信号、该第三显示时脉信号与第五显示时脉信号其中之 一，并据以输出该第四显示时脉信号。

3、根据权利要求1所述的显示装置，其特征在于其中更包括：

一视频解码器，用以接收一视频讯号，并据以输出一视讯转换信号与 一视讯时脉信号；

一视讯倍频处理器，连接到该视频解码器，用以接收该视讯转换信号 与该视讯时脉信号，并对该视讯转换信号进行一视讯倍频处理后，转换为 一第四显示信号与一第六显示时脉信号，其中该第六显示时脉信号传送到 该选择开关，而该选择开关则根据该第二显示时脉信号、该第三显示时脉 信号与第六显示时脉信号其中之一，并据以输出该第四显示时脉信号。

4、根据权利要求3所述的显示装置，其特征在于其中所述的视讯倍频 处理是将具有一第一色空间格式的该视讯转换信号，转换为具有一第二色 空间格式的第四显示信号。

5、根据权利要求4所述的显示装置，其特征在于其中具有该第一色空 间格式的该视讯转换信号为一具有隔行扫瞄的视频讯号，而该第二色空间 格式的该第四显示信号为一具有逐行扫瞄的视频讯号。

6、根据权利要求4所述的显示装置，其特征在于其中该第一色空间格 式为YUV格式。

7、根据权利要求4所述的显示装置，其特征在于其中该第二色空间格 式为RGB格式。

8、根据权利要求1所述的显示装置，其特征在于其中更包括一微控 制器，耦接到该数据致能讯号产生器，该微控制器用以接收该模拟视讯信 号，并据以判断后根据该模拟视讯信号的一时序格式，控制该数据致能讯号 产生器产生该数据致能信号。

9、根据权利要求8所述的显示装置，其特征在于其中更包括一内存， 耦接到该微控制器，当该微控制器接收到该模拟视讯信号后，根据该内存 所储存的数据据以判断该模拟视讯信号的该时序格式，并依据该内存中对 应于该时序格式的多数个时序设定参数，控制该数据致能讯号产生器产生 该数据致能信号。

10、根据权利要求1所述的显示装置，其特征在于其中所述的差动数 字信号为一最小跃迁差动信号(Transition Minimized Differential Signaling，TMDS)。

11、根据权利要求1所述的显示装置，其特征在于其中所述的差动数字 信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。

12、一种显示装置，适用于一视讯墙，其特征在于其包括：

一模拟/数字转换器，用以接收一模拟视讯信号，并据以输出一第一显 示信号与具有一数据致能信号的一第一显示时脉信号；

一差动数字信号接收器，用以接收一差动数字信号，并据以输出一第二 显示信号与一第二显示时脉信号；

一选择开关，输入端连接该模拟/数字转换器与该差动数字信号接收 器，用以选择该第一显示时脉信号与该第二显示时脉信号其中之一，并据以 输出一第三显示时脉信号；

一差动数字信号传输装置，连接到该选择开关及模拟/数字转换器的输 出端，用以传送该第三显示时脉信号，以及选择性地传送该第一显示信号 与该第二显示信号其中之一；以及一视频放大芯片，用以接收该第三显示时脉信号，以及选择性地接收 该第一显示信号与该第二显示信号其中之一，并据以作为该显示装置所显 示的画面。

13、根据权利要求12所述的显示装置，其特征在于其中更包括一视频 解码器，用以接收一视频讯号，并据以输出一第三显示信号与一第四显示 时脉信号，其中该第四显示时脉信号传送到该选择开关，而该选择开关则 根据该第一显示时脉信号、该第二显示时脉信号与第四显示时脉信号其中 之一，并据以输出该第三显示时脉信号。

14、根据权利要求12所述的显示装置，其特征在于其中更包括：

一视频解码器，用以接收一视频讯号，并据以输出一视讯转换信号与 一视讯时脉信号；

一视讯倍频处理器，连接到该视频解码器，用以接收该视讯转换信号 与该视讯时脉信号，并对该视讯转换信号进行一视讯倍频处理后，转换为 一第四显示信号与一第五显示时脉信号，其中该第五显示时脉信号传送到 该选择开关，而该选择开关则根据该第一显示时脉信号、该第二显示时脉 信号与第五显示时脉信号其中之一，并据以输出该第三显示时脉信号。

15、根据权利要求14所述的显示装置，其特征在于其中所述的视讯倍 频处理是将具有一第一色空间格式的该视讯转换信号，转换为具有一第二 色空间格式的该第四显示信号。

16、根据权利要求15所述的显示装置，其特征在于其中具有该第一色 空间格式的该视讯转换信号为一具有隔行扫瞄的视频讯号，而该第二色空 间格式的该第四显示信号为一具有逐行扫瞄的视频讯号。

17、根据权利要求15所述的显示装置，其特征在于其中该第一色空间 格式为YUV格式。

18、根据权利要求15所述的显示装置，其特征在于其中该第二色空间 格式为RGB格式。

19、根据权利要求12所述的显示装置，其特征在于其中更包括一微控 制器，耦接到该模拟/数字转换器，该微控制器用以接收该模拟视讯信号，并 据以判断后根据该模拟视讯信号的一时序格式，控制该模拟/数字转换器产 生该数据致能信号。

20、根据权利要求19所述的显示装置，其特征在于其中更包括一内存， 耦接到该微控制器，当该微控制器接收到该模拟视讯信号后，根据该内存 所储存的数据据以判断该模拟视讯信号的该时序格式，并依据该内存中对 应于该时序格式的多数个时序设定参数，控制该模拟/数字转换器产生该数 据致能信号。

21、根据权利要求12所述的显示装置，其特征在于其中所述的差动数 字信号为一最小跃迁差动信号(Transition Minimized Differential Signaling，TMDS)。

22、根据权利要求12所述的显示装置，其特征在于其中所述的差动数 字信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。

23、一种视讯墙，其特征在于其具有多数个显示装置，其中该些显示 装置以串联方式连接，而每一该显示装置具有一差动数字信号接收器与一 差动数字信号传输装置，该差动数字信号接收器，用以接收与之相邻的上 一级的该显示装置所传送的一差动数字信号，并经由该差动数字信号传输 装置传送该差动数字信号给下一级的该显示装置，其中该些串联的显示装 置的第一个显示装置更包括：一模拟/数字转换器，用以接收一模拟视讯信号，并据以输出一第一显 示信号与一第一显示时脉信号；

一数据致能讯号产生器，连接该模拟/数字转换器，用以接收该模拟/数 字转换器所输出的该第一显示时脉信号，并据以输出具有一数据致能信号 的一第二显示时脉信号；

一选择开关，输入端连接该数据致能讯号产生器与该第一个显示装置 的该差动数字信号接收器，用以选择该第二显示时脉信号或是由该差动数 字信号接收器所接收的该差动数字信号所具有的一时脉信号两者其中之 一，并据以输出一第三显示时脉信号，而该第一个显示装置的该差动数字信 号传输装置连接到该选择开关的输出端，用以传送该第三显示时脉信号，以 及选择性地传送该第一个显示装置的该差动数字信号所具有的该显示信号 与该第一显示信号两者其中之一并传送到下一级的该显示装置；以及一视频放大芯片，用以接收该第三显示时脉信号，以及选择性地接收 该差动数字信号所具有的该显示信号与该第一显示信号两者其中之一，并 据以作为该第一个显示装置所显示的画面。

24、根据权利要求23所述的视讯墙，其特征在于其中该第一个显示装 置更包括一视频解码器，用以接收一视频讯号，并据以输出一第三显示信 号与一第四显示时脉信号，其中该第四显示时脉信号传送到该选择开关， 而该选择开关则根据该第二显示时脉信号或是由该差动数字信号接收器所 接收的该差动数字信号所具有的该时脉信号、与该第四显示时脉信号其中 之一，并据以输出该第三显示时脉信号。

25、根据权利要求23所述的视讯墙，其特征在于其中该第一个显示装 置更包括：

一视频解码器，用以接收一视频讯号，并据以输出一视讯转换信号与一 视讯时脉信号；

一视讯倍频处理器，连接到该视频解码器，用以接收该视讯转换信号 与该视讯时脉信号，并对该视讯转换信号进行一视讯倍频处理后，转换为 一第三显示信号与一第五显示时脉信号，其中该第五显示时脉信号传送到 该选择开关，而该选择开关则根据该第二显示时脉信号或是由该差动数字 信号接收器所接收的该差动数字信号所具有的该时脉信号、与该第五显示 时脉信号其中之一，并据以输出该第三显示时脉信号。

26、根据权利要求25所述的视讯墙，其特征在于其中所述的视讯倍频 处理是将具有一第一色空间格式的该视讯转换信号，转换为具有一第二色 空间格式的第三显示信号。

27、根据权利要求26所述的视讯墙，其特征在于其中具有该第一色空 间格式的该视讯转换信号为一具有隔行扫瞄的视频讯号，而该第二色空间 格式的该第四显示信号为一具有逐行扫瞄的视频讯号。

28、根据权利要求26所述的视讯墙，其特征在于其中该第一色空间格 式为YUV格式。

29、根据权利要求26所述的视讯墙，其特征在于其中该第二色空间格 式为RGB格式。

30、根据权利要求23所述的视讯墙，其特征在于其中该第一个显示 装置更包括一微控制器，耦接到该数据致能讯号产生器，该微控制器用以 接收该模拟视讯信号，并据以判断后根据该模拟视讯信号的一时序格式，控 制该数据致能讯号产生器产生该数据致能信号。

31、根据权利要求30所述的视讯墙，其特征在于其中该第一个显示 装置更包括一内存，耦接到该微控制器，当该微控制器接收到该模拟视讯信 号后，根据该内存所储存的数据据以判断该模拟视讯信号的该时序格式， 并依据该内存中对应于该时序格式的多数个时序设定参数，控制该数据致 能讯号产生器产生该数据致能信号。

32、根据权利要求23所述的视讯墙，其特征在于其中所述的差动数字 信号为一最小跃迁差动信号(Transition Minimized Differential Signaling，TMDS)。

33、根据权利要求23所述的视讯墙，其特征在于其中所述的差动数字 信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。

34、一种视讯墙，其特征在于其具有多数个显示装置，其中该些显示装 置以串联方式连接，而每一该显示装置具有一差动数字信号接收器与一差 动数字信号传输装置，该差动数字信号接收器，用以接收与之相邻的上一 级的该显示装置所传送的一差动数字信号，并经由该差动数字信号传输装 置传送该差动数字信号给下一级的该显示装置，其中该些串联的显示装置 的第一个显示装置更包括：一模拟/数字转换器，用以接收一模拟视讯信号，并据以输出具有一数 据致能信号的一第一显示信号与一第一显示时脉信号；

一选择开关，输入端连接该模拟/数字转换器与该第一个显示装置的该 差动数字信号接收器，用以选择该第一显示时脉信号或是由该差动数字信 号接收器所接收的该差动数字信号所具有的一时脉信号两者其中之一，并 据以输出一第二显示时脉信号，而该第一个显示装置的该差动数字信号传 输装置连接到该选择开关的输出端，用以传送该第二显示时脉信号，以及 选择性地传送该第一个显示装置的该差动数字信号所具有的该显示信号与 该第一显示信号两者其中之一并传送到下一级的该显示装置；以及一视频放大芯片，用以接收该第二显示时脉信号，以及选择性地接收 该差动数字信号所具有的该显示信号与该第一显示信号两者其中之一，并 据以作为该第一个显示装置所显示的画面。

35、根据权利要求34所述的视讯墙，其特征在于其中该第一个显示装 置更包括一视频解码器，用以接收一视频讯号，并据以输出一第二显示信 号与一第三显示时脉信号，其中该第三显示时脉信号传送到该选择开关， 而该选择开关则根据该第一显示时脉信号或是由该差动数字信号接收器所 接收的该差动数字信号所具有的该时脉信号、与该第三显示时脉信号其中 之一，并据以输出该第二显示时脉信号。

36、根据权利要求34所述的视讯墙，其特征在于其中该第一个显示装 置更包括：

一视频解码器，用以接收一视频讯号，并据以输出一视讯转换信号与 一视讯时脉信号；

一视讯倍频处理器，连接到该视频解码器，用以接收该视讯转换信号 与该视讯时脉信号，并对该视讯转换信号进行一视讯倍频处理后，转换为 一第三显示信号与一第四显示时脉信号，其中该第四显示时脉信号传送到 该选择开关，而该选择开关则根据该第一显示时脉信号或是由该差动数字 信号接收器所接收的该差动数字信号所具有的该时脉信号、与该第四显示 时脉信号其中之一，并据以输出该第二显示时脉信号。

37、根据权利要求36所述的视讯墙，其特征在于其中所述的视讯倍频 处理是将具有一第一色空间格式的该视讯转换信号，转换为具有一具有第 二色空间格式的第三显示信号。

38、根据权利要求37所述的视讯墙，其特征在于其中具有该第一色空 间格式的该视讯转换信号为一具有隔行扫瞄的视频讯号，而该第二色空间 格式的该第三显示信号为一具有逐行扫瞄的视频讯号。

39、根据权利要求37所述的视讯墙，其特征在于其中该第一色空间格 式为YUV格式。

40、根据权利要求37所述的视讯墙，其特征在于其中该第二色空间格 式为RGB格式。

41、根据权利要求34所述的视讯墙，其特征在于其中该第一个显示装 置更包括一微控制器，耦接到该模拟/数字转换器，该微控制器用以接收该 模拟视讯信号，并据以判断后根据该模拟视讯信号的一时序格式，控制该模 拟/数字转换器产生该数据致能信号。

42、根据权利要求41所述的视讯墙，其特征在于其中该第一个显示 装置更包括一内存，耦接到该微控制器，当该微控制器接收到该模拟视讯信 号后，根据该内存所储存的数据据以判断该模拟视讯信号的该时序格式， 并依据该内存中对应于该时序格式的多数个时序设定参数，控制该模拟/数 字转换器产生该数据致能信号。

43、根据权利要求34所述的视讯墙，其特征在于其中所述的差动数字 信号为一最小跃迁差动信号(Transition Minimized Differential Signaling，TMDS)。

44、根据权利要求34所述的视讯墙，其特征在于其中所述的差动数字 信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。

说明书

技术领域

本发明涉及一种显示装置以及具有该显示装置的视讯墙，特别是涉及 一种以差动数字信号传输视频讯号至下一显示装置的显示装置以及具有此 显示装置的视讯墙。

背景技术

近年来，由于个别显示装置的尺寸大小已到发展极限，针对大型显示 需求，显示墙(Display Wall)与视讯墙(Video Wall)已经广泛应用于大型 展示会场与公共场所。视讯墙是将数个显示装置合并排列而其中各个显示 装置依其所排列的位置选取对应的部分显示区域放大为该显示装置的最大 画面，合并排列后所有显示装置共同显示一完整的输入视讯讯号。
由于视讯墙是将多数个显示装置合并排列显示一共同视讯源，显示装 置间常以计算机数字视讯端子如DVI端子串接相临两显示装置，以数字格 式传递自视讯源输出的视讯讯号。然而，由于数字格式传递必须使用到所 谓的数据致能(Data Enable，DE)讯号以便传送数据。为产生以上所述的数 据致能讯号，习知应用在视讯墙的显示装置其应用线路架构是十分复杂的。
请参阅图1所示，为一典型现有习知的视讯墙的应用简图，此系统中 包括一视讯源100与多数个相同的显示装置(Display Cube)110、120、130 与140所组成的视讯墙。视讯源100送出一视讯讯号，此视讯讯号可为计 算机模拟视讯(Analog RGB)、最小跃迁差动信号(Transition Minimized Differential Signaling，底下简称TMDS)或视频讯号(Video)等。在此例 中，此视讯墙共包括四个相同的显示装置110、120、130与140。显示装置 110由一输入模组113选择其中一个输入视讯源，并根据此讯号源所提供的 视讯讯号显示画面。并经过一个差动数字输出模组(TMDS Output)115将选 定的输入视讯讯号以差动数字格式传递输出至显示装置120的输入模组 123。而此显示装置120则根据此差动数字格式的视讯讯号显示画面。并由 其差动数字输出模组(TMDS Output)125将此差动数字格式的视讯讯号传递 输出至下一级的显示装置130。
同理，显示装置130再根据所接收的差动数字格式的视讯讯号显示画 面，并将此视讯讯号传递至下一级的显示装置140。利用此传递方式，在视讯 墙内的四个显示装置即可接收到视讯源100送出的视讯讯号。而每个显示 装置再依据其所排列的位置，在其所接收的视讯画面中选取对应位置的部 分画面(在此例中为原画面1/4大小)放大至显示装置的全画面大小。如同 拼图一般，由此四个显示装置显示的画面即可拼出视讯源100送出的视讯 讯号对应的完整画面，且此画面已经放大为四倍大。
请参阅图2所示，为一种现有习知的显示装置的内部电路方块图。此 显示装置包括一模拟/数字转换器(A/D Converter)210、一个差动数字信号 接收器(TMDS Receiver)220、一个视频解码器(Video Decoder)230、一个 选择开关235、一个第一视频放大芯片(Scalcr)240、一个差动数字信号传 输装置(TMDS Transmitter)250以及一个第二视频放大芯片(Scaler)260。
此模拟/数字转换器210、差动数字信号接收器220与视频解码器230 分别用以接收输入计算机模拟信号(Analog RGB)、差动数字信号(TMDS)与 视频讯号(Video)。其中，选择开关235用以选择模拟/数字转换器210与 差动数字信号接收器220两者其中之一所输出的同步时序讯号。此输出同 步时序讯号包括一个时脉讯号(CLK)、一个水平同步讯号(H-Sync)、一个垂 直同步讯号(V-Sync)，对于差动数字信号接收器尚包括一个数据致能(Data Enable，DE)讯号。而后经由选择开关235所选择的同步时序讯号传送到第 一视频放大芯片240的一计算机视频输入埠(G-Port)242。而视频解码器 230所输出的同步时序讯号则直接连接至第一视频放大芯片240的一个视频 输入埠(V-Port)244。
第一视频放大芯片240内部选择计算机视频输入埠242与视频输入埠 244其中之一的视频讯号处理后，由一显示输出埠(D-Port)246将处理后的 视频讯号同时输出至差动数字信号传输装置250与视频放大芯片260。而差 动数字信号传输装置250用以将视频讯号传输至下一级的显示装置。而视 频放大芯片260则可依显示装置所排列的位置选取相对应所需显示的区域， 放大显示至显示装置的显示元件(未绘示)。
如图2所示，现有习知的显示装置其内部共包括两个视频放大芯片 (Scaler)，其中此视频放大芯片在一般文件有时亦称为扫瞄转换器(Scan Converter)。在实际电路的设计上，上述的显示装置有时会以高速可程式逻 辑阵列(FPGA)取代上述的两个视频放大芯片。不论是视频放大芯片、扫瞄 转换器或高速可程式逻辑阵列，在此应用架构下其功能是相同的。同时，用 以接收与传输差动数字(Differential Signaling，“DS”)格式的视讯讯号 的差动数字信号传输装置250与差动数字信号接收器220，可为最小跃迁差 动信号(TMDS)或低压差动信号(Low Voltage Differential Signaling，底 下简称LVDS)。但不论以TMDS或LVDS传输信号，差动数字信号传输装置 250均需要一个数据致能(Data Enable，DE)讯号方可运作。
然而目前业界一般可取得并应用于视频处理的模拟/数字转换元件，例 如Analog Device Inc.的AD9884或Integrated Circuit System Inc.的 ICS1531或Philips的TDA8752，其如图2中模拟/数字转换器210，其输出 的同步时序讯号并不包括数据致能讯号。而其他的输入视频对应电路，如差 动数字信号与视频讯号，则均可输出数据致能讯号。也就是因为模拟/数字 转换器输出的同步时序讯号不包括数据致能讯号，因此，需要第一视频放大 芯片240将接收到的视频讯号加以处理后再将经由显示输出埠(D-Port)246 产生新的包括数据致能讯号的一组同步时序讯号。
如上述图2的显示装置其电路架构，是一个非常复杂的设计，因为此系 统中有两个视频放大芯片必须加以控制与设定。一般而言，由视频放大芯 片的显示输出埠输出的视频讯号，其分辨率是固定的，例如是1024X768画 素。对于大于此分辨率的视频讯号，例如是1280X1024画素，是经过视频放 大芯片将欲显示图像压缩后才输出传输至下一显示装置。因此，在经过第 一视频放大芯片处理后，其后的所有显示装置所接收到的视频讯号，均是 经过压缩后的分辨率(1024X768)而非原本视讯源输出视频讯号的分辨率 (1280X1024)，此结果造成最后整体显示画质的牺牲。
图2所示的显示装置，其另一个缺点是视频放大芯片的视频处理会有 一延迟时间，经过一序列讯号串接，在动态画面的视频讯号下，有可能在 不同显示装置看出此延迟时间所产生的画面异状(Artifact)。
由此可见，上述现有的显示装置以及具有该显示装置的视讯墙在结构 与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决 显示装置及视讯墙存在的问题，相关厂商莫不费尽心思来谋求解决之道，但 长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构 能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的显示装置以及具有该显示装置的视讯墙存在的缺 陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知 识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的显示 装置以及具有该显示装置的视讯墙，揭露出一种新的电路架构，可以简化 传统的显示装置其电路架构，同时可以解决与改善上述显示装置及视讯墙 的缺失，使其更具有实用性。经过不断的研究、设计，并经反复试作样品 及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的显示装置存在的缺陷，而提供一种新 型结构的显示装置，所要解决的技术问题是使本发明的显示装置加入了一 个数据致能讯号产生器，可以解决模拟/数字转换器输出的同步时序信号不 包括数据致能讯号的问题。另外，本发明的架构，不需要如传统的另一视 频放大芯片，因此，可以避免传统架构中经过视频放大芯片处理后，其后 的所有显示装置所接收到的视频讯号，均是经过压缩后的分辨率而非原本 视讯源输出视频讯号的分辨率的问题。因此，不会有影响整体显示画质的 情形。另外，也不会有传统架构中经过视频放大芯片的视频处理的延迟时 间问题，而可避免有不同显示装置看出此延迟时间所产生的画面异状 (Artifact)的问题，从而更加适于实用。
本发明的另一目的在于，克服现有的具有该显示装置的视讯墙存在的 缺陷，而提供一种新型结构的具有该显示装置的视讯墙，所要解决的技术 问题是使本发明的显示装置加入了一个数据致能讯号产生器，可以解决模 拟/数字转换器输出的同步时序信号不包括数据致能讯号的问题。另外，本 发明的架构，不需要如传统的另一视频放大芯片，因此，可以避免传统架构 中经过视频放大芯片处理后，其后的所有显示装置所接收到的视频讯号，均 是经过压缩后的分辨率而非原本视讯源输出视频讯号的分辨率的问题。因 此，不会有影响整体显示画质的情形。另外，也不会有传统架构中经过视频 放大芯片的视频处理的延迟时间问题，而可避免有不同显示装置看出此延 迟时间所产生的画面异状(Artifact)的问题，从而更加适于实用。
本发明的再一目的在于，克服现有的显示装置存在的缺陷，而提供一种 新型结构的显示装置，所要解决的技术问题是使本发明的显示装置新增一 个视讯倍频处理器，则提升视频讯号的画质，并将后续传输的视频讯号统 一色空间为RGB。因此，可以避免传统架构中经过视频放大芯片处理后，其 后的所有显示装置所接收到的视频讯号，均是经过压缩后的分辨率而非原 本视讯源输出视频讯号的分辨率的问题。另外，也不会有传统架构中经过 视频放大芯片的视频处理的延迟时间问题，而可避免有不同显示装置看出 此延迟时间所产生的画面异状(Artifact)的问题，从而更加适于实用。
本发明的还一目的在于，克服现有的显示装置存在的缺陷，而提供一种 新型结构的显示装置，所要解决的技术问题是使本发明的显示装置所包括 的各个组件均由一微控制器(MICRO-CONTROLLER)所控制，此微控制器并 耦接一内存，此内存用以储存各个时序信号的详细数据。对于计算机模拟 输入信号，当输入信号的时序格式已经确定时，微控制器自内存读取此时 序信号的相关详细数据，并控制各个组件的操作，包括控制数据致能讯号 产生器产生数据致能讯号。因此，可以避免传统架构中经过视频放大芯片 处理后，其后的所有显示装置所接收到的视频讯号，均是经过压缩后的分 辨率而非原本视讯源输出视频讯号的分辨率的问题。另外，也不会有传统 架构中经过视频放大芯片的视频处理的延迟时间问题，而可避免有不同显 示装置看出此延迟时间所产生的画面异状(Artifact)的问题，从而更加适 于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种显示装置，适用于一视讯墙，其包括：一模拟/数字转换 器，用以接收一模拟视讯信号，并据以输出一第一显示信号与一第一显示时 脉信号；一差动数字信号接收器，用以接收一差动数字信号，并据以输出 一第二显示信号与一第二显示时脉信号；一数据致能讯号产生器，连接该 模拟/数字转换器，用以接收该模拟/数字转换器所输出的该第一显示时脉 信号，并据以输出具有一数据致能信号的一第三显示时脉信号；一选择开 关，输入端连接该数据致能讯号产生器与该差动数字信号接收器，用以选择 该第二显示时脉信号、该第三显示时脉信号其中之一，并据以输出一第四 显示时脉信号；一差动数字信号传输装置，连接到该选择开关及模拟/数字 转换器的输出端，用以传送该第四显示时脉信号，以及选择性地传送该第 一显示信号与该第二显示信号其中之一；以及一视频放大芯片，用以接收 该第四显示时脉信号，以及选择性地接收该第一显示信号与该第二显示信 号其中之一，并据以作为该显示装置所显示的画面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的显示装置，其中更包括一视频解码器，用以接收一视频讯号，并 据以输出一第三显示信号与一第五显示时脉信号，其中该第五显示时脉信 号传送到该选择开关，而该选择开关则根据该第二显示时脉信号、该第三 显示时脉信号与第五显示时脉信号其中之一，并据以输出该第四显示时脉 信号。
前述的显示装置，其中更包括：一视频解码器，用以接收一视频讯号，并 据以输出一视讯转换信号与一视讯时脉信号；一视讯倍频处理器，连接到 该视频解码器，用以接收该视讯转换信号与该视讯时脉信号，并对该视讯 转换信号进行一视讯倍频处理后，转换为一第四显示信号与一第六显示时 脉信号，其中该第六显示时脉信号传送到该选择开关，而该选择开关则根 据该第二显示时脉信号、该第三显示时脉信号与第六显示时脉信号其中之 一，并据以输出该第四显示时脉信号。
前述的显示装置，其中所述的视讯倍频处理是将具有一第一色空间格 式的该视讯转换信号，转换为具有一第二色空间格式的第四显示信号。
前述的显示装置，其中具有该第一色空间格式的该视讯转换信号为一 具有隔行扫瞄的视频讯号，而该第二色空间格式的该第四显示信号为一具 有逐行扫瞄的视频讯号。
前述的显示装置，其中该第一色空间格式为YUV格式。
前述的显示装置，其中该第二色空间格式为RGB格式。
前述的显示装置，其中更包括一微控制器，耦接到该数据致能讯号产 生器，该微控制器用以接收该模拟视讯信号，并据以判断后根据该模拟视讯 信号的一时序格式，控制该数据致能讯号产生器产生该数据致能信号。
前述的显示装置，其中更包括一内存，耦接到该微控制器，当该微控 制器接收到该模拟视讯信号后，根据该内存所储存的数据据以判断该模拟 视讯信号的该时序格式，并依据该内存中对应于该时序格式的多数个时序 设定参数，控制该数据致能讯号产生器产生该数据致能信号。
前述的显示装置，其中所述的差动数字信号为一最小跃迁差动信号 (Transition Minimized Differential Signaling，TMDS)。
前述的显示装置，其中所述的差动数字信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据 本发明提出的一种显示装置，适用于一视讯墙，其包括：一模拟/数字转换 器，用以接收一模拟视讯信号，并据以输出一第一显示信号与具有一数据致 能信号的一第一显示时脉信号；一差动数字信号接收器，用以接收一差动 数字信号，并据以输出一第二显示信号与一第二显示时脉信号；一选择开 关，输入端连接该模拟/数字转换器与该差动数字信号接收器，用以选择该 第一显示时脉信号与该第二显示时脉信号其中之一，并据以输出一第三显 示时脉信号；一差动数字信号传输装置，连接到该选择开关及模拟/数字转 换器的输出端，用以传送该第三显示时脉信号，以及选择性地传送该第一 显示信号与该第二显示信号其中之一；以及一视频放大芯片，用以接收该 第三显示时脉信号，以及选择性地接收该第一显示信号与该第二显示信号 其中之一，并据以作为该显示装置所显示的画面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的显示装置，其中更包括一视频解码器，用以接收一视频讯号，并 据以输出一第三显示信号与一第四显示时脉信号，其中该第四显示时脉信 号传送到该选择开关，而该选择开关则根据该第一显示时脉信号、该第二 显示时脉信号与第四显示时脉信号其中之一，并据以输出该第三显示时脉 信号。
前述的显示装置，其中更包括：一视频解码器，用以接收一视频讯号，并 据以输出一视讯转换信号与一视讯时脉信号；一视讯倍频处理器，连接到 该视频解码器，用以接收该视讯转换信号与该视讯时脉信号，并对该视讯 转换信号进行一视讯倍频处理后，转换为一第四显示信号与一第五显示时 脉信号，其中该第五显示时脉信号传送到该选择开关，而该选择开关则根 据该第一显示时脉信号、该第二显示时脉信号与第五显示时脉信号其中之 一，并据以输出该第三显示时脉信号。
前述的显示装置，其中所述的视讯倍频处理是将具有一第一色空间格 式的该视讯转换信号，转换为具有一第二色空间格式的该第四显示信号。
前述的显示装置，其中具有该第一色空间格式的该视讯转换信号为一 具有隔行扫瞄的视频讯号，而该第二色空间格式的该第四显示信号为一具 有逐行扫瞄的视频讯号。
前述的显示装置，其中该第一色空间格式为YUV格式。
前述的显示装置，其中该第二色空间格式为RGB格式。
前述的显示装置，其中其更包括一微控制器，耦接到该模拟/数字转换 器，该微控制器用以接收该模拟视讯信号，并据以判断后根据该模拟视讯信 号的一时序格式，控制该模拟/数字转换器产生该数据致能信号。
前述的显示装置，其中更包括一内存，耦接到该微控制器，当该微控制 器接收到该模拟视讯信号后，根据该内存所储存的数据据以判断该模拟视 讯信号的该时序格式，并依据该内存中对应于该时序格式的多数个时序设 定参数，控制该模拟/数字转换器产生该数据致能信号。
前述的显示装置，其中所述的差动数字信号为一最小跃迁差动信号 (Transition Minimized Differential Signaling，TMDS)。
前述的显示装置，其中所述的差动数字信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据 本发明提出的一种视讯墙，其具有多数个显示装置，其中该些显示装置以串 联方式连接，而每一该显示装置具有一差动数字信号接收器与一差动数字 信号传输装置，该差动数字信号接收器，用以接收与之相邻的上一级的该显 示装置所传送的一差动数字信号，并经由该差动数字信号传输装置传送该 差动数字信号给下一级的该显示装置，其中该些串联的显示装置的第一个 显示装置更包括：一模拟/数字转换器，用以接收一模拟视讯信号，并据以 输出一第一显示信号与一第一显示时脉信号；一数据致能讯号产生器，连 接该模拟/数字转换器，用以接收该模拟/数字转换器所输出的该第一显示 时脉信号，并据以输出具有一数据致能信号的一第二显示时脉信号；一选择 开关，输入端连接该数据致能讯号产生器与该第一个显示装置的该差动数 字信号接收器，用以选择该第二显示时脉信号或是由该差动数字信号接收 器所接收的该差动数字信号所具有的一时脉信号两者其中之一，并据以输 出一第三显示时脉信号，而该第一个显示装置的该差动数字信号传输装置 连接到该选择开关的输出端，用以传送该第三显示时脉信号，以及选择性 地传送该第一个显示装置的该差动数字信号所具有的该显示信号与该第一 显示信号两者其中之一并传送到下一级的该显示装置；以及一视频放大芯 片，用以接收该第三显示时脉信号，以及选择性地接收该差动数字信号所 具有的该显示信号与该第一显示信号两者其中之一，并据以作为该第一显 示装置所显示的画面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的视讯墙，其中更包括一视频解码器，用以接收一视频讯号，并据 以输出一第三显示信号与一第四显示时脉信号，其中该第四显示时脉信号 传送到该选择开关，而该选择开关则根据该第二显示时脉信号或是由该差 动数字信号接收器所接收的该差动数字信号所具有的该时脉信号、与该第 四显示时脉信号其中之一，并据以输出该第三显示时脉信号。
前述的视讯墙，其中更包括：一视频解码器，用以接收一视频讯号，并 据以输出一视讯转换信号与一视讯时脉信号；一视讯倍频处理器，连接到该 视频解码器，用以接收该视讯转换信号与该视讯时脉信号，并对该视讯转 换信号进行一视讯倍频处理后，转换为一第三显示信号与一第五显示时脉 信号，其中该第五显示时脉信号传送到该选择开关，而该选择开关则根据 该第二显示时脉信号或是由该差动数字信号接收器所接收的该差动数字信 号所具有的该时脉信号、与该第五显示时脉信号其中之一，并据以输出该 第三显示时脉信号。
前述的视讯墙，其中所述的视讯倍频处理是将具有一第一色空间格式 的该视讯转换信号，转换为具有一第二色空间格式的第三显示信号。
前述的视讯墙，其中具有该第一色空间格式的该视讯转换信号为一具 有隔行扫瞄的视频讯号，而该第二色空间格式的该第三显示信号为一具有 逐行扫瞄的视频讯号。
前述的视讯墙，其中该第一色空间格式为YUV格式。
前述的视讯墙，其中该第二色空间格式为RGB格式。
前述的视讯墙，其中更包括一微控制器，耦接到该数据致能讯号产生 器，该微控制器用以接收该模拟视讯信号，并据以判断后根据该模拟视讯信 号的一时序格式，控制该数据致能讯号产生器产生该数据致能信号。
前述的视讯墙，其中更包括一内存，耦接到该微控制器，当该微控制器 接收到该模拟视讯信号后，根据该内存所储存的数据据以判断该模拟视讯 信号的该时序格式，并依据该内存中对应于该时序格式的多数个时序设定 参数，控制该数据致能讯号产生器产生该数据致能信号。
前述的视讯墙，其中所述的差动数字信号为一最小跃迁差动信号 (Transition Minimized Differential Signaling，TMDS)。
前述的视讯墙，其中所述的差动数字信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据 本发明提出的一种视讯墙，其具有多数个显示装置，其中该些显示装置以串 联方式连接，而每一该显示装置具有一差动数字信号接收器与一差动数字 信号传输装置，该差动数字信号接收器，用以接收与之相邻的上一级的该显 示装置所传送的一差动数字信号，并经由该差动数字信号传输装置传送该 差动数字信号给下一级的该显示装置，其中该些串联的显示装置的第一个 显示装置更包括：一模拟/数字转换器，用以接收一模拟视讯信号，并据以 输出具有一数据致能信号的一第一显示信号与一第一显示时脉信号；一选 择开关，输入端连接该模拟/数字转换器与该第一个显示装置的该差动数字 信号接收器，用以选择该第一显示时脉信号或是由该差动数字信号接收器 所接收的该差动数字信号所具有的一时脉信号两者其中之一，并据以输出 一第二显示时脉信号，而该第一个显示装置的该差动数字信号传输装置连 接到该选择开关的输出端，用以传送该第二显示时脉信号，以及选择性地传 送该第一个显示装置的该差动数字信号所具有的该显示信号与该第一显示 信号两者其中之一并传送到下一级的该显示装置；以及一视频放大芯片，用 以接收该第二显示时脉信号，以及选择性地接收该差动数字信号所具有的 该显示信号与该第一显示信号两者其中之一，并据以作为该第一显示装置 所显示的画面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的视讯墙，其中更包括一视频解码器，用以接收一视频讯号，并据 以输出一第二显示信号与一第三显示时脉信号，其中该第三显示时脉信号 传送到该选择开关，而该选择开关则根据该第一显示时脉信号或是由该差 动数字信号接收器所接收的该差动数字信号所具有的该时脉信号、与该第 三显示时脉信号其中之一，并据以输出该第二显示时脉信号。
前述的视讯墙，其中更包括：一视频解码器，用以接收一视频讯号，并 据以输出一视讯转换信号与一视讯时脉信号；一视讯倍频处理器，连接到 该视频解码器，用以接收该视讯转换信号与该视讯时脉信号，并对该视讯 转换信号进行一视讯倍频处理后，转换为一第三显示信号与一第四显示时 脉信号，其中该第四显示时脉信号传送到该选择开关，而该选择开关则根 据该第一显示时脉信号或是由该差动数字信号接收器所接收的该差动数字 信号所具有的该时脉信号、与该第四显示时脉信号其中之一，并据以输出 该第二显示时脉信号。
前述的视讯墙，其中所述的视讯倍频处理是将具有一第一色空间格式 的该视讯转换信号，转换为具有一具有第二色空间格式的第三显示信号。
前述的视讯墙，其中具有该第一色空间格式的该视讯转换信号为一具 有隔行扫瞄的视频讯号，而该第二色空间格式的该第三显示信号为一具有 逐行扫瞄的视频讯号。
前述的视讯墙，其中该第一色空间格式为YUV格式。
前述的视讯墙，其中该第二色空间格式为RGB格式。
前述的视讯墙，其中更包括一微控制器，耦接到该模拟/数字转换器，该 微控制器用以接收该模拟视讯信号，并据以判断后根据该模拟视讯信号的 一时序格式，控制该模拟/数字转换器产生该数据致能信号。
前述的视讯墙，其中更包括一内存，耦接到该微控制器，当该微控制器 接收到该模拟视讯信号后，根据该内存所储存的数据据以判断该模拟视讯 信号的该时序格式，并依据该内存中对应于该时序格式的多数个时序设定 参数，控制该模拟/数字转换器产生该数据致能信号。
前述的视讯墙，其中所述的差动数字信号为一最小跃迁差动信号 (Transition Minimized Differential Signaling，TMDS)。
前述的视讯墙，其中所述的差动数字信号为一低压差动信号(Low Voltage Differential Signaling，LVDS)。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，为了达到前述发明目的，本发明的主要技术内容如下：
为达上述的发明目的，本发明提出一种显示装置以及具有该显示装置 的视讯墙。在此显示装置中，因为加入了一个数据致能讯号产生器，可以解 决模拟/数字转换器输出的同步时序信号不包括数据致能讯号的问题。另 外，本发明的架构，不需要如传统的另一视频放大芯片，因此，可以避免传 统架构中经过视频放大芯片处理后，其后的所有显示装置所接收到的视频 讯号，均是经过压缩后的分辨率而非原本视讯源输出视频讯号的分辨率的 问题。因此，不会有影响整体显示画质的情形。另外，也不会有传统架构中 经过视频放大芯片的视频处理的延迟时间问题，而可避免有不同显示装置 看出此延迟时间所产生的画面异状(Artifact)的问题。
而在一选择实施例中，另外新增一个视讯倍频处理器，则提升视频讯号 的画质，并将后续传输的视频讯号统一色空间为RGB。
另外，在上述实施例中，此显示装置所包括的各个元件均由一微控制 器(MICRO-CONTROLLER)所控制，此微控制器并耦接一内存，此内存用以 储存各个时序信号的详细数据。对于计算机模拟输入信号，当输入信号的 时序格式已经确定时，微控制器自内存读取此时序信号的相关详细数据，并 控制各个元件的操作，包括控制数据致能讯号产生器产生数据致能讯号。
为达上述的发明目的，本发明还提出一种用以接收模拟视讯信号的模 拟/数字转换器，并据以输出一第一显示信号与一第一显示时脉信号。用以 接收差动数字信号的一差动数字信号接收器，并据以输出一第二显示信号 与一第二显示时脉信号。连接模拟/数字转换器的一数据致能讯号产生器， 用以接收模拟/数字转换器所输出的第一显示时脉信号，并据以输出具有一 数据致能信号的一第三显示时脉信号。连接数据致能讯号产生器与差动数 字信号接收器的一选择开关，用以选择第二显示时脉信号、第三显示时脉 信号其中之一，并据以输出一第四显示时脉信号。连接到选择开关的一差 动数字信号传输装置，用以传送第四显示时脉信号，并选择性地传送第一 显示信号与第二显示信号其中之一；以及一用以接收第四显示时脉信号的 视频放大芯片，选择性地接收第一显示信号与第二显示信号其中之一，并据 以作为显示装置所显示的画面。
上述的显示装置，其中更包括一用以接收一视频讯号的视频解码器，并 据以输出一第三显示信号与一第五显示时脉信号，其中第五显示时脉信号 传送到选择开关，而选择开关则根据第二显示时脉信号、第三显示时脉信 号与第五显示时脉信号其中之一，据以输出第四显示时脉信号。
上述的显示装置中更包括：一用以接收一视频讯号的视频解码器，据以 输出一视讯转换信号与一视讯时脉信号；以及一连接到视频解码器的视讯 倍频处理器，用以接收视讯转换信号与视讯时脉信号，并对视讯转换信号进 行视讯倍频处理后，转换为一第四显示信号与一第六显示时脉信号，其中第 六显示时脉信号传送到选择开关，而选择开关则根据第二显示时脉信号、第 三显示时脉信号与第六显示时脉信号其中之一，据以输出第四显示时脉信 号。
上述的显示装置中的视讯倍频处理是将具有一第一色空间格式的视讯 转换信号，转换为具有一具有第二色空间格式的第四显示信号。而其中具 有第一色空间格式的视讯转换信号为一具有隔行扫瞄的视频讯号，而第二 色空间格式的第四显示信号为一具有逐行扫瞄的视频讯号。在此第一色空 间格式为YUV格式；第二色空间格式为RGB格式。
上述的显示装置中，其更包括一耦接到数据致能讯号产生器的微控制 器，用以接收模拟视讯信号，并据以判断后根据模拟视讯信号的一时序格 式，控制数据致能讯号产生器产生数据致能信号。以及包括一耦接到微控制 器的内存，当微控制器接收到模拟视讯信号后，根据内存所储存的数据据 以判断模拟视讯信号的时序格式，并依据内存中对应于时序格式的多数个 时序设定参数，控制数据致能讯号产生器产生数据致能信号。
上述的显示装置，其中差动数字信号为一最小跃迁差动信号 (Transition Minimized Differential Signaling，TMDS)或一低压差动信 号(Low Voltage Differential Signaling，LVDS)。
本发明再提供一种视讯墙，其具有多数个显示装置，其中这些显示装 置以串联方式连接，而每一显示装置具有一差动数字信号接收器与一差动 数字信号传输装置，差动数字信号接收器，用以接收与之相邻的上一级的 显示装置所传送的一差动数字信号，并经由差动数字信号传输装置传送差 动数字信号给下一级的显示装置，其中这些串联的显示装置的第一个显示 装置更包括上述所述的本发明所提供的显示装置。
本发明又提供一种适用于一视讯墙的显示装置，包括：一用以接收模拟 视讯信号的模拟/数字转换器，并据以输出一第一显示信号与具有一数据致 能信号的一第一显示时脉信号。用以接收差动数字信号的一差动数字信号 接收器，并据以输出一第二显示信号与一第二显示时脉信号。连接模拟/数 字转换器与差动数字信号接收器的一选择开关，用以选择第一显示时脉信 号与第二显示时脉信号其中之一，并据以输出一第三显示时脉信号。连接到 选择开关的一差动数字信号传输装置，用以传送第三显示时脉信号，并选择 性地传送第一显示信号与第二显示信号其中之一；以及一用以接收第三显 示时脉信号的视频放大芯片，选择性地接收第一显示信号与第二显示信号 其中之一，并据以作为显示装置所显示的画面。
上述的显示装置，其中更包括一用以接收一视频讯号的视频解码器，并 据以输出一第三显示信号与一第四显示时脉信号，其中第四显示时脉信号 传送到选择开关，而选择开关则根据第一显示时脉信号、第二显示时脉信 号与第四显示时脉信号其中之一，据以输出第三显示时脉信号。
上述的显示装置中更包括：一用以接收一视频讯号的视频解码器，据以 输出一视讯转换信号与一视讯时脉信号；以及一连接到视频解码器的视讯 倍频处理器，用以接收视讯转换信号与视讯时脉信号，并对视讯转换信号进 行视讯倍频处理后，转换为一第四显示信号与一第五显示时脉信号，其中第 五显示时脉信号传送到选择开关，而选择开关则根据第一显示时脉信号、第 二显示时脉信号与第五显示时脉信号其中之一，据以输出第三显示时脉信 号。
上述的显示装置中的视讯倍频处理是将具有一第一色空间格式的视讯 转换信号，转换为具有一第二色空间格式的第四显示信号。而其中具有第一 色空间格式的视讯转换信号为一具有隔行扫瞄的视频讯号，而第二色空间 格式的第四显示信号为一具有逐行扫瞄的视频讯号。在此第一色空间格式 为YUV格式；第二色空间格式为RGB格式。
上述的显示装置中更包括一耦接到模拟/数字转换器的微控制器，用以 接收模拟视讯信号，并据以判断后根据模拟视讯信号的一时序格式，控制 模拟/数字转换器产生数据致能信号。以及包括一耦接到微控制器的内存， 当微控制器接收到模拟视讯信号后，根据内存所储存的数据据以判断模拟 视讯信号的时序格式，并依据内存中对应于时序格式的多数个时序设定参 数，控制模拟/数字转换器产生数据致能信号。
上述的显示装置，其中差动数字信号为一最小跃迁差动信号 (Transition Minimized Differential Signaling，TMDS)或一低压差动信 号(Low Voltage Differential Signaling，LVDS)。
本发明还提供一种视讯墙，具有多数个显示装置，其中这些显示装置以 串联方式连接，而每一显示装置具有一差动数字信号接收器与一差动数字 信号传输装置，差动数字信号接收器，用以接收与之相邻的上一级的显示 装置所传送的一差动数字信号，并经由差动数字信号传输装置传送差动数 字信号给下一级的显示装置，其中这些串联的显示装置的第一个显示装置 更包括上述所述的本发明所提供的显示装置。
本发明还提出一种适用于一显示装置的信号转换装置，其中显示装置 用以接收一模拟视讯信号，此信号转换装置是包括：一用以接收模拟视讯 信号的模拟/数字转换器，并据以输出一第一显示信号与一第一显示时脉信 号。以及一数据致能讯号产生器，连接模拟/数字转换器，用以接收模拟/数 字转换器所输出的第一显示时脉信号，并据以输出具有一数据致能信号的 一第二显示时脉信号，其中数据致能讯号产器同时接收多数个关于模拟视 讯信号的时序格式的时序参数，且数据致能信号是根据第一显示时脉信号 的一时脉信号、水平同步信号与一垂直同步信号以及多数个关于模拟视讯 信号的一时序格式的时序参数产生。
上述的信号转换装置，更包括一微控制器与一内存，微控制器耦接到 数据致能讯号产生器与内存，用以接收模拟视讯信号并识别模拟视讯信号 的一时序格式，同时微控制器从内存中取得有关时序格式的多数个时序参 数并传送此多数个时序参数至数据致能讯号产生器，数据致能讯号产生器 并据以产生数据致能信号。
上述的信号转换装置中，其数据致能信号是将由一水平致能信号与内 嵌至水平致能信号的一垂直致能信号所组成的一复合讯号，其中水平致能 信号是根据第一显示时脉信号的时脉信号与水平同步信号以及关于水平同 步信号的多数个时序产生，而垂直致能信号是由水平致能信号与关于垂直 同步信号的多数个参数所产生。
本发明另还提出一种视讯墙，具有多数个显示装置，其中至少有一显示 装置具有上述的信号转换装置用以接收模拟视讯信号。
本发明因采用应用于视讯墙具有信号转换装置的显示装置，因此可以 简化系统的复杂度，并且减少延迟时间，以及使视讯源输出的时序格式不 需压缩，因此分辨率不会改变。
经由上述可知，本发明是关于一种显示装置以及具有该显示装置的视 讯墙，且特别是指以差动数字信号传输视频讯号至下一显示装置的技术。因 传统线路架构中的模拟/数字转换器并不提供数据致能讯号，且提供数据致 能讯号的视频放大芯片有分辨率及延迟时间等问题，因此本发明提供一种 信号转换装置，和一种显示装置，以及具有此显示装置或信号转换装置的 视讯墙来取代传统使用视频放大芯片的线路架构，以简化系统复杂度，并可 解决分辨率及延迟时间等问题。
综上所述，本发明的特殊结构的显示装置以及具有该显示装置的视讯 墙，其在显示装置加入了一个数据致能讯号产生器，可以解决模拟/数字转 换器输出的同步时序信号不包括数据致能讯号的问题。另外，本发明的架 构，不需要如传统的另一视频放大芯片，因此，可以避免传统架构中经过视 频放大芯片处理后，其后的所有显示装置所接收到的视频讯号，均是经过 压缩后的分辨率而非原本视讯源输出视频讯号的分辨率的问题。因此，不会 有影响整体显示画质的情形。另外，也不会有传统架构中经过视频放大芯 片的视频处理的延迟时间问题，而可避免有不同显示装置看出此延迟时间 所产生的画面异状(Artifact)的问题，从而更加适于实用。
本发明特殊结构的显示装置以及具有该显示装置的视讯墙，其显示装 置新增一个视讯倍频处理器，则可提升视频讯号的画质，并将后续传输的 视频讯号统一色空间为RGB。因此，可以可以避免传统架构中经过视频放大 芯片处理后，其后的所有显示装置所接收到的视频讯号，均是经过压缩后 的分辨率而非原本视讯源输出视频讯号的分辨率的问题。另外，也不会有 传统架构中经过视频放大芯片的视频处理的延迟时间问题，而可避免有不 同显示装置看出此延迟时间所产生的画面异状(Artifact)的问题，从而更 加适于实用。
本发明特殊结构的显示装置以及具有该显示装置的视讯墙，其显示装 置所包括的各个组件均由一微控制器(MICRO-CONTROLLER)所控制，此微 控制器并耦接一内存，此内存用以储存各个时序信号的详细数据。对于计 算机模拟输入信号，当输入信号的时序格式已经确定时，微控制器自内存 读取此时序信号的相关详细数据，并控制各个组件的操作，包括控制数据 致能讯号产生器产生数据致能讯号。因此，可以避免传统架构中经过视频 放大芯片处理后，其后的所有显示装置所接收到的视频讯号，均是经过压 缩后的分辨率而非原本视讯源输出视频讯号的分辨率的问题。另外，也不会 有传统架构中经过视频放大芯片的视频处理的延迟时间问题，而可避免有 不同显示装置看出此延迟时间所产生的画面异状(Artifact)的问题，从而 更加适于实用。
本发明特殊结构的显示装置以及具有该显示装置的视讯墙，其具有上 述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发 表或使用而确属创新，其不论在装置结构或功能上皆有较大的改进，在技 术上有较大的进步，并产生了好用及实用的效果，且较现有的显示装置及视 讯墙具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价 值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其 他目的、特征和优点能更明显易懂，以下特举出一较佳实施例，并配合附 图，详细说明如下。

附图说明

图1是视讯墙的简化应用线路架构的示意图。
图2是现有传统的显示装置的电路方块图。
图3是根据本发明一较佳实施例的显示装置的电路方块图。
图4是根据本发明另一较佳实施例的显示装置的电路方块图。
图5是根据本发明实施例中，所提出的在用以接收一个输入计算机模 拟信号的模拟/数字转换器之后新增数据致能讯号产生器的电路图。
图6是本发明一实施例的数据致能讯号产生器的时序信号的图示示意 图。
图7是显示数据致能信号与水平同步信号、垂直同步信号的时序示意 图。
图8是一数据致能信号产生的流程图。
100：视讯源                110、120、130、140：显示装置
113、123、133、143：显示装置的输入模组
115、125、135、145：显示装置的差动数字信号输出模组
210：模拟/数字转换器       220：差动数字信号接收器
230：视频解码器            235：选择开关
240：视频放大芯片          242：计算机视频输入埠
244：视频输入埠            246：显示输出埠
250：差动数字信号传输装置  260：视频放大芯片
310：模拟/数字转换器       320：差动数字信号接收器
330：视频解码器            315：数据致能讯号产生器
335：选择开关              340：视讯倍频处理器
350：差动数字信号传输装置  360：视频放大芯片
370：内存                  380：微控制器
410：具数据致能讯号的模拟/数字转换器
420：差动数字信号接收器    430：视频解码器
435：选择开关              440：视讯倍频处理器
450：差动数字信号传输装置  460：视频放大芯片
470：内存                  480：微控制器
515：数据致能讯号产生器    510：模拟/数字转换器
520：微处理器              530：内存
610：水平同步信号(H-Sync)  620：垂直同步信号(V-Sync)
630：水平数据致能信号(H_DE)640：垂直数据致能信号(V_DE)
710：水平同步信号(H-Sync)  720：垂直同步信号(V-Sync)
730：数据致能信号(DE)        740：V_Blank区

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的显示装置以及具有该 显示装置的视讯墙其具体实施方式、结构、特征及其功效，详细说明如后。
在本发明的一实施例中，提出一种显示装置以及具有此显示装置的视 讯墙。在此实施例的显示装置，因为加入了一个数据致能讯号产生器，可以 解决模拟/数字转换器输出的同步时序信号不包括数据致能讯号的问题。而 本发明的架构中，不需要如传统的另一视频放大芯片，如图2所示的视频 放大芯片240，因此，可以避免传统架构中经过视频放大芯片处理后，其后 的所有显示装置所接收到的视频讯号，均是经过压缩后的分辨率而非原本 视讯源输出视频讯号的分辨率的问题。因此，不会有影响整体显示画质的 情形。另外，也不会有传统架构中经过视频放大芯片的视频处理的延迟时 间问题，而可避免有不同显示装置看出此延迟时间所产生的画面异状 (Artifact)的问题。
而在一选择实施例中，另外新增一个视讯倍频处理器，则可提升视频讯 号的画质，并将后续传输的视频讯号统一色空间为RGB。
另外，在本发明的一实施例中，此显示装置所包括的各个元件均由一微 控制器(MICRO-CONTROLLER)所控制，此微控制器并耦接一内存，此内存 用以储存各个时序信号的详细数据。对于计算机模拟输入信号，当输入信 号的时序格式已经识别确定时，微控制器自内存读取此时序信号的相关详 细数据，并控制各个元件的操作，包括控制数据致能讯号产生器产生数据 致能讯号。也就是说，当微控制器接收到视讯信号后，根据内存所储存的 数据据以判断模拟视讯信号的时序格式，并依据内存中对应于时序格式的 多数个时序设定参数，控制数据致能讯号产生器产生数据致能信号。
下面将针对本发明不同的实施例详加说明。
请参阅图3所示，是依照本发明一较佳实施例的一种视讯墙的简化应 用线路架构的示意图。此电路架构包括一个模拟/数字转换器310、一个差 动数字信号接收器(TMDS Receiver)320以及一个视频解码器(Video Decoder)330，分别用以接收一个输入计算机模拟信号(Analog RGB)、差动 数字信号(TMDS)与视频讯号(Video)。在模拟/数字转换器310输出的同步 时序讯号包括一个时脉讯号(CLK)、一个水平同步讯号(H-Sync)、以及一个 垂直同步讯号(V-Sync)讯号。此同步时序讯号经过数据致能讯号产生器315 产生数据致能讯号(Data Enable，DE)后，一并送至选择开关335的输入端。
在本发明一实施例中，在视频解码器330后可加一视讯倍频处理器 (De-Interlacer)340，其功能为进行视讯倍频处理。经过视讯倍频处理之 后，将原来隔行扫瞄(Interlace)的视频讯号转换成逐行扫瞄 (Progressive)的视频讯号。除此之外，其另一功能为同时将色空间(Color Space)由YUV转成RGB。
选择开关335则选择根据计算机模拟视讯、差动数字信号(TMDS)、视 频讯号(Video)其中之一处理后的同步时序信号，在输出端输出上述一讯号 至差动数字信号传输装置(TMDS Transmiter)350与视频放大芯片360的输 入端。其中差动数字信号传输装置350用以将视频讯号传输至下一个显示 装置，而视频放大芯片360则可依显示装置所排列的位置选取相对应显示区 域并放大显示至显示装置的显示元件(图中未绘示)。
如前所述，因为加入数据致能讯号产生器315，可以解决模拟/数字转 换器输出的同步时序信号不包括数据致能讯号的问题。另外的选择实施例 中，因为加入视讯倍频处理器340，则可提升视频讯号的画质，并将后续传 输的视频讯号统一色空间为RGB。也如前所述，此系统中的各个元件均由一 微控制器(MICRO-CONTROLLER)380所控制，此微控制器并耦接一内存370。 此内存370用以储存各个时序信号的详细数据。例如对于计算机模拟输入 信号，当输入信号的时序格式已经识别确定时，微控制器自内存读取时序 信号的相关详细数据，并控制数据致能讯号产生器315产生数据致能讯号。
如图3所示的电路方块图清楚可知，可以省去如图2中的视频放大芯 片一240。如此大幅简化了系统设计的复杂度，并且由于省去视频放大芯片 一，视讯源输出视频讯号的时序格式(包括其分辨率)在所有显示装置传递 过程中是被保持与原视讯源一致的时序格式，并不会针对高分辨率的输入 视频加以压缩后才传递。此外，也由于省去视频放大芯片一，减少了讯号处 理的延迟时间，改善经过一序列的讯号串接，在动态画面的视频讯号下，可 能在不同显示装置看出此延迟时间所产生的画面异状(Artifact)。
最近相关领域的业者，提出本身即可供应数据致能输出讯号的模拟/数 字转换器，例如Philips的TDA8754或THinc的THC7216。应用此种新一代 的模拟/数字转换器，图3所示的电路方块图可进一步简化为图4。请参阅 图4所示，为本发明揭露的另一实施例的电路方块图，与图3所示的电路 方块图比较，图4是将图3中的数据致能讯号产生器315移除，直接使用 模拟/数字转换器410自己产生的数据致能讯号。其他部分则与附图3完全 相同。如图4之电路架构包括一个具数据致能讯号的模拟/数字转换器410、 一个差动数字信号接收器(TMDS Receiver)420以及一个视频解码器(Video Decoder)430，分别用以接收一个输入计算机模拟信号(Analog RGB)、差动 数字信号(TMDS)与视频讯号(Video)。在具数据致能讯号的模拟/数字转换 器410输出的同步时序讯号包括一个时脉讯号(CLK)、一个水平同步讯号 (H-Sync)、一个垂直同步讯号(V-Sync)讯号、以及一个数据致能讯号(Data Enable，DE)。
在本发明一实施例中，在视频解码器430后可加一视讯倍频处理器 (De-Interlacer)440，其功能为进行视讯倍频处理。经过视讯倍频处理之 后，将原来隔行扫瞄(Interlace)的视频讯号转换成逐行扫瞄 (Progressive)的视频讯号。除此之外，其另一功能为同时将色空间(Color Space)由YUV转成RGB。
选择开关435则选择根据计算机模拟视讯、差动数字信号(TMDS)、视 频讯号(Video)其中之一处理后的同步时序信号，在输出端输出上述一讯号 至差动数字信号传输装置(TMDS Transmiter)450与视频放大芯片460的输 入端。其中差动数字信号传输装置450用以将选择后之一视频讯号传输至 下一个显示装置，而视频放大芯片460则可依显示装置所排列的位置选取相 对应显示区域并放大显示至显示装置的显示元件(图中未绘示)。此系统中 的各个元件均由一微控制器(MICRO-CONTROLLER)480所控制，此微控制器 并耦接一内存470。此内存470用以储存各个时序信号的详细数据。
而根据图3的本发明实施例中，所提出的在用以接收一个输入计算机 模拟信号(Analog RGB)的模拟/数字转换器310之后，新增数据致能讯号产 生器315，在模拟/数字转换器310所处理过后输出的同步时序讯号，经过 数据致能讯号产生器315产生数据致能讯号(DE)，其详细电路图，请参照 图5所示。
请参阅图5所示，是根据本发明实施例中，所提出的在用以接收一个 输入计算机模拟信号的模拟/数字转换器之后新增数据致能讯号产生器的 电路图。该数据致能讯号产生器515，是接收模拟/数字转换器510输出的 时脉信号(CLK))、水平同步信号(H_Sync))与垂直同步信号(V_Sync)， 并据以产生数据致能讯号(DE)。除此之外，微处理器520耦接到数据致能 讯号产生器515，并耦接到一个内存530，且此内存530储存包括所有时序 讯号(Timings)的详细参数。微处理器520依所欲显示的视讯信号的输入时 序格式，从内存530取得有关此输入时序格式的详细参数，据以控制与设 定数据致能讯号产生器515。此时，数据致能讯号产生器515即依据微处理 器520提供的详细参数数据与模拟/数字转换器510输出的时脉信号、水平 同步信号与垂直同步信号，产生数据致能讯号。在实作上数据致能讯号产 生器可用一高速可程式逻辑阵列(FPGA)或同步计数器(例如74F269型号的 IC)实施。而数据致能讯号产生器515如何依据微处理器520提供的详细参 数数据与模拟/数字转换器510输出的时脉信号、水平同步信号与垂直同步 信号，产生数据致能讯号，则请参照图6与图7中的一实施例。而数据致 能讯号产生器515如何产生数据致能讯号，则请参照图8的流程，熟悉此 技艺者当可依此流程与选用元件产生此数据致能信号。
请参阅图6所示，为一显示时序信号的示意图。为了说明数据致能讯 号，请先参考图6所示，610为一水平同步信号(H-Sync)，620为一垂直同 步信号(V-Sync)，630为一水平数据致能信号(H_DE)，640为一垂直数据致 能信号(V_DE)。其中，该水平同步信号610的周期数为水平周期(H_Total) 数，单位为时脉(CLK)。水平数据致能信号630落后水平同步信号610多数 个时脉周期，这些时脉周期以一水平落后(H_Left)表示，其单位为时脉 (CLK)。因此，水平数据致能信号(H_DE)的有效视频宽度(Active Video Width)为一水平宽度(H_Width)数，其单位为时脉(CLK)。而垂直同步信号 620的周期为垂直周期(V_Total)，单位为扫描线(Line)。垂直数据致能信 号落后垂直同步信号多数个扫描线，这些扫描线以一垂直落后(V_Top)表 示，单位为扫描线(Line)，其垂直数据致能信号(V_DE)的有效视频宽度 (Active Video Width)为一垂直高度(V_Height)，单位为扫描线(Line)。
本发明的一实施例中，是将垂直数据致能信号(V_DE)内嵌于水平数据 致能信号(H_DE)中，而以一数据致能信号(DE)代替。为了达到此目的，请参 阅图7所示，是显示数据致能信号与水平同步信号、垂直同步信号的时序 示意图。其中，710为一水平同步信号(H-Sync)，720为一垂直同步信号 (V-Sync)，730为一数据致能信号(DE)。上述将垂直数据致能信号内嵌于 水平数据致能信号，是将水平数据致能信号(H_DE)在垂直同步信号的前廊 (Front-Porch)以及后廊(Back-Porch)区域(统称为V_Blank区，如图中 的740)，将水平数据致能信号遮蔽(即在V_Blank区，DE一直维持为低信 号)。如此数据致能信号即载有关是垂直数据致能与水平数据致能的相关资 讯。此数据致能信号即为本发明实施例中所述的数据致能信号(DE)。如前 所述，图5所说明的微处理器520及其内存530。该内存530即储存了所有 欲显示的视讯信号的时序讯号(Timings)的详细参数(如上述的H_Total、 V_Total、H_Left、H_Width、V_Top、V_Height等等)。
请参阅图8所示，是本发明一实施例的数据致能讯号产生器如何产生 数据致能讯号的流程图。首先，如步骤805，根据前述，从微处理器接收时 序参数以及启动信号，以便启动产生数据致能讯号。而后，在步骤810，设 定数据致能讯号为一逻辑低(Low)的状态。在步骤820中，接收一垂直同步 信号(V-Sync)，而后开始计数并延迟V_Top个水平同步周期，如步骤830 所示。而后在步骤840中设定一垂直条数计数器。之后，在步骤850与860 中，接收水平同步信号后，产生一数据致能信号。而后，如步骤870，此垂 直条数计数器值加一。而后，再经由步骤880判断此垂直条数计数器的值 是否等于垂直高度(V_Height)，若是，则回到步骤820，重新接收垂直同步 信号，若否，则回到步骤850，接收下一个水平同步信号。
而在步骤860中的产生数据致能信号，则由许多步骤所完成，包括步 骤864，计数并延迟水平落后(H_Left)个时脉周期。接着，如步骤866，设 定数据致能信号为逻辑高(High)。而后，如步骤868，计数并延迟水平宽度 (H_Width)数个的时脉(CLK)。而后如步骤869，设定数据致能信号为逻辑低 (LOW)。
本发明的实施例中所述的技术，可应用于显示墙(Display Wall)与视 讯墙(Video Wall)中的显示装置，并且特别是指以差动信号传输视频讯号 至下一显示装置的技术。其中所述的差动信号传输(Differential Signaling)并不局限于TMDS(Transition Minimized Differential Signaling)，也适用于LVDS(Low Voltage Differential Signaling)。因 为以差动信号传输数字视讯其特征包括强烈依赖数据致能讯号(Data Enable，DE)，而传统应用于视频讯号处理的模拟/数字转换器并不提供数 据致能讯号。因此本发明的技术实质即在于产生或应用数据致能讯号于模 拟/数字转换器。
总结以上所述，本发明的特征至少包括，对于不提供数据致能讯号的 模拟/数字转换器，以一数据致能讯号产生器产生数据致能讯号，供差动数 字信号传输装置(DS Transmiter)传递差动数字信号之用。对于模拟/数字 转换器本身即提供数据致能讯号时，则直接使用数据致能讯号供差动数字 信号传输装置传递差动数字信号之用。而视频讯号，则加入视讯倍频处理 器提升视频讯号的画质，并将传输的视频讯号转换色空间为RGB。
由于以上两项特征，依本发明技术方案的线路架构可大幅简化现有习 知应用于视讯墙的显示装置线路架构。其优点至少包括简化显示装置的系 统线路架构，减少设计的问题。对于所有分辨率的输入信号源，维持原时 序格式(Timing)下传递至另一显示装置，也就是说，视讯墙中的所有显示 装置均可接收到与原输入信源时序格式一致的高分辨率画面。对于高分辨 率输入画面，该视讯墙的画质优于习知的视讯墙。除此之外，可以改善现 有习知应用线路架构由于视频放大芯片的视频处理会有一延迟时间，经过 一序列的讯号串接，在动态画面的视频讯号下，有可能在不同显示装置看 出此延迟时间所产生的画面异状(Artifact)。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。