具有带有开/关控制的局部读出放大器的半导体存储器件

摘要

一种半导体存储器件包括多个存储单元阵列块、位线读出放大器、能够被控制接通或断开的局部读出放大器、数据读出放大器、以及控制器。控制器响应于第一和第二信号而将局部读出控制信号激活预定的持续时间。第一信号为激活位线读出放大器的位线读出使能信号，并且，在激活位线读出使能信号之后，将局部读出放大器激活预定的持续时间。第二信号可被激活或去激活，以与连接一对位线和一对局部输入/输出线的列选择线信号同相。因而，有可能根据操作条件而接通或断开局部读出放大器，由此增大tRCD参数并减小电流消耗。可通过将局部读出放大器与在读取操作期间不需要预充电和均衡的电流型数据读出放大器相组合，而提高半导体存储器件的操作速度。

权利要求

1、一种半导体存储器件，包括： 多个存储单元； 一对局部输入/输出线，其包括耦接到所述存储单元中的一个或多个的局部输入/输出线和取反的局部输入/输出线； 一对全局输入/输出线，其包括全局输入/输出线和取反的全局输入/输出线； 局部读出放大器，其响应于局部读出控制信号，而对从局部输入/输出线输出的数据信号的电压进行放大、并将该数据传送到全局输入/输出线； 数据读出放大器，其响应于读出使能信号，而对从连接到全局输入/输出线的数据输入/输出线输出的数据信号的电压进行放大、并从半导体存储器件输出该数据，其中，数据读出放大器为电流型读出放大器； 负载晶体管单元，其响应于负载信号而允许电流流过全局输入/输出线；以及 选择切换单元，其响应于选择信号而将数据读出放大器连接到存储单元阵列块中的一个。

2、 如权利要求1所述的半导体存储器件，其中，负载晶体管单元包括： 第一负载晶体管，具有施加了第一电压的第一端、被连接到全局输入/输出线的第二端、以及输入了负载信号的栅极；以及第二负载晶体管，具有施加了第一电压的第一端、被连接到取反的全局 输入/输出线的第二端、以及输入了负载信号的栅极。

3、 如权利要求1所述的半导体存储器件，还包括局部输入/输出线预充 电控制器，用于响应于预充电控制信号，而将局部输入/输出线的电压预充电 至预定电压。

4、 一种半导体存储器件，包括： 多个存储单元；位线读出放大器，其对从连接到存储单元的一对位线输出的数据的电压 进行放大，并将该数据传送到一对局部输入/输出线；局部读出放大器，其响应于局部读出控制信号，而对从局部输入/输出线 输出的数据的电压进行放大、并将该数据传送到一对全局输入/输出线；数据读出放大器，其响应于读出使能信号，而对从连接到全局输入/输出 线的一对数据输入/输出线输出的数据的电压进行放大、并从半导体存储器件 输出该数据；以及控制器，其响应于第一信号和第二信号，而将局部读出控制信号激活预 定的持续时间，其中第 一信号是激活位线读出放大器的位线读出使能信号以及第二信号 是被激活或去激活以与连接位线和局部输入/输出线的列选择线信号同相的 信号。

5、 如权利要求4所述的半导体存储器件，其中，响应于行激活命令而激 活第一信号，以及在激活第一信号之后，将局部读出放大器激活预定的持续时间。

6、 如权利要求4所述的半导体存储器件，其中，在激活位线读出使能信 号之后，将局部读出放大器激活预定的持续时间。

7、 如权利要求4所述的半导体存储器件，其中，控制器包括： 脉冲生成器，其生成响应于第一信号而被激活预定的持续时间的第一脉冲信号；以及局部读出控制信号生成器，其在第一脉冲信号和第二信号两者均被激活 时激活局部读出控制信号，而在第二信号被去激活时去激活局部读出控制信 号。

8、 如权利要求7所述的半导体存储器件，其中，脉沖生成器包括： 第一延迟器，其对第一信号进行延迟；第一反相器，其对第一延迟器的输出取反；以及第一与门单元，其对第一反相器的输出和第一信号执行"与"操作，以 生成第一脉冲信号。

9、 如权利要求7所述的半导体存储器件，其中，局部读出控制信号生成 器包括：第一传送门，其响应于第二信号而传送或阻断第一脉冲信号；锁存单元，其对第一传送门的输出进行锁存；第二传送门，其响应于第二信号而传送或阻断锁存单元的输出；第二反相器，其对第二传送门的输出取反；以及第二与门单元，其对第二反相器的输出和第二信号执行"与，，操作，以生成局部读出控制信号。

10、 如权利要求4所述的半导体存储器件，还包括局部输入/输出线预充 电控制器，用于响应于预充电控制信号而对局部输入/输出线进行预充电，其中，该控制器还包括预充电控制信号生成器，其在局部读出控制信号 被去激活时将预充电控制信号激活预定的持续时间。

11、 如权利要求IO所述的半导体存储器件，其中，预充电控制信号生成器包括：第三反相器，其对局部读出控制信号取反； 第二延迟器，其对第三反相器的输出进行延迟；第四反相器，其对第二延迟器的输出取反；以及第三与门单元，其对第三反相器的输出和第四反相器的输出执行"与，，操作，以生成预充电控制信号。

12、 如权利要求4所述的半导体存储器件，其中，控制器位于存储核心 之外的周边区域。

13、 如权利要求4所述的半导体存储器件，其中，数据读出放大器为电流型读出放大器和电压型读出放大器中的一个。

14、 一种半导体存储器件，包括：多个存储单元；位线读出放大器，其对从连接到存储单元的一对位线输出的数据的电压 进行放大，并将该数据传送到一对局部输入/输出线；局部读出放大器，其响应于预定信号，而对从局部输入/输出线输出的数 据的电压进行放大、并将该数据传送到一对全局输入/输出线；数据读出放大器，其响应于读出使能信号，而对从连接到全局输入/输出 线的一对数据输入/输出线输出的数据的电压进行放大、并从半导体存储器件 输出该数据；以及局部读出放大器控制器，其响应于第一控制信号和局部读出控制信号， 而生成控制局部读出;^文大器的预定信号，其中，局部读出放大器在该第一控制信号被激活时响应于局部读出控制 信号而操作，而在该第一控制信号被去激活时不操作。

15、 如权利要求14所述的半导体存储器件，其中，局部读出放大器控制 器对该第一控制信号和局部读出控制信号执行"与，，操作，以生成所述预定信号。

16、 如权利要求14所述的半导体存储器件，其中，由模式寄存器组和保险丝单元中的一个来激活或去激活该第一控制信号。

17、 如权利要求14所述的半导体存储器件，其中，数据读出放大器为电 流型读出放大器和电压型读出放大器中的一个。

18、 一种半导体存储器件，包括： 多个存储单元；位线读出放大器，其对从连接到存储单元阵列块的一对位线输出的数据 的电压进行;改大，并将该数据传送到一对局部输入/输出线；局部读出放大器，其响应于局部读出控制信号，而对从局部输入/输出线 输出的数据的电压进行放大、并将该数据传送到一对全局输入/输出线；数据读出放大器，其响应于读出使能信号，而对从连接到全局输入/输出 线的一对数据输入/输出线输出的数据的电压进行放大、并从半导体存储器件 输出该数据；以及控制器，其在控制信号被去激活时去激活局部读出控制信号，而在控制 信号被激活时，响应于第一信号和第二信号而将局部读出控制信号激活预定 的持续时间，其中第 一信号是激活位线读出放大器的位线读出使能信号以及第二信号 是被激活或去激活以与连接位线和局部输入/输出线的列选择线信号同相的 信号。

19、 如权利要求18所述的半导体存储器件，其中，由模式寄存器组和保 险丝单元中的一个来激活或去激活该第一控制信号。

20、 如权利要求18所述的半导体存储器件，其中，响应于行激活命令而 激活第一信号，以及在激活第一信号之后，将局部读出放大器激活预定的持续时间。

21、 如权利要求18所述的半导体存储器件，其中，在激活位线读出使能 信号之后，将局部读出放大器激活预定的持续时间。

22、 如权利要求18所述的半导体存储器件，其中，第一控制信号被激活 或去激活，以与连接位线和局部输入/输出线的列选择线信号同相。

23、 如权利要求18所述的半导体存储器件，其中，控制器包括： 第三信号生成器，其对第一控制信号和第二信号执行"与"操作，以生成第三信号；脉冲生成器，其生成响应于第 一信号而被激活预定的持续时间的第 一脉冲信号；以及局部读出控制信号生成器，其在第三信号被去激活时去激活局部读出控 制信号，而在第一脉冲信号和第三信号两者均被激活时激活局部读出控制信

24、 如权利要求23所述的半导体存储器件，其中，脉冲生成器包括： 第一延迟器，其对第一信号进行延迟；第一反相器，其对第一延迟器的输出取反；以及第一与门单元，其对第一反相器的输出和第一信号执行"与，，操作，以 生成第一脉冲信号。

25、 如权利要求23所述的半导体存储器件，其中，局部读出控制信号生 成器包括：第一传送门，其响应于第三信号而传送或阻断第 一脉冲信号； 锁存单元，其对第一传送门的输出进行锁存； 第二传送门，其响应于第三信号而传送或阻断锁存单元的输出； 第二反相器，其对第二传送门的输出取反；以及 第二与门单元，其对第二反相器的输出和第二信号执行"与"操作，以 生成局部读出控制信号。

26、 如权利要求18所述的半导体存储器件，还包括局部输入/输出线预 充电控制器，用于响应于预充电控制信号而对局部输入/输出线进行预充电，其中，该控制器还包括预充电控制信号生成器，其在局部读出控制信号 被去激活时将预充电控制信号激活预定的持续时间。

27、 如权利要求26所述的半导体存储器件，其中，预充电控制信号生成 器包括：第三反相器，其对局部读出控制信号取反； 第二延迟器，其对第三反相器的输出进行延迟； 第四反相器，其对第二延迟器的输出取反；以及 第三与门单元，其对第三反相器的输出和第四反相器的输出执行"与，， 操作，以生成预充电控制信号。

28、 如权利要求18所述的半导体存储器件，其中，控制器位于存储核心之外的周边区域。

29、 如权利要求18所述的半导体存储器件，其中，数据读出放大器为电流型读出放大器和电压型读出放大器中的一个。

30、 一种操作半导体存储器件的方法，该半导体存储器件包括： 多个存储单元；位线读出放大器，其对从连接到存储单元的一对位线输出的数据的电压 进行放大，并将该数据传送到一对局部输入/输出线；以及数据读出放大器，其响应于读出使能信号，而对从连接到一对全局输入/ 输出线的一对数据输入/输出线输出的数据的电压进行放大、并从半导体存储 器件输出该数据，该方法包括：响应于预定信号，而对从局部输入/输出线输出的数据的电压进行局部读出放大，并将该数据传送到一对全局输入/输出线；生成响应于第一控制信号和局部读出控制信号而控制局部读出放大的预定信号；以及响应于局部读出控制信号而控制对数据电压的局部读出放大，以在第一 控制信号被激活时对所述电压进行放大，而在第一控制信号被去激活时不对 所述电压进行;故大。

说明书

具有带有开/关控制的局部读出^:大器的 半导体存储器件

相关申请的交叉引用

此申请要求于2004年8月3日提交至韩国知识产权局的韩国专利申请第 10-2004-0061090号的优先权，通过引用而将其全部公开内容合并于此。

技术领域

本发明涉及半导体存储器件，并且，尤其涉及具有可仅在需要时接通的 局部读出放大器的半导体存储器件。

背景技术

在诸如动态随才/L^取存储器（DRAM)或同步随机存取存储器（SRAM) 的半导体存储器件中，在读取操作中读取的数据依次通过多个读出放大器，
并随后被输出。由于从存储单元读取的数据具有低电压，所以，由位线读出 放大器对数据电压进行放大。由数据读出放大器对放大后的数据电压再次进 行放大，并随后输出数据。图i图解了在读取操作中读取的数据的这种路径。
图1为传统的半导体存储器件100的示意性电路图。半导体存储器件100 包括阵列块中的存储单元110、连接到存储单元110的一对位线BL和/BL、 对位线BL和/BL进行预充电的均衡电路120、要响应于列选择线信号CSL 而连接到位线BL和/BL的一对局部输入/输出（I/O)线LIO和/LI0、要响应 于控制信号LGIOMUX而连接到局部I/O线LIO和/LIO的一对全局I/O线 GIO和/GIO、要响应于控制信号IOMUX而连接到全局I/O线GIO和/GIO的 一对数据I/O线DIO和/DIO、以及数据读出放大器130。
如上所述，由位线读出放大器（未示出）和数据读出放大器130对存储 在存储单元110中的数据的电压进行放大，并随后在高逻辑电平或低逻辑电 平时读取数据。
更具体地，在半导体存储器件100的读取操作期间，/RAS激活命令被激 活（未示出），以激活连接到从其读取数据的行地址的存储单元的字线。当激活了字线时，将存储在连接到被激活的字线的所有存储单元中的数据分别传 送到与所述存储单元相对应的位线。
接下来，位线读出放大器才艮据数据的逻辑电平（即，高逻辑电平或低电 平）而对从位线BL和/BL输出的数据的电压进行》文大。接下来，响应于响应 于/CAS激活命令（未示出）而被激活的列选择线信号CSL，而将从位线BL 和/BL输出的数据传送到数据I/O线DIO和/DIO。
近来的趋势为半导体存储器件的集成密度增加、且其电压减小。密度的 增加导致跨越每对数据线的负载电容增加，而电压的减小导致被施加到对应 的放大器的多对数据线的电压之间的差减小。
因而，放大器越来越难以利用最小电压差来检测数据、以及对数据电压 进行放大。此外，需要半导体存储器件高速操作。作为半导体存储器件的高 速操作的主要参数的tRCD表示/RAS激活命令和/CAS激活命令的执行之间 的持续时间，即/RAS至/CAS延迟时间。tRCD值越低，使用DRAM的系统 的操作速度越快。
图2A图解了半导体存储器件的tRCD参数。图2B图解了从一对位线输 出的数据的放大率和tRCD参数之间的关系。
在从数据I/O线DIO和/DIO输出的数据之间的电压差或电流差具有数据 读出放大器130可检测出的最小值时，tRCD参数具有最小值。
参照图2B，当tRCD参数可被减小为最小值时，在图1的半导体存储器 件100的内部操作中，tRCD值越低，则列选择线信号CSL将越有可能在从 位线BL和/BL输出的数据的电压被完全地放大之前被激活。由此，要施加到 数据读出放大器130的、从数据I/O线DIO和/DIO输出的数据之间的电压差 或电流差减小。如果电压差或电流差过小以至数据读出放大器130不能检测 出来，则可能读取不正确的数据。

发明内容

有可能通过在数据读出放大器130和位线读出放大器（未示出）之间添 加能够对数据电压进行放大的读出放大器而增加tRCD参数，由此提高半导 体存储器件的性能。
此外，当所添加的读出放大器可以在需要时被接通时，有可能减小使用 所添加的读出放大器所需的电流量。本发明的实施例提供了能够被控制为仅在需要时接通的局部读出放大器。
根据本发明的一个方面，提供了一种半导体存储器件，包括： 一个或多 个阵列块中的多个存储单元； 一对局部输入/输出线，其包括局部输^/输出线 和取反的局部输入/输出线； 一对全局输入/输出线，其包括全局输入/输出线 和取反的全局输入/输出线；局部读出放大器，其响应于局部读出控制信号， 而对从局部输7^/输出线输出的数据信号的电压进行放大、并将该数据传送到 全局输A/输出线；以及数据读出放大器，其响应于读出使能信号，而对从连 接到全局输A/输出线的数据输A/输出线输出的数据信号的电压进行放大、并 从半导体存储器件输出该数据。数据读出放大器可为电流型读出放大器。
半导体存储器件还可包括：负载晶体管单元，其响应于负载信号而允许 电流流过全局输7v/输出线；以及选择切换单元，其响应于选择信号而将数据 读出放大器连接到存储单元阵列块中的一个。负载晶体管单元包括：第一负 载晶体管，具有施加了第一电压的第一端、被连接到全局输入/输出线的第二 端、以及输入了负栽信号的栅极；以及第二负载晶体管，具有施加了第一电 压的第一端、被连接到取反的全局输^/输出线的第二端、以及输入了负载信 号的栅极。
半导体存储器件还可包括局部输^/输出线预充电控制器，用于响应于预 充电控制信号，而将局部输入/输出线的电压预充电至预定电压。
根据本发明的另一个方面，提供了一种半导体存储器件，包括：多个存 储单元阵列块；位线读出放大器，其对从连接到存储卓元阵列块的一对位线 输出的数据的电压进行放大，并将该数据传送到一对局部输入/输出线；局部 读出放大器，其响应于局部读出控制信号，而对从局部输入/输出线输出的数 据的电压进行放大、并将该数据传送到一对全局输A/输出线；数据读出放大 器，其响应于读出使能信号，而对从连接到全局输入/输出线的一对数据输入 /输出线输出的数据的电压进行^:大、并从半导体存储器件输出该数据；以及 控制器，其响应于第一信号和第二信号，而将局部读出控制信号激活预定的 持续时间。
可响应于行激活命令而激活第一信号，并且，可在激活第一信号之后， 将局部读出放大器激活预定的持续时间。
第一信号为激活位线读出放大器的位线读出使能信号，并且，在激活位
10线读出使能信号之后，将局部读出放大器激活预定的持续时间。
第二信号可被激活或去激活，以与连接位线和局部输A/输出线的列选择 线信号同相。
优选地，控制器包括：脉冲生成器，其生成响应于第一信号而被激活预 定的持续时间的第一脉冲信号；以及局部读出控制信号生成器，其在第一脉 冲信号和第二信号两者均被激活时激活局部读出控制信号，而在第二信号净皮 去激活时去激活局部读出控制信号。
半导体存储器件还可包括局部输A/输出线预充电控制器，用于响应于预 充电控制信号而对局部输入/输出线进行预充电，其中，控制器还可包括预充 电控制信号生成器，其在局部读出控制信号被去激活时将预充电控制信号激 活预定的持续时间。
优选地，控制器位于存储核心（memorycore)之外的周边区域。数据读 出放大器为电流型读出放大器和电压型读出放大器中的一个。
根据本发明的再一个方面，提供了一种半导体存储器件，包括：多个存 储单元阵列块；位线读出放大器，其对从连接到存储单元阵列块的一对位线 输出的数据的电压进行放大，并将该数据传送到一对局部输7v/输出线；局部 读出放大器，其响应于预定信号，而对从局部输^/输出线输出的数据的电压 进行放大、并将该数据传送到一对全局输7v/输出线；数据读出放大器，其响 应于读出使能信号，而对从连接到全局输7v/输出线的一对数据输入/输出线输 出的数据的电压进行放大、并从半导体存储器件输出该数据；以及局部读出 放大器控制器，其响应于控制信号和局部读出控制信号，而生成控制局部读 出放大器的预定信号。在该控制信号被激活时，局部读出放大器响应于局部 读出控制信号而操作，而在该控制信号被去激活时不操作。
局部读出放大器控制器对该控制信号和局部读出控制信号执行"与"操 作，以生成预定信号。
可由模式寄存器组和保险丝单元（fiiseunit)中的一个来激活或去激活该 控制信号。
根据本发明的再一个方面，提供了一种半导体存储器件，包括：多个存 储单元阵列块；位线读出放大器，其对从连接到存储单元阵列块的一对位线 输出的数据的电压进行放大，并将该数据传送到一对局部输A/输出线；局部 读出放大器，其响应于局部读出控制信号，而对从局部输7v/输出线输出的数据的电压进行放大、并将该数据传送到一对全局输^/输出线；数据读出放大 器，其响应于读出使能信号，而对从连接到全局输入/输出线的一对数据输入 /输出线输出的数据的电压进行放大、并从半导体存储器件输出该数据；以及 控制器，其在控制信号被去激活时去激活局部读出控制信号，而在控制信号 被激活时，响应于第一信号和第二信号而将局部读出控制信号激活预定的持 续时间。
可.由模式寄存器组和保险丝单元中的一个来激活或去激活该控制信号。 响应于行激活命令而激活第一信号，并且，在激活第一信号之后，将局部读 出放大器激活预定的持续时间。第一信号为激活位线读出》文大器的位线读出 使能信号，并且，在激活位线读出使能信号之后，将局部读出放大器激活预 定的持续时间。
控制信号可被激活或去激活，以与连接位线和局部输入/输出线放大器的 列选择线信号同相。
控制器包括：第三信号生成器，其对控制信号和第二信号执行"与"操 作，以生成第三信号；脉冲生成器，生成响应于第一信号而被激活预定的持 续时间的第一脉冲信号；以及局部读出控制信号生成器，其在第三信号被去 激活时去激活局部读出控制信号，而在第一脉冲信号和第三信号两者均被激 活时激活局部读出控制信号。
半导体存储器件还可包括局部输A/输出线预充电控制器，用于响应于预 充电控制信号而对局部输入/输出线进行预充电，其中，控制器还包括预充电 控制信号生成器，其在局部读出控制信号^皮去激活时将预充电控制信号激活 预定的持续时间。

附图说明

通过参照附图而详细描述本发明的示范实施例，本发明的以上和其它方 面和优势将变得更为清楚，附图中：
图1为传统的半导体存储器件的示意性电路图； 图2A图解了半导体存储器件的tRCD参数；
图2B图解了从一对位线输出的数据的放大率和tRCD参数之间的关系； 图3为根据本发明的实施例的半导体存储器件的电路图； 图4为图3中图解的半导体存储器件的读取操作的时序图；
12图5为根据本发明的另一个实施例的半导体存储器件的方框图；
图6为根据本发明的再一个实施例的半导体存储器件的混合方框和电路
图；
图7为图6中图解的控制器的电路图；
图8为图6中图解的半导体存储器件的操作的时序图；
图9为根据本发明的再一个实施例的半导体存储器件的方框图；以及
图10为图9中图解的控制器的电路图。

具体实施方式

下文中，将通过参照附图而详细描述本发明的示范实施例。附图中，相 同的附图标记表示相同的元件。
图3为根据本发明的实施例的半导体存储器件300的电路图。图4为根 据本发明的实施例的半导体存储器件300的读取操作的时序图。
参照图3和4，半导体存储器件300包括阵列块中的多个存储单元310、 一对局部输A/输出（I/O)线LIO和/LIO、 一对全局I/O线GIO和/GIO、局 部读出放大器320、局部1/0线预充电控制器360、以及数据读出放大器330。 局部读出》文大器320响应于#4居读取命令而生成的局部读出控制信号 LSAEN，而对从局部I/0线LIO和/LIO输出的数据的电压进行放大、并lt^ 将该数据传送到全局I/O线GIO和/GIO。
局部I/O线预充电控制器360在存储器件的行激活期间将局部I/O线LIO 和/LIO预充电至操作电压VINT,而在存储器件的预充电操作期间将它们预 充电至约为4喿作电压VINT —半的电压VBL。
在此实施例中为电流型读出放大器的数据读出放大器330响应于根据读 取命令而生成的读出使能信号PIOSE，而对连接到全局I/O线GIO和/GIO的 数据I/0线DIO和/DIO之间的电流差进行放大并输出。也就是说，构造半导 体存储器件300，使得连接局部读出放大器320.和电流型数据读出放大器330。
下文中，通过参照图3和4而详细描述根据本发明的实施例的半导体存 储器件300的搡作。
对于此例子，假定从存储数据1的存储单元读取数据。在已经给出了行 激活命令ACT—CMD的预充电状态中，响应于预充电控制信号LIOEQP,预 充电控制器360将局部I/O线LIO和/LIO预充电至预定电压VBL。当给出行激活命令ACT—CMD时，响应于预充电控制信号LIOEQA，预 充电控制器360将局部I/O线UO和/LIO预充电至4喿作电压VINT。并且， 将从连接到存储块中的激活的字线的存储单元310输出的数据传送到位线BL 和/BL,并且，位线读出放大器315响应于位线读出放大控制信号BLSAEN 而对从位线BL和/BL输出的数据进行放大。
当给出读取命令RD—CMD时，停止响应于预充电控制信号LIOEQA而 对局部I/O线LIO和/LIO的预充电，并且局部I/O线LIO和/LIO浮动（float) 在操作电压VINT上。接下来，激活列选择线信号CSL，并随后将从位线BL 和/BL输出的数据传送到局部I/0线LIO和/LI0，由此执行电荷共享。局部 I/O线LIO被维持在操作电压VINT上，而取反的局部I/O线/LIO的电压变为 低于操作电压VINT (i)。可根据突发脉沖长度而连续地激活列选择线信号 CSL。局部读出放大器320响应于局部读出控制信号LSAEN,而对从局部I/O 线LIO和/LIO输出的数据的电压进行放大，并将该数据传送到全局I/O线GIO 和/GIO (ii )。局部读出放大器320将局部I/O线LIO维持在操作电压VINT， 并将取反的局部I/O线/LIO的电压放大至地电压VSS。
均被连接以响应控制信号IOMUX的晶体管CTR1和CTR2在写入操作 期间将全局I/O线GIO和/GIO分别连接到局部I/O线LIO和/LIO,而在读取 操作期间截止。
选择切换单元350响应于选择信号SELS,而将全局I/O线GIO和/GIO 连接到数据I/0线DIO和/DI0。也就是说，选择切换单元350选择要连接到 数据I/O线DIO和/DIO的串（bank)(未示出）。
当以低逻辑电平激活选择信号SELS时，导通晶体管SSTR1和SSTR2, 以将全局I/O线GIO和/GIO连才妄到数据I/O线DIO和/DIO (iii )。
为了方便，图3图解了连接到选择切换单元350的全局I/O线GIO和/GI0。 然而，4艮据本发明，可将多条全局I/O线（未示出）和多个存储阵列（未示 出）连接到数据I/O线DIO和/DIO。负载晶体管单元340包括第一负载晶体 管LTR1和第二负载晶体管LTR2。将第一电压VI施加到第一负载晶体管 LTR1的第一端，将其第二端连接到全局I/0线G10,而将负载信号LOADS 输入到其栅极。第一电压Vl为预定电压。
将第一电压VI施加到第二负载晶体管LTR2的第一端，将其第二端连接 到取反的全局I/O线/GIO，而将负载信号LOADS输入到其栅极。第一和第二负载晶体管LTR1和LTR2响应于负载信号LOADS，而将预 定电流提供到全局I/O线GIO和/GIO和数据I/O线DIO和/DIO。将提供给取 反的全局I/O线/GIO的电流经由局部读出放大器320而引导至地电压VSS, 并由此，将少量电流提供到取反的数据I/O线/DIO。相反，由于提供给全局 I/O线GIO的电流未经由局部读出放大器320而:l皮引导至地电压VSS，所以， 将该电流提供到数据I/O线DIO。
数据读出放大器330响应于读出使能信号PIOSE，检测数据I/O线DIO 和/DIO之间的电流差，对检测出的电流差进行放大，将放大后的电流差转换 为电压，并经由输出节点NOUT1和NOUT2而将该电压输出到半导体存储器 件300之外。
在给出读取命令时，必须再次将局部I/O线LIO和/LIO预充电至操作电 压VINT,以根据突发脉冲长度而连续地激活列选择线信号CSL来读取数据。 具体地，当禁止列选择线信号CSL时，也禁止局部读出控制信号LSAEN， 并响应于预充电控制信号LIOEQA而再次将局部I/O线LIO和/LIO预充电至 操作电压VINT。当列选择线信号CSL被去激活时，也就是说，当局部读出 控制信号LSAEN被去激活时，预充电控制信号LIOEQA在高逻辑电平时被 激活，以控制预充电操作。随后，如上所述而执行读取操作。
如上所述，半导体存储器件300能够使用局部读出放大器320和电流型 数据读出放大器330来增加tRCD参数。也就是说，通过在将数据传送到读 出放大器330之前、使用局部读出放大器320来对数据之间的电压差进行放 大，而增加tRCD参数。电流型数据读出放大器330不另外需要用于数据操 作的预充电和均衡，并由此，与电压型数据读出放大器相比，有助于高速操 作半导体存储器件300。因而，也增加了半导体存储器件300的操作频率。
图5为根据本发明的另一个实施例的半导体存储器件500的方框图。半 导体存储器件500包括多个存储单元510、位线读出放大器520、局部I/0线 预充电控制器525、局部读出放大器530、数据读出放大器540、以及局部读 出放大器控制器550。
存储单元阵列510、位线读出放大器520、以及数据读出放大器540的构 造和操作分别与图3的半导体存储器件300的存储单元阵列310、位线读出 放大器315、以及数据读出放大器330的构造和操作相同。然而，与半导体 存储器件300不同，数据读出放大器540可为电压型或电流型。局部读出放大器控制器550生成信号LSAEN1,其确定是否必须通过对输入到模式寄存 器组（MRS )(未示出）或保险丝单元（未示出）的控制信号CON与根据读 取命令而生成的局部读出控制信号LSAEN执行"与"操作，而激活局部读 出放大器530。局部读出放大器控制器550可包括与门。为在操作半导体存 储器件500时增大tRCD参数，使能输入到MRS或保险丝单元的控制信号 CON,并根据读取命令而生成局部读出控制信号LSAEN,以便操作局部读出 力文大器530。
为在搡作半导体存储器件500时与tRCD参数无关地减小电流消耗，可 禁止控制信号CON，以便使局部读出放大器530保持断开，即不放大。生成 控制信号CON、以通过MRS或保险丝单元维持在激活或去激活状态的局部 读出放大器控制器550的构造和操作对于本领域的技术人员来说是公知的， 并因此不再描述。
图6为才艮据本发明的另一个实施例的半导体存储器件600的图„半导体 存储器件600包括多个存储单元610、位线读出放大器620、局部I/O线预充 电控制器660、局部读出放大器630、数据读出it大器640、以及控制器650。
位线读出放大器620对从连接到存储单元阵列510的一对位线BL和/BL 输出的数据的电压进行;故大，并将该数据传送到一对局部I/O线LIO和/LIO。
局部读出力文大器630响应于局部读出控制信号LSAEN，而对从局部I/O 线LIO和/LIO输出的数据的电压进行放大、并将该数据传送到一对全局I/O 线GIO和/GI0。
数据读出^t大器640响应于读出4吏能信号PIOSE，而对/人连接到全局I/O 线GIO和/GIO的一对数据I/O线DIO和/DIO输出的数据的电压进行放大、 并从半导体存储器件600输出该数据。数据读出放大器640可为电流型读出 放大器或电压型读出放大器。
存储单元阵列610、位线读出放大器620、局部I/O线预充电控制器660、 局部读出放大器630、以及数据读出放大器640的构造和操作与如上所迷的 半导体存储器件的存储单元阵列、位线读出放大器、局部I/O线预充电控制 器、局部读出放大器、以及数据读出放大器的构造和操作相同。
控制器650响应于第一信号Sl和第二信号S2，而仅在预定条件下激活 局部读出控制信号LSAEN。必须将仅在预定条件下激活局部读出控制信号
16说明书第10/13页
响应于行激活命令而激活第一信号S1。特别地，在此实施例中，第一信
号Sl为位线读出使能信号，其响应于行激活命令ACT_CMD而激活位线读 出放大器620,并且，将第二信号S2生成为与根据读取命令而生成的列选择 线信号同相。
更具体地，将在激活位线读出使能信号SI之后的预定延迟时间设置为最 小tRCD值，并且局部读出放大器630仅在列选择线信号CSL根据读取命令 而在延迟时间内被激活时操作。如果局部读出放大器630仅在列选择线信号 CSL在延迟时间内被激活时操作，则与在局部读出放大器630总是操作时相 比，有可能减小电流消耗。
图7为根据本发明的实施例的图6的控制器650的电路图。图8为图解 才艮据本发明的实施例的半导体存储器件600的^^作的时序图。现在将通过参 照图6至8来更详细地描述根据本发明的此实施例的半导体存储器件600的 操作c
控制器650包括脉冲生成器710、以及局部读出控制信号生成器730。脉 冲生成器710生成第一脉冲信号PRCD，响应于第一信号S1而在预定持续时 间中激活第一脉冲信号PRCD (i)。如上所述，第一信号S1为在给出行激活 命令之后激活位线读出放大器620的位线读出使能信号。
更具体地，脉冲生成器710包括：第一延迟器Dl,其对第一信号S1进 行延迟；第一反相器INVl,其对第一延迟器D1的输出取反；以及第一与门 单元720,其对第一反相器INV1的输出和第一信号S1执行"与"搡作，并 输出结果作为第一脉冲信号PRCD。第一与门单元720可包括与非门Nl和反 相器Il。
延迟器Dl确定第一脉冲信号PRCD要被激活的持续时间。脉冲生成器 710为响应于第一信号S1而被激活预定持续时间的自动脉冲生成器。根据本 发明的脉冲生成器710的构造不限于所示电路。
局部读出控制信号生成器730在第一脉冲信号PRCD和第二信号S2两者 均被激活时激活局部读出控制信号LSAEN，而在第二信号S2被去激活时将 其去激活。第二信号S2被激活或被去激活，以与将位线BL和/BL连接到局 部I/O线LIO和/LIO的列选择线信号CSL同相。有可能通过使第一脉冲信号 PRCD与第二信号S2相关联，而将局部读出控制信号LSAEN与列选择线信 号CSL同步。局部读出控制信号生成器730包括：第一传送门TRM1,其响应于第二信号S2而传送或阻断第一脉沖信号PRCD;锁存单元735,其对第 一传送门TRM1的输出进行锁存，并包括反相器12和13;第二传送门TRM2, 其响应于第二信号S2而传送或阻断锁存单元735的输出；第二反相器INV2， 其对第二传送门TRM2的输出取反；以及第二与门单元740,其对第二反相 器INV2的输出和第二信号S2执行"与"操作，并输出结果作为局部读出控 制信号LSAEN。
第二与门单元740可包括与非门N2和反相器14。当第二信号S2处于低 逻辑电平时，将第 一脉冲信号PRCD存储在锁存单元735中。当第二信号S2 处于高逻辑电平时，第一脉冲信号PRCD依次通过第二传送门TRM2和第二 与门单元740,并随后作为局部读出控制信号LSAEN从第二与门单元740输 出。当激活第一脉冲信号PRCD时，响应于列选择线信号CSL而将数据传送 到局部I/O线LIO和/LIO，并且，响应于与列选择线信号CSL同相的、被激 活的第二信号S2，而激活局部读出控制信号LSAEN (iii)。
随后，参照图6，由局部读出放大器630对从局部I/O线LIO和/LIO输 出的数据的电压进行放大，将该数据传送到全局I/O线GIO和/GIO (iv )。接 下来，响应于读出使能信号PIOSE而被激活的数据读出放大器640对从全局 I/O线GIO和/GIO传送到数据I/O线DIO和/DIO的数据的电压进行放大，并 从半导体存储器件600输出该数据（v )。
当将第一脉冲信号PRCD在预定的时间中激活、并随后去激活时，即使 第二信号S2^皮激活，也不激活局部读出控制信号LSAEN。因此，局部读出 放大器630在第一信号S1 (即，位线读出使能信号）被激活之后的预定时间 中操作。
半导体存储器件600还包括局部I/O线预充电控制器660,其响应于预充 电控制信号LIOEQA而对局部I/O线LIO和/LIO进行预充电。如图7所示的 控制器650还包括预充电控制信号生成器750,其在局部读出控制信号 LSAEN被去激活时将预充电控制信号LIOEQA激活预定的时间。
在列选择线信号CSL被去激活时，即在局部读出放大器630不操作时， 局部I/O线预充电控制器660对局部I/O线LIO和/LIO进行预充电。
预充电控制信号生成器750包括：第三反相器INV3，其对局部读出控制 信号LSAEN取反；第二延迟器D2，其对第三反相器INV3的输出进行延迟； 第四反相器INV4，其对第二延迟器D2的输出取反；以及第三与门单元760,其对第三反相器INV3的输出和第四反相器INV4的输出执行"与，，操作，以 生成预充电控制信号LIOEQA。
第三与门单元760可包括与非门N3和反相器15。在局部读出控制信号 LSAEN被去激活时，将预充电控制信号LIOEQA激活预定的持续时间（vi)。 由第二延迟器D2确定预充电控制信号LIOEQA被激活的持续时间。
如上所述，控制器650的使用允许半导体存储器件600的局部读出放大 器630仅在位线读出使能信号被激活之后的预定时间中操作，由此增加tRCD 参数并减小电流消耗。在存储核心之外的周边区域布置控制器650。
图9为根据本发明的再一个实施例的半导体存储器件900的方框图。图 IO为图9的控制器910的电路图。
参照图9和10,半导体存储器件900包括多个存储单元610、位线读出 放大器620、局部1/0线预充电控制器660、局部读出方文大器630、凝:据读出 放大器640、以及控制器910。控制器910在控制信号CON #1去激活时去激 活局部读出控制信号LSAEN,而在控制信号CON被激活时，响应于第一和 第二信号Sl和S2而仅在特定情况下激活局部读出控制信号LSAEN。
控制器910执行图5的局部读出放大器控制器550和图6的控制器650 两者的功能。为在操作半导体存储器件卯0时与tRCD参数无关地减小电流 消耗，控制器910去激活局部读出控制信号，^f吏得局部读出放大器630不响 应于控制信号CON而操作。
相反，为增加tRCD参数并减小在操作半导体存储器件900时的电流消 耗,控制器910接收被激活的控制信号CON，并且，类似于图6的控制器650， 响应于第一和第二信号Sl和S2而在特定情况下激活局部读出控制信号 LSAEN。参照图10，控制器910包括第三信号生成器1010、脉冲生成器710、 以及局部读出控制信号生成器730。第三信号生成器1010通过对控制信号 CON和第二信号S2执行"与，，操作，而生成笫三信号S3。脉冲生成器710 生成第一脉冲信号PRCD,其响应于第一信号S1而被激活预定的持续时间。
局部读出控制信号生成器730在第三信号S3被去激活时去激活局部读出 控制信号LSAEN，而在第一脉冲信号PRCD和第三信号S3两者都被激活时 激活它。
第三信号生成器1010包括与非门N4和反相器16。当控制信号CON处 于低逻辑电平时，第三信号S3总是处于低逻辑电平，并且，随后，局部读出控制信号生成器730去激活局部读出控制信号LSAEN。当控制信号CON处 于高逻辑电平时，第三信号S3的逻辑电平变为等于第二信号S2的逻辑电平。 也就是说，第三信号生成器1010以将第二信号S2输入到图7的局部读出控 制信号生成器730的相同方式而将第三信号S3输入到局部读出控制信号生成 器730。在此情况中，第三信号生成器1010的操作与图6的控制器650的操 作相同。
如上所述，根据本发明的半导体存储器件能够根椐操作条件而接通或断 开局部读出放大器，由此增大tRCD参数并減小电流消耗。并且，局部读出 放大器与在读取操作期间不需要预充电和均衡的电流型数据读出放大器相结 合，由此提高了半导体存储器件的操作速度。
尽管通过参照示范实施例而具体示出并描述了此发明，但本领域的技术
人员将理解，在不背离由所附权利要求定义的本发明的精神和范围的情况下， 可在其中作出形式和细节上的各种改变。
20