像素结构、薄膜晶体管及其制作方法

摘要

本发明是关于一种像素结构、薄膜晶体管及其制作方法，薄膜晶体管适于配置在一基板上，包括一栅极、一栅绝缘层、一环状源极、一漏极以及一半导体层。栅极配置于基板上。栅绝缘层配置于基板上以覆盖栅极。环状源极配置于栅绝缘层上。漏极配置于栅绝缘层上，且漏极为环状源极所环绕。半导体层配置于栅极上方，其中半导体层至少覆盖位于环状源极与漏极之间的栅绝缘层；所述的半导体层包括：一通道层；以及一欧姆接触层，配置于所述的通道层与所述的环状源极之间以及所述的通道层与所述的漏极之间。具有上述薄膜晶体管结构的像素电极被驱动时，其具有较低的耗电量。

权利要求

1.一种薄膜晶体管，适于配置在一基板上，其特征在于，所述的薄膜晶 体管包括：一栅极，配置于所述的基板上；

一栅绝缘层，配置于所述的基板上以覆盖所述的栅极；

一环状源极，配置于所述的栅绝缘层上；

一漏极，配置于所述的栅绝缘层上，且所述的漏极为所述的环状源极所 环绕；以及一半导体层，配置于所述的栅极上方，其中所述的半导体层至少覆盖位 于所述的环状源极与所述的漏极之间的所述的栅绝缘层；

所述的半导体层包括：一通道层；以及一欧姆接触层，配置于所述的通 道层与所述的环状源极之间以及所述的通道层与所述的漏极之间。

2.如权利要求1所述的薄膜晶体管，其特征在于，所述的栅极的形状为 圆形或椭圆形。

3.如权利要求1所述的薄膜晶体管，其特征在于，所述的环状源极的一 外轮廓为圆形或椭圆形。

4.如权利要求1所述的薄膜晶体管，其特征在于，所述的漏极的形状为 矩形、圆形或椭圆形。

5.如权利要求1所述的薄膜晶体管，其特征在于，所述的半导体层的形 状为圆形或椭圆形。

6.如权利要求1所述的薄膜晶体管，其特征在于，所述的半导体层更覆 盖所述的环状源极的部分区域以及所述的漏极的部分区域。

7.一种像素结构，适于配置在一基板上，其特征在于，所述的像素结构 包括：一薄膜晶体管，包括：

一栅极，配置于所述的基板上；

一栅绝缘层，配置于所述的基板上以覆盖所述的栅极；

一环状源极，配置于所述的栅绝缘层上；

一漏极，配置于所述的栅绝缘层上，且所述的漏极为所述的环状源极所 环绕；

一半导体层，配置于所述的栅极上方，其中所述的半导体层至少覆盖位 于所述的环状源极与所述的漏极之间的所述的栅绝缘层；以及一像素电极，与所述的漏极电性连接；

所述的半导体层包括：一通道层；以及一欧姆接触层，配置于所述的通 道层与所述的环状源极之间以及所述的通道层与所述的漏极之间。

8.如权利要求7所述的像素结构，其特征在于，所述的栅极的形状为圆 形或椭圆形。

9.如权利要求7所述的像素结构，其特征在于，所述的环状源极的一外 轮廓为圆形或椭圆形。

10.如权利要求7所述的像素结构，其特征在于，所述的漏极的形状为矩 形、圆形或椭圆形。

11.如权利要求7所述的像素结构，其特征在于，所述的半导体层的形状 为圆形或椭圆形。

12.如权利要求7所述的像素结构，其特征在于，所述的半导体层更覆盖 所述的环状源极的部分区域以及所述的漏极的部分区域。

13.如权利要求7所述的像素结构，其特征在于，所述的像素结构更包括 一保护层，覆盖于所述的薄膜晶体管上，其中所述的保护层具有一接触窗开 口以将所述的漏极暴露，且所述的像素电极透过所述的接触窗开口与所述的 漏极电性连接。

14.如权利要求13所述的像素结构，其特征在于，所述的像素结构更包 括一导电插塞，配置于所述的接触窗开口内，其中所述的像素电极透过所述 的接触窗开口内的所述的导电插塞与所述的漏极电性连接。

15.一种薄膜晶体管的制作方法，所述的方法包括：于一基板上形成一栅极；

于所述的基板上形成一栅绝缘层，其中所述的栅绝缘层覆盖所述的栅极；

于所述的栅绝缘层上形成一环状源极以及一漏极，其中所述的漏极为所 述的环状源极所环绕；以及于所述的栅极上方形成一半导体层，其中所述的半导体层至少覆盖位于 所述的环状源极与所述的漏极之间的所述的栅绝缘层；其中所述的半导体层 的形成方法包括：于所述的环状源极的部分区域与所述的漏极上形成一欧姆接触层；以及于所述的欧姆接触层以及所述的栅绝缘层的部分区域上形成一通道层， 以使所述的通道层至少覆盖位于所述的环状源极与所述的漏极之间的所述的 栅绝缘层。

16.一种像素结构的制作方法，所述的方法包括：于一基板上形成一栅极；

于所述的基板上形成一栅绝缘层，其中所述的栅绝缘层覆盖所述的栅极；

于所述的栅绝缘层上形成一环状源极以及一漏极，其中所述的漏极为所 述的环状源极所环绕；

于所述的栅极上方形成一半导体层，其中所述的半导体层至少覆盖位于 所述的环状源极与所述的漏极之间的所述的栅绝缘层，而所述的栅极、所述 的栅绝缘层、所述的环状源极、所述的漏极以及所述的半导体层构成一薄膜 晶体管；以及于所述的薄膜晶体管以及所述的栅绝缘层上形成一保护层以及一像素电 极，其中所述的像素电极与所述的漏极电性连接；

其中所述的半导体层的形成方法包括：

于所述的环状源极的部分区域与所述的漏极上形成一欧姆接触层；以及于所述的欧姆接触层以及所述的栅绝缘层的部分区域上形成一通道层， 以使所述的通道层至少覆盖位于所述的环状源极与所述的漏极之间的所述的 栅绝缘层。

17.如权利要求16所述的像素结构的制作方法，其中所述的保护层以及 所述的像素电极形成方法包括：于所述的薄膜晶体管以及所述的栅绝缘层上形成一介电层；

于所述的介电层上形成一光刻胶层，其中所述的光刻胶层具有一第一光 刻胶区块以及一与所述的第一光刻胶区块连接的第二光刻胶区块，所述的第 一光刻胶区块的厚度大于所述的第二光刻胶区块的厚度，且所述的第二光刻 胶区块具有一位于所述的漏极上方的开口；

以所述的光刻胶层为罩幕，移除所述的开口所暴露出的所述的介电层；

减少所述的光刻胶层的厚度，直到所述的第二光刻胶区块被移除；

于所述的光刻胶层上形成一导电层；以及

移除所述的光刻胶层，以将所述的导电层图案化为所述的像素电极。

18.如权利要求17所述的像素结构的制作方法，其中形成所述的第一光 刻胶区块的厚度大于所述的第二光刻胶区块的厚度，且所述的第二光刻胶区 块具有一位于所述的漏极上方的开口的方法包括使用一半色调光罩。

说明书

技术领域

本发明是有关于一种显示面板及其制作方法，且特别是有关于一种像素 结构(pixel structure)、薄膜晶体管(thin film transistor，TFT)及其制作方法。

背景技术

近年来，液晶显示器以厚度薄、高画质、低消耗功率、无辐射等优点， 逐渐取代传统的映像管屏幕。在一般的液晶显示器中，液晶显示面板是由彩 色滤光基板(Color Filter substrate，CF substrate)、薄膜晶体管阵列基板(Thin Film Transistor array substrate，TFT array substrate)与液晶层(Liquid Crystal layer)所组成。然而，随着液晶显示面板的尺寸日益增加，薄膜晶体管阵列 基板上的薄膜晶体管的电气特性(例如：充电、放电的能力)将直接影响到液 晶显示面板的显示质量。目前，大多数的液晶显示面板制造者皆朝着低耗电 量以及高显示质量的目标努力。
图1A为现有的像素结构的局部俯视示意图，而图1B为沿着图1A的 A-A’剖线的剖面示意图。请同时参考图1A与图1B，配置于基板110上的像 素结构100包括薄膜晶体管120以及像素电极140。薄膜晶体管120包括栅 极122、栅绝缘层124、通道层126、欧姆接触层128、环状源极130以及漏 极132。由图1B可知，栅极122配置于基板110上，栅绝缘层124配置于基 板110上以覆盖栅极122，且通道层126覆盖于栅绝缘层124上。此外，欧 姆接触层128覆盖于部分通道层126上，环状源极130与漏极132覆盖于欧 姆接触层128上，且漏极132与像素电极140电性相接。值得一提的是，由 于通道层126为轻掺杂或是未掺杂的非晶硅层，因此，当施加驱动电压至栅 极122时，会使得通道层126形成一非晶硅区126a与一通道区126b。
由现有的技术得知，当薄膜晶体管120被驱动而开启时，数据线所传递 的影像信号会依序经由环状源极130、环状源极130底下的欧姆接触层128、 非晶硅区126a、通道区126b、非晶硅区126a、漏极132底下的欧姆接触层 128以及漏极132，而记录像素电极140上。由于通道层126为轻掺杂或是未 掺杂的非晶硅层，因此，透过薄膜晶体管120将影像数据记录于像素电极140 时，必须提供足够高的驱动电压至栅极122，方可使影像数据顺利地记录于 像素电极140上。很明显地，在此像素结构100中，轻掺杂或是未掺杂的非 晶硅层让薄膜晶体管120的耗电量无法有效地被降低。
承上述，薄膜晶体管120的漏极电流(Id)与耦接至栅极122的驱动电压以 及薄膜晶体管120被开启时的整体阻值(overall resistance)有关。换言之，当薄膜 晶体管120被开启时的整体阻值越低时，薄膜晶体管120便可通过较低的驱动 电压来驱动，以获得所需的漏极电流(Id)，此时，薄膜晶体管120的耗电量较 低。因此，如何降低驱动薄膜晶体管120的耗电量一直是众人关注的议题之一。

发明内容

本发明提供一种薄膜晶体管，其被开启时的驱动电压较小。
本发明亦提供一种上述的薄膜晶体管的制作方法。
本发明另提供一种像素结构，其被驱动时具有较低的耗电量。
本发明再提供一种上述的像素结构的制作方法。
本发明提出一种薄膜晶体管，其适于配置在一基板上。此薄膜晶体管包 括一栅极、一栅绝缘层、一环状源极、一漏极以及一半导体层。栅极配置于 基板上。栅绝缘层配置于基板上以覆盖栅极。环状源极配置于栅绝缘层上。 漏极配置于栅绝缘层上，且漏极为环状源极所环绕。半导体层配置于栅极上 方，其中半导体层至少覆盖位于环状源极与漏极之间的栅绝缘层；所述的半 导体层包括：一通道层；以及一欧姆接触层，配置于所述的通道层与所述的 环状源极之间以及所述的通道层与所述的漏极之间。
本发明另提出一种像素结构，其适于配置在一基板上。此像素结构包括一 薄膜晶体管以及一像素电极。薄膜晶体管例如是上述的薄膜晶体管。像素电极 与漏极电性连接；所述的半导体层包括：一通道层；以及一欧姆接触层，配置 于所述的通道层与所述的环状源极之间以及所述的通道层与所述的漏极之间。
在本发明的一实施例中，上述的栅极的形状为圆形或椭圆形。
在本发明的一实施例中，上述的环形源极的一外轮廓为圆形或椭圆形。
在本发明的一实施例中，上述的漏极的形状为矩形、圆形或椭圆形。
在本发明的一实施例中，上述的半导体层的形状为圆形或椭圆形。
在本发明的一实施例中，上述的半导体层更覆盖环状源极的部分区域以 及漏极的部分区域。
在本发明的一实施例中，上述的半导体层包括一通道层以及一欧姆接触 层。欧姆接触层配置于通道层与环状源极之间以及通道层与漏极之间。
在本发明的一实施例中，上述的像素结构更包括一保护层。保护层覆盖 于薄膜晶体管上，其中保护层具有一接触窗开口以将漏极暴露，且像素电极 透过接触窗开口与漏极电性连接。
在本发明的一实施例中，上述的像素结构更包括一导电插塞。导电插塞配置 于接触窗开口内，其中像素电极透过接触窗开口内的导电插塞与漏极电性连接。
本发明再提出一种薄膜晶体管的制作方法。首先，于一基板上形成一栅极。 接着，于基板上形成一栅绝缘层，其中栅绝缘层覆盖栅极。然后，于栅绝缘层 上形成一环状源极以及一漏极，其中漏极为环状源极所环绕。再来，于栅极上 方形成一半导体层，其中半导体层至少覆盖位于环状源极与漏极之间的栅绝缘层。
本发明更提出一种像素结构的制作方法。首先，于一基板上形成一栅极。 接着，于基板上形成一栅绝缘层，其中栅绝缘层覆盖栅极。然后，于栅绝缘 层上形成一环状源极以及一漏极，其中漏极为环状源极所环绕。再来，于栅 极上方形成一半导体层，其中半导体层至少覆盖位于环状源极与漏极之间的 栅绝缘层，而栅极、栅绝缘层、环状源极、漏极以及半导体层构成一薄膜晶 体管。继之，于薄膜晶体管以及栅绝缘层上形成一保护层以及一像素电极， 其中像素电极与漏极电性连接。
在本发明的一实施例中，上述的半导体层的形成方法包括以下步骤。首 先，于环状源极的部分区域与漏极上形成一欧姆接触层。接着，于欧姆接触 层以及栅绝缘层的部分区域上形成一通道层，以使通道层至少覆盖位于环状 源极与漏极之间的栅绝缘层。
在本发明的一实施例中，上述的保护层以及像素电极的形成方法包括以 下步骤。首先，于薄膜晶体管以及栅绝缘层上形成一介电层。接着，于介电 层上形成一光刻胶层，其中光刻胶层具有一第一光刻胶区块以及一与第一光 刻胶区块连接的第二光刻胶区块，第一光刻胶区块的厚度大于第二光刻胶区 块的厚度，且第二光刻胶区块具有一位于漏极上方的开口。再来，以光刻胶 层为罩幕，移除开口所暴露出的介电层。继之，减少光刻胶层的厚度，直到 第二光刻胶区块被移除。然后，于光刻胶层上形成一导电层。最后，移除光 刻胶层，以将导电层图案化为像素电极。
在本发明的一实施例中，上述的形成第一光刻胶区块的厚度大于第二光 刻胶区块的厚度，且第二光刻胶区块具有一位于漏极上方的开口的方法包括 使用一半色调光罩。
综上所述，本发明将通道层配置于环状源极与漏极之间，使得薄膜晶体 管被开启时的整体阻值降低。因此，薄膜晶体管便可通过较低的驱动电压来 驱动，以获得所需的漏极电流，进而使得薄膜晶体管具有较低的耗电量。换 言之，具有上述薄膜晶体管结构的像素电极被驱动时，其具有较低的耗电量。

附图说明

图1A为现有的像素结构的局部俯视示意图。
图1B为沿着图1A的A-A’剖线的剖面示意图。
图2A绘示为本发明的一种像素结构的局部俯视示意图。
图2B绘示为沿着图2A的B-B’线的剖面示意图。
图2C为本发明的薄膜晶体管与现有的薄膜晶体管的电性比较示意图。
图2D与图2E为本发明的薄膜晶体管与现有的薄膜晶体管的结构比较示 意图。
图3A～图3I绘示为本发明较佳实施例的一种像素结构的制作流程示意 图。
图4为本发明的另一像素结构的剖面示意图。
附图标号：
100、200、300：像素结构
110、210：基板
120、220：薄膜晶体管
122、222：栅极
124、224：栅绝缘层
126、232：通道层
126a、232a：非晶硅区
126b、232b：通道区
128、234：欧姆接触层
130、226：环状源极
132、228：漏极
140、240：像素电极
230：半导体层
250：保护层、介电层
252：接触窗开口
260：导电插塞
270：光刻胶层
272：第一光刻胶区块
274：第二光刻胶区块
276：开口
280：导电层
290：导电材料
A-A、B-B’：剖线

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合所附图式，作详细说明如下。
第一实施例
图2A绘示为本发明的一种像素结构的局部俯视示意图，而图2B绘示为 沿着图2A的B-B’剖线的剖面示意图。请同时参考图2A及图2B，此像素结 构200包括一薄膜晶体管220以及一像素电极240，其中薄膜晶体管220配 置于一基板210上。薄膜晶体管220包括一栅极222、一栅绝缘层224、一环 状源极226、一漏极228以及一半导体层230。像素电极240与漏极228电性 连接。
由图2B可知，栅极222是设置在基板210上，在一实施例中，栅极222 的形状可以是圆形或是椭圆形，而栅极222的材质可为导电性物质，例如是 铝。此外，栅绝缘层224是配置于基板210上以覆盖栅极222，其中，栅绝 缘层224的材质为一绝缘体。一般来说，栅绝缘层224的材质可以是二氧化 硅或是其它不导电性的物质。上述仅为一举例。
此外，环状源极226与漏极228配置于栅绝缘层224上，且漏极228为 环状源极226所环绕。在一实施例中，环状源极226的一外轮廓可为圆形或 是椭圆形，而漏极228的形状可以是矩形、圆形或椭圆形。在此，本发明并 不特别限定环状源极226与漏极228的形状。此外，环状源极226与漏极228 的材质可以是一导电性物质。
半导体层230配置于栅极222的上方，其中半导体层230至少覆盖位于 环状源极226与漏极228之间的栅绝缘层224。在本实施例中，半导体层230 可进一步覆盖环状源极226的部分区域以及漏极228的部分区域。详细的说， 此半导体层230包括一通道层232以及一欧姆接触层234。欧姆接触层234 配置于通道层232与环状源极226之间，以及通道层232与漏极228之间。 换言之，通道层232位于环状源极226与漏极228之间。欧姆接触层234例 如是一重掺杂的半导体材质。
值得一提的是，在本发明一实施例中，通道层230可为轻掺杂或是未掺 杂的非晶硅层，当施加驱动电压至栅极时，会使得通道层230形成一非晶硅 区232a与一通道区232b。
请继续参考图2B，在本实施例中，像素结构200更包括一保护层250 以及一导电插塞260。此保护层250覆盖于薄膜晶体管220上，其中保护层 250具有一接触窗开口252以将漏极228暴露，且像素电极240透过接触窗 开口252与漏极228电性连接。而导电插塞260配置于接触窗开口252内， 其中像素电极240透过接触窗开口252内的导电插塞260与漏极228电性连 接。一般而言，像素电极240通常为一具有透光性的导电物质，其例如是铟 锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zinc oxide，IZO)。当然， 像素电极240也可以是由其它可透光的导电材料制作。在一实施例中，像素 电极240与导电插塞260可以同为一种导电材料。换言之，在制作实务上， 两者可以一道光罩制造工艺同时制作。
图2C为本发明的薄膜晶体管与现有的薄膜晶体管的电性比较示意图。 请参考图2C，实线为现有的薄膜晶体管120被开启时的栅极驱动电压Vg与 漏极电流Id的关系曲线，而虚线为本发明的薄膜晶体管220被开启时的栅极 驱动电压Vg与漏极电流Id的关系曲线。在相同的栅极驱动电压V1下，薄膜 晶体管220具有较高漏极电流I2，换言之，薄膜晶体管220具有较低的整体 阻值。在相同电流的情况下，消耗功率与电阻值呈正比。因此，在获得所需 的相同漏极电流时，薄膜晶体管220具有较低消耗功率，也就是说，薄膜晶 体管120的耗电量较低。
为了更详细说明上述的工作原理，图2D与图2E为本发明的薄膜晶体管 与现有的薄膜晶体管的结构比较示意图。请参考图2D与图2E，在通道层126、 232皆为轻掺杂或未掺杂的非结晶硅的情况下，如同现有技术所述，当薄膜 晶体管120被驱动而开启时，数据线所传递的影像信号会依序经由环状源极 130、环状源极130底下的欧姆接触层128、非晶硅区126a、通道层126受栅 极122电压而形成的通道区126b、非晶硅区126a、漏极132底下的欧姆接触 层128以及漏极132，而记录像素电极140上。然而本发明一实施例中的薄 膜晶体管220被驱动而开启时，数据线所传递的影像信号会依序经由环状源 极226、环状源极226上的欧姆接触层234、通道层232受栅极222电压而形 成的通道区232b、漏极228上的欧姆接触层234以及漏极228，而记录像素 电极240上。很明显的，透过薄膜晶体管220将影像数据记录于像素电极240 时，仅需提供较低的驱动电压至栅极222，便可使影像数据顺利地记录于像 素电极240上。因此，在像素结构200中，薄膜晶体管220具有较低的耗电 量。
另外，图3A～图3I绘示为本发明的一种像素结构的制作流程示意图。首 先，请参考图3A，于一基板210上形成一栅极222。形成栅极222的方法例 如是利用传统的微影与蚀刻制造工艺(Photolithography and Etching Process， PEP)。亦即，可先在基板210上全面形成一层金属材料层(未绘示)，接着， 使用微影与蚀刻制造工艺以将金属材料层图案化为栅极222，如图3A绘示。 当然，栅极222可以是金属或是其它半导体材料，不同材料有不同形成方式， 本发明并不限定形成方式。
接着，请参考图3B，在基板210上形成一栅绝缘层224，其中栅绝缘层 224覆盖栅极222。形成栅绝缘层224的方法例如是使用化学气相沉积法，如 图3B所绘示。一般而言，此栅绝缘层224通常是二氧化硅，当然，栅绝缘 层224的材质也可以是其它种类的绝缘物质。
接着，请参考图3C，在栅绝缘层224上形成一环状源极226以及一漏极 228，其中漏极228为环状源极226所环绕。形成环状源极226以及漏极228 的方法例如是利用微影与蚀刻制造工艺。亦即，可先在栅绝缘层224上全面 形成金属材料层(未绘示)，接着，使用微影与蚀刻制造工艺以将金属材料层 图案化为环状源极226与漏极228于栅绝缘层224上，如图3C所绘示。当 然，环状源极226与漏极228可以是金属或是其它半导体材料，不同材料有 不同形成方式，本发明并不限定形成方式。
接着，请参考图3D，在环状源极226的部分区域与漏极228的部分区域 上形成一欧姆接触层234。形成欧姆接触层234的方法例如是利用微影与蚀 刻制造工艺。亦即，可先在栅绝缘层224、环状源极226以及漏极228上全 面形成一半导体层(未绘示)，其中，形成半导体层的方法例如是使用化学气 相沉积法。之后，使用微影与蚀刻制造工艺以将半导体层图案化为欧姆接触 层234，如图3D所绘示。一般而言，欧姆接触层234为一重掺杂的N型半 导体材料，当然此为一举例，并不限定欧姆接触层234的材料特性。
接着，请继续参考图3E，在欧姆接触层234以及栅绝缘层224的部分区 域上形成一通道层232，以使通道层232至少覆盖位于环状源极226与漏极 228之间的栅绝缘层224。形成通道层232的方法例如是利用微影与蚀刻制造 工艺。亦即，可先在上述已完成的基板210上全面形成半导体层(未绘示)， 之后使用微影与蚀刻制造工艺以将半导体层图案化为通道层232，如图3E所 绘示。一般而言，通道层232为一非结晶硅的半导体材料，上述仅为一举例。 至此，完成薄膜晶体管220的制作。
接着，请参考图3F，在薄膜晶体管220以及栅绝缘层224上形成一介电 层250，形成介电层250的方法例如是使用化学气相沉积法或是其它半导体 制造工艺的方式。接着，在介电层250上形成一光刻胶层270，在形成光刻 胶层270后，接着使用第五道光罩制造工艺进行曝光显影以形成一第一光刻 胶区块272与一第二光刻胶区块274，其中光刻胶层270具有第一光刻胶区 块272以及与第一光刻胶区272块连接的第二光刻胶区块274，第一光刻胶 区块272的厚度大于第二光刻胶区块274的厚度，且第二光刻胶区块274具 有一位于漏极228上方的开口276。形成第一光刻胶区块272与第二光刻胶 区块274的方法例如是利用半色调光罩(half-tone)的微影制造工艺。
接着，请继续参考图3G，以前述的光刻胶层270为罩幕，移除开口276 所暴露出的介电层250，其中移除的方法例如是反应式离子蚀刻法(Reactive Ion Etch，RIE)。接着，减少光刻胶层270的厚度，直到第二光刻胶区块274 被移除，如图3G所绘示。
然后，请参考图3H，在上述所完成的基板210上形成一导电层280，其 中，形成导电层280的方法可以是溅镀法(sputtering)或是蒸镀法(evaporation)。 当然，上述形成导电层的方法仅为举例，并不用以限定本发明。此导电层的 材质例如是铟锡氧化物(indium tin oxide，ITO)或是铟锌氧化物(indium zinc oxide，IZO)。
接着，请参考图3I，移除光刻胶层272上的部分导电层280，以将导电 层280图案化为像素电极240，其中，移除光刻胶层272及其上的导电层280 的方式例如是剥离(lift-off)法，可辅以超音波震荡方式增进剥离效果。至此， 完成像素结构200的制作(请参考图2B)。
第二实施例
在本发明的另一形态的像素结构中，图4为本发明的另一像素结构的剖 面示意图。请参考图4，像素结构300与像素结构200二者相似，相同构件 标示以相同符号，惟二者不同处在于接触窗开口252内的导电插塞260。像 素结构300的导电插塞260与像素电极240的材质不同。
因此，在制造工艺实务上，像素结构300与像素结构200的制造工艺步 骤亦相似，相同构件标示以相同符号。此像素结构300在薄膜晶体管220以 及栅绝缘层224上形成介电层250后。接着，在介电层250上形成全面光刻 胶层(未绘示)。然后，使用一道光罩制造工艺移除漏极228上方的光刻胶， 使光刻胶层具有一开口276。再来，移除漏极228上方开口276暴露出的介 电层250使其具有一接触窗开口252，移除的方法例如是反应式离子蚀刻法。 接着，将不同于像素电极240的导电材料290形成于接触窗开口252内，其 中，导电材料290与漏极228电性连接。再则，形成光刻胶层270于薄膜晶 体管220上，接着，使用一道光罩制造工艺形成第一光刻胶区块272与第二 光刻胶区块274，惟与像素结构200的步骤不同处在于，第二光刻胶区块274 不具有位于漏极228上方的开口276。接着，减少光刻胶层270的厚度，直 到第二光刻胶区块274被移除。然后，在基板210上形成导电层280，最后， 移除光刻胶层272，以将导电层280图案化为像素电极240。至此，完成本发 明的另一像素结构300。
综上所述，本发明的像素结构至少具有下列优点。首先，通过设计通道 层的位置，使得薄膜晶体管被驱动时的整体阻值降低，进而使得只需较小的 驱动电压便能产生所需的漏极电流。换言之，由于所需的驱动电压较小，因 此，薄膜晶体管在使用时便具有较低的耗电量。换言之，具有本发明的薄膜 晶体管的像素结构在使用时，其具有较为节省能源的特性。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰， 因此本发明的保护范围当视权利要求范围所界定者为准。