显示装置及其驱动方法转让专利
申请号 : CN200510126876.1
文献号 : CN100585681C
文献日 : 2010-01-27
发明人 : 朱仁秀 , 高春锡 , 郑光哲
申请人 : 三星电子株式会社
摘要 :
本发明涉及一种包括第一像素和第二像素的显示装置。第一像素和第二像素由第一选通总线、第二选通总线、第一电源线和第二电源线划界。第一电源线与第二电源线之间的数据总线将第一像素与第二像素分开。据此，像素与相邻的像素共用数据总线或电源线。由此，有利地，更大的线间距可以避免制造显示装置期间形成的瑕疵，并提高显示装置的可靠性。
权利要求 :
1.一种显示装置，包括：
第一选通总线，其沿第一方向延伸；
第二选通总线，其与所述第一选通总线相邻，并沿所述第一方向延伸；
第一电源线，其沿第二方向延伸；
第二电源线，其与所述第一电源线相邻，并沿所述第二方向延伸；
数据总线，其沿所述第二方向延伸，并且其位于所述第一电源线与所 述第二电源线之间；以及第一像素、第二像素和第三像素，所述第一像素和第二像素位于所述 第一选通总线、所述第二选通总线、所述第一电源线和所述第二电源线之 间，所述第一像素位于所述第二像素和第三像素之间。
其中，所述第一像素与所述第二像素共用所述数据总线并且所述第一 像素和所述第三像素共用所述第一电源线。
2.根据权利要求1所述的显示装置，其中，所述第一像素包括：第一开关晶体管，其连接到所述数据总线和所述第一选通总线；
第一控制晶体管，其电连接到所述第二选通总线；
第一驱动晶体管，其电连接到所述第一开关晶体管和所述第一电源线； 以及第一发光元件，其连接到所述第一驱动晶体管。
3.根据权利要求2所述的显示装置，其中，当所述第一选通总线和所 述第二选通总线同时有效时，所述第一发光元件发光。
4.根据权利要求2所述的显示装置，进一步包括第一电荷存储器件， 其耦接在所述第一驱动晶体管与所述第一电源线之间。
5.根据权利要求2所述的显示装置，其中，所述第二像素包括：第二开关晶体管，其电连接到所述数据总线和所述第一选通总线；
第二驱动晶体管，其电连接到所述第二开关晶体管；以及第二发光元件，其电连接到所述第二驱动晶体管。
6.根据权利要求5所述的显示装置，其中，所述第二发光元件响应于 在所述第一选通总线上提供的信号而发光。
7.根据权利要求5所述的显示装置，进一步包括第二储能电容器，其 连接在所述第二驱动晶体管与所述第二电源线之间。
8.根据权利要求5所述的显示装置，进一步包括第二控制晶体管，其 耦接在所述第二开关晶体管与所述第二驱动晶体管之间。
9.根据权利要求1所述的显示装置，其中，所述数据总线与相邻数据 总线之间的间距约为160μm至200μm。
10.根据权利要求1所述的显示装置，其中所述第三像素包括：第三开关晶体管，其连接到所述第一选通总线；
第三驱动晶体管，其电连接到所述第三开关晶体管和所述第一电源线； 以及第三发光元件，其连接到所述第三驱动晶体管。
11.根据权利要求10所述的显示装置，其中所述第三像素还包括耦合 在所述第三开关晶体管和第三驱动晶体管之间的第三控制晶体管。
12.一种显示装置，包括：
第一选通总线，其沿第一方向延伸；
第二选通总线，其与所述第一选通总线相邻，并沿所述第一方向延伸；
第一电源线，其沿第二方向延伸；
第二电源线，其被定位成与所述第一电源线相平行；
数据总线，其沿所述第二方向延伸，并且其被定位于所述第一电源线 和所述第二电源线之间；
第一开关晶体管，其电连接到所述第一选通总线和所述数据总线；
第一驱动晶体管，其电连接到所述第一电源线；
第一控制晶体管，其电连接到所述第二选通总线、所述第一开关晶体 管、所述第一驱动晶体管；
第一发光元件，其电连接到所述第一驱动晶体管；
第二开关晶体管，其电连接到所述第一选通总线和所述数据总线；
第二驱动晶体管，其电连接到所述第二开关晶体管与所述第二电源线；
第二发光元件，其电连接到所述第二驱动晶体管；
第三开关晶体管，其连接到所述第一选通总线；
第三驱动晶体管，其电连接到所述第三开关晶体管和所述第一电源线； 以及第三发光元件，其连接到所述第三驱动晶体管。
13.根据权利要求12所述的显示装置，进一步包括第一储能电容器， 其电连接在所述第一驱动晶体管与所述第一电源线之间。
14.根据权利要求13所述的显示装置，进一步包括第二储能电容器， 其连接在所述第二驱动晶体管与所述第二电源线之间。
15.根据权利要求12所述的显示装置，还包括：耦合在所述第三开关 晶体管和第一电源线之间的第三存储电容器。
说明书 :
技术领域
本发明一般涉及一种显示装置及其驱动方法，特别涉及一种有机发光 显示(OLED)装置及其驱动方法。
背景技术
消费者一般期望带有显示器的电子装置，诸如移动通信系统、数码照 相机、笔记本PC、监视器以及电视机等既轻又薄。达到此需求的一种方法 是使用平板显示器，例如有机发光显示器(OLED)。
通常，有源矩阵平板显示器包括按矩阵排列的多个像素，并且通过基 于给定的亮度信息控制像素的亮度来显示图像。
常规地，OLED的像素包括选通总线(gate bus line)、数据总线和提供驱 动电压Vdd的电源线。OLED的像素还包括连接到选通总线和数据总线的 开关晶体管、连接到电源线的驱动晶体管、储能电容器、连接到驱动晶体 管的发光元件。
像素的数据总线与相邻像素的电源线之间的距离为大约5μm，以增加 发射面积(emissive area)。在制造显示装置期间，此距离经常导致数据总线 和电源线之间的短路。该短路导致驱动电压Vdd被施加到数据总线，从而 显示装置造成图像错误。因此，存在对具有简单的像素设计和更大的线间 间距的显示面板的需要。
通常，有源矩阵平板显示器包括按矩阵排列的多个像素，并且通过基 于给定的亮度信息控制像素的亮度来显示图像。
常规地，OLED的像素包括选通总线(gate bus line)、数据总线和提供驱 动电压Vdd的电源线。OLED的像素还包括连接到选通总线和数据总线的 开关晶体管、连接到电源线的驱动晶体管、储能电容器、连接到驱动晶体 管的发光元件。
像素的数据总线与相邻像素的电源线之间的距离为大约5μm，以增加 发射面积(emissive area)。在制造显示装置期间，此距离经常导致数据总线 和电源线之间的短路。该短路导致驱动电压Vdd被施加到数据总线，从而 显示装置造成图像错误。因此，存在对具有简单的像素设计和更大的线间 间距的显示面板的需要。
发明内容
本发明提供一种能够减少在制造处理期间所产生的瑕疵的显示面板。
本发明还提供一种具有上述显示面板的显示装置。
本发明还提供一种驱动上述显示装置的方法。
在根据本发明的示例性显示面板中，显示面板包括第一像素部分和第 二像素部分。第一像素部分形成在由彼此相邻并沿第一方向延伸的第一和 第二选通总线、沿与第一方向基本垂直的第二方向延伸的第一偏置电压线、 沿第二方向延伸的数据线划界的区域中。第二像素部分形成在由该第一和 第二选通总线、沿第二方向延伸的第二偏置电压线、该数据线划界的区域 中，形成第二像素部分，从而第一和第二像素部分共用该数据线。
在根据本发明的另一示例性显示面板中，显示面板包括选通总线组、 偏置电压线组、数据线、第一开关器件、第一控制器件、第一驱动器件、 第二开关器件、第二控制器件、第二驱动器件。选通总线组包括彼此相邻 的第一选通总线和第二选通总线。偏置电压线组包括彼此相邻的第一偏置 电压线和第二偏压线。数据线布置在第一与第二偏置电压线之间。第一开 关器件包括电连接到数据线的第一电极、电连接到第一选通总线的第二电 极、第三电极。第一控制器件包括电连接到第一开关器件的第三电极的第 一电极、电连接到第二选通总线的第二电极、电连接到第一节点的第三电 极。第一驱动器件包括电连接到第一偏置电压线的第一电极、电连接到第 一节点的第二电极、电连接到第一发光器件的第三电极。第二开关器件包 括电连接到数据线的第一电极、电连接到第一选通总线的第二电极、第三 电极。第二控制器件包括电连接到第二开关器件的第三电极的第一电极、 电连接到第一选通总线的第二电极、电连接到第二节点的第三电极。第二 驱动器件包括电连接到第二偏置电压线的第一电极、电连接到第二节点的 第二电极、电连接到第二发光器件的第三电极。
在根据本发明的示例性显示装置中，显示装置包括显示面板、选通驱 动部件和数据驱动部件。显示面板包括与第一选通总线、相邻于第一选通 总线的第二选通总线、数据线电耦接的第一发光器件，以及与第一选通总 线和数据线电耦接的第二发光器件。选通驱动部件输出施加到第一选通总 线以使第一选通总线有效的第一选通信号，以及施加到第二选通总线以使 第二选通总线有效的第二选通信号。选通驱动部件输出顺序输出下述第一 选通信号和第二选通信号使得下述第二副脉冲与下述第一主脉冲重叠，其 中第一选通信号包括具有第一时间间隔的第一副脉冲，以及具有比第一时 间间隔长的第二时间间隔的第一主脉冲，第二选通信号包括具有该第一时 间间隔的第二副脉冲以及具有该第二时间间隔的第二主脉冲。数据驱动部 件当在第一时间间隔期间第二副脉冲与第一主脉冲重叠时向数据线施加用 于第一发光器件的第一数据信号，在除第一时间间隔以外剩余的第二时间 间隔期间，向数据线施加用于第二发光器件的第二数据信号。
在驱动下述显示装置的示例方法中，该显示装置包括第一发光器件和 第二发光器件，第一发光器件与第一选通总线、相邻于第一选通总线的第 二选通总线、数据线电耦接，第二发光器件与第一选通总线、数据线电耦 接，该方法包括：当使第一和第二选通总线有效时，向数据线施加第一数 据信号以便驱动第一发光器件。然后，当使第一选通总线有效并且使第二 选通总线无效时，向数据线施加第二数据信号以便驱动第二发光器件。
因此，彼此相邻的两个像素部分可以共用数据线和偏置电压线之一。 结果是，数据线与偏置电压线之间的间距增加，从而防止显示面板制造处 理期间可能会发生的数据线与偏置电压线之间的电短路。
本发明还提供一种具有上述显示面板的显示装置。
本发明还提供一种驱动上述显示装置的方法。
在根据本发明的示例性显示面板中，显示面板包括第一像素部分和第 二像素部分。第一像素部分形成在由彼此相邻并沿第一方向延伸的第一和 第二选通总线、沿与第一方向基本垂直的第二方向延伸的第一偏置电压线、 沿第二方向延伸的数据线划界的区域中。第二像素部分形成在由该第一和 第二选通总线、沿第二方向延伸的第二偏置电压线、该数据线划界的区域 中，形成第二像素部分，从而第一和第二像素部分共用该数据线。
在根据本发明的另一示例性显示面板中，显示面板包括选通总线组、 偏置电压线组、数据线、第一开关器件、第一控制器件、第一驱动器件、 第二开关器件、第二控制器件、第二驱动器件。选通总线组包括彼此相邻 的第一选通总线和第二选通总线。偏置电压线组包括彼此相邻的第一偏置 电压线和第二偏压线。数据线布置在第一与第二偏置电压线之间。第一开 关器件包括电连接到数据线的第一电极、电连接到第一选通总线的第二电 极、第三电极。第一控制器件包括电连接到第一开关器件的第三电极的第 一电极、电连接到第二选通总线的第二电极、电连接到第一节点的第三电 极。第一驱动器件包括电连接到第一偏置电压线的第一电极、电连接到第 一节点的第二电极、电连接到第一发光器件的第三电极。第二开关器件包 括电连接到数据线的第一电极、电连接到第一选通总线的第二电极、第三 电极。第二控制器件包括电连接到第二开关器件的第三电极的第一电极、 电连接到第一选通总线的第二电极、电连接到第二节点的第三电极。第二 驱动器件包括电连接到第二偏置电压线的第一电极、电连接到第二节点的 第二电极、电连接到第二发光器件的第三电极。
在根据本发明的示例性显示装置中，显示装置包括显示面板、选通驱 动部件和数据驱动部件。显示面板包括与第一选通总线、相邻于第一选通 总线的第二选通总线、数据线电耦接的第一发光器件，以及与第一选通总 线和数据线电耦接的第二发光器件。选通驱动部件输出施加到第一选通总 线以使第一选通总线有效的第一选通信号，以及施加到第二选通总线以使 第二选通总线有效的第二选通信号。选通驱动部件输出顺序输出下述第一 选通信号和第二选通信号使得下述第二副脉冲与下述第一主脉冲重叠，其 中第一选通信号包括具有第一时间间隔的第一副脉冲，以及具有比第一时 间间隔长的第二时间间隔的第一主脉冲，第二选通信号包括具有该第一时 间间隔的第二副脉冲以及具有该第二时间间隔的第二主脉冲。数据驱动部 件当在第一时间间隔期间第二副脉冲与第一主脉冲重叠时向数据线施加用 于第一发光器件的第一数据信号，在除第一时间间隔以外剩余的第二时间 间隔期间，向数据线施加用于第二发光器件的第二数据信号。
在驱动下述显示装置的示例方法中，该显示装置包括第一发光器件和 第二发光器件，第一发光器件与第一选通总线、相邻于第一选通总线的第 二选通总线、数据线电耦接，第二发光器件与第一选通总线、数据线电耦 接，该方法包括：当使第一和第二选通总线有效时，向数据线施加第一数 据信号以便驱动第一发光器件。然后，当使第一选通总线有效并且使第二 选通总线无效时，向数据线施加第二数据信号以便驱动第二发光器件。
因此，彼此相邻的两个像素部分可以共用数据线和偏置电压线之一。 结果是，数据线与偏置电压线之间的间距增加，从而防止显示面板制造处 理期间可能会发生的数据线与偏置电压线之间的电短路。
附图说明
根据下面结合附图所描述的本发明的示例性实施例的描述，对本领域 普通技术人员而言，本发明的特征将更加清楚，其中：
图1是根据本发明实施例的OLED的像素的等效电路图；
图2是图1的OLED的物理布线(physical layout)的平面图；
图3是沿图2的OLED的线3-3所取的横截面视图；
图4是根据本发明另一实施例的OLED显示面板的像素的等效电路图；
图5A和图5B是根据本发明实施例的用于驱动OLED的选通信号的示 例性波形；
图6A和图6B是根据本发明另一实施例的用于驱动OLED的选通信号 的示例性波形；
图7是根据本发明实施例的OLED的方框图；
图8A-图8D是图示根据本发明实施例用于操作图7的OLED的几个信 号的时序图；
图9A-图9E是图示根据本发明另一实施例用于操作图7的OLED的几 个信号的时序图。在不同的图中使用相同的标号表示相似或相同的项目。
图1是根据本发明实施例的OLED的像素的等效电路图；
图2是图1的OLED的物理布线(physical layout)的平面图；
图3是沿图2的OLED的线3-3所取的横截面视图；
图4是根据本发明另一实施例的OLED显示面板的像素的等效电路图；
图5A和图5B是根据本发明实施例的用于驱动OLED的选通信号的示 例性波形；
图6A和图6B是根据本发明另一实施例的用于驱动OLED的选通信号 的示例性波形；
图7是根据本发明实施例的OLED的方框图；
图8A-图8D是图示根据本发明实施例用于操作图7的OLED的几个信 号的时序图；
图9A-图9E是图示根据本发明另一实施例用于操作图7的OLED的几 个信号的时序图。在不同的图中使用相同的标号表示相似或相同的项目。
具体实施方式
图1是根据本发明实施例的OLED的像素的等效电路图。
参照图1，第一像素P1在第二像素P2与第三像素P3之间。第一像素 P1与第二像素P2共用第m条数据总线DLm，并与第三像素P3共用第k 条电源线VLk。
第一像素P1由第n条选通总线GLn、第k条电源线VLk、第m条数 据总线DLm划界。第一像素P1包括第一开关晶体管QS11、第二开关晶体 管QS12、驱动晶体管QD1、储能电容器CST1和发光元件EL1。
第一开关晶体管QS11具有与第m条数据线DLm相连接的源极电极、 与第二开关晶体管QS12相连接的漏极电极、与第n条选通总线GLn相连 接的栅极电极。
第二开关晶体管QS12具有与第一开关晶体管QS11相连接的源极电 极、与驱动晶体管QD1相连接的漏极电极、与第n+1条选通总线GLn+1 相连接的栅极电极。
驱动晶体管QD1具有与第k条电源线VLk相连接的漏极电极、与发光 元件EL1相连接的源极电极、与第二开关晶体管QS12漏极电极相连接的 栅极电极。
储能电容器CST1具有与节点N1相连接的一个端子，节点N1在第二 开关晶体管QS12漏极电极与驱动晶体管QD1栅极电极中间；以及与第k 条电源线VLk相连接的另一个端子。储能电容器CST1存储并维持驱动晶 体管QD1的栅极电极与第k条电源线VLk之间的电压差。
发光元件EL1具有与驱动晶体管QD1相连接的第一极，以及与公共电 压Vss相连接的第二极。
第二像素P2由第n条选通总线GLn、第k+1条电源线VLk+1、与第一 像素P1共用的第m条数据总线DLm划界。第二像素P2包括第一开关晶体 管QS21、第二开关晶体管QS22、驱动晶体管QD2、发光元件EL2。除了 第二开关晶体管QS22的栅极电极与第n条选通总线GLn相连接之外，第 二像素P2的结构与第一像素P1基本相似。
第一开关晶体管QS21包括与第m条数据总线DLm相连接的源极电 极、与第二开关晶体管QS22相连接的漏极电极、以及与第n条选通总线 GLn相连接的栅极电极。
第二开关晶体管QS22包括与第一晶体管QS21漏极电极相连接的源极 电极、与驱动晶体管QD2的栅极电极相连接的漏极电极、以及与第n条选 通总线GLn相连接的栅极电极。
驱动晶体管QD2包括与第k+1条电源线VLk+1相连接的漏极电极、 与发光元件EL2相连接的源极电极。
储能电容器CST2连接在节点N2与驱动晶体管QD2的栅极电极以及 第k+1条电源线VLk+1之间。储能电容器CST2保持并维持驱动晶体管QD2 的栅极电极与第k+1条电源线之间的电压差。
发光元件EL2具有与驱动晶体管QD2的源极相连接的第一电极，以及 与公共电压Vss相连接的第二电极。
第三像素P3由第n条选通总线GLn、与第一像素P1共用的第k条电 源线VLk、第m-1条数据总线DL(m-1)划界。第三像素P3包括第一开关晶 体管QS31、第二开关晶体管QS32、驱动晶体管QD3、发光元件EL3。第 三像素P3的结构与第二像素P2相同。
第一开关晶体管QS31包括与第m-1条数据总线DL(m-1)相连接的源极 电极、与第二开关晶体管QS32相连接的漏极电极、与第n条选通总线GLn 相连接的栅极电极。
第二开关晶体管QS32包括与第一晶体管QS31相连接的源极电极、与 驱动晶体管QD3栅极相连接的漏极电极、与第n条选通总线GLn相连接的 栅极电极。
驱动晶体管QD3包括与第k条电源线VLk相连接的漏极电极、与发光 元件EL3相连接的源极电极。
储能电容器CST3连接在节点N3与第k条电源线VLk之间。储能电容 器CST3保持并维持驱动晶体管QD3的栅极电极与第k条电源线VLk之间 的电压差。
发光元件EL3具有与驱动晶体管QD3相连接的第一电极，以及与公共 电压Vss相连接的第二电极。
第一像素P1、第二像素P2和第三像素P3以相同的方式操作。以第一 像素P1为例对操作进行说明。
将第n个选通信号施加到第n条选通总线GLn从而第一开关晶体管 QS11导通。同时，将第n+1个选通信号施加到第n+1条选通总线GL(n+1) 从而第二开关晶体管QS12导通。当第一开关晶体管QS11和第二开关晶体 管QS12导通时，将来自数据总线DLm的数据信号提供给驱动晶体管QD1 的栅极电极。当将该数据信号施加到驱动晶体管QD1的栅极电极时，驱动 晶体管QD1导通，并控制从电源线VLk流过驱动晶体管QD1的电流量。 发光元件EL1发出光线，其强度取决于流过驱动晶体管QD1的输出电流。 驱动晶体管QD1输出电流的大小是驱动晶体管QD1的栅极电极与驱动晶体 管QD1的源极电极之间电压差的函数。储能电容器CST1存储并维持驱动 晶体管QD1的栅极电极与驱动晶体管QD1的漏极电极之间的数据信号。
图2是表示图1的第一像素P1和第三像素P3的结构与布线的平面图。
根据图2，第n条选通总线GLn与第n+1条选通总线GL+1沿x方向 延伸，并且被彼此平行地布置，且彼此沿y方向隔开。第m条数据总线DLm 与第m-1条数据总线各自沿y方向延伸，并且被彼此平行地布置，且彼此 沿y方向隔开。第k条电源线VLk沿y方向延伸，并被布置于第m条数据 总线DLm与第m-1条数据总线DL(m-1)之间。第一像素P1与相邻的第三 像素P3共用第k条电源线VLk。在第k条电源线VLk与相邻的第m条数 据总线DLm和/或第m-1条数据总线DL(m-1)之间提供80μm至100μm的间 距。在从第m条数据总线DLm到第m-1条数据总线DL(m-1)之间可以提供 160μm至200μm的间距。在制造显示装置期间，此间距避免电源线与相邻数 据总线之间短路。
第一像素P1包括第一开关晶体管QS11、第二开关晶体管QS12、驱动 晶体管QD1、储能电容器CST1、第一电极151、在第一电极151上形成的 有机发光层161。第一像素P1还包括在有机发光层161上形成的第二电极 (未示出)。
第一开关晶体管QS11具有与第m条数据总线DLm相连接的源极电极 112、与第二开关晶体管QS12相连接的漏极电极113、以及从第n条选通总 线GLn伸出(protrude)的栅极电极111。
第二开关晶体管QS12具有与第一开关晶体管QS11的漏极电极113相 连接的源极电极122、与驱动晶体管QD1相连接的漏极电极123、通过延伸 导线121’连接到第n+1条选通总线GLn+1的栅极电极121。
驱动晶体管QD1具有与第k条电源线VLk相连接的漏极电极132、与 发光元件EL1的第一电极151相连接的源极电极133、与第二开关晶体管 QS12相连接的栅极电极131。
储能电容器CST1连接到第二开关晶体管QS12的漏极电极123、驱动 晶体管QD1的栅极电极131、第k条电源线VLk。储能电容器CST1存储 并维持驱动晶体管QD1的栅极电极与第k条电源线VLk之间的电压。
第三像素P3包括第一开关晶体管QS31、第二开关晶体管QS32、驱动 晶体管QD3、储能电容器CST3、第一电极153、在第一电极153上形成的 有机发光层163。第三像素P3还包括在有机发光层163上形成的第二电极 (未示出)。
第一开关晶体管QS31具有与第m-1条数据总线DL(m-1)相连接的源极 电极172、与第二开关晶体管QS32相连接的漏极电极173、以及与第n条 选通总线GLn相连接的栅极电极171。
第二开关晶体管QS32具有与第一开关晶体管QS31的漏极电极173相 连接的源极电极182、与驱动晶体管QD3相连接的漏极电极183、以及与第 n条选通总线GLn相连接的栅极电极181。
驱动晶体管QD3具有与第k条电源线VLk相连接的漏极电极192、与 发光元件的第一电极153相连接的源极电极193、与第二开关晶体管QS12 相连接的栅极电极191。
储能电容器CST3连接到第二开关晶体管QS32的漏极电极183、驱动 晶体管QD3的栅极电极191、第k条电源线VLk。储能电容器CST3存储 并维持驱动晶体管QD3的栅极电极191与第k条电源线VLk之间的电压。
图3是沿图2的OLED的线3-3所取的横截面图。参照图3，在基板 101上形成栅金属图案(gate metal pattern)。栅金属图案包括第一开关晶体管 QS11的栅极电极111、第二开关晶体管QS12的栅极电极121、驱动晶体管 QD1的栅极电极131、以及将驱动晶体管QS12的栅极电极121连接到第n+1 条选通总线GL(n+1)的延伸导线121’。
在栅金属图案上形成栅(gate)绝缘层102。在栅绝缘层102上形成第一 开关晶体管QS11的第一沟道114、第二开关晶体管QS12的第二沟道124、 驱动晶体管QD1的第三沟道134。
分别在第一沟道114、第二沟道124和第三沟道134与栅绝缘层102之 上形成数据金属层。将数据金属层被图案化(pattern)以提供晶体管QS11、 QS12、QD1的源极电极112、122、133以及漏极电极113、123、132。电 阻接触层114、115、125、126、135、136布置在源极电极/漏极电极112、 113、122、123、132、133与沟道114、124、134之间，以减少电阻。
在数据金属图案上形成第一绝缘层103。可以由氮化物形成第一绝缘层 103，以保护下层。在第一绝缘层103上形成第二绝缘层104。第二绝缘层 104可以由低介电绝缘材料如聚乙烯酰亚胺(poly imide)、聚乙烯氨基化合物 (poly amide)、丙烯层(acryl layer)、苯环丁二烯(benzocyclobutadien，BCB) 等形成。第二绝缘层104可以由具有平面(flatness)特性或光敏性的材料制 成。第一绝缘层103和第二绝缘层104包括：第一接触孔106a，以露出驱 动晶体管QD1的源极电极133；第二接触孔106b，以露出第二开关晶体管 QS12的漏极电极123；第三接触孔106c，以露出驱动晶体管QD1的栅极电 极131。
在第二绝缘层104上形成第一电极151和连接电极153。将第一电极 151通过第一接触孔106a电连接到驱动晶体管QD1。连接电极153将驱动 晶体管QD1的栅极电极131通过第二接触孔106b和第三接触孔106c连接 到第二开关晶体管QS12的漏极电极123。第一电极151和连接电极153可 以由透明导体如铟锡氧化物(indium tin oxide，ITO)和铟锌氧化物(indium zinc oxide，IZO)形成。
在第二绝缘层104、第一电极151、连接电极153上形成绝缘材料层105。 层105包括露出一部分第一电极151的通孔。
在层105的孔中形成有机发光层161。有机发光层161可以包括发光层， 其发出红、绿或蓝光。通常，有机发光层161具有多个分层，例如，空穴 注入(hole-injection)层、电子注入(electron-injection)层和发光层。对本领域技 术人员而言，上述层的组成及其结构是公知的。因此，无需再作进一步的 描述。
在层105和有机发光层161之上形成第二电极107，其覆盖第一基片 101上除了形成用于和外电路相连接的端子之处之外的整个区域。第一电极 151和第二电极107可以以在各种实施方式形成。在一个实施例中，第一电 极151由透明导电材料如ITO、IZO制成，而第二电极107则由不透明材料 如钙(Ca)、钡(Ba)、银(Ag)、铜(Cu)、铝(Al)、镁(Mg)或其合金制成。反之， 第一电极151可以由不透明的材料制成，而第二电极107可以由透明导电 材料制成。
在第二电极107上形成保护层108，以阻止湿气和氧气进入OLED。
在另一示例中，OLED可以在第一绝缘层103与第二绝缘层104之间 包括彩色滤光器(未示出)。图4是根据本发明另一实施例的OLED的像素的 等效电路。除了第二像素P2和第三像素P3分别包括一个开关晶体管QS2、 QS3而不是具有两个开关晶体管之外，图4中所示电路与以上关于图2所 述实施例中所示的电路元件基本相同。因此，用同样的标号指代与以上关 于图2所描述的相同电路元件，并将省略对相同元件的进一步描述。
第二像素P2包括开关晶体管QS2，其连接到第n条选通总线GLn、第 m条数据总线DLm、驱动晶体管QD2的栅极电极。
第三像素P3包括开关晶体管QS3，其连接到第n条选通总线GLn、第 m-1条数据总线DL(m-1)、驱动晶体管QD3的栅极电极。
尽管参照n型晶体管对本发明的实施例中示出的晶体管进行了描述， 但是也可以使用p型晶体管。
图5A和图5B图示了根据本发明实施例所传送到OLED的选通总线的 选通信号的示例性波形。
如图5A所示，选通信号包括副脉冲SG和主脉冲MG。SG具有与所施 加到前一选通总线的主脉冲MG具有相同的时序时段(timing period)，期望 地具有与主脉冲的第一时段相同的定时时段。图5A和图5B之间的虚线用 来表示两个波形之间的时序关系。
参照图1、图5A及图5B，将第n个选通信号Gn施加到第n条选通总 线GLn。在如图5A所示的第n个选通信号Gn的主脉冲MGn的第一时间 段T1期间，将第n+1个选通信号G(n+1)的副脉冲SG(n+1)施加到第n+1条 数据总线GL(n+1)。
在第一时段T1期间，连接到第n条选通总线GLn的第一开关晶体管 QS11、连接到第n+1条选通总线GL(n+1)的第二开关晶体管QS12导通，从 而数据信号从第m条数据总线DLm传送到驱动晶体管QD1的栅极电极。 当驱动晶体管QD1导通时，驱动电流流过驱动晶体管QD1，从而发光元件 EL1发光。同样，在第一时段T1期间，连接到第n条选通总线GLn的第二 像素P2的第一和第二开关晶体管QS21、QS22导通，并且第二像素P2的 发光元件EL2发光。
在第n个选通信号Gn的主脉冲MGn的第二时段T2期间，第n+1个 选通信号Gn+1为低电平，从而连接到第n+1条选通总线GL(n+1)相连接的 第二开关晶体管QS12截止，而连接到第n条选通总线GLn的第二开关晶 体管QS22导通。据此，第一像素P1的发光元件EL1不发光，但第二像素 P2的发光元件EL2发光。按照上述方式，共用第m条数据总线DLm的第 一像素P1和第二像素P2可以独立操作。
图6A和图6B图示了根据本发明另一实施例所传送到OLED的选通总 线的选通信号的波形。
参照图1、图2和图6，选通信号包括副脉冲SG、第一主脉冲MG1、 第二主脉冲MG2。副脉冲SG具有与所施加到前一选通总线的第一主脉冲 MG1相同的时序时段。在第一主脉冲MG1与第二主脉冲MG2之间，有一 恒定宽度的低电平时段GOU。
将第n个选通信号Gn施加到第n条选通总线GLn。将第n+1个选通信 号G(n+1)的副脉冲SG(n+1)施加到第n+1条选通总线GL(n+1)，同时将第一 主脉冲MG1的第一时段T1施加到第n条选通总线GLn。
在第一时段T1期间，连接到第n条选通总线GLn的第一开关晶体管 QS11以及连接到第n+1条选通总线GL(n+1)的第二开关晶体管QS12导通， 从而数据信号从第m条数据总线DLm传送到驱动晶体管QD1的栅极电极。 驱动晶体管QD1导通，并且驱动电流流过驱动晶体管QD1，从而发光元件 EL1发光。同样，在第一时段T1期间，连接到第n条选通总线GLn的第二 像素P2的第一和第二开关晶体管QS21、QS22导通，从而数据信号第m条 数据总线DLm传送到驱动晶体管QD2的栅极电极。驱动晶体管QD2导通， 从而驱动电流流过驱动晶体管QD2，从而第二像素P2的发光元件EL2发光。
在第二时段T2期间，将第n个选通信号Gn的第二主脉冲MG2施加 到第n条选通总线GLn，并且第n+1个选通信号Gn+1为低电平，从而连接 到第n+1条选通总线GL(n+1)的第二开关晶体管QS12截止，而与第n条选 通总线GLn相连接的第二开关晶体管QS22导通。这导致第一像素P1的发 光元件EL1不发光，而第二像素P2的发光元件EL2发光。
据此，第一像素P1在第一时段T1期间操作，而与第一像素P1共用数 据总线DLm的第二像素P2在第二时段T2期间操作。
图7是根据本发明实施例的OLED的方框图。
参照图7，OLED包括时序控制部件210、电源产生部件230、数据驱 动部件250、选通驱动部件270、OLED面板290。
由外部图形控制器(未示出)向时序控制部件210提供线路202上的初始 控制信号和线路204上的初始数据信号。基于在线路202上所接收的初始 控制信号和在线路204上所接收的初始数据信号，时序控制部件210在线 路212、214和216上输出第一、第二和第三控制信号。
在线路212上所提供的第一控制信号输入到电源产生部件230，并控制 电源产生部件230的操作。在线路214上提供的第二控制信号输入到数据 驱动部件250，并控制数据驱动部件250的操作。将所提供于线路216上的 第三控制信号提供给选通驱动部件270，并控制选通驱动部件270的操作。
时序控制部件210处理在线路204上所接收的初始数据信号，并在线 路218上向数据驱动部件250输出第一数据信号。
电源产生部件230在线路206上接收外部电源电压，以产生在线路232、 234、236上所提供的第一、第二和第三操作电压。在线路232上所提供的 第一操作电压包括所提供于线路232上的参考伽马(gamma)电压(Vref)，以 操作数据驱动部件250。在线路234上所提供的第二操作电压具有使晶体管 导通的选通信号Von和使晶体管截止的选通信号Voff。在线路236上所提 供的第三操作电压具有操作OLED面板290的驱动电压Vdd和公共电压 Vss。
根据参考伽马电压(Vref)，数据驱动部件250将在线路218上从时序控 制部件210接收的第一数据信号转换为模拟第二数据信号D1…Dm，并向数 据总线输出第二数据信号D1…Dm。数据驱动部件250的输出端子的数目与 数据总线的数目相对应。
OLED的一个像素与相邻像素共用一条数据总线。因此，在1H时段其 指的是操作选通总线的时段的期间，数据驱动部件250两次向每个数据总 线输出第二数据信号D1…Dm。例如，在1H的初始时段期间，数据驱动部 件250输出第二数据信号D1、D3…Dm-1，用于奇数数据总线，并且在1H 的其余时段期间，输出第二数据信号D2、D4…Dm，用于偶数数据总线。
选通驱动部件270根据在线路216上从时序控制部件210接收的第三 控制信号产生选通信号G1，…，Gn。选通信号G1，…，Gn具有图5A、 图5B、图6A、图6B所示的波形，以操作本发明OLED的像素。
OLED面板290包括根据本发明实施例的新的像素结构。第一像素P1 与相邻的第二像素P2共用数据总线DLm。同样，OLED面板290包括与第 一像素P1共用电源线VLk的第三像素P3(未示出)。
第一像素P1和第二像素P2的电路元件和结构与图4中所示的元件和 结构等同。因此，无需进一步的解释。
图8A-图8D是根据本发明实施例的用于操作图7的OLED的信号时序 图。
参照图7和图8A-图8D，时序控制部件210根据数据使能信号DE通 过线路218向数据驱动部件250输出第一数据信号。数据驱动部件250向 数据总线输出第二数据信号DATA_0。数据驱动部件250在1H的第一半时 段期间，输出用于第一像素P1的第二数据信号1L_P1到数据总线DLm中， 以及在1H的其余时段期间，输出用于第二像素P2的第二数据信号1L_P2 到数据总线DLm中。
第一选通信号G1和第二选通信号G2的波形与图5A和图5B中所示的 相同。
当数据驱动部件250向数据总线DLm输出用于第一像素P1的第二数 据信号1L_P1时，将第一选通信号G1施加到第一选通总线。在第一选通信 号G1的第一时段T1期间，同时将第二选通信号G2施加到第二选通总线。 第一像素P1的开关晶体管QS11、QS12和第二像素P2的开关晶体管QS2 导通，第二数据信号1L_P1从数据总线DLm传送到驱动晶体管QD1的栅 极电极和驱动晶体管QD2的栅极电极。发光元件EL1和EL2对应于第二数 据1L_P1发光。即，第一像素P1和第二像素P2两者在第一时段T1期间都 操作。
当数据驱动部件250在第一选通信号G1的第二时段T2期间向数据总 线DLm输出用于第二像素P2的第二数据信号1L_P2时，第一选通信号G1 为高电平，而第二选通信号G2为低电平。第一像素P1的开关晶体管QS11 截止，但开关晶体管QS2导通。因此，第一像素P1不操作，并且发光元件 EL1不对应于第二数据信号1L_P2发光。但第二像素P2操作，并且发光元 件EL2对应于第二数据信号1L_P2而发光。
图9A-图9D是图示根据本发明另一实施例的用于操作图7的OLED的 几个信号的时序图。
参照图7和图9A-图9E，时序控制部件210根据数据使能信号DE通 过线路218输出第一数据信号到数据驱动部件250中。数据驱动部件250 输出第二数据信号DATA_0到数据总线中。数据驱动部件250在1H的第一 半时段期间输出用于第一像素P1的第二数据信号1L_P1到数据总线DLm 中，以及在1H的其余时段期间，输出用于第二像素P2的第二数据信号 1L_P2到数据总线DLm中。
第一选通信号G1和第二选通信号G2的波形与图6中所示相同。在选 通信号的主脉冲之间有一个低电平时段GOU。低电平时段GOU由选通输 出使能信号OE产生，选通输出使能信号OE则由时序控制部件210提供给 选通驱动部件270。即，高电平选通输出使能信号OE导致主脉冲之间的低 电平时段GOU。当数据驱动部件250向数据总线DLm输出用于第一像素 P1的第二数据信号1L_P1时，将第一选通信号G1施加到第一选通总线。 在第一选通信号G1的第一时段T1′期间，同时将第二选通信号G2施加到第 二选通总线。第一像素P1的开关晶体管QS11、QS12和第二像素P2的开 关晶体管QS2导通，从而第二数据信号1L_P1从数据总线DLm传送到驱 动晶体管QD1的栅极电极和驱动晶体管QD2的栅极电极。发光元件EL1 和EL2对应于第二数据信号1L_P1发光。即，在第一时段T1′期间，第一像 素P1和第二像素P2都操作。
当数据驱动部件250在第一选通信号G1的第二时段T2′期间向数据总 线DLm输出用于第二像素P2的第二数据信号1L_P2时，第一选通信号G1 为高电平，而第二选通信号G2为低电平。第一像素P1的开关晶体管QS11 截止，而开关晶体管QS2导通。因此，第一像素P1不操作，并且发光元件 EL1不对应于第二数据信号1L_P2发光。但是，第二像素P2操作，并且发 光元件EL2对应于第二数据信号1L_P2发光。
第一时段T1’与第二时段T2’之间的低电平时段GOU防止用于第二像 素P2的第二数据信号1L_P2传输到第一像素P1的驱动晶体管QD1的栅极。
因此，OLED面板290的共用第m条数据总线DLm的第一像素P1和 第二像素P2按上述方式能够独立地显示与从数据驱动部件250输出的数据 信号相对应的图像。
尽管参照具体实施例对本发明进行了描述，但该描述是本发明应用的 示例，而不应解释为本发明的限制。所披露的实施例特征的各种修改与合 并均在所附权利要求限定的发明范围内。
参照图1，第一像素P1在第二像素P2与第三像素P3之间。第一像素 P1与第二像素P2共用第m条数据总线DLm，并与第三像素P3共用第k 条电源线VLk。
第一像素P1由第n条选通总线GLn、第k条电源线VLk、第m条数 据总线DLm划界。第一像素P1包括第一开关晶体管QS11、第二开关晶体 管QS12、驱动晶体管QD1、储能电容器CST1和发光元件EL1。
第一开关晶体管QS11具有与第m条数据线DLm相连接的源极电极、 与第二开关晶体管QS12相连接的漏极电极、与第n条选通总线GLn相连 接的栅极电极。
第二开关晶体管QS12具有与第一开关晶体管QS11相连接的源极电 极、与驱动晶体管QD1相连接的漏极电极、与第n+1条选通总线GLn+1 相连接的栅极电极。
驱动晶体管QD1具有与第k条电源线VLk相连接的漏极电极、与发光 元件EL1相连接的源极电极、与第二开关晶体管QS12漏极电极相连接的 栅极电极。
储能电容器CST1具有与节点N1相连接的一个端子，节点N1在第二 开关晶体管QS12漏极电极与驱动晶体管QD1栅极电极中间；以及与第k 条电源线VLk相连接的另一个端子。储能电容器CST1存储并维持驱动晶 体管QD1的栅极电极与第k条电源线VLk之间的电压差。
发光元件EL1具有与驱动晶体管QD1相连接的第一极，以及与公共电 压Vss相连接的第二极。
第二像素P2由第n条选通总线GLn、第k+1条电源线VLk+1、与第一 像素P1共用的第m条数据总线DLm划界。第二像素P2包括第一开关晶体 管QS21、第二开关晶体管QS22、驱动晶体管QD2、发光元件EL2。除了 第二开关晶体管QS22的栅极电极与第n条选通总线GLn相连接之外，第 二像素P2的结构与第一像素P1基本相似。
第一开关晶体管QS21包括与第m条数据总线DLm相连接的源极电 极、与第二开关晶体管QS22相连接的漏极电极、以及与第n条选通总线 GLn相连接的栅极电极。
第二开关晶体管QS22包括与第一晶体管QS21漏极电极相连接的源极 电极、与驱动晶体管QD2的栅极电极相连接的漏极电极、以及与第n条选 通总线GLn相连接的栅极电极。
驱动晶体管QD2包括与第k+1条电源线VLk+1相连接的漏极电极、 与发光元件EL2相连接的源极电极。
储能电容器CST2连接在节点N2与驱动晶体管QD2的栅极电极以及 第k+1条电源线VLk+1之间。储能电容器CST2保持并维持驱动晶体管QD2 的栅极电极与第k+1条电源线之间的电压差。
发光元件EL2具有与驱动晶体管QD2的源极相连接的第一电极，以及 与公共电压Vss相连接的第二电极。
第三像素P3由第n条选通总线GLn、与第一像素P1共用的第k条电 源线VLk、第m-1条数据总线DL(m-1)划界。第三像素P3包括第一开关晶 体管QS31、第二开关晶体管QS32、驱动晶体管QD3、发光元件EL3。第 三像素P3的结构与第二像素P2相同。
第一开关晶体管QS31包括与第m-1条数据总线DL(m-1)相连接的源极 电极、与第二开关晶体管QS32相连接的漏极电极、与第n条选通总线GLn 相连接的栅极电极。
第二开关晶体管QS32包括与第一晶体管QS31相连接的源极电极、与 驱动晶体管QD3栅极相连接的漏极电极、与第n条选通总线GLn相连接的 栅极电极。
驱动晶体管QD3包括与第k条电源线VLk相连接的漏极电极、与发光 元件EL3相连接的源极电极。
储能电容器CST3连接在节点N3与第k条电源线VLk之间。储能电容 器CST3保持并维持驱动晶体管QD3的栅极电极与第k条电源线VLk之间 的电压差。
发光元件EL3具有与驱动晶体管QD3相连接的第一电极，以及与公共 电压Vss相连接的第二电极。
第一像素P1、第二像素P2和第三像素P3以相同的方式操作。以第一 像素P1为例对操作进行说明。
将第n个选通信号施加到第n条选通总线GLn从而第一开关晶体管 QS11导通。同时，将第n+1个选通信号施加到第n+1条选通总线GL(n+1) 从而第二开关晶体管QS12导通。当第一开关晶体管QS11和第二开关晶体 管QS12导通时，将来自数据总线DLm的数据信号提供给驱动晶体管QD1 的栅极电极。当将该数据信号施加到驱动晶体管QD1的栅极电极时，驱动 晶体管QD1导通，并控制从电源线VLk流过驱动晶体管QD1的电流量。 发光元件EL1发出光线，其强度取决于流过驱动晶体管QD1的输出电流。 驱动晶体管QD1输出电流的大小是驱动晶体管QD1的栅极电极与驱动晶体 管QD1的源极电极之间电压差的函数。储能电容器CST1存储并维持驱动 晶体管QD1的栅极电极与驱动晶体管QD1的漏极电极之间的数据信号。
图2是表示图1的第一像素P1和第三像素P3的结构与布线的平面图。
根据图2，第n条选通总线GLn与第n+1条选通总线GL+1沿x方向 延伸，并且被彼此平行地布置，且彼此沿y方向隔开。第m条数据总线DLm 与第m-1条数据总线各自沿y方向延伸，并且被彼此平行地布置，且彼此 沿y方向隔开。第k条电源线VLk沿y方向延伸，并被布置于第m条数据 总线DLm与第m-1条数据总线DL(m-1)之间。第一像素P1与相邻的第三 像素P3共用第k条电源线VLk。在第k条电源线VLk与相邻的第m条数 据总线DLm和/或第m-1条数据总线DL(m-1)之间提供80μm至100μm的间 距。在从第m条数据总线DLm到第m-1条数据总线DL(m-1)之间可以提供 160μm至200μm的间距。在制造显示装置期间，此间距避免电源线与相邻数 据总线之间短路。
第一像素P1包括第一开关晶体管QS11、第二开关晶体管QS12、驱动 晶体管QD1、储能电容器CST1、第一电极151、在第一电极151上形成的 有机发光层161。第一像素P1还包括在有机发光层161上形成的第二电极 (未示出)。
第一开关晶体管QS11具有与第m条数据总线DLm相连接的源极电极 112、与第二开关晶体管QS12相连接的漏极电极113、以及从第n条选通总 线GLn伸出(protrude)的栅极电极111。
第二开关晶体管QS12具有与第一开关晶体管QS11的漏极电极113相 连接的源极电极122、与驱动晶体管QD1相连接的漏极电极123、通过延伸 导线121’连接到第n+1条选通总线GLn+1的栅极电极121。
驱动晶体管QD1具有与第k条电源线VLk相连接的漏极电极132、与 发光元件EL1的第一电极151相连接的源极电极133、与第二开关晶体管 QS12相连接的栅极电极131。
储能电容器CST1连接到第二开关晶体管QS12的漏极电极123、驱动 晶体管QD1的栅极电极131、第k条电源线VLk。储能电容器CST1存储 并维持驱动晶体管QD1的栅极电极与第k条电源线VLk之间的电压。
第三像素P3包括第一开关晶体管QS31、第二开关晶体管QS32、驱动 晶体管QD3、储能电容器CST3、第一电极153、在第一电极153上形成的 有机发光层163。第三像素P3还包括在有机发光层163上形成的第二电极 (未示出)。
第一开关晶体管QS31具有与第m-1条数据总线DL(m-1)相连接的源极 电极172、与第二开关晶体管QS32相连接的漏极电极173、以及与第n条 选通总线GLn相连接的栅极电极171。
第二开关晶体管QS32具有与第一开关晶体管QS31的漏极电极173相 连接的源极电极182、与驱动晶体管QD3相连接的漏极电极183、以及与第 n条选通总线GLn相连接的栅极电极181。
驱动晶体管QD3具有与第k条电源线VLk相连接的漏极电极192、与 发光元件的第一电极153相连接的源极电极193、与第二开关晶体管QS12 相连接的栅极电极191。
储能电容器CST3连接到第二开关晶体管QS32的漏极电极183、驱动 晶体管QD3的栅极电极191、第k条电源线VLk。储能电容器CST3存储 并维持驱动晶体管QD3的栅极电极191与第k条电源线VLk之间的电压。
图3是沿图2的OLED的线3-3所取的横截面图。参照图3，在基板 101上形成栅金属图案(gate metal pattern)。栅金属图案包括第一开关晶体管 QS11的栅极电极111、第二开关晶体管QS12的栅极电极121、驱动晶体管 QD1的栅极电极131、以及将驱动晶体管QS12的栅极电极121连接到第n+1 条选通总线GL(n+1)的延伸导线121’。
在栅金属图案上形成栅(gate)绝缘层102。在栅绝缘层102上形成第一 开关晶体管QS11的第一沟道114、第二开关晶体管QS12的第二沟道124、 驱动晶体管QD1的第三沟道134。
分别在第一沟道114、第二沟道124和第三沟道134与栅绝缘层102之 上形成数据金属层。将数据金属层被图案化(pattern)以提供晶体管QS11、 QS12、QD1的源极电极112、122、133以及漏极电极113、123、132。电 阻接触层114、115、125、126、135、136布置在源极电极/漏极电极112、 113、122、123、132、133与沟道114、124、134之间，以减少电阻。
在数据金属图案上形成第一绝缘层103。可以由氮化物形成第一绝缘层 103，以保护下层。在第一绝缘层103上形成第二绝缘层104。第二绝缘层 104可以由低介电绝缘材料如聚乙烯酰亚胺(poly imide)、聚乙烯氨基化合物 (poly amide)、丙烯层(acryl layer)、苯环丁二烯(benzocyclobutadien，BCB) 等形成。第二绝缘层104可以由具有平面(flatness)特性或光敏性的材料制 成。第一绝缘层103和第二绝缘层104包括：第一接触孔106a，以露出驱 动晶体管QD1的源极电极133；第二接触孔106b，以露出第二开关晶体管 QS12的漏极电极123；第三接触孔106c，以露出驱动晶体管QD1的栅极电 极131。
在第二绝缘层104上形成第一电极151和连接电极153。将第一电极 151通过第一接触孔106a电连接到驱动晶体管QD1。连接电极153将驱动 晶体管QD1的栅极电极131通过第二接触孔106b和第三接触孔106c连接 到第二开关晶体管QS12的漏极电极123。第一电极151和连接电极153可 以由透明导体如铟锡氧化物(indium tin oxide，ITO)和铟锌氧化物(indium zinc oxide，IZO)形成。
在第二绝缘层104、第一电极151、连接电极153上形成绝缘材料层105。 层105包括露出一部分第一电极151的通孔。
在层105的孔中形成有机发光层161。有机发光层161可以包括发光层， 其发出红、绿或蓝光。通常，有机发光层161具有多个分层，例如，空穴 注入(hole-injection)层、电子注入(electron-injection)层和发光层。对本领域技 术人员而言，上述层的组成及其结构是公知的。因此，无需再作进一步的 描述。
在层105和有机发光层161之上形成第二电极107，其覆盖第一基片 101上除了形成用于和外电路相连接的端子之处之外的整个区域。第一电极 151和第二电极107可以以在各种实施方式形成。在一个实施例中，第一电 极151由透明导电材料如ITO、IZO制成，而第二电极107则由不透明材料 如钙(Ca)、钡(Ba)、银(Ag)、铜(Cu)、铝(Al)、镁(Mg)或其合金制成。反之， 第一电极151可以由不透明的材料制成，而第二电极107可以由透明导电 材料制成。
在第二电极107上形成保护层108，以阻止湿气和氧气进入OLED。
在另一示例中，OLED可以在第一绝缘层103与第二绝缘层104之间 包括彩色滤光器(未示出)。图4是根据本发明另一实施例的OLED的像素的 等效电路。除了第二像素P2和第三像素P3分别包括一个开关晶体管QS2、 QS3而不是具有两个开关晶体管之外，图4中所示电路与以上关于图2所 述实施例中所示的电路元件基本相同。因此，用同样的标号指代与以上关 于图2所描述的相同电路元件，并将省略对相同元件的进一步描述。
第二像素P2包括开关晶体管QS2，其连接到第n条选通总线GLn、第 m条数据总线DLm、驱动晶体管QD2的栅极电极。
第三像素P3包括开关晶体管QS3，其连接到第n条选通总线GLn、第 m-1条数据总线DL(m-1)、驱动晶体管QD3的栅极电极。
尽管参照n型晶体管对本发明的实施例中示出的晶体管进行了描述， 但是也可以使用p型晶体管。
图5A和图5B图示了根据本发明实施例所传送到OLED的选通总线的 选通信号的示例性波形。
如图5A所示，选通信号包括副脉冲SG和主脉冲MG。SG具有与所施 加到前一选通总线的主脉冲MG具有相同的时序时段(timing period)，期望 地具有与主脉冲的第一时段相同的定时时段。图5A和图5B之间的虚线用 来表示两个波形之间的时序关系。
参照图1、图5A及图5B，将第n个选通信号Gn施加到第n条选通总 线GLn。在如图5A所示的第n个选通信号Gn的主脉冲MGn的第一时间 段T1期间，将第n+1个选通信号G(n+1)的副脉冲SG(n+1)施加到第n+1条 数据总线GL(n+1)。
在第一时段T1期间，连接到第n条选通总线GLn的第一开关晶体管 QS11、连接到第n+1条选通总线GL(n+1)的第二开关晶体管QS12导通，从 而数据信号从第m条数据总线DLm传送到驱动晶体管QD1的栅极电极。 当驱动晶体管QD1导通时，驱动电流流过驱动晶体管QD1，从而发光元件 EL1发光。同样，在第一时段T1期间，连接到第n条选通总线GLn的第二 像素P2的第一和第二开关晶体管QS21、QS22导通，并且第二像素P2的 发光元件EL2发光。
在第n个选通信号Gn的主脉冲MGn的第二时段T2期间，第n+1个 选通信号Gn+1为低电平，从而连接到第n+1条选通总线GL(n+1)相连接的 第二开关晶体管QS12截止，而连接到第n条选通总线GLn的第二开关晶 体管QS22导通。据此，第一像素P1的发光元件EL1不发光，但第二像素 P2的发光元件EL2发光。按照上述方式，共用第m条数据总线DLm的第 一像素P1和第二像素P2可以独立操作。
图6A和图6B图示了根据本发明另一实施例所传送到OLED的选通总 线的选通信号的波形。
参照图1、图2和图6，选通信号包括副脉冲SG、第一主脉冲MG1、 第二主脉冲MG2。副脉冲SG具有与所施加到前一选通总线的第一主脉冲 MG1相同的时序时段。在第一主脉冲MG1与第二主脉冲MG2之间，有一 恒定宽度的低电平时段GOU。
将第n个选通信号Gn施加到第n条选通总线GLn。将第n+1个选通信 号G(n+1)的副脉冲SG(n+1)施加到第n+1条选通总线GL(n+1)，同时将第一 主脉冲MG1的第一时段T1施加到第n条选通总线GLn。
在第一时段T1期间，连接到第n条选通总线GLn的第一开关晶体管 QS11以及连接到第n+1条选通总线GL(n+1)的第二开关晶体管QS12导通， 从而数据信号从第m条数据总线DLm传送到驱动晶体管QD1的栅极电极。 驱动晶体管QD1导通，并且驱动电流流过驱动晶体管QD1，从而发光元件 EL1发光。同样，在第一时段T1期间，连接到第n条选通总线GLn的第二 像素P2的第一和第二开关晶体管QS21、QS22导通，从而数据信号第m条 数据总线DLm传送到驱动晶体管QD2的栅极电极。驱动晶体管QD2导通， 从而驱动电流流过驱动晶体管QD2，从而第二像素P2的发光元件EL2发光。
在第二时段T2期间，将第n个选通信号Gn的第二主脉冲MG2施加 到第n条选通总线GLn，并且第n+1个选通信号Gn+1为低电平，从而连接 到第n+1条选通总线GL(n+1)的第二开关晶体管QS12截止，而与第n条选 通总线GLn相连接的第二开关晶体管QS22导通。这导致第一像素P1的发 光元件EL1不发光，而第二像素P2的发光元件EL2发光。
据此，第一像素P1在第一时段T1期间操作，而与第一像素P1共用数 据总线DLm的第二像素P2在第二时段T2期间操作。
图7是根据本发明实施例的OLED的方框图。
参照图7，OLED包括时序控制部件210、电源产生部件230、数据驱 动部件250、选通驱动部件270、OLED面板290。
由外部图形控制器(未示出)向时序控制部件210提供线路202上的初始 控制信号和线路204上的初始数据信号。基于在线路202上所接收的初始 控制信号和在线路204上所接收的初始数据信号，时序控制部件210在线 路212、214和216上输出第一、第二和第三控制信号。
在线路212上所提供的第一控制信号输入到电源产生部件230，并控制 电源产生部件230的操作。在线路214上提供的第二控制信号输入到数据 驱动部件250，并控制数据驱动部件250的操作。将所提供于线路216上的 第三控制信号提供给选通驱动部件270，并控制选通驱动部件270的操作。
时序控制部件210处理在线路204上所接收的初始数据信号，并在线 路218上向数据驱动部件250输出第一数据信号。
电源产生部件230在线路206上接收外部电源电压，以产生在线路232、 234、236上所提供的第一、第二和第三操作电压。在线路232上所提供的 第一操作电压包括所提供于线路232上的参考伽马(gamma)电压(Vref)，以 操作数据驱动部件250。在线路234上所提供的第二操作电压具有使晶体管 导通的选通信号Von和使晶体管截止的选通信号Voff。在线路236上所提 供的第三操作电压具有操作OLED面板290的驱动电压Vdd和公共电压 Vss。
根据参考伽马电压(Vref)，数据驱动部件250将在线路218上从时序控 制部件210接收的第一数据信号转换为模拟第二数据信号D1…Dm，并向数 据总线输出第二数据信号D1…Dm。数据驱动部件250的输出端子的数目与 数据总线的数目相对应。
OLED的一个像素与相邻像素共用一条数据总线。因此，在1H时段其 指的是操作选通总线的时段的期间，数据驱动部件250两次向每个数据总 线输出第二数据信号D1…Dm。例如，在1H的初始时段期间，数据驱动部 件250输出第二数据信号D1、D3…Dm-1，用于奇数数据总线，并且在1H 的其余时段期间，输出第二数据信号D2、D4…Dm，用于偶数数据总线。
选通驱动部件270根据在线路216上从时序控制部件210接收的第三 控制信号产生选通信号G1，…，Gn。选通信号G1，…，Gn具有图5A、 图5B、图6A、图6B所示的波形，以操作本发明OLED的像素。
OLED面板290包括根据本发明实施例的新的像素结构。第一像素P1 与相邻的第二像素P2共用数据总线DLm。同样，OLED面板290包括与第 一像素P1共用电源线VLk的第三像素P3(未示出)。
第一像素P1和第二像素P2的电路元件和结构与图4中所示的元件和 结构等同。因此，无需进一步的解释。
图8A-图8D是根据本发明实施例的用于操作图7的OLED的信号时序 图。
参照图7和图8A-图8D，时序控制部件210根据数据使能信号DE通 过线路218向数据驱动部件250输出第一数据信号。数据驱动部件250向 数据总线输出第二数据信号DATA_0。数据驱动部件250在1H的第一半时 段期间，输出用于第一像素P1的第二数据信号1L_P1到数据总线DLm中， 以及在1H的其余时段期间，输出用于第二像素P2的第二数据信号1L_P2 到数据总线DLm中。
第一选通信号G1和第二选通信号G2的波形与图5A和图5B中所示的 相同。
当数据驱动部件250向数据总线DLm输出用于第一像素P1的第二数 据信号1L_P1时，将第一选通信号G1施加到第一选通总线。在第一选通信 号G1的第一时段T1期间，同时将第二选通信号G2施加到第二选通总线。 第一像素P1的开关晶体管QS11、QS12和第二像素P2的开关晶体管QS2 导通，第二数据信号1L_P1从数据总线DLm传送到驱动晶体管QD1的栅 极电极和驱动晶体管QD2的栅极电极。发光元件EL1和EL2对应于第二数 据1L_P1发光。即，第一像素P1和第二像素P2两者在第一时段T1期间都 操作。
当数据驱动部件250在第一选通信号G1的第二时段T2期间向数据总 线DLm输出用于第二像素P2的第二数据信号1L_P2时，第一选通信号G1 为高电平，而第二选通信号G2为低电平。第一像素P1的开关晶体管QS11 截止，但开关晶体管QS2导通。因此，第一像素P1不操作，并且发光元件 EL1不对应于第二数据信号1L_P2发光。但第二像素P2操作，并且发光元 件EL2对应于第二数据信号1L_P2而发光。
图9A-图9D是图示根据本发明另一实施例的用于操作图7的OLED的 几个信号的时序图。
参照图7和图9A-图9E，时序控制部件210根据数据使能信号DE通 过线路218输出第一数据信号到数据驱动部件250中。数据驱动部件250 输出第二数据信号DATA_0到数据总线中。数据驱动部件250在1H的第一 半时段期间输出用于第一像素P1的第二数据信号1L_P1到数据总线DLm 中，以及在1H的其余时段期间，输出用于第二像素P2的第二数据信号 1L_P2到数据总线DLm中。
第一选通信号G1和第二选通信号G2的波形与图6中所示相同。在选 通信号的主脉冲之间有一个低电平时段GOU。低电平时段GOU由选通输 出使能信号OE产生，选通输出使能信号OE则由时序控制部件210提供给 选通驱动部件270。即，高电平选通输出使能信号OE导致主脉冲之间的低 电平时段GOU。当数据驱动部件250向数据总线DLm输出用于第一像素 P1的第二数据信号1L_P1时，将第一选通信号G1施加到第一选通总线。 在第一选通信号G1的第一时段T1′期间，同时将第二选通信号G2施加到第 二选通总线。第一像素P1的开关晶体管QS11、QS12和第二像素P2的开 关晶体管QS2导通，从而第二数据信号1L_P1从数据总线DLm传送到驱 动晶体管QD1的栅极电极和驱动晶体管QD2的栅极电极。发光元件EL1 和EL2对应于第二数据信号1L_P1发光。即，在第一时段T1′期间，第一像 素P1和第二像素P2都操作。
当数据驱动部件250在第一选通信号G1的第二时段T2′期间向数据总 线DLm输出用于第二像素P2的第二数据信号1L_P2时，第一选通信号G1 为高电平，而第二选通信号G2为低电平。第一像素P1的开关晶体管QS11 截止，而开关晶体管QS2导通。因此，第一像素P1不操作，并且发光元件 EL1不对应于第二数据信号1L_P2发光。但是，第二像素P2操作，并且发 光元件EL2对应于第二数据信号1L_P2发光。
第一时段T1’与第二时段T2’之间的低电平时段GOU防止用于第二像 素P2的第二数据信号1L_P2传输到第一像素P1的驱动晶体管QD1的栅极。
因此，OLED面板290的共用第m条数据总线DLm的第一像素P1和 第二像素P2按上述方式能够独立地显示与从数据驱动部件250输出的数据 信号相对应的图像。
尽管参照具体实施例对本发明进行了描述，但该描述是本发明应用的 示例，而不应解释为本发明的限制。所披露的实施例特征的各种修改与合 并均在所附权利要求限定的发明范围内。