半绝缘SiC半导体器件的欧姆接触制作方法转让专利
申请号 : CN200810018341.6
文献号 : CN100585811C
文献日 : 2010-01-27
发明人 : 郭辉 , 程萍 , 张玉明 , 张义门 , 廖宇龙
申请人 : 西安电子科技大学
摘要 :
本发明公开了一种半绝缘SiC半导体器件的欧姆接触制作方法，主要解决欧姆接触的比接触电阻大的问题。其过程是：对SiC衬底进行预处理，并在SiC衬底上外延GaN重掺杂层或SiC:Ge过渡层；在GaN重掺杂层或SiC:Ge过渡层上确定欧姆接触区域，并对欧姆接触区域之间的GaN重掺杂或SiC:Ge过渡层区进行KOH刻蚀，使该沟道区的SiC衬底为Si面；在欧姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数的SiN材料；刻蚀掉欧姆接触区域上的SiN材料，并在该区域淀积金属，引出电极。本发明具有比接触电阻和方块电阻低，使用寿命长的优点，可用于对半绝缘SiC半导体器件的欧姆接触制作。
权利要求 :
1.一种半绝缘SiC半导体器件的欧姆接触制作方法，包括如下过程：
(1)对SiC衬底进行预处理，并在SiC衬底上外延生长GaN重掺杂层；
(2)在所述重掺杂层上确定欧姆接触区域，并对欧姆接触区域之间的GaN 重掺杂区进行KOH刻蚀，使该沟道区的SiC衬底为Si面；
(3)在欧姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数的 SiN材料；
(4)刻蚀掉欧姆接触区域上的SiN材料，并在该区域淀积金属，引出电极。
2.根据权利要求1所述的欧姆接触的制作方法，其中步骤(1)所述的在 SiC衬底外延生长重掺杂层，对于p型GaN重掺杂层，掺杂剂量为2.875×1019 ～4×1019，掺杂层的厚度为71～100nm；对于n型GaN重掺杂层，掺杂剂量为 2.73×1019～3.8×1019，掺杂层的厚度为71～100nm。
3.根据权利要求1所述的欧姆接触制作方法，其中步骤(3)所述的淀积高 介电常数SiN的厚度与重掺杂层相同。
4.根据权利要求1所述的欧姆接触的制作方法，其中步骤(4)所述的淀 积金属，对于n型GaN材料的重掺杂区，是通过电子束蒸Ti、Al、Ti和Au， 形成Ti/Al/Ti/Au结构，并在温度为900±5℃，时间为60s的条件下进行退火处 理。
5.根据权利要求1所述的欧姆接触的制作方法，其中步骤(4)所述的淀 积金属，对于p型GaN材料的重掺杂区，是通过电子束蒸Ni、Ti和Au，形成 Ni/Ti/Au结构，并在温度为950±5℃，时间为90s的条件下进行退火处理。
6.一种半绝缘SiC半导体器件欧姆接触的制作方法，包括如下过程：
1)对SiC衬底进行预处理，在SiC衬底上外延生长SiC:Ge的过渡层；
2)在过渡层上确定欧姆接触区域，并对接触区域之间的过渡层沟道区进行 KOH刻蚀，使该沟道区的SiC衬底为Si面；
3)在姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数SiN 材料；
4)刻蚀掉欧姆接触区域上的SiN材料，并在该区淀积金属，引出电极。
7.根据权利要求6所述的欧姆接触的制作方法，其中步骤1)所述的在 SiC衬底上外延生长的SiC:Ge过渡层，其厚度为180-250nm。
8.根据权利要求6所述的欧姆接触的制作方法，其中步骤3)所述的在欧 姆接触区域上和沟道区的Si面上淀积的高介电常数SiN材料的厚度与所述 SiC:Ge过渡层的厚度相同。
9.根据权利要求6所述的欧姆接触制作方法，其中步骤4)所述的淀积金 属，是通过电子束蒸厚度为3nm的Ti和厚度为200nm的Ni，形成Ti/Ni结构， 并对该Ti/Ni结构在氮氛围中退火，退火温度为800±5℃，持续时间3min。
说明书 :
技术领域
本发明属于微电子技术领域，涉及半导体器件的制作，具体地说是有 关半绝缘型SiC器件的欧姆接触制作方法。
背景技术
SiC材料作为第三代半导体材料，相对于以Si为代表的第一代半导体 材料和以GaAs为代表的第二代半导体材料具有相当多的优势，由于其具 有较大的禁带宽度，可在更高温度下工作，同时有助于大功率器件的制备， 大的载流子饱和漂移速度和迁移率，为器件的响应速度提供了良好的基础。 目前，SiC器件的研制已经成为半导体器件电路领域的研究热点。欧姆接 触是SiC器件制备的重要工序，在高温大功率应用时，欧姆接触的低比接 触电阻和高的稳定性是决定器件性能的两个重要因素。在高电流密度的工 作状态下小的电阻都会引起很大的电压降，而高温下欧姆接触比接触电阻 的热稳定性是必然要考虑的因素，否则欧姆接触的退化会导致整个器件性 能的变坏甚至失效。到目前为止，良好的欧姆接触制备对SiC材料的工艺 研究来讲仍然是几个最重要和活跃的方面之一。
然而，制作低的SiC器件的欧姆接触其他半导体器件要困难。目前n 型和p型SiC欧姆接触的比接触电阻值通常分别在10-5-10-6Ωcm2和 10-4-10-5Ωcm2的范围，且该比接触电阻的结果高度依赖于晶片表面载流子 浓度、金属的选择、晶片表面的预处理及金属化热退火的条件。为了得到 好的欧姆接触，通常使用离子注入来提高晶片表面的载流子浓度，或者通 过高温合金化退火，或者使用合金和其他化合物制作欧姆接触。
目前，n型SiC的欧姆接触主要通过Ni基金属在950-1050℃进行金属 化退火来得到，其比接触电阻值基本可以达到器件应用的要求。但是对于 半绝缘SiC材料来说，通常是用Al-Ti金属和硅化物在900-1180℃进行金 属化退火，由于接触的势垒高度更高导致了形成低的比接触电阻难度更大， 影响器件性能。
在SiC欧姆接触的金属方面，可供选用的范围很广，有Cr、Ni、TiN、 TiW、NiCr、W、TiW、Ti、TiAl、Mo、Wmo、AuTa、TiAu、Ta、 WtiNi和TiC金属或合金。目前，SiC材料的欧姆接触金属的选择已从只用 单一的金属向多金属或合金的研究方向发展，并且出现了碳化物、硅化物、 硼化物等。而欧姆接触制备的合金化退火条件更是多种多样，因而对于半 绝缘SiC器件的欧姆接触至今还没有一种成熟的制作方法。
发明的内容
本发明的目的是提供一种半绝缘SiC半导体器件的欧姆接触制作方法， 以解决半绝缘SiC因接触势垒高而不易形成低的比接触电阻问题，提高半 绝缘SiC器件的使用寿命和输出特性。
实现本发明的目的技术关键是在半绝缘SiC和金属之间增加一层 SiC:Ge过渡层或GaN重掺杂层起到缓冲的作用，便于欧姆接触的制作。
技术方案1，制作半绝缘SiC半导体器件的欧姆接触过程如下：
(1)对SiC衬底进行预处理，并在SiC衬底上外延生长GaN重掺杂层；
(2)在重掺杂层上确定欧姆接触区域，并对欧姆接触区域之间的重掺杂 沟道区进行KOH刻蚀，使该沟道区的SiC衬底为Si面；
(3)在欧姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数 SiN材料；
(4)刻蚀掉欧姆接触区域上的SiN材料，并在该区域淀积金属，引出电 极。
技术方案2，制作半绝缘SiC半导体器件的欧姆接触过程如下：
1)对SiC衬底进行预处理与清洗，在SiC衬底上外延生长SiC:Ge的 过渡层；
2)在过渡层上确定欧姆接触区域，并对接触区域之间的过渡层沟道区 进行KOH刻蚀，使该沟道区的SiC衬底为Si面；
3)在姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数SiN 材料；
4)刻蚀掉欧姆接触区域上的SiN材料，并在该区淀积金属，引出电极。
上述技术方案1的步骤(4)中所述的淀积金属分为两种情况：对于n 型GaN材料的重掺杂区，是通过电子束蒸Ti、Al、Ti和Au，形成Ti/Al/Ti/Au 结构，并在温度为900±5℃，时间为60s的条件下进行退火处理；对于p 型GaN材料的重掺杂区，是通过电子束蒸Ni、Ti和Au，形成Ni/Ti/Au结 构，并在温度为950±5℃，时间为90s的条件下进行退火处理。
上述技术方案2的步骤4)中所述的淀积金属，是通过电子束蒸厚度 为3nm的Ti和厚度为200nm的Ni，形成Ti/Ni结构，并对该Ti/Ni结构在 氮氛围中退火，退火温度为800±5℃的，持续时间3min。
本发明具有如下优点：
1.由于在半绝缘SiC和金属之间外延一层SiC:Ge过渡层，以形成组份 渐变的材料，有效的降低了接触势垒，可在温度较低的800±5℃进行退火 处理，比常规的退火温度低了150℃。
2.由于采用在半绝缘SiC和金属之间增加一层GaN重掺杂层，该掺杂 层的GaN材料与半绝缘SiC材料的禁带宽度接近，形成两种材料之间的良 好匹配，便于欧姆接触的制作。
测试表明，用本发明方法制作的半绝缘4H-SiC光导开关欧姆接触的开 态电阻在20-35Ω范围之内，暗态电阻在4.86×1012-5.08×1012Ω范围内，暗 态电阻与开态电阻之比在1.39×1011-2.54×1011范围之内，而国内在半绝缘 SiC欧姆接触尚未见报道。
然而，制作低的SiC器件的欧姆接触其他半导体器件要困难。目前n 型和p型SiC欧姆接触的比接触电阻值通常分别在10-5-10-6Ωcm2和 10-4-10-5Ωcm2的范围，且该比接触电阻的结果高度依赖于晶片表面载流子 浓度、金属的选择、晶片表面的预处理及金属化热退火的条件。为了得到 好的欧姆接触，通常使用离子注入来提高晶片表面的载流子浓度，或者通 过高温合金化退火，或者使用合金和其他化合物制作欧姆接触。
目前，n型SiC的欧姆接触主要通过Ni基金属在950-1050℃进行金属 化退火来得到，其比接触电阻值基本可以达到器件应用的要求。但是对于 半绝缘SiC材料来说，通常是用Al-Ti金属和硅化物在900-1180℃进行金 属化退火，由于接触的势垒高度更高导致了形成低的比接触电阻难度更大， 影响器件性能。
在SiC欧姆接触的金属方面，可供选用的范围很广，有Cr、Ni、TiN、 TiW、NiCr、W、TiW、Ti、TiAl、Mo、Wmo、AuTa、TiAu、Ta、 WtiNi和TiC金属或合金。目前，SiC材料的欧姆接触金属的选择已从只用 单一的金属向多金属或合金的研究方向发展，并且出现了碳化物、硅化物、 硼化物等。而欧姆接触制备的合金化退火条件更是多种多样，因而对于半 绝缘SiC器件的欧姆接触至今还没有一种成熟的制作方法。
发明的内容
本发明的目的是提供一种半绝缘SiC半导体器件的欧姆接触制作方法， 以解决半绝缘SiC因接触势垒高而不易形成低的比接触电阻问题，提高半 绝缘SiC器件的使用寿命和输出特性。
实现本发明的目的技术关键是在半绝缘SiC和金属之间增加一层 SiC:Ge过渡层或GaN重掺杂层起到缓冲的作用，便于欧姆接触的制作。
技术方案1，制作半绝缘SiC半导体器件的欧姆接触过程如下：
(1)对SiC衬底进行预处理，并在SiC衬底上外延生长GaN重掺杂层；
(2)在重掺杂层上确定欧姆接触区域，并对欧姆接触区域之间的重掺杂 沟道区进行KOH刻蚀，使该沟道区的SiC衬底为Si面；
(3)在欧姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数 SiN材料；
(4)刻蚀掉欧姆接触区域上的SiN材料，并在该区域淀积金属，引出电 极。
技术方案2，制作半绝缘SiC半导体器件的欧姆接触过程如下：
1)对SiC衬底进行预处理与清洗，在SiC衬底上外延生长SiC:Ge的 过渡层；
2)在过渡层上确定欧姆接触区域，并对接触区域之间的过渡层沟道区 进行KOH刻蚀，使该沟道区的SiC衬底为Si面；
3)在姆接触区域上和所述沟道区的Si面上，淀积一层高介电常数SiN 材料；
4)刻蚀掉欧姆接触区域上的SiN材料，并在该区淀积金属，引出电极。
上述技术方案1的步骤(4)中所述的淀积金属分为两种情况：对于n 型GaN材料的重掺杂区，是通过电子束蒸Ti、Al、Ti和Au，形成Ti/Al/Ti/Au 结构，并在温度为900±5℃，时间为60s的条件下进行退火处理；对于p 型GaN材料的重掺杂区，是通过电子束蒸Ni、Ti和Au，形成Ni/Ti/Au结 构，并在温度为950±5℃，时间为90s的条件下进行退火处理。
上述技术方案2的步骤4)中所述的淀积金属，是通过电子束蒸厚度 为3nm的Ti和厚度为200nm的Ni，形成Ti/Ni结构，并对该Ti/Ni结构在 氮氛围中退火，退火温度为800±5℃的，持续时间3min。
本发明具有如下优点：
1.由于在半绝缘SiC和金属之间外延一层SiC:Ge过渡层，以形成组份 渐变的材料，有效的降低了接触势垒，可在温度较低的800±5℃进行退火 处理，比常规的退火温度低了150℃。
2.由于采用在半绝缘SiC和金属之间增加一层GaN重掺杂层，该掺杂 层的GaN材料与半绝缘SiC材料的禁带宽度接近，形成两种材料之间的良 好匹配，便于欧姆接触的制作。
测试表明，用本发明方法制作的半绝缘4H-SiC光导开关欧姆接触的开 态电阻在20-35Ω范围之内，暗态电阻在4.86×1012-5.08×1012Ω范围内，暗 态电阻与开态电阻之比在1.39×1011-2.54×1011范围之内，而国内在半绝缘 SiC欧姆接触尚未见报道。
附图说明
图1是本发明技术方案1的流程图；
图2是本发明技术方案2的流程图。
图2是本发明技术方案2的流程图。
具体实施方式
本发明的方法可以用于制作各种半绝缘SiC半导体器件的欧姆接触， 例如，半绝缘SiC光导开关，半绝缘SiC晶体管和半绝缘SiC大规模集成 电路的欧姆接触。
实施例1，以半绝缘4H-SiC光导开关为例，详细描述本发明制作半 绝缘4H-SiC半导体器件欧姆接触的具体过程。
参照图1，本发明在半绝缘4H-SiC光导开关上制作欧姆接触的过程如 下：
步骤1，对所采用的半绝缘4H-SiC材料进行预处理。
首先，用熔融态KOH对半绝缘4H-SiC基片表面进行钝化，刻蚀温度 和刻蚀时间分别为210℃、15s；然后，对钝化后的晶片依次用丙酮、甲醇、 去离子水将样片清洗干净，最后，用RCA标准清洗工艺清除基片表面的氧 化层。
步骤2，外延生长重掺杂层。
在预处理后的基片上采用OMVPE方法外延生长重掺杂的GaN重掺杂 层，对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层，掺杂剂量 为4×1019，掺杂的最佳厚度为100nm；对于深施主补偿型半绝缘SiC采用 n型GaN重掺杂层，掺杂剂量为3.8×1019厚度为100nm，掺杂的最佳厚度 为100nm。
步骤3，确定电极接触区，并刻蚀电极接触区之间的重掺杂层，并将 4H-SiC外表面处理成Si面。
首先，采用公知的光刻技术确定电极接触区域；再用湿刻蚀工艺在130 ±5℃和80％KOH溶液中将所述的基片浸泡3min，以刻蚀掉重掺杂GaN 层；然后将刻蚀后的4H-SiC材料处理成Si面，并对该Si表面进行化学清 洗。
步骤4，在重掺杂层上及重掺杂区之间的Si面上外延一层高介电常数 SiN。
外延SiN采用超高真空等离子区增强化学气相沉积法，在重掺杂层与 重掺杂区之间的整个Si面进行，其工艺条件是：背景真空度为8×10-9Torr， 反应室温度维持在300±5℃，为了工艺的简便使其厚度与GaN重掺杂层厚 度相同。
步骤5，刻蚀重掺杂层上的SiN。
将外延SiN后的基片浸泡在浓H3PO4刻蚀液中，刻蚀掉电极接触区上 的SiN层。
步骤6，沉积金属。
首先，对重掺杂区用RCA方法对样品表面进行清洗；
其次，对重掺杂后的GaN材料进行金属淀积，即：
对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层，沉积金属 采用Ni/Ti/Au结构，其中Ni、Ti采用电子束蒸、Au采用热蒸法，整个Ni/Ti/Au 金属结构的厚度分别为：NiTiAu
对于深施主补偿型半绝缘4H-SiC采用n型GaN重掺杂层采用 Ti/Al/Ti/Au结构，其中的Ti采用电子束蒸、Au、Al采用热蒸法，整个 Ti/Al/Ti/Au金属结构的厚度分别为：TiAlTiAu
然后，对该金属层在氮氛围中进行快速退火处理，即：
对于沉积Ni/Ti/Au结构的金属，采用在950±5℃温度下保温90s退火；
对于沉积Ni/Ti/Au结构的金属，采用在900±5℃温度下保温60s退火。 在Ni/Ti/Au或Ni/Ti/Au金属层上焊接管脚引线，并与整体器件封装。
参照图2，本发明在半绝缘4H-SiC光导开关上制作欧姆接触另一方 案的过程如下：
步骤1，对所采用的半绝缘4H-SiC材料进行预处理。
首先，用熔融态KOH对半绝缘SiC基片表面进行钝化，刻蚀温度为 210±5℃，刻蚀时间为15s；然后，对钝化后的晶片依次用丙酮、甲醇和去 离子水将基片清洗干净，最后，用RCA标准清洗工艺清除基片表面的氧化 层。
步骤2，外延生长4H-SiC:Ge过渡层。
在预处理后的基片上采用HWCVD方法外延生长4H-SiC:Ge过渡层， 其厚度最小为250nm。
步骤3，确定电极接触区，并刻蚀电极接触区之间的4H-SiC:Ge过渡 层，并将4H-SiC外表面处理成Si面。
首先，采用公知的光刻技术确定电极接触区域；再用常规的离子束刻 蚀工艺刻蚀掉接触区域之间的4H-SiC:Ge过渡层；然后将刻蚀后的4H-SiC 材料处理成Si面，并对该Si表面进行化学清洗。
步骤4，在4H-SiC:Ge过渡层上及4H-SiC:Ge过渡层之间的Si面上外 延高介电常数SiN。
外延SiN采用超高真空等离子区增强化学气相沉积法，在过渡层与过 渡层区之间的整个Si面进行，其工艺条件是：背景真空度为8×10-9Torr， 反应室温度维持在300±5℃。为了工艺的简便使其外延SiN的厚度与 4H-SiC:Ge过渡层厚度相同，这里也取为250nm。
步骤5，刻蚀4H-SiC:Ge过渡层上的SiN。
将外延SiN后的基片浸泡在浓H3PO4刻蚀液中，刻蚀掉电极接触区上 的SiN层。
步骤6，沉积金属。
首先，对过渡层区用RCA方法对样品表面进行清洗；再对4H-SiC:Ge 过渡层采用电子束蒸法沉积Ti/Ni结构，其厚度分别为Ti 3nm和Ni 200nm； 然后对该Ti/Ni结构在氮氛围中退火，退火温度为800±5℃，持续时间 3min。在Ti/Ni金属层上焊接管脚引线，并与整体器件封装。
实施例2，以半绝缘3C-SiC光导开关为例。
用重掺杂层制作其欧姆接触的步骤与实施例1的方案1相同，唯一不 同的是步骤2中对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层， 掺杂剂量为2.875×1019，掺杂最佳厚度为71.88nm；对于深施主补偿型半 绝缘SiC采用n型GaN重掺杂层，掺杂剂量为2.73×1019，掺杂最佳厚度 为71.88nm。
用中间层制作欧姆接触的步骤与实施例1的方案2基本相同，唯一不 同的是步骤2中外延3C-SiC:Ge的最佳厚度为180nm。
实施例3，以半绝缘6H-SiC光导开关为例。
用重掺杂层制作其欧姆接触的步骤与实施例1的方案1相同，唯一不 同的是步骤2中对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层， 掺杂剂量为3.75×1019，掺杂最佳厚度为93.75nm；对于深施主补偿型半绝 缘SiC采用n型GaN重掺杂层，掺杂剂量为3.56×1019，掺杂最佳厚度为 93.75nm。
用中间层制作欧姆接触的步骤与实施例1的方案2基本相同，唯一不 同的是步骤2中外延3C-SiC:Ge的最佳厚度为234nm。
本发明的效果可以通过实测实验结果进一步说明：
实测实验1，对用本发明方法1制作的半绝缘4H-SiC光导开关在常温 下进行测试，其欧姆接触的开态电阻在26-35Ω范围之内，暗态电阻在 4.78×1012-4.97×1012Ω范围内，暗态电阻与开态电阻之比在1.37×1011- 1.91×1011范围之内，光导开关的I-V特性结果表明，当外加偏压为1000V 时，输出电流可达到46.3A，与同等条件下的GaAs光导开关相比，具有更 强的输出能力。
实测实验2，对用本发明方法2制作的光导开关在常温下进行测试， 其欧姆接触的开态电阻在20-30Ω范围之内，暗态电阻在4.92×1012- 5.10×1012Ω范围内，暗态电阻与开态电阻之比在1.94×1011-2.50×1011范围 之内，光导开关的I-V特性结果表明，当外加偏压为1000V时，输出最大 电流可达到48.9A，与同等条件下的GaAs光导开关相比，具有更强的输出 能力。
实测实验表明，用本明方法制作的半绝缘SiC半导体光导开关具有良 好的输出特性，其开态电阻在20-35Ω范围之内，暗态电阻在4.86×1012- 5.08×1012Ω范围内，暗态电阻与开态电阻之比在1.39×1011-2.54×1011范围 之内，在国内尚未见此类报道。
本发明的方法不限于制作本实例的光导开关，所以上述实例不构成对 本发明的任何限制，显然在所述技术领域用本发明的方法可以制作其它的 半绝缘SiC半导体器件，但这些方法均属本发明的保护范围之内。
实施例1，以半绝缘4H-SiC光导开关为例，详细描述本发明制作半 绝缘4H-SiC半导体器件欧姆接触的具体过程。
参照图1，本发明在半绝缘4H-SiC光导开关上制作欧姆接触的过程如 下：
步骤1，对所采用的半绝缘4H-SiC材料进行预处理。
首先，用熔融态KOH对半绝缘4H-SiC基片表面进行钝化，刻蚀温度 和刻蚀时间分别为210℃、15s；然后，对钝化后的晶片依次用丙酮、甲醇、 去离子水将样片清洗干净，最后，用RCA标准清洗工艺清除基片表面的氧 化层。
步骤2，外延生长重掺杂层。
在预处理后的基片上采用OMVPE方法外延生长重掺杂的GaN重掺杂 层，对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层，掺杂剂量 为4×1019，掺杂的最佳厚度为100nm；对于深施主补偿型半绝缘SiC采用 n型GaN重掺杂层，掺杂剂量为3.8×1019厚度为100nm，掺杂的最佳厚度 为100nm。
步骤3，确定电极接触区，并刻蚀电极接触区之间的重掺杂层，并将 4H-SiC外表面处理成Si面。
首先，采用公知的光刻技术确定电极接触区域；再用湿刻蚀工艺在130 ±5℃和80％KOH溶液中将所述的基片浸泡3min，以刻蚀掉重掺杂GaN 层；然后将刻蚀后的4H-SiC材料处理成Si面，并对该Si表面进行化学清 洗。
步骤4，在重掺杂层上及重掺杂区之间的Si面上外延一层高介电常数 SiN。
外延SiN采用超高真空等离子区增强化学气相沉积法，在重掺杂层与 重掺杂区之间的整个Si面进行，其工艺条件是：背景真空度为8×10-9Torr， 反应室温度维持在300±5℃，为了工艺的简便使其厚度与GaN重掺杂层厚 度相同。
步骤5，刻蚀重掺杂层上的SiN。
将外延SiN后的基片浸泡在浓H3PO4刻蚀液中，刻蚀掉电极接触区上 的SiN层。
步骤6，沉积金属。
首先，对重掺杂区用RCA方法对样品表面进行清洗；
其次，对重掺杂后的GaN材料进行金属淀积，即：
对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层，沉积金属 采用Ni/Ti/Au结构，其中Ni、Ti采用电子束蒸、Au采用热蒸法，整个Ni/Ti/Au 金属结构的厚度分别为：NiTiAu
对于深施主补偿型半绝缘4H-SiC采用n型GaN重掺杂层采用 Ti/Al/Ti/Au结构，其中的Ti采用电子束蒸、Au、Al采用热蒸法，整个 Ti/Al/Ti/Au金属结构的厚度分别为：TiAlTiAu
然后，对该金属层在氮氛围中进行快速退火处理，即：
对于沉积Ni/Ti/Au结构的金属，采用在950±5℃温度下保温90s退火；
对于沉积Ni/Ti/Au结构的金属，采用在900±5℃温度下保温60s退火。 在Ni/Ti/Au或Ni/Ti/Au金属层上焊接管脚引线，并与整体器件封装。
参照图2，本发明在半绝缘4H-SiC光导开关上制作欧姆接触另一方 案的过程如下：
步骤1，对所采用的半绝缘4H-SiC材料进行预处理。
首先，用熔融态KOH对半绝缘SiC基片表面进行钝化，刻蚀温度为 210±5℃，刻蚀时间为15s；然后，对钝化后的晶片依次用丙酮、甲醇和去 离子水将基片清洗干净，最后，用RCA标准清洗工艺清除基片表面的氧化 层。
步骤2，外延生长4H-SiC:Ge过渡层。
在预处理后的基片上采用HWCVD方法外延生长4H-SiC:Ge过渡层， 其厚度最小为250nm。
步骤3，确定电极接触区，并刻蚀电极接触区之间的4H-SiC:Ge过渡 层，并将4H-SiC外表面处理成Si面。
首先，采用公知的光刻技术确定电极接触区域；再用常规的离子束刻 蚀工艺刻蚀掉接触区域之间的4H-SiC:Ge过渡层；然后将刻蚀后的4H-SiC 材料处理成Si面，并对该Si表面进行化学清洗。
步骤4，在4H-SiC:Ge过渡层上及4H-SiC:Ge过渡层之间的Si面上外 延高介电常数SiN。
外延SiN采用超高真空等离子区增强化学气相沉积法，在过渡层与过 渡层区之间的整个Si面进行，其工艺条件是：背景真空度为8×10-9Torr， 反应室温度维持在300±5℃。为了工艺的简便使其外延SiN的厚度与 4H-SiC:Ge过渡层厚度相同，这里也取为250nm。
步骤5，刻蚀4H-SiC:Ge过渡层上的SiN。
将外延SiN后的基片浸泡在浓H3PO4刻蚀液中，刻蚀掉电极接触区上 的SiN层。
步骤6，沉积金属。
首先，对过渡层区用RCA方法对样品表面进行清洗；再对4H-SiC:Ge 过渡层采用电子束蒸法沉积Ti/Ni结构，其厚度分别为Ti 3nm和Ni 200nm； 然后对该Ti/Ni结构在氮氛围中退火，退火温度为800±5℃，持续时间 3min。在Ti/Ni金属层上焊接管脚引线，并与整体器件封装。
实施例2，以半绝缘3C-SiC光导开关为例。
用重掺杂层制作其欧姆接触的步骤与实施例1的方案1相同，唯一不 同的是步骤2中对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层， 掺杂剂量为2.875×1019，掺杂最佳厚度为71.88nm；对于深施主补偿型半 绝缘SiC采用n型GaN重掺杂层，掺杂剂量为2.73×1019，掺杂最佳厚度 为71.88nm。
用中间层制作欧姆接触的步骤与实施例1的方案2基本相同，唯一不 同的是步骤2中外延3C-SiC:Ge的最佳厚度为180nm。
实施例3，以半绝缘6H-SiC光导开关为例。
用重掺杂层制作其欧姆接触的步骤与实施例1的方案1相同，唯一不 同的是步骤2中对于深受主补偿型半绝缘4H-SiC采用p型GaN重掺杂层， 掺杂剂量为3.75×1019，掺杂最佳厚度为93.75nm；对于深施主补偿型半绝 缘SiC采用n型GaN重掺杂层，掺杂剂量为3.56×1019，掺杂最佳厚度为 93.75nm。
用中间层制作欧姆接触的步骤与实施例1的方案2基本相同，唯一不 同的是步骤2中外延3C-SiC:Ge的最佳厚度为234nm。
本发明的效果可以通过实测实验结果进一步说明：
实测实验1，对用本发明方法1制作的半绝缘4H-SiC光导开关在常温 下进行测试，其欧姆接触的开态电阻在26-35Ω范围之内，暗态电阻在 4.78×1012-4.97×1012Ω范围内，暗态电阻与开态电阻之比在1.37×1011- 1.91×1011范围之内，光导开关的I-V特性结果表明，当外加偏压为1000V 时，输出电流可达到46.3A，与同等条件下的GaAs光导开关相比，具有更 强的输出能力。
实测实验2，对用本发明方法2制作的光导开关在常温下进行测试， 其欧姆接触的开态电阻在20-30Ω范围之内，暗态电阻在4.92×1012- 5.10×1012Ω范围内，暗态电阻与开态电阻之比在1.94×1011-2.50×1011范围 之内，光导开关的I-V特性结果表明，当外加偏压为1000V时，输出最大 电流可达到48.9A，与同等条件下的GaAs光导开关相比，具有更强的输出 能力。
实测实验表明，用本明方法制作的半绝缘SiC半导体光导开关具有良 好的输出特性，其开态电阻在20-35Ω范围之内，暗态电阻在4.86×1012- 5.08×1012Ω范围内，暗态电阻与开态电阻之比在1.39×1011-2.54×1011范围 之内，在国内尚未见此类报道。
本发明的方法不限于制作本实例的光导开关，所以上述实例不构成对 本发明的任何限制，显然在所述技术领域用本发明的方法可以制作其它的 半绝缘SiC半导体器件，但这些方法均属本发明的保护范围之内。