闪存及其制造方法

摘要

提供一种闪存及其制造方法。制造闪存的方法包括：在半导体衬底上方形成第一氧化膜，在该第一氧化膜上形成金属薄膜，在该金属薄膜之上形成光刻胶图案，使用该光刻胶图案作为掩模蚀刻该金属薄膜并形成金属薄膜图案，形成含有该金属薄膜图案的第二氧化膜，以及高温热处理该第一和第二氧化膜并且使用金属氧化物晶体处理该金属薄膜图案，其中所述金属选自镍、钛和钴中的至少其中之一。

权利要求

1.一种制造闪存的方法，包括：在半导体衬底上方形成第一氧化膜；

在所述第一氧化膜上方形成金属薄膜；

在所述金属薄膜上方形成光刻胶图案；

使用所述光刻胶图案作为掩模蚀刻所述金属薄膜，并且形成金属薄膜图 案；

形成含有所述金属薄膜图案的第二氧化膜；以及热处理所述第一和第二氧化膜并且使用金属氧化物结晶化处理所述金属 薄膜图案，其中所述金属选自镍、钛和钴中的至少其中之一。

2.根据权利要求1所述的方法，其特征在于，所述光刻胶图案是负性光 刻胶组成的负性光刻胶图案。

3.根据权利要求1所述的方法，其特征在于，所述金属薄膜具有在 到之间范围的厚度。

4.根据权利要求1所述的方法，其特征在于，所述金属薄膜具有在 到之间范围的直径。

5.一种闪存装置，包括：

半导体衬底；

形成于所述半导体衬底上方的第一氧化膜；

形成于所述第一氧化膜上方并且含有多个金属氧化物晶体的第二氧化膜； 以及形成于所述第二氧化膜上方的栅极，其中所述金属选自镍、钛和钴中的至少其中之一。

6.根据权利要求5所述的装置，其特征在于，所述每一个金属氧化物晶 体都具有到之间范围的直径。

7.一种制造闪存的方法，包括：在半导体衬底中形成器件绝缘薄膜和源/漏区；

在所述半导体衬底上方形成第一氧化膜；

在所述第一氧化膜上方形成金属薄膜；

在所述金属薄膜上方涂覆光刻胶薄膜；

形成光刻胶图案；

利用所述光刻胶图案作为掩模，形成具有点图案的金属薄膜图案；

去除所述光刻胶图案；

在所述第一氧化膜上方形成第二氧化膜；

热处理所述第一氧化膜和所述第二氧化膜；

在所述第二氧化膜内形成多个金属氧化物晶体；以及在所述第二氧化层上方形成栅极，其中所述金属选自镍、钛和钴中的至少其中之一。

8.根据权利要求7所述的方法，其特征在于，所述第一氧化膜具有 到之间范围的厚度。

9.根据权利要求7所述的方法，其特征在于，所述金属薄膜具有到 之间范围内的厚度。

10.根据权利要求7所述的方法，其特征在于，形成光刻胶图案包含曝光 并投射所述光刻胶薄膜。

11.根据权利要求7所述的方法，其特征在于，所述形成光刻胶图案包含 离子注入。

12.根据权利要求7所述的方法，其特征在于，所述金属薄膜图案是圆形 的。

13.根据权利要求7所述的方法，其特征在于，所述第二氧化膜包含金属 薄膜图案。

14.根据权利要求13所述的方法，其特征在于，形成所述多个金属氧化 物晶体包含氧化所述第一氧化膜和含有所述金属薄膜图案的所述第二氧化膜。

15.根据权利要求7所述的方法，其特征在于，所述栅极包含浮置栅。

说明书

技术领域

本发明涉及一种闪存及其制造方法。

背景技术

闪存是一种即使在断电情况下电数据也不被擦除的非易失性存储介质。对 于高度集成的半导体器件，可以获得小型闪存。反过来，这种小型闪存的浮置 栅(FG)可以具有简单结构。尤其是，对于100nm或更小的半导体器件，因 为沟道宽度减小，浮置栅的简化是非常重要的。
闪存在呈现诸如录音、读取和擦除的高数据处理方面具有优势。因此，闪 存适合用于个人电脑(PC)的基本I/O系统(BIOS)的应用以及适于用于台 式电脑工具箱(desk top box)、打印机、网络服务器等数据存储。闪存也适合 用于数码相机，便携式电话等。
闪存具有某些缺点，诸如约9V到12V的高工作电压。在不降低其他功能 且不减弱稳定性的情况下难以减小工作电压。此外，难以使用氧化物-氮化物- 氧化物(ONO)结构制造在5V或更低电压下驱动的闪存。
可以通过使用含有纳米点或纳米晶结构的闪存制造工艺获得这样的低工 作电压。纳米点结构的密度导致闪存信息存储能力中的差别，从而需要较大的 密度。然而，纳米点之间的小间隙使漏电流增加并且还减短了维修时间。因此， 控制纳米点之间的间隙对于制造具有低工作电压的闪存是非常重要的。

发明内容

因此，本发明的一个目的在于提供能够使用在氧化物薄膜中的均匀金属氧 化物晶体在低电压驱动的闪存及其制造方法。
根据本发明的实施方式，制造闪存的方法可以包括以下步骤的至少其中之 一：在半导体衬底之上和/或上方形成第一氧化膜。在该第一氧化膜之上和/或 上方形成金属薄膜。在该金属薄膜之上和/或上方形成光刻胶图案。使用光刻 胶图案作为掩模蚀刻该金属薄膜并形成金属薄膜图案。形成含有该金属薄膜图 案的第二氧化膜。在预定温度下热处理该第一和第二氧化膜，并通过金属氧化 物结晶化处理该金属薄膜图案，其中所述金属选自镍、钛和钴中的至少其中之
根据本发明的实施方式，闪存可以包含半导体衬底、形成于该半导体衬底 之上和/或上方的第一氧化膜、形成于该第一氧化膜之上和/或上方并且掩埋金 属氧化物晶体的第二氧化膜，以及形成于该第二氧化膜之上和/或上方的栅极， 其中所述金属选自镍、钛和钴中的至少其中之一。
根据本发明的实施方式，一种制造闪存的方法包括：在半导体衬底中形成 器件绝缘薄膜和源/漏区；在所述半导体衬底上方形成第一氧化膜；在所述第 一氧化膜上方形成金属薄膜；在所述金属薄膜上方涂覆光刻胶薄膜；形成光刻 胶图案；利用所述光刻胶图案作为掩模，形成具有点图案的金属薄膜图案；去 除所述光刻胶图案；在所述第一氧化膜上方形成第二氧化膜；热处理所述第一 氧化膜和所述第二氧化膜；在所述第二氧化膜内形成多个金属氧化物晶体；以 及在所述第二氧化层上方形成栅极，其中所述金属选自镍、钛和钴中的至少其 中之一。

附图说明

图1到图6的实施例示出了根据本发明的实施方式制造闪存的方法；
图7的实施例示出了根据本发明实施方式的闪存；
图8的实施例示出了形成的具有点图案的掩模。

具体实施方式

根据本发明的实施方式，每层(薄膜)、区、图案或结构能够形成于另一 个层(薄膜)、区、衬底、图案的“之上/上面(above)/上方(over)/上部(upper)” 或“之下/下面/下方/下部”意在说明每层(薄膜)、区、衬垫或结构与每层(薄 膜)、区、衬垫、图案直接接触形成。可选地，根据本发明的实施方式，意指 在他们之间额外地形成了不同的层(薄膜)、不同的区、不同的衬垫、不同的 图案或不同的结构。
如图1的实施例示出，器件绝缘薄膜11和源/漏区12能够形成于半导体 衬底10中。随后第一氧化膜20在含有硅晶片的半导体衬底10之上或上方形 成。半导体衬底10可以是P型半导体衬底或N型半导体衬底。P型半导体衬 底可以利用P型掺杂剂的低离子浓度掺杂形成。N型半导体衬底可使用N型 掺杂剂的低离子浓度掺杂形成。第一氧化膜20可通过半导体衬底10的氧化形 成且具有约到范围内的厚度。
金属薄膜30可以形成于第一氧化膜20之上或上方。金属薄膜30可为镍 薄膜、钛薄膜以及钴薄膜中的至少其中之一。金属薄膜30可以形成具有约 到范围内的厚度。金属薄膜30可以形成具有约的厚度。
如图2的实施例示出，光刻胶薄膜40可以涂覆于金属薄膜30之上或上方。 光刻胶薄膜40可以是正性或负性光刻胶薄膜。如图3的实施例示出，随后使 用诸如步进机的曝光设备形成光刻胶图案41，利用光刻胶图案投射并暴露光 刻胶薄膜40。可选地，光刻胶图案41可使用离子注入而不是曝光以及显影来 形成光刻胶图案41。
如图8的实施例示出，在随后的工艺中，光刻胶图案41可以使用具有点 图案3的掩模形成具有直径约为到的基本为环形的金属薄膜图案。 意味着，可以形成点图案3，使得其半径在约到的范围内并且内 部图案间隔(I)至少大于点图案3的直径。
如图4的实施例示出，可以使用光刻胶图案41作为掩模蚀刻金属薄膜30 来形成金属薄膜图案31。通过具有点图案(D)的光刻胶图案41，形成具有 约到直径的金属薄膜图案31。金属薄膜图案31之间的间隔在至 少到或更大的范围内。然后，去除光刻胶图案41。
如图5的实施例示出，第二氧化膜25可形成于在其上形成有金属薄膜图 案31的第一氧化膜20之上和/或上方。从而，金属薄膜图案31包含在第二氧 化膜25内。第二氧化膜25可以通过生长第一氧化膜20或通过单独的氧化膜 沉积工艺形成。
如图6的实施例示出，可以在高温下热处理并氧化含有金属薄膜图案31 的第一氧化膜20和第二氧化膜25。金属薄膜图案31的氧化导致形成具有统 一密度和尺寸的多个金属氧化物晶体32。最后，栅极35可以形成于第二氧化 膜25之上和/或上方。
如图7的实施例示出，器件绝缘区11和源/漏区12可形成于半导体衬底 10中。沟道区域可形成于源/漏区12之间。源/漏区12可以是低浓度源/漏区以 及高浓度的源/漏区。
第一氧化膜20可形成于半导体衬底10之上和/或上方。其中掩埋有多个 金属氧化物晶体32的第二氧化膜25可以形成于第一氧化膜20之上和/或上方。 金属氧化物晶体32可以是镍(Ni)、钛(Ti)以及钴(Co)的至少其中之一。 金属氧化物晶体具有在约到之间范围内的直径。可以形成金属氧 化物晶体32，使得金属氧化物晶体32之间的间隔或空隙(I)至少大于金属氧 化物晶体32的直径。因此，其至少大于到栅极35可以在第二 氧化膜25之上和/或上方形成。栅极35可以是浮置栅。
在根据本发明的实施方式所制造的闪存中，通过在氧化膜中使用光刻工艺 形成均匀的金属氧化物晶体，即使在低压下也可以驱动。在第二氧化膜25中 形成的多个金属氧化物晶体32可以用均匀的密度及尺寸和接触预防间隔。这 样的配置可以最小化、减小或防止金属氧化物晶体32之间发生漏电流。
虽然在此已描述了本发明的实施方式，但应当理解本领域的技术人员可以 设计将落入所公开的本发明的精神和范围内的各种其他改进和实施方式。更具 体地，在所公开的本发明、附图和所附权利要求书范围内可以对主题组合的组 成部件和/或设备进行各种变型和改进。另外，对于本领域的技术人员来说除 组成部件和/或设置中的变型和改进外，显然还可使用替代实施例。