发光二极管半导体防静电方法及具防静电能力的倒装片半导体组件转让专利
申请号 : CN200510090309.5
文献号 : CN100585866C
文献日 : 2010-01-27
发明人 : 张连璧 , 洪详竣 , 张庆安 , 苏崇智 , 李育箖 , 方博仁 , 邱显钦 , 王瑞瑜
申请人 : 张连璧
摘要 :
本发明涉及一种保护化合物半导体免于静电放电破坏的方法及具静电保护能力的倒装片半导体组件。该倒装片半导体组件包含一半导体部份及一保护部份，该半导体部分为该发光二极管半导体组件，该保护部分为一导电层绝缘层导电层(CIC)电容倒装片基板，其中该导电层绝缘层导电层(CIC)电容倒装片基板的电极衬垫与电极衬垫之间具有电容性结构，该导电层绝缘层导电层(CIC)电容倒装片基板二电极分别与被保护的发光二极管半导体组件二电极电性结合而并联。在正常直流工作时，该保护部份的电极与电极之间几乎呈开路状态，当静电来袭时，该保护部分形成为过多电压的放电路径，以达静电保护功能。
权利要求 :
1.一种保护发光二极管半导体免于静电放电破坏的方法，其包括下列步骤：
形成该发光二极管半导体于一基板上，其中该发光二极管半导体具有一多 层结构及第一与第二电极；
形成一导电层绝缘层导电层电容倒装片基板，其中该导电层绝缘层导电层 电容倒装片基板上具有第一及第二电极；
及分别电性连结该发光二极管半导体的第一及第二电极至该导电层绝缘层 导电层电容倒装片基板的该第一及第二电极，该导电层绝缘层导电层电容倒装 片基板制作成多层结构，该导电层绝缘层导电层电容倒装片基板具有可保护电 压最大值，该最大值可借改变该导电层绝缘层导电层电容倒装片基板的该多层 结构及该第一电极与该第二电极的图形而获调整；其特征在于：在所述形成一导电层绝缘层导电层电容倒装片基板步骤中所形成的该导电 层绝缘层导电层电容倒装片基板为半导体层绝缘层半导体层基板，或金属层绝 缘层半导体层基板，或金属层绝缘层金属层基板。
2.如权利要求1所述的保护发光二极管半导体免于静电放电破坏的方法，其 特征在于，该导电层绝缘层导电层电容倒装片基板包含打线基板及表面封装型 基板，该表面封装型基板是经由穿孔或侧面电镀而成。
3.如权利要求1所述的保护发光二极管半导体免于静电放电破坏的方法，其 特征在于，该电性连结是将该发光二极管半导体的第一及第二电极以倒装片方 式与该导电层绝缘层导电层电容倒装片基板的第一及第二电极相接。
4.如权利要求1所述的保护发光二极管半导体免于静电放电破坏的方法，其 特征在于，该发光二极管半导体的第一及第二电极各通过一焊锡球而与该导电 层绝缘层导电层电容倒装片基板的第一及第二电极相接。
5.一种具静电放电保护能力的倒装片封装发光二极管半导体组件，其包含：
一发光二极管半导体组件，具有一多层结构、第一及第二电极；及
一导电层绝缘层导电层电容倒装片基板，具有第一及第二电极，且该第一 及第二电极分别与该发光二极管半导体组件的第一及第二电极电性连结，该导 电层绝缘层导电层电容倒装片基板为多层结构，该导电层绝缘层导电层电容倒 装片基板具有可保护电压最大值，该最大值通过改变该导电层绝缘层导电层电 容倒装片基板的该多层结构而变化；其特征在于，该导电层绝缘层导电层电容倒装片基板为半导体层绝缘层半导体层基板， 或金属层绝缘层半导体层基板，或金属层绝缘层金属层基板。
6.如权利要求5所述的具静电放电保护能力的倒装片封装发光二极管半导 体组件，其特征在于，该导电层绝缘层导电层电容倒装片基板包含打线基板及 表面封装型基板，该表面封装型基板是经由穿孔或侧面电镀而成。
7.如权利要求5所述的具静电放电保护能力的倒装片封装发光二极管半导 体组件，其特征在于，该发光二极管半导体组件的第一及第二电极各通过一焊 锡球而与该导电层绝缘层导电层电容倒装片基板的第一及第二电极相接。
说明书 :
技术领域
本发明涉及一种化合物半导体的防静电方法及防静电保护装置，并涉及具 静电放电保护能力的发光半导体组件。
背景技术
化合物半导体(包括无机和有机化合物半导体)组件常用作发光组件等使用， 其与其它电子组件同样需要面对静电问题。一般而言，化合物半导体组件常并 联齐纳二极管(Zener diode)或肖特基二极管(Schottky-Barrier diode)作为抗静电 的措施，并还可串联一滤波电路等方式以抗静电。
近年来，III-V族化合物半导体材料因在光电与微波组件方面的潜力而吸引 大量注目，特别是含III-V族氮化物的半导体材料，如氮化镓(GaN)、氮化铝 镓(AlGaN)及氮化铟镓(InGaN)等半导体组件。但是由于氮化物没有自然生 成的同质基板，一直以外延生长晶体(epitaxy)生产，造成外延生长晶体层中 有高密度的缺陷，以致于抗静电能力低下。
如图5A所示，一种氮化物组件以齐纳二极管并联一倒装片(flip-chip)半 导体作为防止静电放电破坏的电路的示意图。请参考图5A，为防止倒装片半导 体结构D1在操作时因静电放电而使其结构本身受到破坏，一齐纳二极管D2被 加入与倒装片半导体D1并联，如此得到防止静电放电破坏之效。当正常顺向偏 压施加于倒装片半导体D1的两端V+与V-时，一顺向电流产生于倒装片半导体 的P与N接面上，此时倒装片半导体正常发光。
当有异常电压或静电产生时，此过高的电压便可经由在崩溃区工作的齐纳 二极管放电，其中放电路径经过齐纳二极管而不经过倒装片半导体，因此倒装 片半导体不会被异常电压或高静电破坏，倒装片半导体也因此不会有不可回复 的伤害而无法工作。
图6为图5A的具有齐纳二极管的倒装片半导体结构剖面图；如图所示，半 导体部份40包含一基板45、第一掺杂型掺杂氮化镓(GaN)48、第二掺杂型掺 杂氮化镓(GaN)43及电极，保护部份41(为一齐纳二极管)则包含第一掺杂 型掺杂硅(如N型)46、第二掺杂型掺杂硅(如P++型)47及金属层。其中， 球型区域为焊锡，第二掺杂型掺杂硅电性耦接至第一掺杂型掺杂层48，而第一 掺杂型掺杂硅电性则耦接至第二掺杂型掺杂层43。
在正常操作下，一顺向偏压作用于V+与V-之间，使电流从第一掺杂型掺杂 层48流过第二掺杂型掺杂层43，而所产生的光则经由透明基板45发出。当有 异常电压或静电产生时，沿第二掺杂型掺杂硅(P++)47与第二掺杂型46掺杂 硅构成一放电路径，使电荷不通过该被保护的半导体部份。
虽然上述结构可达防止静电放电破坏而保护半导体部份之效，但是此种结 构在工艺上却很难制作。再者，因齐纳二极管在顺偏时有漏电流较大的问题并 且外加电路有成本上升制作困难的问题，故利用其作为防止静电放电的零组件 并不尽理想。
而本案发明人等从1990年代就开始从事发光组件、激光组件的研究(请参 见TW551777，TW530425，TW502457，TW502438，TW496000，TW495999 等中国台湾专利)以及发光二极管肖特基组件、表面漏电流等的研究(请参见 US6225200，US6197667，US60877022等美国专利)对于过电压以及静电保护组 件方面也有一些成果(请参见TW510569，TW200416975，TW200410908等中 国台湾专利)，有鉴于硅半导体中过电压及防静电保护措施已经完备，但是对 于单片型(monolithic)发光二极管组件而言并不是那么成熟，往往在静电的突 袭之下许多发光二极管半导组件都会损坏，造成问题，目前虽然有许多的倒装 片组件上可以将发光二极管组件并联反向二极管或是并联一个背对背肖特基二 极管或是一个齐钠二极管等等都已经揭示，但该等作法皆必须加入额外组件以 行并联，也会有较大漏电流的问题。因此，化合物半导体组件的有效过电压及 防静电保护措施确有提出的必要性。
本案发明人亦长久致力于导电层绝缘层导电层(CIC)组件方面的研究，由 于导电层绝缘层导电层(CIC)电容包括如半导体30/绝缘层31/半导体32(SIS)， 如图1A所示，或是包括金属层33/绝缘层34/半导体32(MIS)如图1B所示，或 是包括金属层33/绝缘层34/金属层33(MIM)，如图1C所示，等结构在微波集成 电路中极为普遍，用于匹配、滤波、隔直流等，电容值可到十几pF如果以蜂巢 结构其电容值可更大。如图1绘示，导电层绝缘层导电层(CIC)电容的剖面结 构，电容值由上下导电层的重迭面积、介质的等效电介质常数和厚度决定。常 用的上半导体层30(如图1A)可以用化学气相沉积(CVD)沉积倒装片硅或是 多晶硅并掺杂硫磷或硼砷等原子完成，其中间为绝缘层31，其下为半导体基板 32如硅基板等，常用的金属层可以用沉积或溅镀金属或金属氮化物制成金属层 33，例如氮化钛(如图1B或图1C)，其中的绝缘层34可为一般的二氧化硅，氮 化硅或是高介电系数的三氧化二钆(Gd2O3)，三氧化二铝(Al2O3)，三氧化 二镨(Pr2O3)，五氧化二钽(Ta2O5)，二氧化铪(HfO2)等等。
再者，因为电铸技术(electroforming)的发展迅述，就目前紫外光深刻模 造法(UV-LIGA)是微细加工中深具发展潜力的微结构制造技术之一，利用厚 膜光刻胶(SU-8 photoresist)可制造出高深宽比(high aspect ratio)及任意二维 几何形状的微模版，再配合微电铸技术，即可制作出高强度的合金微模具。例 如见图2所示。也可应用于本案的导电层绝缘层导电层(CIC)电容倒装片基板 制造，以降低成本并加大电容量值。
综上所述，目前尚未有任何文献或发明专利等直接将导电层绝缘层导电层 (CIC)电容组件拿来做为发光二极管的倒装片基材。故本案发明人以此构想为 基础，试着结合该二组件而用于解决过电压及防静电保护，发明出一种保护化 合物半导体免于静电放电破坏的III-V族倒装片半导体结构。
近年来，III-V族化合物半导体材料因在光电与微波组件方面的潜力而吸引 大量注目，特别是含III-V族氮化物的半导体材料，如氮化镓(GaN)、氮化铝 镓(AlGaN)及氮化铟镓(InGaN)等半导体组件。但是由于氮化物没有自然生 成的同质基板，一直以外延生长晶体(epitaxy)生产，造成外延生长晶体层中 有高密度的缺陷，以致于抗静电能力低下。
如图5A所示，一种氮化物组件以齐纳二极管并联一倒装片(flip-chip)半 导体作为防止静电放电破坏的电路的示意图。请参考图5A，为防止倒装片半导 体结构D1在操作时因静电放电而使其结构本身受到破坏，一齐纳二极管D2被 加入与倒装片半导体D1并联，如此得到防止静电放电破坏之效。当正常顺向偏 压施加于倒装片半导体D1的两端V+与V-时，一顺向电流产生于倒装片半导体 的P与N接面上，此时倒装片半导体正常发光。
当有异常电压或静电产生时，此过高的电压便可经由在崩溃区工作的齐纳 二极管放电，其中放电路径经过齐纳二极管而不经过倒装片半导体，因此倒装 片半导体不会被异常电压或高静电破坏，倒装片半导体也因此不会有不可回复 的伤害而无法工作。
图6为图5A的具有齐纳二极管的倒装片半导体结构剖面图；如图所示，半 导体部份40包含一基板45、第一掺杂型掺杂氮化镓(GaN)48、第二掺杂型掺 杂氮化镓(GaN)43及电极，保护部份41(为一齐纳二极管)则包含第一掺杂 型掺杂硅(如N型)46、第二掺杂型掺杂硅(如P++型)47及金属层。其中， 球型区域为焊锡，第二掺杂型掺杂硅电性耦接至第一掺杂型掺杂层48，而第一 掺杂型掺杂硅电性则耦接至第二掺杂型掺杂层43。
在正常操作下，一顺向偏压作用于V+与V-之间，使电流从第一掺杂型掺杂 层48流过第二掺杂型掺杂层43，而所产生的光则经由透明基板45发出。当有 异常电压或静电产生时，沿第二掺杂型掺杂硅(P++)47与第二掺杂型46掺杂 硅构成一放电路径，使电荷不通过该被保护的半导体部份。
虽然上述结构可达防止静电放电破坏而保护半导体部份之效，但是此种结 构在工艺上却很难制作。再者，因齐纳二极管在顺偏时有漏电流较大的问题并 且外加电路有成本上升制作困难的问题，故利用其作为防止静电放电的零组件 并不尽理想。
而本案发明人等从1990年代就开始从事发光组件、激光组件的研究(请参 见TW551777，TW530425，TW502457，TW502438，TW496000，TW495999 等中国台湾专利)以及发光二极管肖特基组件、表面漏电流等的研究(请参见 US6225200，US6197667，US60877022等美国专利)对于过电压以及静电保护组 件方面也有一些成果(请参见TW510569，TW200416975，TW200410908等中 国台湾专利)，有鉴于硅半导体中过电压及防静电保护措施已经完备，但是对 于单片型(monolithic)发光二极管组件而言并不是那么成熟，往往在静电的突 袭之下许多发光二极管半导组件都会损坏，造成问题，目前虽然有许多的倒装 片组件上可以将发光二极管组件并联反向二极管或是并联一个背对背肖特基二 极管或是一个齐钠二极管等等都已经揭示，但该等作法皆必须加入额外组件以 行并联，也会有较大漏电流的问题。因此，化合物半导体组件的有效过电压及 防静电保护措施确有提出的必要性。
本案发明人亦长久致力于导电层绝缘层导电层(CIC)组件方面的研究，由 于导电层绝缘层导电层(CIC)电容包括如半导体30/绝缘层31/半导体32(SIS)， 如图1A所示，或是包括金属层33/绝缘层34/半导体32(MIS)如图1B所示，或 是包括金属层33/绝缘层34/金属层33(MIM)，如图1C所示，等结构在微波集成 电路中极为普遍，用于匹配、滤波、隔直流等，电容值可到十几pF如果以蜂巢 结构其电容值可更大。如图1绘示，导电层绝缘层导电层(CIC)电容的剖面结 构，电容值由上下导电层的重迭面积、介质的等效电介质常数和厚度决定。常 用的上半导体层30(如图1A)可以用化学气相沉积(CVD)沉积倒装片硅或是 多晶硅并掺杂硫磷或硼砷等原子完成，其中间为绝缘层31，其下为半导体基板 32如硅基板等，常用的金属层可以用沉积或溅镀金属或金属氮化物制成金属层 33，例如氮化钛(如图1B或图1C)，其中的绝缘层34可为一般的二氧化硅，氮 化硅或是高介电系数的三氧化二钆(Gd2O3)，三氧化二铝(Al2O3)，三氧化 二镨(Pr2O3)，五氧化二钽(Ta2O5)，二氧化铪(HfO2)等等。
再者，因为电铸技术(electroforming)的发展迅述，就目前紫外光深刻模 造法(UV-LIGA)是微细加工中深具发展潜力的微结构制造技术之一，利用厚 膜光刻胶(SU-8 photoresist)可制造出高深宽比(high aspect ratio)及任意二维 几何形状的微模版，再配合微电铸技术，即可制作出高强度的合金微模具。例 如见图2所示。也可应用于本案的导电层绝缘层导电层(CIC)电容倒装片基板 制造，以降低成本并加大电容量值。
综上所述，目前尚未有任何文献或发明专利等直接将导电层绝缘层导电层 (CIC)电容组件拿来做为发光二极管的倒装片基材。故本案发明人以此构想为 基础，试着结合该二组件而用于解决过电压及防静电保护，发明出一种保护化 合物半导体免于静电放电破坏的III-V族倒装片半导体结构。
发明内容
为此，本发明的主要目的是提供一种保护化合物半导体免于静电放电破坏 的III-V族倒装片半导体结构。
本发明的又一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 封装半导体结构，其以导电层绝缘层导电层(CIC)为倒装片半导体的基板，该 基板在加电压时不需区分阳极或阴极，故工艺可以简化，且成本较硅基板更低。
本发明的另一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 封装半导体结构，其以导电层绝缘层导电层(CIC)作为倒装片半导体的基板， 在正常工作时漏电流小，同时在直流工作电压时不会有导通之虑。
本发明的再一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 半导体结构，其上电极工艺中可全面镀P金属接触层，或是先镀上氧化铟锡 (ITO)粘着层再全面镀P金属接触层，并以银钼或银铬或银釟混合反射层P电 极增进发光倒装片后半导体的发光效率。
本发明的另一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 半导体结构，其上电极工艺之前先行生长上布拉格(Bragg)(DBR)反射层再 全面镀P金属接触层，或是生长上布拉格(DBR)反射再镀上氧化铟锡(ITO) 层作为粘着层再全面镀P金属接触层，使其有别于一般发光二极管具有下布拉 格(DBR)反射层结构，并其P金属接触层以银钼或银铬或银钯混合反射层P 电极增进发光倒装片后半导体的发光效率。
为达上述目的，本发明的保护化合物半导体免于静电放电的方法包括下列 步骤：形成该发光二极管半导体于一基板上，其中该发光二极管半导体具有多 层结构及第一与第二电极；形成一导电层绝缘层导电层(CIC)电容倒装片基板， 其中该导电层绝缘层导电层(CIC)电容倒装片基板上具有第一及第二电极；然 后分别电性连结该发光二极管半导体组件的第一及第二电极至该导电层绝缘层 导电层(CIC)电容倒装片基板的第一及第二电极。
本发明还公开一种具静电放电破坏保护能力的III-V族倒装片半导体结构， 该结构包括：半导体部份及保护部份，其中半导体部份例如为一发光二极管半 导体组件，具有一多层结构、第一及第二电极；而保护部份为一导电层绝缘层 导电层(CIC)电容倒装片基板，具有第一及第二电极，且该第一及第二电极分 别与该化合物半导体组件的第一及第二电极电性连结。
该导电层绝缘层导电层(CIC)电容倒装片基板为半导体层绝缘层半导体层 (SIS)基板、金属层绝缘层半导体层(MIS)基板、或金属层绝缘层金属层(MIM) 基板；其中包含打线基板及表面封装型基板。
更具体说来，本发明所公开的具静电放电破坏保护能力的III-V族倒装片半 导体结构包含一半导体部份及一保护部份，该半导体部份在一基板上具有一晶 核区域层、一导电缓冲层、一下束缚层、一主动层、一上束缚层及一接触层， 该保护部份为一导电层绝缘层导电层(CIC)电容倒装片基板。其中该半导体部 份的第一电极形成于该接触层上，并经由导电构件及焊料球等与该保护部份的 第一电极电性耦接，而第二电极与该导电缓冲层接触，并经由导电构件及焊料 球等与该保护部份的第二电极电性耦接。
本发明公开的另一种具静电放电破坏保护能力的III-V族倒装片半导体结构 包含一半导体部份及一保护部份，其中该半导体部份在一透明基板上具有一晶 核区域层、一导电缓冲层、第一束缚层、一主动层、第二束缚层及一接触层， 该接触层可再形成一个以上的DBR结构及一反射金属层，该保护部份则为一导 电层绝缘层导电层(CIC)电容倒装片基板，其中该半导体部份的第一电极形成 于该反射金属层下方，用作为该半导体部份的阳极，并经由导电构件及焊料球 等与该保护部份的第一电极电性耦接，而第二电极形成于该导电缓冲层上，并 经由导电构件及焊料球等与该保护部份的第二电极电性耦接。
本发明公开的又一种具静电放电破坏保护能力的III-V族倒装片半导体结构 包含一半导体部份及一保护部份，该半导体部份为前述半导体部份的任一种， 并以倒装片形式倒装于该保护部份上，该保护部份为一导电层绝缘层导电层 (CIC)电容倒装片基板，其中半导体部份的第一电极与第二电极分别经由导电 构件耦接至该导电层绝缘层导电层(CIC)电容倒装片基板金属膜上的第一电极 与第二电极，且该半导体部份发出的光可由其透明基板直接发出并且辅以金属 反射层以及布拉格(DBR)反射层以增加效率。
上述的金属膜可以为电路板上的铜、锡、银、铅、金、钯、铂箔或其合金 等，如此，将倒装片半导体倒扣于陶瓷导电层绝缘层导电层(CIC)电容倒装片 基板上，可以防止静电放电破坏，又使光电组件的光可以由发光二极管的透明 基板直接发出，并且辅以金属反射层以及布拉格(DBR)反射层以增加效率。
本发明的又一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 封装半导体结构，其以导电层绝缘层导电层(CIC)为倒装片半导体的基板，该 基板在加电压时不需区分阳极或阴极，故工艺可以简化，且成本较硅基板更低。
本发明的另一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 封装半导体结构，其以导电层绝缘层导电层(CIC)作为倒装片半导体的基板， 在正常工作时漏电流小，同时在直流工作电压时不会有导通之虑。
本发明的再一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 半导体结构，其上电极工艺中可全面镀P金属接触层，或是先镀上氧化铟锡 (ITO)粘着层再全面镀P金属接触层，并以银钼或银铬或银釟混合反射层P电 极增进发光倒装片后半导体的发光效率。
本发明的另一目的在于提出一种具静电放电破坏保护能力的III-V族倒装片 半导体结构，其上电极工艺之前先行生长上布拉格(Bragg)(DBR)反射层再 全面镀P金属接触层，或是生长上布拉格(DBR)反射再镀上氧化铟锡(ITO) 层作为粘着层再全面镀P金属接触层，使其有别于一般发光二极管具有下布拉 格(DBR)反射层结构，并其P金属接触层以银钼或银铬或银钯混合反射层P 电极增进发光倒装片后半导体的发光效率。
为达上述目的，本发明的保护化合物半导体免于静电放电的方法包括下列 步骤：形成该发光二极管半导体于一基板上，其中该发光二极管半导体具有多 层结构及第一与第二电极；形成一导电层绝缘层导电层(CIC)电容倒装片基板， 其中该导电层绝缘层导电层(CIC)电容倒装片基板上具有第一及第二电极；然 后分别电性连结该发光二极管半导体组件的第一及第二电极至该导电层绝缘层 导电层(CIC)电容倒装片基板的第一及第二电极。
本发明还公开一种具静电放电破坏保护能力的III-V族倒装片半导体结构， 该结构包括：半导体部份及保护部份，其中半导体部份例如为一发光二极管半 导体组件，具有一多层结构、第一及第二电极；而保护部份为一导电层绝缘层 导电层(CIC)电容倒装片基板，具有第一及第二电极，且该第一及第二电极分 别与该化合物半导体组件的第一及第二电极电性连结。
该导电层绝缘层导电层(CIC)电容倒装片基板为半导体层绝缘层半导体层 (SIS)基板、金属层绝缘层半导体层(MIS)基板、或金属层绝缘层金属层(MIM) 基板；其中包含打线基板及表面封装型基板。
更具体说来，本发明所公开的具静电放电破坏保护能力的III-V族倒装片半 导体结构包含一半导体部份及一保护部份，该半导体部份在一基板上具有一晶 核区域层、一导电缓冲层、一下束缚层、一主动层、一上束缚层及一接触层， 该保护部份为一导电层绝缘层导电层(CIC)电容倒装片基板。其中该半导体部 份的第一电极形成于该接触层上，并经由导电构件及焊料球等与该保护部份的 第一电极电性耦接，而第二电极与该导电缓冲层接触，并经由导电构件及焊料 球等与该保护部份的第二电极电性耦接。
本发明公开的另一种具静电放电破坏保护能力的III-V族倒装片半导体结构 包含一半导体部份及一保护部份，其中该半导体部份在一透明基板上具有一晶 核区域层、一导电缓冲层、第一束缚层、一主动层、第二束缚层及一接触层， 该接触层可再形成一个以上的DBR结构及一反射金属层，该保护部份则为一导 电层绝缘层导电层(CIC)电容倒装片基板，其中该半导体部份的第一电极形成 于该反射金属层下方，用作为该半导体部份的阳极，并经由导电构件及焊料球 等与该保护部份的第一电极电性耦接，而第二电极形成于该导电缓冲层上，并 经由导电构件及焊料球等与该保护部份的第二电极电性耦接。
本发明公开的又一种具静电放电破坏保护能力的III-V族倒装片半导体结构 包含一半导体部份及一保护部份，该半导体部份为前述半导体部份的任一种， 并以倒装片形式倒装于该保护部份上，该保护部份为一导电层绝缘层导电层 (CIC)电容倒装片基板，其中半导体部份的第一电极与第二电极分别经由导电 构件耦接至该导电层绝缘层导电层(CIC)电容倒装片基板金属膜上的第一电极 与第二电极，且该半导体部份发出的光可由其透明基板直接发出并且辅以金属 反射层以及布拉格(DBR)反射层以增加效率。
上述的金属膜可以为电路板上的铜、锡、银、铅、金、钯、铂箔或其合金 等，如此，将倒装片半导体倒扣于陶瓷导电层绝缘层导电层(CIC)电容倒装片 基板上，可以防止静电放电破坏，又使光电组件的光可以由发光二极管的透明 基板直接发出，并且辅以金属反射层以及布拉格(DBR)反射层以增加效率。
附图说明
图1为导电层绝缘层导电层(CIC)电容的剖面结构；
图2为蜂巢电容结构；
图3为本发明实施例，倒装片发光二极管电性连结导电层绝缘层导电层电 容倒装片基板的结构示意图；
图4为本发明实施例，倒装片发光二极管的结构示意图；
图5A、图5B为现有技术的实施例与本发明实施例的电路比较图；
图6为现有技术的实施例，用以表示倒装片发光二极管电性连结硅基板齐 纳二极体的结构示意图。
附图标号说明：11打线；12导电层绝缘层导电层(CIC)电容倒装片基板； 13、23主动层；14反射层；15、25、32、45基板；16、19第一电极；161、191 第二电极；18焊料球；231上束缚层；232下束缚层；24接触层；26阴极电极； 27晶核层；28导电缓冲层；29阳极电极；30半导体层；31、34介电层；33导 电层；40半导体部分；41保护部份；43第二掺杂型掺杂层；46第一掺杂型掺 杂硅(如N型)；47第二掺杂型掺杂硅(如P++型)；48第一掺杂型掺杂层。
图2为蜂巢电容结构；
图3为本发明实施例，倒装片发光二极管电性连结导电层绝缘层导电层电 容倒装片基板的结构示意图；
图4为本发明实施例，倒装片发光二极管的结构示意图；
图5A、图5B为现有技术的实施例与本发明实施例的电路比较图；
图6为现有技术的实施例，用以表示倒装片发光二极管电性连结硅基板齐 纳二极体的结构示意图。
附图标号说明：11打线；12导电层绝缘层导电层(CIC)电容倒装片基板； 13、23主动层；14反射层；15、25、32、45基板；16、19第一电极；161、191 第二电极；18焊料球；231上束缚层；232下束缚层；24接触层；26阴极电极； 27晶核层；28导电缓冲层；29阳极电极；30半导体层；31、34介电层；33导 电层；40半导体部分；41保护部份；43第二掺杂型掺杂层；46第一掺杂型掺 杂硅(如N型)；47第二掺杂型掺杂硅(如P++型)；48第一掺杂型掺杂层。
具体实施方式
本发明所提出的一种保护化合物半导体免于静电放电的方法及一种具静电 放电保护能力的III-V族倒装片半导体结构，其中该III-V族倒装片半导体结构 具有一发光二极管半导体结构及一导电层绝缘层导电层(CIC)电容倒装片基板， 其中前者称为半导体发光部份(以下简称作半导体部份)，后者则称为静电电 路保护部份(以下简称作保护部份)，且前者在以下将以III-V族元素氮化物半 导体材料发光二极管为例进行说明，并以蓝光与绿光二极管为该发光二极管的 较佳实施例说明之，当然其它具光接收及微波组件能力的其它种类以倒装片形 式出现的半导体结构亦属本发明的范围。
请参阅图4所示，其为本发明的III-V族元素氮化物半导体材料倒装片半导 体结构的半导体部份的示意图。
首先，在一基板25上依序设有一晶核层(nucleation layer)27及第一掺杂 型掺杂导电缓冲层28，其中该导电缓冲层28为第一掺杂型掺杂的氮化镓(GaN)， 用以使后续的长晶更加顺利与容易。导电缓冲层28上设有一主动层23，用以发 光；一般其上下并各设有一束缚层或称为被覆层231及232。上束缚层231、下 束缚层232的掺杂型是相反的，其中下束缚层232为第一掺杂型掺杂的氮化镓 铝(GaAlN)，而上束缚层231为第二掺杂型掺杂的氮化镓铝(GaAlN)。其后， 上束缚层231之上形成一接触层24，其为第二掺杂型氮化镓(GaN)，为增加 反射率，可在该接触层24附近再形成一布拉格(DBR)反射层，或是再增加一 氧化铟锡(ITO)作为粘着层，但图中未示。接着，再形成一阳极电极29。为增 加反射率，可在该电极上镀以银作为反射层，并以掺入1％至12％的钼或铬或钯 为更佳(实验所得值)，用以调节膨胀系数不匹配所造成的应力。另外，在导 电缓冲层28与上束缚层231、下束缚层232及主动层23隔离的区域上设有一阴 极电极26。
请参阅图5B所示，为图1所示倒装片半导体结构的等效电路。其显示该半 导体部份及该保护部份并联存在。在正常操作下，一顺向偏压施加于V+与V- 之间，使电流在半导体部份(即发光二极管)D1中自正掺杂型掺杂层流过负掺 杂型掺杂层，而使所产生的光经由透明基板发出。当有异常电压脉冲或静电脉 冲产生时，电荷便会沿保护部份，即导电层绝缘层导电层(CIC)电容倒装片基 板上第一电极与第二电极间导通放电，而不会通过该半导体部份。
接着请参阅图3，其绘示图5B等效电路的倒装片半导体结构的剖面图。如 图所示，一基板15、一主动层13、上束缚层、下束缚层及一接触层(为增加反 射率，可在该接触层附近形成一布拉格反射结构，(但图中未示)构成一III-V 族氮化镓(GaN)倒装片半导体。
在该半导体部份中，第一电极16设以作为倒装片半导体的阳极(为增加反 射率，可在该第一电极16上镀以银作为反射层14，并以掺入1％至12％的的钼 或铬或钯为更佳(实验所得值)，用以调节膨胀系数不匹配所造成的应力，位 在该反射金属层14下方，并经由导电构件及焊料球18等与保护部份(导电层 绝缘层导电层(CIC)电容倒装片基板)12的第一电极19电性耦接。在该半导 体部份中，第二电极191位于一导电缓冲层28上，并经由导电构件及焊料球18 等与保护部份(导电层绝缘层导电层(CIC)电容倒装片基板)12的第二电极 191电性耦接。
在正常操作下，当顺向偏压施加于V+与V-之间时，一电流从第一电极16 流过半导体部份，而使所产生的光经由透明基板15发出。当有异常电压或静电 产生时，放电路径便会转至导电层绝缘层导电层(CIC)电容倒装片基板12上， 而不会通过半导体部份，此时本发明所形成的保护机制便在200V时开始启动保 护，最佳例可以承受人体模式耐压到8KV。
本发明还提出另一种具有防止静电放电破坏能力的III-V族倒装片半导体结 构，在一透明基板上具有一晶核区域层，导电缓冲层，第一束缚层、主动层、 第二束缚层与接触层，接触层可以增加包括有DBR结构。第一电极位在反射金 属层下方，做为倒装片半导体的阳极，经由导电构件及焊料球等与导电层绝缘 层导电层(CIC)电容倒装片基板第一电极电性耦接。第二电极位于导电缓冲层 上，具第二电极电性耦接；并经由导电构件及焊料球等与导电层绝缘层导电层 (CIC)电容倒装片基板第二电极电性耦接。其中导电层绝缘层导电层(CIC) 电容倒装片基板，可为打线基板，或是表面封装型基板，其型态中表面封装型 基板可经由穿孔或侧面电镀而成。其中导电层绝缘层导电层(CIC)电容倒装片 基板可制作成多层结构，其保护电压大小可由该多层结构以及第一电极与第二 电极图形或间距改变调整。
本发明的具有防止静电放电破坏的III-V族倒装片半导体结构的另一实施例 将说明如下。在半导体部份中，在一透明基板上具有一晶核区域层、一导电缓 冲层、第一束缚层、一主动层、第二束缚层及一接触层，该接触层可还包含一 银钼反射金属层。此外，第一电极设为半导体部份的阳极，并经由导电构件及 焊料球等与保护部份导电层绝缘层导电层(CIC)电容倒装片基板的第一电极电 性耦接，其中该第一电极上方可再设以金属反射层，与前实施例同。第二电极 设于该导电缓冲层上，并经由导电构件及焊料球等与保护部份导电层绝缘层导 电层(CIC)电容倒装片基板的第二电极电性耦接。其中，导电层绝缘层导电层 (CIC)电容倒装片基板可为打线基板或表面封装型基板，其中表面封装型基板 可经由穿孔或侧面电镀而成。导电层绝缘层导电层(CIC)电容倒装片基板可制 作成多层结构，其保护电压大小由该多层结构的层间厚度及第一电极与第二电 极图形或间距决定，借由改变该等参数值即可调整之。
以下将说明本发明的具防止静电放电破坏能力的III-V族倒装片半导体结构 的又另一实施例。在该结构的半导体部份中，一透明基板上设有具有一晶核区 域层、一导电缓冲层、第一束缚层、一主动层、第二束缚层及一接触层，该接 触层可还包含一上布拉格反射结构及一上反射金属层。第一电极设为半导体部 份的阳极，并经由导电构件及焊料球等与保护部份(导电层绝缘层导电层(CIC) 电容倒装片基板)的第一电极电性耦接，其上并可设以一反射金属层，与前实 施例者同。第二电极设于该导电缓冲层上，并经由导电构件及焊料球等与保护 部份导电层绝缘层导电层(CIC)容封装基板的第二电极电性耦接。其中，导电 层绝缘层导电层(CIC)电容倒装片基板可为打线基板或表面封装型基板，其 中表面封装型基板可经由穿孔或侧面电镀而成。导电层绝缘层导电层(CIC)电 容倒装片基板可制作为多层结构，其保护电压大小由该多层结构及第一电极与 第二电极图形或间距决定，借由改变该等参数值即可调整之。
请参阅图4所示，其为本发明的III-V族元素氮化物半导体材料倒装片半导 体结构的半导体部份的示意图。
首先，在一基板25上依序设有一晶核层(nucleation layer)27及第一掺杂 型掺杂导电缓冲层28，其中该导电缓冲层28为第一掺杂型掺杂的氮化镓(GaN)， 用以使后续的长晶更加顺利与容易。导电缓冲层28上设有一主动层23，用以发 光；一般其上下并各设有一束缚层或称为被覆层231及232。上束缚层231、下 束缚层232的掺杂型是相反的，其中下束缚层232为第一掺杂型掺杂的氮化镓 铝(GaAlN)，而上束缚层231为第二掺杂型掺杂的氮化镓铝(GaAlN)。其后， 上束缚层231之上形成一接触层24，其为第二掺杂型氮化镓(GaN)，为增加 反射率，可在该接触层24附近再形成一布拉格(DBR)反射层，或是再增加一 氧化铟锡(ITO)作为粘着层，但图中未示。接着，再形成一阳极电极29。为增 加反射率，可在该电极上镀以银作为反射层，并以掺入1％至12％的钼或铬或钯 为更佳(实验所得值)，用以调节膨胀系数不匹配所造成的应力。另外，在导 电缓冲层28与上束缚层231、下束缚层232及主动层23隔离的区域上设有一阴 极电极26。
请参阅图5B所示，为图1所示倒装片半导体结构的等效电路。其显示该半 导体部份及该保护部份并联存在。在正常操作下，一顺向偏压施加于V+与V- 之间，使电流在半导体部份(即发光二极管)D1中自正掺杂型掺杂层流过负掺 杂型掺杂层，而使所产生的光经由透明基板发出。当有异常电压脉冲或静电脉 冲产生时，电荷便会沿保护部份，即导电层绝缘层导电层(CIC)电容倒装片基 板上第一电极与第二电极间导通放电，而不会通过该半导体部份。
接着请参阅图3，其绘示图5B等效电路的倒装片半导体结构的剖面图。如 图所示，一基板15、一主动层13、上束缚层、下束缚层及一接触层(为增加反 射率，可在该接触层附近形成一布拉格反射结构，(但图中未示)构成一III-V 族氮化镓(GaN)倒装片半导体。
在该半导体部份中，第一电极16设以作为倒装片半导体的阳极(为增加反 射率，可在该第一电极16上镀以银作为反射层14，并以掺入1％至12％的的钼 或铬或钯为更佳(实验所得值)，用以调节膨胀系数不匹配所造成的应力，位 在该反射金属层14下方，并经由导电构件及焊料球18等与保护部份(导电层 绝缘层导电层(CIC)电容倒装片基板)12的第一电极19电性耦接。在该半导 体部份中，第二电极191位于一导电缓冲层28上，并经由导电构件及焊料球18 等与保护部份(导电层绝缘层导电层(CIC)电容倒装片基板)12的第二电极 191电性耦接。
在正常操作下，当顺向偏压施加于V+与V-之间时，一电流从第一电极16 流过半导体部份，而使所产生的光经由透明基板15发出。当有异常电压或静电 产生时，放电路径便会转至导电层绝缘层导电层(CIC)电容倒装片基板12上， 而不会通过半导体部份，此时本发明所形成的保护机制便在200V时开始启动保 护，最佳例可以承受人体模式耐压到8KV。
本发明还提出另一种具有防止静电放电破坏能力的III-V族倒装片半导体结 构，在一透明基板上具有一晶核区域层，导电缓冲层，第一束缚层、主动层、 第二束缚层与接触层，接触层可以增加包括有DBR结构。第一电极位在反射金 属层下方，做为倒装片半导体的阳极，经由导电构件及焊料球等与导电层绝缘 层导电层(CIC)电容倒装片基板第一电极电性耦接。第二电极位于导电缓冲层 上，具第二电极电性耦接；并经由导电构件及焊料球等与导电层绝缘层导电层 (CIC)电容倒装片基板第二电极电性耦接。其中导电层绝缘层导电层(CIC) 电容倒装片基板，可为打线基板，或是表面封装型基板，其型态中表面封装型 基板可经由穿孔或侧面电镀而成。其中导电层绝缘层导电层(CIC)电容倒装片 基板可制作成多层结构，其保护电压大小可由该多层结构以及第一电极与第二 电极图形或间距改变调整。
本发明的具有防止静电放电破坏的III-V族倒装片半导体结构的另一实施例 将说明如下。在半导体部份中，在一透明基板上具有一晶核区域层、一导电缓 冲层、第一束缚层、一主动层、第二束缚层及一接触层，该接触层可还包含一 银钼反射金属层。此外，第一电极设为半导体部份的阳极，并经由导电构件及 焊料球等与保护部份导电层绝缘层导电层(CIC)电容倒装片基板的第一电极电 性耦接，其中该第一电极上方可再设以金属反射层，与前实施例同。第二电极 设于该导电缓冲层上，并经由导电构件及焊料球等与保护部份导电层绝缘层导 电层(CIC)电容倒装片基板的第二电极电性耦接。其中，导电层绝缘层导电层 (CIC)电容倒装片基板可为打线基板或表面封装型基板，其中表面封装型基板 可经由穿孔或侧面电镀而成。导电层绝缘层导电层(CIC)电容倒装片基板可制 作成多层结构，其保护电压大小由该多层结构的层间厚度及第一电极与第二电 极图形或间距决定，借由改变该等参数值即可调整之。
以下将说明本发明的具防止静电放电破坏能力的III-V族倒装片半导体结构 的又另一实施例。在该结构的半导体部份中，一透明基板上设有具有一晶核区 域层、一导电缓冲层、第一束缚层、一主动层、第二束缚层及一接触层，该接 触层可还包含一上布拉格反射结构及一上反射金属层。第一电极设为半导体部 份的阳极，并经由导电构件及焊料球等与保护部份(导电层绝缘层导电层(CIC) 电容倒装片基板)的第一电极电性耦接，其上并可设以一反射金属层，与前实 施例者同。第二电极设于该导电缓冲层上，并经由导电构件及焊料球等与保护 部份导电层绝缘层导电层(CIC)容封装基板的第二电极电性耦接。其中，导电 层绝缘层导电层(CIC)电容倒装片基板可为打线基板或表面封装型基板，其 中表面封装型基板可经由穿孔或侧面电镀而成。导电层绝缘层导电层(CIC)电 容倒装片基板可制作为多层结构，其保护电压大小由该多层结构及第一电极与 第二电极图形或间距决定，借由改变该等参数值即可调整之。