灰度级电压发生装置和显示面板驱动器以及显示器转让专利
申请号 : CN200510085515.7
文献号 : CN100589160C
文献日 : 2010-02-10
发明人 : 伊达义人
申请人 : 松下电器产业株式会社
摘要 :
本发明公开了一种灰度级电压发生装置，其包括第一条线、第二条线以及多个串行数模转换器(DAC)。具有第一电压值的第一基准电压施加到第一条线，并且具有第二电压值的第二基准电压施加到第二条线。多个串行DAC中的每一个接收表示灰度级值的灰度级信息并且采用施加到第一条线和第二条线的基准电压产生具有对应于所述灰度级信息的电压值的灰度级电压。
权利要求 :
1、一种分别对应于表示灰度级值的多个灰度级信息而产生多个灰度级电 压的灰度级电压发生装置，包括：第一电压施加条线；
第二电压施加条线；
第一选择器，接收第一、第二和第三基准电压，在第一模式中向所述第一 电压施加条线提供所述第一基准电压并且向所述第二电压施加条线提供所述 第二基准电压，在第二模式中向所述第一电压施加条线提供所述第三基准电压 并且向所述第二电压施加条线提供所述第二基准电压；以及多个第一串行数模转换器，并行连接到所述第一和第二电压施加条线，其中所述多个第一串行数模转换器中的每一个采用施加到所述第一和第 二电压施加条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第 一灰度级电压，所述第一基准电压相对于所述第二基准电压具有负极性，以及所述第三基准电压相对于所述第二基准电压具有正极性。
2、根据权利要求1所述的装置，其特征在于，进一步包括：第三、第四、第五和第六电压施加条线；
第二选择器，接收第四、第五和第六基准电压，在所述第一模式中向所述 第三电压施加条线提供所述第四基准电压并且向所述第四电压施加条线提供 所述第五基准电压，在所述第二模式中向所述第三电压施加条线提供所述第六 基准电压并且向所述第四电压施加条线提供所述第五基准电压；
第三选择器，接收第七、第八和第九基准电压，在所述第一模式中向所述 第五电压施加条线提供所述第七基准电压并且向所述第六电压施加条线提供 所述第八基准电压，在所述第二模式中向所述第五电压施加条线提供所述第九 基准电压并且向所述第六电压施加条线提供所述第八基准电压；
多个第二串行数模转换器，各自采用施加到所述第三和第四电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第二灰度级电压； 以及多个第三串行数模转换器，各自采用施加到所述第五和第六电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第三灰度级电压，所述第四基准电压相对于所述第五基准电压具有正极性，
所述第六基准电压相对于所述第五基准电压具有负极性，
所述第七基准电压相对于所述第八基准电压具有负极性，并且所述第九基准电压相对于所述第八基准电压具有正极性。
3、一种分别对应于表示灰度级值的多个灰度级信息而产生多个灰度级电 压的灰度级电压发生装置，包括：第一电压施加条线；
第二电压施加条线；
第一选择器，接收第一、第二、第三和第四基准电压，在第一模式中向所 述第一电压施加条线提供所述第一基准电压并且向所述第二电压施加条线提 供所述第二基准电压，在第二模式中向所述第一电压施加条线提供所述第三基 准电压并且向所述第二电压施加条线提供所述第四基准电压；以及多个第一串行数模转换器，并行连接到所述第一和第二电压施加条线，其中所述多个第一串行数模转换器中的每一个采用施加到所述第一和第 二电压施加条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第 一灰度级电压。
4、根据权利要求3所述的装置，其特征在于，进一步包括：第三、第四、第五和第六电压施加条线；
第二选择器，接收第五、第六、第七和第八基准电压，在所述第一模式中 向所述第三电压施加条线提供所述第五基准电压并且向所述第四电压施加条 线提供所述第六基准电压，在所述第二模式中向所述第三电压施加条线提供所 述第七基准电压并且向所述第四电压施加条线提供所述第八基准电压；
第三选择器，接收第九、第十、第十一和第十二基准电压，在所述第一模 式中向所述第五电压施加条线提供所述第九基准电压并且向所述第六电压施 加条线提供所述第十基准电压，在所述第二模式中向所述第五电压施加条线提 供所述第十一基准电压并且向所述第六电压施加条线提供所述第十二基准电 压；
多个第二串行数模转换器，各自采用施加到所述第三和第四电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第二灰度级电压； 以及多个第三串行数模转换器，各自采用施加到所述第五和第六电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第三灰度级电压。
5、一种分别对应于表示灰度级值的多个灰度级信息而产生多个灰度级电 压的灰度级电压发生装置，包括：第一电压施加条线；
第二电压施加条线；
第三电压施加条线；
多个第一串行数模转换器，并行连接到所述第一和第二电压施加条线，其 中所述多个第一串行数模转换器中的每一个采用施加到所述第一和第二电压 施加条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第一灰度 级电压；以及多个第二串行数模转换器，各自采用施加到所述第二和第三电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第二灰度级电压，施加到所述第一电压施加条线的基准电压相对于施加到所述第二电压施 加条线的基准电压具有负极性，并且施加到所述第三电压施加条线的基准电压相对于施加到所述第二电压施 加条线的基准电压具有正极性。
6、根据权利要求5所述的装置，其特征在于，进一步包括：第一选择器，接收第一、第二和第三基准电压，在第一模式中分别向所述 第一、第二和第三电压施加条线提供所述第一、第二和第三基准电压，在第二 模式中分别向所述第一、第二和第三电压施加条线提供所述第三、第二和第一 基准电压，所述第一基准电压相对于所述第二基准电压具有负极性，并且所述第三基准电压相对于所述第二基准电压具有正极性。
7、根据权利要求6所述的装置，其特征在于，进一步包括：第四、第五、第六、第七、第八和第九电压施加条线；
第二选择器，接收第四、第五和第六基准电压，在所述第一模式中分别向 所述第四、第五和第六电压施加条线提供所述第四、第五和第六基准电压，在 所述第二模式中分别向所述第四、第五和第六电压施加条线提供所述第六、第 五和第四基准电压；
第三选择器，接收第七、第八和第九基准电压，在所述第一模式中分别向 所述第七、第八和第九电压施加条线提供所述第七、第八和第九基准电压，在 所述第二模式中分别向所述第七、第八和第九电压施加条线提供所述第九、第 八和第七基准电压；
多个第三串行数模转换器，各自采用施加到所述第五和第六电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第三灰度级电压；
多个第四串行数模转换器，各自采用施加到所述第四和第五电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第四灰度级电压；
多个第五串行数模转换器，各自采用施加到所述第七和第八电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第五灰度级电压； 以及多个第六串行数模转换器，各自采用施加到所述第八和第九电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第六灰度级电压，所述第四基准电压相对于所述第五基准电压具有负极性，
所述第六基准电压相对于所述第五基准电压具有正极性，
所述第七基准电压相对于所述第八基准电压具有负极性，并且所述第九基准电压相对于所述第八基准电压具有正极性。
8、根据权利要求5所述的装置，其特征在于，进一步包括：第一选择器，接收来自于所述多个第一串行数模转换器的多个第一灰度级 电压和来自于所述多个第二串行数模转换器的多个第二灰度级电压，在第一模 式中分别向多个第一结点提供所述多个第一灰度级电压并且分别向多个第二 结点提供所述多个第二灰度级电压，在第二模式中分别向所述多个第二结点提 供所述多个第一灰度级电压并且分别向所述多个第一结点提供所述多个第二 灰度级电压。
9、根据权利要求8所述的装置，其特征在于，进一步包括：第四、第五、第六、第七、第八和第九电压施加条线；
多个第三串行数模转换器，各自采用施加到所述第五和第六电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第三灰度级电压；
多个第四串行数模转换器，各自采用施加到所述第四和第五电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第四灰度级电压；
多个第五串行数模转换器，各自采用施加到所述第七和第八电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第五灰度级电压；
多个第六串行数模转换器，各自采用施加到所述第八和第九电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第六灰度级电压；
第二选择器，接收来自于所述多个第三串行数模转换器的多个第三灰度级 电压和来自于所述多个第四串行数模转换器的多个第四灰度级电压，在所述第 一模式中分别向多个第三结点提供所述多个第三灰度级电压并且分别向多个 第四结点提供所述多个第四灰度级电压，在所述第二模式中分别向所述多个第 四结点提供所述多个第三灰度级电压并且分别向所述多个第三结点提供所述 多个第四灰度级电压；以及第三选择器，接收来自于所述多个第五串行数模转换器的多个第五灰度级 电压和来自于所述多个第六串行数模转换器的多个第六灰度级电压，在所述第 一模式中分别向多个第五结点提供所述多个第五灰度级电压并且分别向多个 第六结点提供所述多个第六灰度级电压，在所述第二模式中分别向所述多个第 六结点提供所述多个第五灰度级电压并且分别向所述多个第五结点提供所述 多个第六灰度级电压，施加到所述第四电压施加条线的基准电压相对于施加到所述第五电压施 加条线的基准电压具有负极性，施加到所述第六电压施加条线的基准电压相对于施加到所述第五电压施 加条线的基准电压具有正极性，施加到所述第七电压施加条线的基准电压相对于施加到所述第八电压施 加条线的基准电压具有负极性，并且施加到所述第九电压施加条线的基准电压相对于施加到所述第八电压施 加条线的基准电压具有正极性。
10、一种分别对应于表示灰度级值的多个灰度级信息而产生多个灰度级电 压的灰度级电压发生装置，包括：第一电压施加条线；
第二电压施加条线；
第三电压施加条线；
第四电压施加条线；
多个第一串行数模转换器，并行连接到所述第一和第二电压施加条线，其 中所述多个第一串行数模转换器中的每一个采用施加到所述第一和第二电压 施加条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第一灰度 级电压；以及多个第二串行数模转换器，各自采用施加到所述第三和第四电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第二灰度级电压。
11、根据权利要求10所述的装置，其特征在于，进一步包括：第一选择器，接收第一、第二、第三和第四基准电压，在第一模式中分别 向所述第一、第二、第三和第四电压施加条线提供所述第一、第二、第三和第 四基准电压，在第二模式中分别向所述第一、第二、第三和第四电压施加条线 提供所述第三、第四、第一和第二基准电压。
12、根据权利要求11所述的装置，其特征在于，进一步包括：第五、第六、第七、第八、第九、第十、第十一和第十二电压施加条线；
第二选择器，接收第五、第六、第七和第八基准电压，在所述第一模式中 分别向所述第五、第六、第七和第八电压施加条线提供所述第五、第六、第七 和第八基准电压，在所述第二模式中分别向所述第五、第六、第七和第八电压 施加条线提供所述第七、第八、第五和第六基准电压；
第三选择器，接收第九、第十、第十一和第十二基准电压，在所述第一模 式中分别向所述第九、第十、第十一和第十二电压施加条线提供所述第九、第 十、第十一和第十二基准电压，在所述第二模式中分别向所述第九、第十、第 十一和第十二电压施加条线提供所述第十一、第十二、第九和第十基准电压；
多个第三串行数模转换器，各自采用施加到所述第七和第八电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第三灰度级电压；
多个第四串行数模转换器，各自采用施加到所述第五和第六电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第四灰度级电压；
多个第五串行数模转换器，各自采用施加到所述第九和第十电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第五灰度级电压； 以及多个第六串行数模转换器，各自采用施加到所述第十一和第十二电压施加 条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第六灰度级电 压。
13、根据权利要求10所述的装置，其特征在于，进一步包括：第一选择器，接收来自于所述多个第一串行数模转换器的多个第一灰度级 电压和来自于所述多个第二串行数模转换器的多个第二灰度级电压，在第一模 式中分别向多个第一结点提供所述多个第一灰度级电压并且分别向多个第二 结点提供所述多个第二灰度级电压，在第二模式中分别向所述多个第二结点提 供所述多个第一灰度级电压并且分别向所述多个第一结点提供所述多个第二 灰度级电压。
14、根据权利要求13所述的装置，其特征在于，进一步包括：第五、第六、第七、第八、第九、第十、第十一和第十二电压施加条线；
多个第三串行数模转换器，各自采用施加到所述第七和第八电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第三灰度级电压；
多个第四串行数模转换器，各自采用施加到所述第五和第六电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第四灰度级电压；
多个第五串行数模转换器，各自采用施加到所述第九和第十电压施加条线 的基准电压，产生对应于所述多个灰度级信息的任意一个的第五灰度级电压；
多个第六串行数模转换器，各自采用施加到所述第十一和第十二电压施加 条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第六灰度级电 压；
第二选择器，接收来自于所述多个第三串行数模转换器的多个第三灰度级 电压和来自于所述多个第四串行数模转换器的多个第四灰度级电压，在第一模 式中分别向多个第三结点提供所述多个第三灰度级电压并且分别向多个第四 结点提供所述多个第四灰度级电压，在所述第二模式中分别向所述多个第四结 点提供所述多个第三灰度级电压并且分别向所述多个第三结点提供所述多个 第四灰度级电压；以及第三选择器，接收来自于所述多个第五串行数模转换器的多个第五灰度级 电压和来自于所述多个第六串行数模转换器的多个第六灰度级电压，在第一模 式中分别向多个第五结点提供所述多个第五灰度级电压并且分别向多个第六 结点提供所述多个第六灰度级电压，在第二模式中分别向所述多个第六结点提 供所述多个第五灰度级电压并且分别向所述多个第五结点提供所述多个第六 灰度级电压。
15、一种分别对应于表示灰度级值的多个灰度级信息而产生多个灰度级电 压的灰度级电压发生装置，包括：第一电压施加条线；
第二电压施加条线；以及
多个第一串行数模转换器，并行连接到所述第一和第二电压施加条线，其 中所述多个第一串行数模转换器中的每一个采用施加到所述第一和第二电压 施加条线的基准电压，产生对应于所述多个灰度级信息的任意一个的第一灰度 级电压，所述第一串行数模转换器包括：
连接到所述第一电压施加条线的第一输入端子；
连接到所述第二电压施加条线的第二输入端子；
用于将所述第一输入端子与第一结点相连接或者将所述第二输入端 子与所述第一结点相连接的第一开关；
连接在所述第一结点和所述第二输入端子之间的第一电容；
用于将所述第一结点与第二结点相连接或者使所述第一结点从所述 第二结点断开的第二开关；以及连接在所述第二结点和所述第二输入端子之间的第二电容。
16、根据权利要求15所述的装置，其特征在于，所述第一串行数模转换 器进一步包括：用于将所述第二结点与所述第二输入端子相连接或者使所述第二结点从 所述第二输入端子断开的第三开关。
17、根据权利要求15所述的装置，其特征在于，所述第一串行数模转换 器进一步包括：运算放大器，其中一个输入端子与第三结点相连接并且另一输入端子接收 地电压；以及第三电容，连接在所述第三结点和所述运算放大器的输出端子之间，其中所述第一开关根据所述灰度级信息将所述第一输入端子与所述第一 结点相连接或者将所述第一结点与所述第三结点相连接。
18、根据权利要求17所述的装置，其特征在于，所述第一串行数模转换 器进一步包括：设置在所述第三结点和所述第三电容之间的第三开关；
设置在所述第三电容和所述运算放大器的输出端子之间的第四开关；以及用于将所述第三电容连接到外部的放电部分。
19、根据权利要求15所述的装置，其特征在于，所述第一串行数模转换 器进一步包括：运算放大器，其中一个输入端子连接到所述第二结点并且另一输入端子与 其输出端子相连接。
20、根据权利要求15所述的装置，其特征在于，所述第一串行数模转换 器进一步包括：第三电容；
运算放大器，其中一个输入端子通过第三结点连接到所述第二结点并且另 一输入端子通过第四结点连接到所述第二输入端子；以及连接转换部分，用于执行第一处理和第二处理，
其中在所述第一处理中，所述连接转换部分将所述第三电容的一个端子连 接到所述第四结点并且将该第三电容的另一端子连接到所述第三结点和所述 运算放大器的输出端子，以及在所述第二处理中，所述连接转换部分将所述第三电容的一个端子连接到 所述第三结点并且将该第三电容的另一端子连接到所述运算放大器的输出端 子。
21、根据权利要求15所述的装置，其特征在于，所述第一串行数模转换 器进一步包括：第三电容，其电容值小于所述第二电容的电容值；以及
运算放大器，其中一个输入端子连接到所述第二结点并且另一输入端子通 过所述第三电容连接到其输出端子。
22、一种用于驱动显示面板的显示面板驱动器，包括：
第一电压施加条线；
第二电压施加条线；
选择器，接收第一、第二和第三基准电压，在第一模式中向所述第一电压 施加条线提供所述第一基准电压并且向所述第二电压施加条线提供所述第二 基准电压，在第二模式中向所述第一电压施加条线提供所述第三基准电压并且 向所述第二电压施加条线提供所述第二基准电压；
多个串行数模转换器，并行连接到所述第一和第二电压施加条线；以及多个输出端子，
其中所述多个串行数模转换器中的每一个接收表示灰度级值的灰度级信 息并且采用施加到所述第一和第二电压施加条线的基准电压产生具有对应于 所述灰度级信息的电压值的灰度级电压，以及所述多个输出端子的每一个输出由所述多个串行数模转换器产生的任一 灰度级电压。
23、一种显示器，包括：
第一电压施加条线；
第二电压施加条线；
选择器，接收第一、第二和第三基准电压，在第一模式中向所述第一电压 施加条线提供所述第一基准电压并且向所述第二电压施加条线提供所述第二 基准电压，在第二模式中向所述第一电压施加条线提供所述第三基准电压并且 向所述第二电压施加条线提供所述第二基准电压；
多个串行数模转换器，并行连接到所述第一和第二电压施加条线；以及显示面板，
其中所述多个串行数模转换器的每一个接收表示灰度级值的灰度级信息 并且采用施加到所述第一和第二电压施加条线的基准电压产生具有对应于所 述灰度级信息的电压值的灰度级电压，以及所述显示面板接收由所述多个串行数模转换器产生的灰度级电压。
说明书 :
本申请要求享有2004年9月24日在日本提交的2004-278227号专利申请 的优先权，其全文内容可供参考。
技术领域
本发明涉及一种用于产生具有对应于给定灰度级值的灰度电压的装置，尤 其涉及一种用于采用串行(serial)数模转换器(DAC)产生灰度级电压的装 置。
背景技术
近来，平板显示器在已经获得较大的屏幕尺寸和较高清晰度的同时，其外 形更薄、重量更轻并且成本更低。在这种形势下，需要通过增加灰度级数目并 且提供高精度、高分辨率的灰度级电压来实现高清晰度显示的显示驱动器。
图22A示出了传统的灰度级电压发生装置2000的整体结构图。灰度级电 压发生装置2000产生具有对应于由锁存器输出的3比特显示数据Data(a) 到Data(d)的值的灰度级电压Vlcd(a)到Vlcd(d)，并且将产生的灰度级 电压通过下游(downstream)电路(很多情况下可以是电流驱动放大电路)施 加到液晶面板的液晶元件(未示出)，以驱动液晶面板。灰度级电压发生装置 2000包括分压器(voltage divider)20001和选择器20002a到20002d。分 压器20001通过八条电源条线连接到各选择器20002a到20002d。分压器20001 接收基准电压Vref，并将接收的基准电压Vref分为分电压。分压器20001为 3比特的数据产生八个灰度级的八个分电压。
分压器20001以及各选择器20002a到20002d组成“电阻数模转换器 (R-DAC)”，以产生对应于显示数据Data(a)到Data(d)的灰度级电压Vlcd (a)到Vlcd(d)。
图23示出了图22A所示的分压器20001和选择器20002a的内部结构图。 分压器20001包括两个具有R/2阻值的电阻和八个阶梯状连接在两个R/2电阻 之间的具有R阻值的电阻。各电源条线连接在每两个相邻电阻之间的点处。选 择器20002a包括开关控制器SWC200021和开关Swa到SWf。开关控制器 SWC200021根据从锁存器接收的显示数据Data(a)的比特值接通/断开开关 Swa到SWf。具体地说，在选择器20002a中，开关控制器SWC200021根据一个 像素的显示数据Data(a)选择或者不选择开关Swa到SWf，以产生输出电压 Vout(a)。这些输出电压Vout(a)到Vout(d)通过各自的输出端子作为灰 度级电压Vlcd(a)到Vlcd(d)输出到液晶显示面板中的液晶元件。
图24示出了输入到选择器20002a的显示数据Data(a)的比特值与从选 择器20002a输出的输出电压Vout(a)的值之间的关系。如图24所示，通过 转换开关SWa到SWf的连接，可以产生具有随着显示数据Data(a)比特值的 变化而改变的值的输出电压Vout(a)。
如上所述，采用电阻分配方法(resistance dividing method)的液晶显 示器(LCD)具有可以相对容易实现电路结构的优点。因此，这些LCD当前广 泛用作笔记本PC的LCD。
图22B示出了适用于4比特显示数据Data(a)到Data(d)的灰度级电 压发生装置2100。灰度级电压发生装置2100的分压器21001接收基准电压 Vref并将接收的基准电压Vref分为16个分电压。因此，分压器21001包括 两个具有R/2阻值的电阻和16个阶梯状连接在两个R/2电阻之间的具有R阻 值的电阻。一共设置有16条电源条线。
如上所述，随着显示数据Data(a)到Data(d)的灰度级值数目的增加 (随着比特数的增加)，包括在分压器20001中的电阻数目以及将分压器20001 连接到各选择器20002a到20002d的电源条线数目也必须增加。例如，如果显 示数据为8比特，则需要用于256灰度级值的电压(256条电源条线)。为此， 由分压器20001和选择器20002a到20002d占用的面积为3比特显示数据时的 四倍。而如果显示数据为10比特，则由分压器20001和选择器20002a到20002d 占用的面积为3比特显示数据时的16倍。这增加了半导体芯片占用的面积， 从而增加了成本。
图22A示出了传统的灰度级电压发生装置2000的整体结构图。灰度级电 压发生装置2000产生具有对应于由锁存器输出的3比特显示数据Data(a) 到Data(d)的值的灰度级电压Vlcd(a)到Vlcd(d)，并且将产生的灰度级 电压通过下游(downstream)电路(很多情况下可以是电流驱动放大电路)施 加到液晶面板的液晶元件(未示出)，以驱动液晶面板。灰度级电压发生装置 2000包括分压器(voltage divider)20001和选择器20002a到20002d。分 压器20001通过八条电源条线连接到各选择器20002a到20002d。分压器20001 接收基准电压Vref，并将接收的基准电压Vref分为分电压。分压器20001为 3比特的数据产生八个灰度级的八个分电压。
分压器20001以及各选择器20002a到20002d组成“电阻数模转换器 (R-DAC)”，以产生对应于显示数据Data(a)到Data(d)的灰度级电压Vlcd (a)到Vlcd(d)。
图23示出了图22A所示的分压器20001和选择器20002a的内部结构图。 分压器20001包括两个具有R/2阻值的电阻和八个阶梯状连接在两个R/2电阻 之间的具有R阻值的电阻。各电源条线连接在每两个相邻电阻之间的点处。选 择器20002a包括开关控制器SWC200021和开关Swa到SWf。开关控制器 SWC200021根据从锁存器接收的显示数据Data(a)的比特值接通/断开开关 Swa到SWf。具体地说，在选择器20002a中，开关控制器SWC200021根据一个 像素的显示数据Data(a)选择或者不选择开关Swa到SWf，以产生输出电压 Vout(a)。这些输出电压Vout(a)到Vout(d)通过各自的输出端子作为灰 度级电压Vlcd(a)到Vlcd(d)输出到液晶显示面板中的液晶元件。
图24示出了输入到选择器20002a的显示数据Data(a)的比特值与从选 择器20002a输出的输出电压Vout(a)的值之间的关系。如图24所示，通过 转换开关SWa到SWf的连接，可以产生具有随着显示数据Data(a)比特值的 变化而改变的值的输出电压Vout(a)。
如上所述，采用电阻分配方法(resistance dividing method)的液晶显 示器(LCD)具有可以相对容易实现电路结构的优点。因此，这些LCD当前广 泛用作笔记本PC的LCD。
图22B示出了适用于4比特显示数据Data(a)到Data(d)的灰度级电 压发生装置2100。灰度级电压发生装置2100的分压器21001接收基准电压 Vref并将接收的基准电压Vref分为16个分电压。因此，分压器21001包括 两个具有R/2阻值的电阻和16个阶梯状连接在两个R/2电阻之间的具有R阻 值的电阻。一共设置有16条电源条线。
如上所述，随着显示数据Data(a)到Data(d)的灰度级值数目的增加 (随着比特数的增加)，包括在分压器20001中的电阻数目以及将分压器20001 连接到各选择器20002a到20002d的电源条线数目也必须增加。例如，如果显 示数据为8比特，则需要用于256灰度级值的电压(256条电源条线)。为此， 由分压器20001和选择器20002a到20002d占用的面积为3比特显示数据时的 四倍。而如果显示数据为10比特，则由分压器20001和选择器20002a到20002d 占用的面积为3比特显示数据时的16倍。这增加了半导体芯片占用的面积， 从而增加了成本。
发明内容
本发明的灰度级电压发生装置包括：第一条线、第二条线以及多个串行数 模转换器(DAC)。具有第一电压值的第一基准电压施加到第一条线，并且具有 第二电压值的第二基准电压施加到第二条线。多个串行DAC中的每一个接收表 示灰度级值的灰度级信息并且采用施加到第一条线和第二条线的基准电压产 生具有对应于所述灰度级信息的电压值的灰度级电压。
上述的灰度级电压发生装置包括多个并行连接到一对条线(第一条线和第 二条线)的串行数模转换器。因此，通过向两条条线提供两个基准电压，可以 产生多个灰度级电压。采用该串行数模转换器，用于产生灰度级电压所需的条 线的数目(基准电压的数目)与采用传统的R-DAC情况相比可以更小。这样， 可以提供其由用于提供基准电压的条线占用的面积比采用传统R-DAC的灰度 级电压发生装置的要小(电路规格小)的灰度电压发生装置。
优选地，所述灰度级电压发生装置进一步包括第一选择器，用于接收所述 第一和第二基准电压以及具有第三电压值的第三基准电压。所述灰度级电压发 生装置具有第一和第二模式。在第一模式中，第一选择器向第一条线提供第一 基准电压并且向第二条线提供第二基准电压。在第二模式中，第一选择器向第 一条线提供第三基准电压并且向第二条线提供第二基准电压。所述第一基准电 压相对于第二基准电压具有负极性，并且所述第三基准电压相对于第二基准电 压具有正极性。
在上述的灰度级电压发生装置中，多个串行DAC中的每一个采用第一基准 电压(负极性)和第二基准电压(公共电势)产生负极性的输出电压，并且采 用第三基准电压(正极性)和第二基准电压(公共电势)产生正极性的输出电 压。因此，通过循环转换施加到第一条线和第二条线的基准电压，可以循环反 转由串行DAC产生的灰度级电压的极性。这样，例如对于LCD，可以实现水平 行反转驱动方法，并且从而减少显示器的闪烁现象。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第三、第四、 第五和第六条线；第二选择器和第三选择器。第二选择器接收具有第四电压值 的第四基准电压、具有第五电压值的第五基准电压以及具有第六电压值的第六 基准电压。第三选择器接收具有第七电压值的第七基准电压、具有第八电压值 的第八基准电压以及具有第九电压值的第九基准电压。所述多个串行数模转换 器包括第一、第二和第三串行数模转换器。所述第一串行数模转换器接收表示 第一灰度级值的第一灰度级信息并且采用施加到第一条线和第二条线的基准 电压产生具有对应于第一灰度级信息的电压值的第一灰度级电压。所述第二串 行数模转换器接收表示第二灰度级值的第二灰度级信息并且采用施加到第三 条线和第四条线的基准电压产生具有对应于第二灰度级信息的电压值的第二 灰度级电压。所述第三串行数模转换器接收表示第三灰度级值的第三灰度级信 息并且采用施加到第五条线和第六条线的基准电压产生具有对应于第三灰度 级信息的电压值的第三灰度级电压。在第一模式中，第一选择器向第一条线提 供第一基准电压并且向第二条线提供第二基准电压。第二选择器向第三条线提 供第四基准电压并且向第四条线提供第五基准电压。第三选择器向第五条线提 供第七基准电压并且向第六条线提供第八基准电压。在第二模式中，所述第一 选择器向第一条线提供第三基准电压并且向第二条线提供第二基准电压。所述 第二选择器向第三条线提供第六基准电压并且向第四条线提供第五基准电压。 所述第三选择器向第五条线提供第九基准电压并且向第六条线提供第八基准 电压。所述第四基准电压相对于第五基准电压具有负极性。所述第六基准电压 相对于第五基准电压具有正极性。所述第七基准电压相对于第八基准电压具有 负极性。所述第九基准电压相对于第八基准电压具有正极性。
在上述的灰度级电压发生装置中，可以通过调整第一到第三基准电压调整 由第一串行DAC产生的第一灰度级电压的值，通过调整第四到第六基准电压调 整由第二串行DAC产生的第二灰度级电压的值，并且通过整第七到第九基准电 压调整由第三串行DAC产生的第三灰度级电压的值。按照这种方式，可以单独 设置第一到第三灰度级电压的值。因此，例如在LCD中，允许进行单独的RGB 的伽玛校正，并且从而实现高质量显示。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收所 述第一和第二基准电压、具有第三电压值的第三基准电压以及具有第四电压值 的第四基准电压。所述灰度级电压发生装置具有第一和第二模式。第一模式中， 所述第一选择器向第一条线提供第一、第二、第三和第四基准电压中的第一基 准电压并且向第二条线提供第二基准电压。在第二模式中，所述第一选择器向 第一条线提供第一、第二、第三和第四基准电压中的第三基准电压并且向第二 条线提供第四基准电压。所述第一基准电压相对于第二基准电压具有负极性， 并且所述第三基准电压相对于第四基准电压具有负极性。
在上述的灰度级电压发生装置中，多个串行DAC中的每一个采用第一和第 二基准电压产生第一极性(例如，负极性)的输出电压，并且采用第三和第四 基准电压产生第二极性(例如，正极性)的输出电压。因此，通过循环转换施 加到第一条线和第二条线的基准电压，可以循环反转由串行DAC产生的灰度级 电压的极性。因此，例如对于LCD，可以实现水平行反转驱动。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第三、第四、 第五和第六条线；第二选择器；和第三选择器。第二选择器接收具有第五电压 值的第五基准电压、具有第六电压值的第六基准电压、具有第七电压值的第七 基准电压以及具有第八电压值的第八基准电压。第三选择器接收具有第九电压 值的第九基准电压、具有第十电压值的第十基准电压、具有第十一电压值的第 十一基准电压以及具有第十二电压值的第十二基准电压。所述多个串行数模转 换器包括第一、第二和第三串行数模转换器。第一串行数模转换器接收表示第 一灰度级值的第一灰度级信息并且采用施加到第一条线和第二条线的基准电 压产生具有对应于第一灰度级信息的电压值的第一灰度级电压。第二串行数模 转换器接收表示第二灰度级值的第二灰度级信息并且采用施加到第三条线和 第四条线的基准电压产生具有对应于第二灰度级信息的电压值的第二灰度级 电压。所述第三串行数模转换器接收表示第三灰度级值的第三灰度级信息并且 采用施加到第五条线和第六条线的基准电压产生具有对应于第三灰度级信息 的电压值的第三灰度级电压。在第一模式中，第一选择器向第一条线提供第一 基准电压并且向第二条线提供第二基准电压。第二选择器向第三条线提供第五 基准电压并且向第四条线提供第六基准电压。第三选择器向第五条线提供第九 基准电压并且向第六条线提供第十基准电压。在第二模式中，第一选择器向第 一条线提供第三基准电压并且向第二条线提供第四基准电压。第二选择器向第 三条线提供第七基准电压并且向第四条线提供第八基准电压。第三选择器向第 五条线提供第十一基准电压并且向第六条线提供第十二基准电压。第五基准电 压相对于第六基准电压具有负极性。第七基准电压相对于第八基准电压具有负 极性。第九基准电压相对于第十基准电压具有负极性。第十一基准电压相对于 第十二基准电压具有负极性。
优选地，所述灰度级电压发生装置进一步包括：施加有具有第三基准值的 第三基准电压的第三条线。所述多个串行数模转换器包括第一和第二串行数模 转换器。第一串行数模转换器接收表示第一灰度级值的第一灰度级信息并且采 用施加到第一条线和第二条线的基准电压产生具有对应于第一灰度级信息的 电压值的第一灰度级电压。第二串行数模转换器接收表示第二灰度级值的第二 灰度级信息并且采用施加到第二条线和第三条线的基准电压产生具有对应于 第二灰度级信息的电压值的第二灰度级电压。第一基准电压相对于第二基准电 压具有负极性，并且第三基准电压相对于第二基准电压具有正极性。
在上述的灰度级电压发生装置中，通过向三条条线提供三个基准电压可以 产生两种类型的灰度级电压，负极性的灰度级电压和正极性的灰度级电压。因 此，可以获得与采用传统R-DAC的灰度级电压发生装置相比由用于提供基准电 压的条线占用的面积更小(电路规格更小)的灰度级电压发生装置。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收第 一、第二和第三基准电压。所述灰度级电压发生装置具有第一模式和第二模式。 在第一模式中，第一选择器向第一条线提供第一基准电压、向第二条线提供第 二基准电压并且向第三条线提供第三基准电压。在第二模式中，第一选择器向 第一条线提供第三基准电压、向第二条线提供第二基准电压并且向第三条线提 供第一基准电压。
在上述的灰度级电压发生装置中，在第一模式，第一串行DAC产生负极性 的第一灰度级电压而第二串行DAC产生正极性的第二灰度级电压。在第二模式 中，第一串行DAC产生正极性的第一灰度级电压而第二串行DAC产生负极性的 第二灰度级电压。按照这种方式，通过循环转换施加到第一条线和第二条线的 基准电压，可以循环反转第一和第二灰度级电压的极性。因此，例如对于LCD， 可以实现垂直列反转驱动和点反转驱动。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第四、第五、 第六、第七、第八和第九条线；第二选择器以及第三选择器。第二选择器接收 具有第四电压值的第四基准电压、具有第五电压值的第五基准电压以及具有第 六电压值的第六基准电压。第三选择器接收具有第七电压值的第七基准电压、 具有第八电压值的第八基准电压以及具有第九电压值的第九基准电压。所述多 个串行数模转换器还进一步包括第三、第四、第五和第六串行数模转换器。第 三串行数模转换器接收表示第三灰度级值的第三灰度级信息并且采用施加到 第五条线和第六条线的基准电压产生具有对应于第三灰度级信息的电压值的 第三灰度级电压。第四串行数模转换器接收表示第四灰度级值的第四灰度级信 息并且采用施加到第四条线和第五条线的基准电压产生具有对应于第四灰度 级信息的电压值的第四灰度级电压。第五串行数模转换器接收表示第五灰度级 值的第五灰度级信息并且采用施加到第七条线和第八条线的基准电压产生具 有对应于第五灰度级信息的电压值的第五灰度级电压。第六串行数模转换器接 收表示第六灰度级值的第六灰度级信息并且采用施加到第八条线和第九条线 的基准电压产生具有对应于第六灰度级信息的电压值的第六灰度级电压。在第 一模式中，所述第一选择器向第一条线提供第一基准电压、向第二条线提供第 二基准电压并且向第三条线提供第三基准电压。第二选择器向第四条线提供第 四基准电压、向第五条线提供第五基准电压并且向第六条线提供第六基准电 压。第三选择器向第七条线提供第七基准电压、向第八条线提供第八基准电压 并且向第九条线提供第九基准电压。在第二模式中，第一选择器向第一条线提 供第三基准电压、向第二条线提供第二基准电压并且向第三条线提供第一基准 电压。第二选择器向第四条线提供第六基准电压、向第五条线提供第五基准电 压并且向第六条线提供第四基准电压。第三选择器向第七条线提供第九基准电 压、向第八条线提供第八基准电压并且向第九条线提供第七基准电压。第四基 准电压相对于第五基准电压具有负极性。第六基准电压相对于第五基准电压具 有正极性。第七基准电压相对于第八基准电压具有负极性。第九基准电压相对 于第八基准电压具有正极性。
在上述的灰度级电压发生装置中，在第一模式，第一、第四和第五灰度级 电压具有负极性而第二、第三和第六灰度级电压具有正极性。在第二模式中， 第一、第四和第五灰度级电压具有正极性而第二、第三和第六灰度级电压具有 负极性。通过单独调整第一、第四和第七基准电压可以单独调整第一、第四和 第五灰度级电压的值，并且通过单独调整第三、第六和第九基准电压可以单独 调整第二、第三和第六灰度级电压的值。按照这种方式，对于具有相同极性的 三个灰度级电压，可以单独设置电压值。因此，例如对于LCD，允许对RGB进 行单独的伽玛校正并且因而实现高质量显示。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收所 述第一和第二灰度级电压。所述灰度级电压发生装置具有第一和第二模式。在 第一模式中，所述第一选择器向第一结点输出第一灰度级电压并且向第二结点 输出第二灰度级电压。在第二模式中，所述第一选择器向第二结点输出第一灰 度级电压并且向第一结点输出第二灰度级电压。
在上述的灰度级电压发生装置中，在第一模式，负极性的第一灰度级电压 输出到第一结点而正极性的第二灰度级电压输出到第二结点。在第二模式，正 极性的第二灰度级电压输出到第一结点而负极性的第一灰度级电压输出到第 二结点。按照这种方式，输出到第一和第二结点的灰度级电压的极性可以循环 反转。因此，对于例如LCD，可以实现垂直列反转驱动和点反转驱动。
优选地，所示灰度级电压发生装置进一步包括，施加有具有第四电压值的 第四基准电压的第四条线；施加有具有第五电压值的第五基准电压的第五条 线；施加有具有第六电压值的第六基准电压的第六条线；施加有具有第七电压 值的第七基准电压的第七条线；施加有具有第八电压值的第八基准电压的第八 条线；以及施加有具有第九电压值的第九基准电压的第九条线。所述多个串行 数模转换器还进一步包括第三、第四、第五和第六串行数模转换器。第三串行 数模转换器接收表示第三灰度级值的第三灰度级信息并且采用施加到第五条 线和第六条线的基准电压产生具有对应于第三灰度级信息的电压值的第三灰 度级电压。第四串行数模转换器接收表示第四灰度级值的第四灰度级信息并且 采用施加到第四条线和第五条线的基准电压产生具有对应于第四灰度级信息 的电压值的第四灰度级电压。第五串行数模转换器接收表示第五灰度级值的第 五灰度级信息并且采用施加到第七条线和第八条线的基准电压产生具有对应 于第五灰度级信息的电压值的第五灰度级电压。第六串行数模转换器接收表示 第六灰度级值的第六灰度级信息并且采用施加到第八条线和第九条线的基准 电压产生具有对应于第六灰度级信息的电压值的第六灰度级电压。所述灰度级 电压发生装置进一步包括：第二选择器，用于接收所述第三和第四灰度级电压； 以及第三选择器，用于接收所述第五和第六灰度级电压。在第一模式中，所述 第一选择器向第一结点输出第一灰度级电压并且向第二结点输出第二灰度级 电压。所述第二选择器向第三结点输出第三灰度级电压并且向第四结点输出第 四灰度级电压。所述第三选择器向第五结点输出第五灰度级电压并且向第六结 点输出第六灰度级电压。在第二模式中，所述第一选择器向第二结点输出第一 灰度级电压并且向第一结点输出第二灰度级电压。所述第二选择器向第四结点 输出第三灰度级电压并且向第三结点输出第四灰度级电压。所述第三选择器向 第六结点输出第五灰度级电压并且向第五结点输出第六灰度级电压。第四基准 电压相对于第五基准电压具有负极性。第六基准电压相对于第五基准电压具有 正极性。第七基准电压相对于第八基准电压具有负极性。第九基准电压相对于 第八基准电压具有正极性。
优选地，所述灰度级电压发生装置进一步包括施加有具有第三基准值的第 三基准电压的第三条线；以及施加有具有第四基准值的第四基准电压的第四条 线。所述多个串行数模转换器包括第一和第二串行数模转换器。第一串行数模 转换器接收表示第一灰度级值的第一灰度级信息并且采用施加到第一条线和 第二条线的基准电压产生具有对应于第一灰度级信息的电压值的第一灰度级 电压。第二串行数模转换器接收表示第二灰度级值的第二灰度级信息并且采用 施加到第三条线和第四条线的基准电压产生具有对应于第二灰度级信息的电 压值的第二灰度级电压。第一基准电压相对于第二基准电压具有负极性，并且 第三基准电压相对于第四基准电压具有负极性。
在上述的灰度级电压发生装置中，通过向四条条线提供四个基准电压，可 以产生两种类型的灰度级电压，负极性的灰度级电压和正极性的灰度级电压。 因此，可以获得与采用传统R-DAC的灰度级电压发生装置相比由用于提供基准 电压的条线占用的面积更小(电路规格更小)的灰度级电压发生装置。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收第 一、第二、第三和第四基准电压。所述灰度级电压发生装置具有第一和第二模 式。在第一模式中，所述第一选择器向第一条线提供第一基准电压、向第二条 线提供第二基准电压、向第三条线提供第三基准电压并且向第四条线提供第四 基准电压。在第二模式中，所述第一选择器向第一条线提供第三基准电压、向 第二条线提供第四基准电压、向第三条线提供第一基准电压并且向第四条线提 供第二基准电压。
在上述的灰度级电压发生装置中，在第一模式中，第一串行DAC产生第一 极性(例如，负极性)的第一灰度级电压而第二串行DAC产生第二极性(例如， 正极性)的第二灰度级电压。在第二模式中，第一串行DAC产生第二极性的第 一灰度级电压而第二串行DAC产生第一极性的第二灰度级电压。按照这种方 式，通过循环转换施加到第一条线和第三条线的基准电压，可以循环反转第一 和第二灰度级电压的极性。因此，例如对于LCD，可以实现垂直列反转驱动和 点反转驱动。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第五、第六、 第七、第八、第九、第十、第十一和第十二条线；第二选择器；和第三选择器。 第二选择器接收具有第五电压值的第五基准电压、具有第六电压值的第六基准 电压、具有第七电压值的第七基准电压以及具有第八电压值的第八基准电压。 第三选择器接收具有第九电压值的第九基准电压、具有第十电压值的第十基准 电压、具有第十一电压值的第十一基准电压以及具有第十二电压值的第十二基 准电压。所述多个串行数模转换器还进一步包括第三、第四、第五和第六串行 数模转换器。第三串行数模转换器接收表示第三灰度级值的第三灰度级信息并 且采用施加到第七条线和第八条线的基准电压产生具有对应于第三灰度级信 息的电压值的第三灰度级电压。第四串行数模转换器接收表示第四灰度级值的 第四灰度级信息并且采用施加到第五条线和第六条线的基准电压产生具有对 应于第四灰度级信息的电压值的第四灰度级电压。第五串行数模转换器接收表 示第五灰度级值的第五灰度级信息并且采用施加到第九条线和第十条线的基 准电压产生具有对应于第五灰度级信息的电压值的第五灰度级电压。第六串行 数模转换器接收表示第六灰度级值的第六灰度级信息并且采用施加到第十一 条线和第十二条线的基准电压产生具有对应于第六灰度级信息的电压值的第 六灰度级电压。在第一模式中，所述第一选择器向第一条线提供第一基准电压、 向第二条线提供第二基准电压、向第三条线提供第三基准电压并且向第四条线 提供第四基准电压。所述第二选择器向第五条线提供第五基准电压、向第六条 线提供第六基准电压、向第七条线提供第七基准电压并且向第八条线提供第八 基准电压。所述第三选择器向第九条线提供第九基准电压、向第十条线提供第 十基准电压、向第十一条线提供第十一基准电压并且向第十二条线提供第十二 基准电压。在第二模式中，所述第一选择器向第一条线提供第三基准电压、向 第二条线提供第四基准电压、向第三条线提供第一基准电压并且向第四条线提 供第二基准电压。所述第二选择器向第五条线提供第七基准电压、向第六条线 提供第八基准电压、向第七条线提供第五基准电压并且向第八条线提供第六基 准电压。所述第三选择器向第九条线提供第十一基准电压、向第十条线提供第 十二基准电压、向第十一条线提供第九基准电压并且向第十二条线提供第十基 准电压。第五基准电压相对于第六基准电压具有负极性。第七基准电压相对于 第八基准电压具有负极性。第九基准电压相对于第十基准电压具有负极性。第 十一基准电压相对于第十二基准电压具有负极性。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收所 述第一和第二灰度级电压。所述灰度级电压发生装置具有第一和第二模式。在 第一模式中，所述第一选择器向第一结点输出第一灰度级电压并且向第二结点 输出第二灰度级电压。在第二模式中，所述第一选择器向第二结点输出第一灰 度级电压并且向第一结点输出第二灰度级电压。
优选地，所述灰度级电压发生装置进一步包括：施加有具有第五电压值的 第五基准电压的第五条线；施加有具有第六电压值的第六基准电压的第六条 线；施加有具有第七电压值的第七基准电压和第七条线；施加有具有第八电压 值的第八基准电压的第八条线；施加有具有第九电压值的第九基准电压的第九 条线；施加有具有第十电压值的第十基准电压的第十条线；施加有具有第十一 电压值的第十一基准电压的第十一条线；以及施加有具有第十二电压值的第十 二基准电压的第十二条线。所述多个串行数模转换器还进一步包括第三、第四、 第五和第六串行数模转换器。第三串行数模转换器接收表示第三灰度级值的第 三灰度级信息并且采用施加到第七条线和第八条线的基准电压产生具有对应 于第三灰度级信息的电压值的第三灰度级电压。第四串行数模转换器接收表示 第四灰度级值的第四灰度级信息并且采用施加到第五条线和第六条线的基准 电压产生具有对应于第四灰度级信息的电压值的第四灰度级电压。第五串行数 模转换器接收表示第五灰度级值的第五灰度级信息并且采用施加到第九条线 和第十条线的基准电压产生具有对应于第五灰度级信息的电压值的第五灰度 级电压。第六串行数模转换器接收表示第六灰度级值的第六灰度级信息并且采 用施加到第十一条线和第十二条线的基准电压产生具有对应于第六灰度级信 息的电压值的第六灰度级电压。所述灰度级电压发生装置进一步包括：第二选 择器，用于接收所述第三和第四灰度级电压；以及第三选择器，用于接收所述 第五和第六灰度级电压。在第一模式中，所述第一选择器向第一结点输出第一 灰度级电压并且向第二结点输出第二灰度级电压。所述第二选择器向第三结点 输出第三灰度级电压并且向第四结点输出第四灰度级电压。所述第三选择器向 第五结点输出第五灰度级电压并且向第六结点输出第六灰度级电压。在第二模 式中，所述第一选择器向第二结点输出第一灰度级电压并且向第一结点输出第 二灰度级电压。所述第二选择器向第四结点输出第三灰度级电压并且向第三结 点输出第四灰度级电压。所述第三选择器向第六结点输出第五灰度级电压并且 向第五结点输出第六灰度级电压。第五基准电压相对于第六基准电压具有负极 性。第七基准电压相对于第八基准电压具有负极性。第九基准电压相对于第十 基准电压具有负极性。第十一基准电压相对于第十二基准电压具有负极性。
优选地，所述各串行数模转换器包括第一输入端子、第二输入端子、第一 开关、第一电容、第二开关和第二电容。第一输入端子用于接收第一基准电压。 第二输入端子用于接收第二基准电压。第一开关用于将第一输入端子与第一结 点相连接或者将第二输入端子与第一结点相连接。第一电容连接在第一结点和 第二输入端子之间。第二开关用于将第一结点与第二结点相连接或者使第一结 点从第二结点断开。第二电容连接在第二结点和第二输入端之间。
在上述的灰度级电压发生装置中，通过例如比特值的二进制数据表示灰度 级值。例如，如果比特值为“1”，第一开关将第一输入端子与第一结点相连接， 并且如果比特值为“0”，则将第二输入端子与第一结点相连接。当第一输入端 子通过第一开关连接到第一结点时，等效于第一与第二基准电压之间电势差的 电压施加到第一电容，允许对应于所述电势差的量的电荷存储在第一电容中。 一旦与第一开关相关的工作完成，第一结点和第二结点通过第二开关彼此连 接。这使第一电容和第二电容并联连接，并且因而，存储在第一和第二电容中 的电荷均变为“0.5VREF”。当第二输入端子通过第一开关与第一结点相连接时， 释放存储在第一电容中的电荷。这样，采用第一和第二开关，电荷被重复采样 和平均，并且因此，对应于存储在第二电容中的电荷的电压(第二电容的电压) 作为灰度级电压从串行DAC输出。为了释放存储在第二电容中的电荷，第一结 点和第二结点通过第二开关相连接，并且第二输入端子和第一结点通过第一开 关相连接。这样，存储在第二电容中的电荷可以不需要设置用于放电第二电容 的开关，而通过第一和第二开关的操作进行释放。因此，与提供用于放电第二 电容的开关相比，由开关占用的面积可以减少。
优选地，所述串行数模转换器进一步包括用于将第二结点与第二输入端子 相连接或者使第二结点从第二输入端子断开的第三开关。
在上述的灰度级电压发生装置中，可以通过将第二结点和第二输入端子通 过第三开关连接而释放存储在第二电容中的电荷。因此，与不提供用于放电第 二电容的开关的情况相比，可以将第一和第二开关的工作减少一个步骤。进而， 通过将第二结点与第二输入端子通过第三开关连接并且将第一输入端子与第 一结点通过第一开关连接，存储在第二电容中的电荷可以与第一电容中的电荷 的采样同时释放。
优选地，所述串行数模转换器进一步包括运算放大器和第三电容。运算放 大器的一个输入端子与第三结点相连接并且另一输入端子接收地电压。第三电 容连接在第三结点和运算放大器的输出端子之间。所述第一开关根据所述灰度 级信息将第一输入端子与第一结点相连接或者将第一结点与第三结点相连接。
在上述的灰度级电压发生装置中，存储在第一电容中的电荷没有被丢弃而 是转移到第三电容。因而，可以回收不需要的电荷。
优选地，所述串行数模转换器进一步包括第三开关、第四开关和放电部分。 第三开关设置在第三结点和第三电容之间。第四开关设置在第三电容和运算放 大器的输出端子之间。放电部分用于将第三电容连接到外部。
在上述的灰度级电压发生装置中，存储在第三电容中的电荷施加到电源 等，以有效利用不必要的电荷并且从而实现低功耗。
优选地，所述串行数模转换器进一步包括运算放大器。该运算放大器的一 个输入端子连接到第二结点并且另一输入端子与其输出端子相连接。
采用所谓的电压跟随电流放大器产生灰度级电压的上述灰度级电压发生 装置，可以很好地驱动具有大负载电容的液晶面板。因而，可以实现具有大屏 幕液晶面板的LCD。
优选地，所述串行数模转换器进一步包括第三电容、运算放大器和连接开 关部分。运算放大器的一个输入端子通过第三结点连接到第二结点并且另一输 入端子通过第四结点连接到第二输入端子。连接转换部分用于执行第一处理和 第二处理。在第一处理中，所述连接转换部分将第三电容的一个端子连接到第 四结点并且将第三电容的另一端子连接到第三结点和运算放大器的输出端子。 在第二处理中，所述连接转换部分将第三电容的一个端子连接到第三结点并且 将第三电容的另一端子连接到运算放大器的输出端子。
在上述的灰度级电压发生装置中，在第一处理中，对应于失调电压(offset voltage)的电荷存储在第三电容中。在第二处理中，充有电荷的第三电容和运 算放大器组成电容反馈放大器。因而，在第二电容处的电压作为灰度级电压输 出之前，第二电容处的电压量随着存储在第三电容中的电荷量而增加/减少。 换句话说，在第二电容处的电压作为灰度级电压输出之前，第二电容处的电压 值随着失调电压值而增加/减少。这样，可以忽略运算放大器的失调。
优选地，所述串行数模转换器进一步包括第三电容和运算放大器。第三电 容的电容值小于第二电容的电容值。运算放大器的一个输入端子连接到第二结 点并且另一输入端子通过第三电容连接到其输出端子。
在上述的灰度级电压发生装置中，通过调整第三电容的电容值，可以增加 /减少灰度级电压值。这使得不需要增加处理阻力(process resistance)而 使不能达到基准电压幅值的驱动电压幅值升高到期望值成为可能。因此，可以 加宽动态范围，并且因而实现高质量的液晶面板。
优选地，所述串行DAC包括第一电容和第二电容。第一电容根据灰度级信 息在其中存储对应于第一基准电压和第二基准电压之间的电势差的电荷。第二 电容以预定时序与第一电容并联连接。
按照本发明的另一方面，提供一种用于驱动显示面板的显示面板驱动器。 该显示面板包括第一条线、第二条线、多个串行DAC和多个输出端子。具有第 一电压值的第一基准电压施加到第一条线。具有第二电压值的第二基准电压施 加到第二条线。所述多个串行数模转换器中的每一个接收表示灰度级值的灰度 级信息并且采样施加到第一条线和第二条线的基准电压产生具有对应于所述 灰度级信息的电压值的灰度级电压。多个输出端子的每一个输出由多个串行数 模转换器产生的任一灰度级电压。
按照本发明的再一方面，提供一种显示器。该显示器包括第一条线、第二 条线、多个串行DAC和显示面板。具有第一电压值的第一基准电压施加到第一 条线。具有第二电压值的第二基准电压施加到第二条线。多个串行数模转换器 的每一个接收表示灰度级值的灰度级信息并且采用施加到第一条线和第二条 线的基准电压产生具有对应于所述灰度级信息的电压值的灰度级电压。所述显 示面板接收由多个串行数模转换器产生的灰度级电压。
上述的灰度级电压发生装置包括多个并行连接到一对条线(第一条线和第 二条线)的串行数模转换器。因此，通过向两条条线提供两个基准电压，可以 产生多个灰度级电压。采用该串行数模转换器，用于产生灰度级电压所需的条 线的数目(基准电压的数目)与采用传统的R-DAC情况相比可以更小。这样， 可以提供其由用于提供基准电压的条线占用的面积比采用传统R-DAC的灰度 级电压发生装置的要小(电路规格小)的灰度电压发生装置。
优选地，所述灰度级电压发生装置进一步包括第一选择器，用于接收所述 第一和第二基准电压以及具有第三电压值的第三基准电压。所述灰度级电压发 生装置具有第一和第二模式。在第一模式中，第一选择器向第一条线提供第一 基准电压并且向第二条线提供第二基准电压。在第二模式中，第一选择器向第 一条线提供第三基准电压并且向第二条线提供第二基准电压。所述第一基准电 压相对于第二基准电压具有负极性，并且所述第三基准电压相对于第二基准电 压具有正极性。
在上述的灰度级电压发生装置中，多个串行DAC中的每一个采用第一基准 电压(负极性)和第二基准电压(公共电势)产生负极性的输出电压，并且采 用第三基准电压(正极性)和第二基准电压(公共电势)产生正极性的输出电 压。因此，通过循环转换施加到第一条线和第二条线的基准电压，可以循环反 转由串行DAC产生的灰度级电压的极性。这样，例如对于LCD，可以实现水平 行反转驱动方法，并且从而减少显示器的闪烁现象。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第三、第四、 第五和第六条线；第二选择器和第三选择器。第二选择器接收具有第四电压值 的第四基准电压、具有第五电压值的第五基准电压以及具有第六电压值的第六 基准电压。第三选择器接收具有第七电压值的第七基准电压、具有第八电压值 的第八基准电压以及具有第九电压值的第九基准电压。所述多个串行数模转换 器包括第一、第二和第三串行数模转换器。所述第一串行数模转换器接收表示 第一灰度级值的第一灰度级信息并且采用施加到第一条线和第二条线的基准 电压产生具有对应于第一灰度级信息的电压值的第一灰度级电压。所述第二串 行数模转换器接收表示第二灰度级值的第二灰度级信息并且采用施加到第三 条线和第四条线的基准电压产生具有对应于第二灰度级信息的电压值的第二 灰度级电压。所述第三串行数模转换器接收表示第三灰度级值的第三灰度级信 息并且采用施加到第五条线和第六条线的基准电压产生具有对应于第三灰度 级信息的电压值的第三灰度级电压。在第一模式中，第一选择器向第一条线提 供第一基准电压并且向第二条线提供第二基准电压。第二选择器向第三条线提 供第四基准电压并且向第四条线提供第五基准电压。第三选择器向第五条线提 供第七基准电压并且向第六条线提供第八基准电压。在第二模式中，所述第一 选择器向第一条线提供第三基准电压并且向第二条线提供第二基准电压。所述 第二选择器向第三条线提供第六基准电压并且向第四条线提供第五基准电压。 所述第三选择器向第五条线提供第九基准电压并且向第六条线提供第八基准 电压。所述第四基准电压相对于第五基准电压具有负极性。所述第六基准电压 相对于第五基准电压具有正极性。所述第七基准电压相对于第八基准电压具有 负极性。所述第九基准电压相对于第八基准电压具有正极性。
在上述的灰度级电压发生装置中，可以通过调整第一到第三基准电压调整 由第一串行DAC产生的第一灰度级电压的值，通过调整第四到第六基准电压调 整由第二串行DAC产生的第二灰度级电压的值，并且通过整第七到第九基准电 压调整由第三串行DAC产生的第三灰度级电压的值。按照这种方式，可以单独 设置第一到第三灰度级电压的值。因此，例如在LCD中，允许进行单独的RGB 的伽玛校正，并且从而实现高质量显示。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收所 述第一和第二基准电压、具有第三电压值的第三基准电压以及具有第四电压值 的第四基准电压。所述灰度级电压发生装置具有第一和第二模式。第一模式中， 所述第一选择器向第一条线提供第一、第二、第三和第四基准电压中的第一基 准电压并且向第二条线提供第二基准电压。在第二模式中，所述第一选择器向 第一条线提供第一、第二、第三和第四基准电压中的第三基准电压并且向第二 条线提供第四基准电压。所述第一基准电压相对于第二基准电压具有负极性， 并且所述第三基准电压相对于第四基准电压具有负极性。
在上述的灰度级电压发生装置中，多个串行DAC中的每一个采用第一和第 二基准电压产生第一极性(例如，负极性)的输出电压，并且采用第三和第四 基准电压产生第二极性(例如，正极性)的输出电压。因此，通过循环转换施 加到第一条线和第二条线的基准电压，可以循环反转由串行DAC产生的灰度级 电压的极性。因此，例如对于LCD，可以实现水平行反转驱动。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第三、第四、 第五和第六条线；第二选择器；和第三选择器。第二选择器接收具有第五电压 值的第五基准电压、具有第六电压值的第六基准电压、具有第七电压值的第七 基准电压以及具有第八电压值的第八基准电压。第三选择器接收具有第九电压 值的第九基准电压、具有第十电压值的第十基准电压、具有第十一电压值的第 十一基准电压以及具有第十二电压值的第十二基准电压。所述多个串行数模转 换器包括第一、第二和第三串行数模转换器。第一串行数模转换器接收表示第 一灰度级值的第一灰度级信息并且采用施加到第一条线和第二条线的基准电 压产生具有对应于第一灰度级信息的电压值的第一灰度级电压。第二串行数模 转换器接收表示第二灰度级值的第二灰度级信息并且采用施加到第三条线和 第四条线的基准电压产生具有对应于第二灰度级信息的电压值的第二灰度级 电压。所述第三串行数模转换器接收表示第三灰度级值的第三灰度级信息并且 采用施加到第五条线和第六条线的基准电压产生具有对应于第三灰度级信息 的电压值的第三灰度级电压。在第一模式中，第一选择器向第一条线提供第一 基准电压并且向第二条线提供第二基准电压。第二选择器向第三条线提供第五 基准电压并且向第四条线提供第六基准电压。第三选择器向第五条线提供第九 基准电压并且向第六条线提供第十基准电压。在第二模式中，第一选择器向第 一条线提供第三基准电压并且向第二条线提供第四基准电压。第二选择器向第 三条线提供第七基准电压并且向第四条线提供第八基准电压。第三选择器向第 五条线提供第十一基准电压并且向第六条线提供第十二基准电压。第五基准电 压相对于第六基准电压具有负极性。第七基准电压相对于第八基准电压具有负 极性。第九基准电压相对于第十基准电压具有负极性。第十一基准电压相对于 第十二基准电压具有负极性。
优选地，所述灰度级电压发生装置进一步包括：施加有具有第三基准值的 第三基准电压的第三条线。所述多个串行数模转换器包括第一和第二串行数模 转换器。第一串行数模转换器接收表示第一灰度级值的第一灰度级信息并且采 用施加到第一条线和第二条线的基准电压产生具有对应于第一灰度级信息的 电压值的第一灰度级电压。第二串行数模转换器接收表示第二灰度级值的第二 灰度级信息并且采用施加到第二条线和第三条线的基准电压产生具有对应于 第二灰度级信息的电压值的第二灰度级电压。第一基准电压相对于第二基准电 压具有负极性，并且第三基准电压相对于第二基准电压具有正极性。
在上述的灰度级电压发生装置中，通过向三条条线提供三个基准电压可以 产生两种类型的灰度级电压，负极性的灰度级电压和正极性的灰度级电压。因 此，可以获得与采用传统R-DAC的灰度级电压发生装置相比由用于提供基准电 压的条线占用的面积更小(电路规格更小)的灰度级电压发生装置。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收第 一、第二和第三基准电压。所述灰度级电压发生装置具有第一模式和第二模式。 在第一模式中，第一选择器向第一条线提供第一基准电压、向第二条线提供第 二基准电压并且向第三条线提供第三基准电压。在第二模式中，第一选择器向 第一条线提供第三基准电压、向第二条线提供第二基准电压并且向第三条线提 供第一基准电压。
在上述的灰度级电压发生装置中，在第一模式，第一串行DAC产生负极性 的第一灰度级电压而第二串行DAC产生正极性的第二灰度级电压。在第二模式 中，第一串行DAC产生正极性的第一灰度级电压而第二串行DAC产生负极性的 第二灰度级电压。按照这种方式，通过循环转换施加到第一条线和第二条线的 基准电压，可以循环反转第一和第二灰度级电压的极性。因此，例如对于LCD， 可以实现垂直列反转驱动和点反转驱动。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第四、第五、 第六、第七、第八和第九条线；第二选择器以及第三选择器。第二选择器接收 具有第四电压值的第四基准电压、具有第五电压值的第五基准电压以及具有第 六电压值的第六基准电压。第三选择器接收具有第七电压值的第七基准电压、 具有第八电压值的第八基准电压以及具有第九电压值的第九基准电压。所述多 个串行数模转换器还进一步包括第三、第四、第五和第六串行数模转换器。第 三串行数模转换器接收表示第三灰度级值的第三灰度级信息并且采用施加到 第五条线和第六条线的基准电压产生具有对应于第三灰度级信息的电压值的 第三灰度级电压。第四串行数模转换器接收表示第四灰度级值的第四灰度级信 息并且采用施加到第四条线和第五条线的基准电压产生具有对应于第四灰度 级信息的电压值的第四灰度级电压。第五串行数模转换器接收表示第五灰度级 值的第五灰度级信息并且采用施加到第七条线和第八条线的基准电压产生具 有对应于第五灰度级信息的电压值的第五灰度级电压。第六串行数模转换器接 收表示第六灰度级值的第六灰度级信息并且采用施加到第八条线和第九条线 的基准电压产生具有对应于第六灰度级信息的电压值的第六灰度级电压。在第 一模式中，所述第一选择器向第一条线提供第一基准电压、向第二条线提供第 二基准电压并且向第三条线提供第三基准电压。第二选择器向第四条线提供第 四基准电压、向第五条线提供第五基准电压并且向第六条线提供第六基准电 压。第三选择器向第七条线提供第七基准电压、向第八条线提供第八基准电压 并且向第九条线提供第九基准电压。在第二模式中，第一选择器向第一条线提 供第三基准电压、向第二条线提供第二基准电压并且向第三条线提供第一基准 电压。第二选择器向第四条线提供第六基准电压、向第五条线提供第五基准电 压并且向第六条线提供第四基准电压。第三选择器向第七条线提供第九基准电 压、向第八条线提供第八基准电压并且向第九条线提供第七基准电压。第四基 准电压相对于第五基准电压具有负极性。第六基准电压相对于第五基准电压具 有正极性。第七基准电压相对于第八基准电压具有负极性。第九基准电压相对 于第八基准电压具有正极性。
在上述的灰度级电压发生装置中，在第一模式，第一、第四和第五灰度级 电压具有负极性而第二、第三和第六灰度级电压具有正极性。在第二模式中， 第一、第四和第五灰度级电压具有正极性而第二、第三和第六灰度级电压具有 负极性。通过单独调整第一、第四和第七基准电压可以单独调整第一、第四和 第五灰度级电压的值，并且通过单独调整第三、第六和第九基准电压可以单独 调整第二、第三和第六灰度级电压的值。按照这种方式，对于具有相同极性的 三个灰度级电压，可以单独设置电压值。因此，例如对于LCD，允许对RGB进 行单独的伽玛校正并且因而实现高质量显示。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收所 述第一和第二灰度级电压。所述灰度级电压发生装置具有第一和第二模式。在 第一模式中，所述第一选择器向第一结点输出第一灰度级电压并且向第二结点 输出第二灰度级电压。在第二模式中，所述第一选择器向第二结点输出第一灰 度级电压并且向第一结点输出第二灰度级电压。
在上述的灰度级电压发生装置中，在第一模式，负极性的第一灰度级电压 输出到第一结点而正极性的第二灰度级电压输出到第二结点。在第二模式，正 极性的第二灰度级电压输出到第一结点而负极性的第一灰度级电压输出到第 二结点。按照这种方式，输出到第一和第二结点的灰度级电压的极性可以循环 反转。因此，对于例如LCD，可以实现垂直列反转驱动和点反转驱动。
优选地，所示灰度级电压发生装置进一步包括，施加有具有第四电压值的 第四基准电压的第四条线；施加有具有第五电压值的第五基准电压的第五条 线；施加有具有第六电压值的第六基准电压的第六条线；施加有具有第七电压 值的第七基准电压的第七条线；施加有具有第八电压值的第八基准电压的第八 条线；以及施加有具有第九电压值的第九基准电压的第九条线。所述多个串行 数模转换器还进一步包括第三、第四、第五和第六串行数模转换器。第三串行 数模转换器接收表示第三灰度级值的第三灰度级信息并且采用施加到第五条 线和第六条线的基准电压产生具有对应于第三灰度级信息的电压值的第三灰 度级电压。第四串行数模转换器接收表示第四灰度级值的第四灰度级信息并且 采用施加到第四条线和第五条线的基准电压产生具有对应于第四灰度级信息 的电压值的第四灰度级电压。第五串行数模转换器接收表示第五灰度级值的第 五灰度级信息并且采用施加到第七条线和第八条线的基准电压产生具有对应 于第五灰度级信息的电压值的第五灰度级电压。第六串行数模转换器接收表示 第六灰度级值的第六灰度级信息并且采用施加到第八条线和第九条线的基准 电压产生具有对应于第六灰度级信息的电压值的第六灰度级电压。所述灰度级 电压发生装置进一步包括：第二选择器，用于接收所述第三和第四灰度级电压； 以及第三选择器，用于接收所述第五和第六灰度级电压。在第一模式中，所述 第一选择器向第一结点输出第一灰度级电压并且向第二结点输出第二灰度级 电压。所述第二选择器向第三结点输出第三灰度级电压并且向第四结点输出第 四灰度级电压。所述第三选择器向第五结点输出第五灰度级电压并且向第六结 点输出第六灰度级电压。在第二模式中，所述第一选择器向第二结点输出第一 灰度级电压并且向第一结点输出第二灰度级电压。所述第二选择器向第四结点 输出第三灰度级电压并且向第三结点输出第四灰度级电压。所述第三选择器向 第六结点输出第五灰度级电压并且向第五结点输出第六灰度级电压。第四基准 电压相对于第五基准电压具有负极性。第六基准电压相对于第五基准电压具有 正极性。第七基准电压相对于第八基准电压具有负极性。第九基准电压相对于 第八基准电压具有正极性。
优选地，所述灰度级电压发生装置进一步包括施加有具有第三基准值的第 三基准电压的第三条线；以及施加有具有第四基准值的第四基准电压的第四条 线。所述多个串行数模转换器包括第一和第二串行数模转换器。第一串行数模 转换器接收表示第一灰度级值的第一灰度级信息并且采用施加到第一条线和 第二条线的基准电压产生具有对应于第一灰度级信息的电压值的第一灰度级 电压。第二串行数模转换器接收表示第二灰度级值的第二灰度级信息并且采用 施加到第三条线和第四条线的基准电压产生具有对应于第二灰度级信息的电 压值的第二灰度级电压。第一基准电压相对于第二基准电压具有负极性，并且 第三基准电压相对于第四基准电压具有负极性。
在上述的灰度级电压发生装置中，通过向四条条线提供四个基准电压，可 以产生两种类型的灰度级电压，负极性的灰度级电压和正极性的灰度级电压。 因此，可以获得与采用传统R-DAC的灰度级电压发生装置相比由用于提供基准 电压的条线占用的面积更小(电路规格更小)的灰度级电压发生装置。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收第 一、第二、第三和第四基准电压。所述灰度级电压发生装置具有第一和第二模 式。在第一模式中，所述第一选择器向第一条线提供第一基准电压、向第二条 线提供第二基准电压、向第三条线提供第三基准电压并且向第四条线提供第四 基准电压。在第二模式中，所述第一选择器向第一条线提供第三基准电压、向 第二条线提供第四基准电压、向第三条线提供第一基准电压并且向第四条线提 供第二基准电压。
在上述的灰度级电压发生装置中，在第一模式中，第一串行DAC产生第一 极性(例如，负极性)的第一灰度级电压而第二串行DAC产生第二极性(例如， 正极性)的第二灰度级电压。在第二模式中，第一串行DAC产生第二极性的第 一灰度级电压而第二串行DAC产生第一极性的第二灰度级电压。按照这种方 式，通过循环转换施加到第一条线和第三条线的基准电压，可以循环反转第一 和第二灰度级电压的极性。因此，例如对于LCD，可以实现垂直列反转驱动和 点反转驱动。
优选地，所述灰度级电压发生装置进一步包括：施加有电压的第五、第六、 第七、第八、第九、第十、第十一和第十二条线；第二选择器；和第三选择器。 第二选择器接收具有第五电压值的第五基准电压、具有第六电压值的第六基准 电压、具有第七电压值的第七基准电压以及具有第八电压值的第八基准电压。 第三选择器接收具有第九电压值的第九基准电压、具有第十电压值的第十基准 电压、具有第十一电压值的第十一基准电压以及具有第十二电压值的第十二基 准电压。所述多个串行数模转换器还进一步包括第三、第四、第五和第六串行 数模转换器。第三串行数模转换器接收表示第三灰度级值的第三灰度级信息并 且采用施加到第七条线和第八条线的基准电压产生具有对应于第三灰度级信 息的电压值的第三灰度级电压。第四串行数模转换器接收表示第四灰度级值的 第四灰度级信息并且采用施加到第五条线和第六条线的基准电压产生具有对 应于第四灰度级信息的电压值的第四灰度级电压。第五串行数模转换器接收表 示第五灰度级值的第五灰度级信息并且采用施加到第九条线和第十条线的基 准电压产生具有对应于第五灰度级信息的电压值的第五灰度级电压。第六串行 数模转换器接收表示第六灰度级值的第六灰度级信息并且采用施加到第十一 条线和第十二条线的基准电压产生具有对应于第六灰度级信息的电压值的第 六灰度级电压。在第一模式中，所述第一选择器向第一条线提供第一基准电压、 向第二条线提供第二基准电压、向第三条线提供第三基准电压并且向第四条线 提供第四基准电压。所述第二选择器向第五条线提供第五基准电压、向第六条 线提供第六基准电压、向第七条线提供第七基准电压并且向第八条线提供第八 基准电压。所述第三选择器向第九条线提供第九基准电压、向第十条线提供第 十基准电压、向第十一条线提供第十一基准电压并且向第十二条线提供第十二 基准电压。在第二模式中，所述第一选择器向第一条线提供第三基准电压、向 第二条线提供第四基准电压、向第三条线提供第一基准电压并且向第四条线提 供第二基准电压。所述第二选择器向第五条线提供第七基准电压、向第六条线 提供第八基准电压、向第七条线提供第五基准电压并且向第八条线提供第六基 准电压。所述第三选择器向第九条线提供第十一基准电压、向第十条线提供第 十二基准电压、向第十一条线提供第九基准电压并且向第十二条线提供第十基 准电压。第五基准电压相对于第六基准电压具有负极性。第七基准电压相对于 第八基准电压具有负极性。第九基准电压相对于第十基准电压具有负极性。第 十一基准电压相对于第十二基准电压具有负极性。
优选地，所述灰度级电压发生装置进一步包括：第一选择器，用于接收所 述第一和第二灰度级电压。所述灰度级电压发生装置具有第一和第二模式。在 第一模式中，所述第一选择器向第一结点输出第一灰度级电压并且向第二结点 输出第二灰度级电压。在第二模式中，所述第一选择器向第二结点输出第一灰 度级电压并且向第一结点输出第二灰度级电压。
优选地，所述灰度级电压发生装置进一步包括：施加有具有第五电压值的 第五基准电压的第五条线；施加有具有第六电压值的第六基准电压的第六条 线；施加有具有第七电压值的第七基准电压和第七条线；施加有具有第八电压 值的第八基准电压的第八条线；施加有具有第九电压值的第九基准电压的第九 条线；施加有具有第十电压值的第十基准电压的第十条线；施加有具有第十一 电压值的第十一基准电压的第十一条线；以及施加有具有第十二电压值的第十 二基准电压的第十二条线。所述多个串行数模转换器还进一步包括第三、第四、 第五和第六串行数模转换器。第三串行数模转换器接收表示第三灰度级值的第 三灰度级信息并且采用施加到第七条线和第八条线的基准电压产生具有对应 于第三灰度级信息的电压值的第三灰度级电压。第四串行数模转换器接收表示 第四灰度级值的第四灰度级信息并且采用施加到第五条线和第六条线的基准 电压产生具有对应于第四灰度级信息的电压值的第四灰度级电压。第五串行数 模转换器接收表示第五灰度级值的第五灰度级信息并且采用施加到第九条线 和第十条线的基准电压产生具有对应于第五灰度级信息的电压值的第五灰度 级电压。第六串行数模转换器接收表示第六灰度级值的第六灰度级信息并且采 用施加到第十一条线和第十二条线的基准电压产生具有对应于第六灰度级信 息的电压值的第六灰度级电压。所述灰度级电压发生装置进一步包括：第二选 择器，用于接收所述第三和第四灰度级电压；以及第三选择器，用于接收所述 第五和第六灰度级电压。在第一模式中，所述第一选择器向第一结点输出第一 灰度级电压并且向第二结点输出第二灰度级电压。所述第二选择器向第三结点 输出第三灰度级电压并且向第四结点输出第四灰度级电压。所述第三选择器向 第五结点输出第五灰度级电压并且向第六结点输出第六灰度级电压。在第二模 式中，所述第一选择器向第二结点输出第一灰度级电压并且向第一结点输出第 二灰度级电压。所述第二选择器向第四结点输出第三灰度级电压并且向第三结 点输出第四灰度级电压。所述第三选择器向第六结点输出第五灰度级电压并且 向第五结点输出第六灰度级电压。第五基准电压相对于第六基准电压具有负极 性。第七基准电压相对于第八基准电压具有负极性。第九基准电压相对于第十 基准电压具有负极性。第十一基准电压相对于第十二基准电压具有负极性。
优选地，所述各串行数模转换器包括第一输入端子、第二输入端子、第一 开关、第一电容、第二开关和第二电容。第一输入端子用于接收第一基准电压。 第二输入端子用于接收第二基准电压。第一开关用于将第一输入端子与第一结 点相连接或者将第二输入端子与第一结点相连接。第一电容连接在第一结点和 第二输入端子之间。第二开关用于将第一结点与第二结点相连接或者使第一结 点从第二结点断开。第二电容连接在第二结点和第二输入端之间。
在上述的灰度级电压发生装置中，通过例如比特值的二进制数据表示灰度 级值。例如，如果比特值为“1”，第一开关将第一输入端子与第一结点相连接， 并且如果比特值为“0”，则将第二输入端子与第一结点相连接。当第一输入端 子通过第一开关连接到第一结点时，等效于第一与第二基准电压之间电势差的 电压施加到第一电容，允许对应于所述电势差的量的电荷存储在第一电容中。 一旦与第一开关相关的工作完成，第一结点和第二结点通过第二开关彼此连 接。这使第一电容和第二电容并联连接，并且因而，存储在第一和第二电容中 的电荷均变为“0.5VREF”。当第二输入端子通过第一开关与第一结点相连接时， 释放存储在第一电容中的电荷。这样，采用第一和第二开关，电荷被重复采样 和平均，并且因此，对应于存储在第二电容中的电荷的电压(第二电容的电压) 作为灰度级电压从串行DAC输出。为了释放存储在第二电容中的电荷，第一结 点和第二结点通过第二开关相连接，并且第二输入端子和第一结点通过第一开 关相连接。这样，存储在第二电容中的电荷可以不需要设置用于放电第二电容 的开关，而通过第一和第二开关的操作进行释放。因此，与提供用于放电第二 电容的开关相比，由开关占用的面积可以减少。
优选地，所述串行数模转换器进一步包括用于将第二结点与第二输入端子 相连接或者使第二结点从第二输入端子断开的第三开关。
在上述的灰度级电压发生装置中，可以通过将第二结点和第二输入端子通 过第三开关连接而释放存储在第二电容中的电荷。因此，与不提供用于放电第 二电容的开关的情况相比，可以将第一和第二开关的工作减少一个步骤。进而， 通过将第二结点与第二输入端子通过第三开关连接并且将第一输入端子与第 一结点通过第一开关连接，存储在第二电容中的电荷可以与第一电容中的电荷 的采样同时释放。
优选地，所述串行数模转换器进一步包括运算放大器和第三电容。运算放 大器的一个输入端子与第三结点相连接并且另一输入端子接收地电压。第三电 容连接在第三结点和运算放大器的输出端子之间。所述第一开关根据所述灰度 级信息将第一输入端子与第一结点相连接或者将第一结点与第三结点相连接。
在上述的灰度级电压发生装置中，存储在第一电容中的电荷没有被丢弃而 是转移到第三电容。因而，可以回收不需要的电荷。
优选地，所述串行数模转换器进一步包括第三开关、第四开关和放电部分。 第三开关设置在第三结点和第三电容之间。第四开关设置在第三电容和运算放 大器的输出端子之间。放电部分用于将第三电容连接到外部。
在上述的灰度级电压发生装置中，存储在第三电容中的电荷施加到电源 等，以有效利用不必要的电荷并且从而实现低功耗。
优选地，所述串行数模转换器进一步包括运算放大器。该运算放大器的一 个输入端子连接到第二结点并且另一输入端子与其输出端子相连接。
采用所谓的电压跟随电流放大器产生灰度级电压的上述灰度级电压发生 装置，可以很好地驱动具有大负载电容的液晶面板。因而，可以实现具有大屏 幕液晶面板的LCD。
优选地，所述串行数模转换器进一步包括第三电容、运算放大器和连接开 关部分。运算放大器的一个输入端子通过第三结点连接到第二结点并且另一输 入端子通过第四结点连接到第二输入端子。连接转换部分用于执行第一处理和 第二处理。在第一处理中，所述连接转换部分将第三电容的一个端子连接到第 四结点并且将第三电容的另一端子连接到第三结点和运算放大器的输出端子。 在第二处理中，所述连接转换部分将第三电容的一个端子连接到第三结点并且 将第三电容的另一端子连接到运算放大器的输出端子。
在上述的灰度级电压发生装置中，在第一处理中，对应于失调电压(offset voltage)的电荷存储在第三电容中。在第二处理中，充有电荷的第三电容和运 算放大器组成电容反馈放大器。因而，在第二电容处的电压作为灰度级电压输 出之前，第二电容处的电压量随着存储在第三电容中的电荷量而增加/减少。 换句话说，在第二电容处的电压作为灰度级电压输出之前，第二电容处的电压 值随着失调电压值而增加/减少。这样，可以忽略运算放大器的失调。
优选地，所述串行数模转换器进一步包括第三电容和运算放大器。第三电 容的电容值小于第二电容的电容值。运算放大器的一个输入端子连接到第二结 点并且另一输入端子通过第三电容连接到其输出端子。
在上述的灰度级电压发生装置中，通过调整第三电容的电容值，可以增加 /减少灰度级电压值。这使得不需要增加处理阻力(process resistance)而 使不能达到基准电压幅值的驱动电压幅值升高到期望值成为可能。因此，可以 加宽动态范围，并且因而实现高质量的液晶面板。
优选地，所述串行DAC包括第一电容和第二电容。第一电容根据灰度级信 息在其中存储对应于第一基准电压和第二基准电压之间的电势差的电荷。第二 电容以预定时序与第一电容并联连接。
按照本发明的另一方面，提供一种用于驱动显示面板的显示面板驱动器。 该显示面板包括第一条线、第二条线、多个串行DAC和多个输出端子。具有第 一电压值的第一基准电压施加到第一条线。具有第二电压值的第二基准电压施 加到第二条线。所述多个串行数模转换器中的每一个接收表示灰度级值的灰度 级信息并且采样施加到第一条线和第二条线的基准电压产生具有对应于所述 灰度级信息的电压值的灰度级电压。多个输出端子的每一个输出由多个串行数 模转换器产生的任一灰度级电压。
按照本发明的再一方面，提供一种显示器。该显示器包括第一条线、第二 条线、多个串行DAC和显示面板。具有第一电压值的第一基准电压施加到第一 条线。具有第二电压值的第二基准电压施加到第二条线。多个串行数模转换器 的每一个接收表示灰度级值的灰度级信息并且采用施加到第一条线和第二条 线的基准电压产生具有对应于所述灰度级信息的电压值的灰度级电压。所述显 示面板接收由多个串行数模转换器产生的灰度级电压。
附图说明
图1示出了本发明实施方式1的LCD的方框图；
图2示出了图1中的源驱动器的结构示意图；
图3A到3C示出了用于解释图2中的串行DAC的示意图；
图4A和4B示出了用于解释图2中的串行DAC工作的示意图；
图5A和5B示出了用于解释图2中的串行DAC的工作的示意图；
图6A到6C示出了由图1中的LCD执行的点反转(dot inversion)驱动 的示例性示意图；
图7示出了本发明实施方式2中的灰度级电压发生部分的结构示意图；
图8示出了本发明实施方式3中的灰度级电压发生部分的结构示意图；
图9示出了本发明实施方式4中的灰度级电压发生部分的结构示意图；
图10示出了本发明实施方式5中的灰度级电压发生部分的结构示意图；
图11A和11B示出了用于解释本发明实施方式6中的串行DAC的示意图；
图12A和12B示出了用于解释图11A的串行DAC的工作的示意图；
图13示出了本发明实施方式7中的串行DAC的结构示意图；
图14示出了本发明实施方式8中的串行DAC的结构示意图；
图15示出了本发明实施方式9中的串行DAC的结构示意图；
图16A和16B示出了用于解释图15的串行DAC的工作的示意图；
图17示出了显示数据与在电容C1和C2处的电压值之间的关系图表；
图18示出了本发明实施方式10中的串行DAC的结构示意图；
图19示出了本发明实施方式11中的灰度级电压发生部分的结构示意图；
图20示出了本发明实施方式12中的灰度级电压发生部分的结构示意图；
图21示出了本发明实施方式13中的灰度级电压发生部分的结构示意图；
图22A和22B示出了使用R-DAC的LCD结构示意图；
图23示出了图22A中的R-DAC的内部结构示意图；
图24示出了输入到图23的R-DAC的显示数据与从R-DAC输出的输出电压 之间的关系图。
图2示出了图1中的源驱动器的结构示意图；
图3A到3C示出了用于解释图2中的串行DAC的示意图；
图4A和4B示出了用于解释图2中的串行DAC工作的示意图；
图5A和5B示出了用于解释图2中的串行DAC的工作的示意图；
图6A到6C示出了由图1中的LCD执行的点反转(dot inversion)驱动 的示例性示意图；
图7示出了本发明实施方式2中的灰度级电压发生部分的结构示意图；
图8示出了本发明实施方式3中的灰度级电压发生部分的结构示意图；
图9示出了本发明实施方式4中的灰度级电压发生部分的结构示意图；
图10示出了本发明实施方式5中的灰度级电压发生部分的结构示意图；
图11A和11B示出了用于解释本发明实施方式6中的串行DAC的示意图；
图12A和12B示出了用于解释图11A的串行DAC的工作的示意图；
图13示出了本发明实施方式7中的串行DAC的结构示意图；
图14示出了本发明实施方式8中的串行DAC的结构示意图；
图15示出了本发明实施方式9中的串行DAC的结构示意图；
图16A和16B示出了用于解释图15的串行DAC的工作的示意图；
图17示出了显示数据与在电容C1和C2处的电压值之间的关系图表；
图18示出了本发明实施方式10中的串行DAC的结构示意图；
图19示出了本发明实施方式11中的灰度级电压发生部分的结构示意图；
图20示出了本发明实施方式12中的灰度级电压发生部分的结构示意图；
图21示出了本发明实施方式13中的灰度级电压发生部分的结构示意图；
图22A和22B示出了使用R-DAC的LCD结构示意图；
图23示出了图22A中的R-DAC的内部结构示意图；
图24示出了输入到图23的R-DAC的显示数据与从R-DAC输出的输出电压 之间的关系图。
具体实施方式
以下要参照附图详细描述本发明的优选实施方式。在整个说明书和附图 中，由相同的附图标记表示的相同或者等效组件，对其描述不重复。
(实施方式1)<整体结构>
图1示出了本发明的实施方式1的LCD的整体结构。该LCD包括液晶面板 1、控制器2、栅驱动器3和源驱动器(液晶驱动器)4。液晶面板1根据不同 的外部信号通过点反转驱动方法进行驱动。
液晶面板1具有以矩阵形式设置的液晶(LC)元件。这些LC元件透过对 应于由源驱动器4施加的灰度级电压Vlcd(a)到Vlcd(f)的值的灰度级的 光。LC元件包括以矩阵形式设置的用于红色组件(LC元件RR)的LC元件、 用于绿色组件(LC元件GG)的LC元件以及用于蓝色组件(LC元件BB)的LC 元件。一个LC元件RR、一个LC元件GG和一个LC元件BB组成一个像素。在 该实施方式中，假设在液晶面板中设置有4(垂直)×6(水平)个LC元件。
控制器2从外部接收不同的信号(显示数据、帧信息、显示时序信息等)， 并且向栅驱动器3输出控制信号CONT以及向源驱动器4输出显示数据DATA、 控制信号CONT、起始信号START以及负载信号LD。
栅驱动器3根据由控制器2输出的控制信号CONT向液晶面板1输出扫描 信号SCN(1)到SCN(4)，以激活液晶面板1中的每水平行LC元件中的LC 元件。例如，当输入扫描信号SCN(1)时，液晶面板1中的LC元件RR11、GG12、 BB13、RR14、GG15、BB16被激活。
源驱动器4根据由控制器2输出的显示数据DATA输出灰度级电压Vlcd(a) 到Vlcd(f)。灰度级电压Vlcd(a)到Vlcd(f)被施加到液晶面板1中在施 加的同时处于激活状态的LC元件。
<驱动方法>
液晶面板1中的LC元件根据电势差改变其透射/遮光量。因此，无论施加 的灰度级电压的极性为正或者为负，只要相对应公共电势存在电势差，LC元 件就被驱动。然而，如果相同极性的电压连续施加到LC元件，即使停止施加 电压以后，该LC元件也会保持一段时间的透光(这种现象被称为“图像暂留 (image persistence)”)。
水平行反转驱动方法、垂直列反转驱动方法以及点反转驱动方法是公知的 能够防止上述现象的驱动方法，其中在水平行反转驱动方法中，施加到LC元 件的灰度级电压的极性被逐水平行反转，在垂直列反转驱动方法中，施加到 LC元件的灰度级电压的极性被逐垂直列反转，而在点反转驱动方法中，灰度 级电压的极性被逐像素反转。而且，作为公知技术，通过上述任一驱动方法驱 动LC元件，可以实现减少闪烁并且可以获得用于改善图像质量的其它效果。
<源驱动器>
图2示出了图1中的源驱动器4的内部结构图。源驱动器4包括移位寄存 器11、锁存器12a到12f和13a到13f、基准电压源14和灰度级电压发生部 分100。移位寄存器11与预定时钟同步顺序移位从控制器2接收的起始信号 START，以向锁存器12a到12f输出锁存时序信号。锁存器12a到12f以与来 自移位寄存器11的锁存时序信号同步的方式捕获并且保持来自控制器2的显 示数据DATA中的显示数据Data(a)到Data(f)。各显示数据Data(a)到 Data(f)是表示组成一个像素的三个组件(R、G和B组件)中每一个的灰度 级值的比特数据。锁存器13a到13f以与来自控制器2的负载信号LD同步的 方式，捕获并且保持由锁存器12a到12f保持的显示数据Data(a)到Data (f)，并且以与来自控制器2的加载信号LD同步的方式，将捕获的显示数据 Data(a)到Data(f)输出到灰度级电压发生部分100。基准电压源14根据 从内部电压源(未示出)接收的电压产生基准电压HVref_H、HVref_L、LVref_H 和LVref_L，并且将产生的基准电压提供到灰度级电压发生部分100。基准电 压HVref_H和HVref_L用于产生正极性的灰度级电压，而基准电压LVref_H 和LVref_L用于产生负极性的灰度级电压。在该实施方式中，假设基准电压 HVref_H为大约10V、HVref_L为大约5V、LVref_H为大约5V并且LVref_L为 大约0V。灰度级电压发生部分100使用由基准电压源14提供的基准电压 HVref_H、HVref_L、LVref_H和LVref_L，产生具有对应于从锁存器13a到13f 接收的显示数据Data(a)到Data(f)的灰度级值(比特值)的值的输出电 压Vout(a)到Vout(f)，并且将产生的输出电压作为灰度级电压Vlcd(a) 到Vlcd(f)输出到液晶面板1。
<灰度级电压发生部分100的内部结构>
灰度级电压发生部分100包括输入端子101a到101f、选择器102和105、 电源条线L103a到L103d、串行数模转换器(DAC)104a到104f以及输出端子 106a到106f。
输入端子101a到101f接收由锁存器13a到13f输出的显示数据Data(a) 到Data(f)。各显示数据Data(a)到Data(f)由表示灰度级值的比特值组 成。
选择器102根据控制信号CONT转换输入端子101a到101f与串行DAC 104a 到104f之间的连接。
设置电源条线L103a到L103d以将来自基准电压源14的基准电压 HVref_H、HVref_L、LVref_H和LVref_L提供到串行DAC 104a到104f。
在各串行DAC 104a、104c和104e中，端子D连接到选择器102，端子H 连接到电源条线L103c、端子L连接到电源条线L103d。在各串行DAC 104b、 104d和104f中，端子D连接到选择器102，端子H连接到电源条线L103a、 端子L连接到电源条线L103b。
串行DAC 104a到104f通过选择器102接收来自连接到选择器102上的锁 存器13a到13f的显示数据Data(a)到Data(f)，并且采用施加到电源条线 L103c和L103d的基准电压LVref_H和LVref_L(或者施加到电源条线L103a 和L103b的基准电压HVref_H和HVref_L)输出具有对应于接收的显示数据 Data(a)到Data(f)的灰度级值(比特值)的值的输出电压Vout(a)到 Vout(f)。
选择器105根据控制信号CONT转换串行DAC 104a到104f与输出端子106a 到106f之间的连接关系。
输出端子106a到106f通过选择器105接收来自连接到其上的串行DAC 的输出电压Vout(a)到Vout(f)，并且将接收的输出电压作为灰度级电压 Vlcd(a)到Vlcd(f)输出到液晶面板。
输出端子106a到106f与液晶面板1的垂直列具有一对一的对应关系。例 如，输出端子106a对应于从RR11开始的LC元件的垂直列(RR11、RR12、RR13 和RR14)。从输出端子106a到106f输出的灰度级电压Vlcd(a)到Vlcd(f) 被施加到相对应的垂直列中处于激活状态的任一LC元件。例如，从输出端子 106a输出的灰度级电压Vlcd(a)施加到从RR11开始的LC元件的垂直列(RR11、 RR12、RR13和RR14)中处于激活状态的任一LC元件。
<串行DAC的内部结构>
下面描述图2所示的串行DAC 104a到104f的内部结构。由于串行DAC 104a 到104f在结构上彼此基本相同，因此下面仅参照图3A代表性地描述串行DAC 104a。
串行DAC 104a包括开关控制器SWC101、开关SW1到SW5以及电容C1和 C2。在串行DAC 104a中，将对应于输入到端子H处的基准电压与输入到端子 L处的基准电压之间的电势差的电压施加到电容C1，以在电容C1中采样对应 于施加的电压的电荷。然后通过电容C1和C2对采样的电荷平均。重复这样的 采样和平均以产生输出电压Vout(a)。
开关控制器SWC101根据在端子D处从锁存器13a输入的显示数据Data(a) 的比特值接通/断开开关SW1到SW5。电容C1和C2具有彼此相同的电容值。 设置电容C1以采样对应于在端子H处输入的基准电压和在端子L处输入的基 准电压之间的电势差的电荷。设置电容C2以分布存储在电容C1中的电荷。设 置开关SW1以将端子H连接到与电容C1的一端相连接的结点N1。设置开关SW2 以连接结点N1和与电容C2的一端相连接的结点N2。设置开关SW3以释放存 储在电容C1中的电荷Q(C1)。设置开关SW4以在电容C2处输出作为输出电 压Vout(a)的输出电压V(C2)。设置开关SW5以释放存储在电容C2中的电 荷Q(C2)。
<串行DAC的工作>
下面参照图4A和4B描述图3A所示的串行DAC的工作。在该描述中，假 设具有比特值“1101”的显示数据Data(a)施加到端子D、基准电压VREF(电 压值为VREF)施加到端子H，并且基准电压GND(电压值为0)施加到端子L。 并且假设存储在电容C1和C2中的电荷都为零(初始状态)。
在时刻t0到t1，由于输入显示数据Data(a)的最低有效位为“1”，开 关控制器SWC101接通开关SW1并且断开其它开关SW2到SW5(参照图3A)。在 这种状态下，对应于施加到端子H的基准电压VREF与施加到端子L的基准电 压GND之间的电势差的电压V(C1)施加到电容C1，使得具有对应于电压V(C1) 的值的量(Q＝C1×VREF)的电荷Q(C1)存储在电容C1中。
在时刻t1到t2，开关控制器SWC101断开开关SW1、接通开关SW2并且保 持其它开关处于断开状态(参照图3B)。在这种状态下，电容C1和C2并联连 接，存储在电容C1中的电荷Q(C1)分布到电容C2。施加到电容C1和C2两 端的电压值为V＝Q/(C1+C2)。电容C1和C2具有相同的电容值，即，C1＝C2。 因此，处于电容C1处的电压V(C1)以及处于电容C2处的电压V(C2)均为 VREF的一半(0.5VREF)。
在时刻t2到t3，由于输入显示数据Data(a)的第二最低有效位为“0”， 开关控制器SWC101接通开关SW3并且断开其它开关SW1、SW2、SW4和SW5(参 照图3C)。这允许存储在电容C1中的电荷Q(C1)流向端子L，并且使得电容 C1处的电压V(C1)变为“0”。
在时刻t3到t4，开关控制器SWC101断开开关SW3并且接通开关SW2，而 保持其它开关为断开状态(参照图3B)。在这种状态下，电容C1和C2并联连 接，存储在电容C2中的电荷Q(C2)分布到电容C1。这样，处于电容C1处的 电压V(C1)与处于电容C2处的电压V(C2)均为0.5VREF的一半(0.25VREF)。
在时刻t4到t5，由于输入显示数据Data(a)的第三最低有效位为“1”， 开关控制器SWC101接通开关SW1并且断开其它开关SW2到SW5。这样，具有 对应于电压V(C1)的值的量(Q＝C1×VREF)的电荷Q(C1)存储在电容C1 中。
在时刻t5到t6，开关控制器SWC101断开开关SW1并且接通开关SW2，存 储在电容C1中的电荷Q(C1)分布到电容C2，这样，存储在电容C1中的电荷 Q(C1)的量以及存储在电容C2中的电荷Q(C2)的量均为Q＝(1+0.25)×VREF/2。 这样，电容C1处的电压V(C1)和电容C2处的电压V(C2)均为0.625VREF。
在时刻t6到t7，由于输入显示数据Data(a)的第四最低有效位为“1”， 开关控制器SWC101接通开关SW1并且断开其它开关SW2到SW5。这样，具有 对应于电压V(C1)值的量(Q＝C1×VREF)的电荷Q(C1)存储在电容C1中。
在时刻t7到t8，开关控制器SWC101断开开关SW1并且接通开关SW2。这 样，存储在电容C1中的电荷Q(C1)的量与存储在电容C2中的电荷Q(C2) 的量均变为Q＝(1+0.625)×VREF/2。这样，电容C1处的电压V(C1)和电容 C2处的电压V(C2)均为0.8125VREF。
在时刻t8到t9，开关控制器SWC101断开开关SW2并且接通开关SW4。这 样，电容C2处的电压V(C2)作为输出电压Vout(a)输出到下游器件。
按照上述方式，具有对应于显示数据Data(a)的值的输出电压Vout(a) 从串行DAC 104a输出。
<连续输出相同数据的情况>
接着将参照图5A和5B描述连续两次处理显示数据“1101”的情况。
在时刻t1到t9，执行与参照图4A和4B的上述描述基本相同的处理，以 在电容C2处输出作为输出电压Vout(a)的电压V(C2)(时刻t8到t9)。
在时刻t9到t10，开关控制器SWC101接通开关SW5而断开开关SW2和SW4。 这允许存储在电容C2中的电荷Q(C2)流向端子L，并且因此电容C2处的电 压V(C2)变为“0”。同时，由于显示数据Data(a)的最低有效位为“1”， 开关控制器SWC101接通开关SW1。这样，对应于基准电压VREF与基准电压GND 之间的电势差的电压V(C1)施加到电容C1两端。
在时刻t10到t18，执行与上述在时刻t2到t9基本相同的处理。这样， 在时刻t17到t18，电容C2处的电压V(C2)作为输出电压Vout(a)输出到 下游器件。
如上所述，在时刻t9到t10，存储在电容C2中的电荷Q(C2)释放，同 时采样电容C1中的电荷。
<灰度级电压发生部分的工作>
下面将描述图2中的灰度级电压发生部分100的工作。假设选择器102 初始将输入端子101a、101c和101e分别连接到串行DAC 104a、104c和104e， 并且将输入端子101b、101d和101f分别连接到串行DAC 104b、104d和104f。 并且假设选择器105初始将串行DAC 104a、104c和104e分别连接到输出端子 106a、106c和106e，并且将串行DAC 104b、104d和104f分别连接到输出端 子106b、106d和106f。
[连接转换之前]
输入端子101a到101f从锁存器13a到13f接收显示数据Data(a)到Data (f)并且输出接收的显示数据Data(a)到Data(f)。
由于输入端子101a通过选择器102连接到串行DAC 104a，串行DAC 104a 在其端子D处接收由输入端子101a输出的显示数据Data(a)。
串行DAC 104a使用施加到电源条线L103c的基准电压LVref_H和施加到 电源条线L103d的基准电压LVref_L产生具有对应于接收的显示数据Data(a) 的比特值的值的输出电压Vout(a)。
由于串行DAC 104a通过选择器105连接到输出端子106a，输出端子106a 接收由串行DAC 104a产生的输出电压Vout(a)并且将接收的输出电压Vout (a)作为灰度级电压Vlcd(a)输出到液晶面板1。
与串行DAC 104a相似，串行DAC 104c和104e也在其端子D处接收来自 输入端子101c和101e的显示数据Data(c)和Data(e)，并且使用施加到电 源条线L103c的基准电压LVref_H和施加到电源条线L103d的基准电压 LVref_L产生具有对应于接收的显示数据Data(c)和Data(e)的比特值的 值的输出电压Vout(c)和Vout(e)。与输出端子106a相似，输出端子106c 和106e将由串行DAC 104c和104e产生的输出电压Vout(c)和Vout(e)作 为灰度级电压Vlcd(c)和Vlcd(e)输出到液晶面板1。
同样，串行DAC 104b、104d和104f使用施加到电源条线L103a的基准电 压HVref_H和施加到电源条线L103b的基准电压HVref_L产生具有对应于从输 入端子101b、101d和101f接收的显示数据Data(b)、Data(d)和Data(f) 的比特值的值的输出电压Vout(b)、Vout(d)和Vout(f)。输出端子106b、 106d和106f将由串行DAC 104b、104d和104f产生的输出电压Vout(b)、Vout (d)和Vout(f)作为灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)输出到 液晶面板1。
按照上述方式，具有负极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd (e)和具有正极性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列 交替地输出到液晶面板1。
[连接转换之后]
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。选 择器102响应由控制器2输出的控制信号CONT转换输入端子101a到101f与 串行DAC 104a到104f之间的连接，使得输入端子101a、101c和101e分别连 接到串行DAC 104b、104d和104f，并且输入端子101b、101d和101f分别连 接到串行DAC 104a、104c和104e。同样，选择器105响应控制信号CONT转 换串行DAC 104a到104f与输出端子106a到106f之间的连接，使得串行DAC 104a、104c和104e分别连接到输出端子106b、106d和106f，并且串行DAC 104b、104d和104f分别连接到输出端子106a、106c和106e。
然后，输入端子101a到101f与转换连接之前一样，从锁存器13a到13f 接收显示数据Data(a)到Data(f)。
串行DAC 104b、104d和104f产生具有对应于从输入端子101a、101c和 101e接收的显示数据Data(a)、Data(c)和Data(e)的比特值的值的输出 电压Vout(b)、Vout(d)和Vout(f)。输出端子106a、106c和106e将由串 行DAC 104b、104d和104f产生的输出电压Vout(b)、Vout(d)和Vout(f) 作为灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e)输出到液晶面板1。
同样，串行DAC 104a、104c和104e产生具有对应于从输入端子101b、 101d和101f接收的显示数据Data(b)、Data(d)和Data(f)的比特值的 值的输出电压Vout(a)、Vout(c)和Vout(e)。输出端子106b、106d和106f 将由串行DAC 104a、104c和104e产生的输出电压Vout(a)、Vout(c)和Vout (e)作为灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)输出到液晶面板1。
如上所述，具有正极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e) 和具有负极性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列交替 地输出到液晶面板1。
<向液晶面板的输出>
图6A和6B分别示出了从输出端子106a和106b输出的灰度级电压Vlcd (a)和Vlcd(b)的输出波形图。灰度级电压Vlcd(a)的极性按照“+”、“-”、…… 的顺序循环变化，而灰度级电压Vlcd(b)的极性按照与灰度级电压Vlcd(a) 相反的“-”、“+”、……顺序循环变化。
如上所述，各串行DAC 104a到104f连接到不同于与其相邻的任一串行 DAC所连接的电源条线的电源条线。因此，各串行DAC 104a到104f能够产生 极性不同于与其相邻的任一串行DAC所产生的输出电压极性的输出电压。换句 话说，液晶面板1中的各LC元件能够接收极性不同于施加到与其相邻的任一 LC元件的灰度级电压极性的灰度级电压。进而，随着选择器102和105逐水 平行(每扫描时序)转换输入端子-串行DAC-输出端子的连接，输出到液晶面 板1的灰度级电压Vlcd(a)到Vlcd(f)的极性可以逐水平行转换。这样， 如图6C所示，极性彼此不同的灰度级电压施加到液晶面板1中的每两个相邻 的LC元件。这样可以实现点反转驱动。
<效果>
如上所述，在灰度级电压发生部分100中，多个串行DAC并联连接到一对 电源条线。因此，对于例如产生输出电压Vout(a)的串行DAC 104a所需的 电源条线数目(基准电压数目)少于传统R-DAC的情况。因此，在灰度级电压发 生装置以及采样该串行DAC的LCD中，由电源条线占用的面积(电路规格)比 采样传统R-DAC的灰度级电压发生装置和LCD的相对要小。
在串行DAC 104b、104d和104f(正极性的串行DAC)中的开关SW1到SW5 必须具有10V或者更高的击穿电压。因此，优选地，将耐高压的晶体管用于开 关SW1到SW5。相反，在串行DAC 104a、104c和104e(负极性的串行DAC) 中的开关SW1到SW5只需承受大约5V的电压。因此，具有5V击穿电压的普通 晶体管可以用于开关SW1到SW5。
在本实施方式的LCD中，通过点反转驱动方法驱动液晶面板1。或者，也 可以通过垂直列反转驱动方法驱动液晶面板1。在这种情况下，控制器2应该 每帧而不是每水平行输出控制信号CONT。
串行DAC的数目并不局限于六个，而是根据包括在液晶面板1中的LC元 件的数目可以更多或者更少。
串行DAC 104a到104f的内部结构并不局限于图3A到3C所示的情况。只 要结构中包括以预定时序根据显示数据存储对应于两基准电压之间的电势差 的电荷的第一电容和与第一电容并联连接的第二电容，任何一种都可以采用。
源驱动器4可以组成为一个LSI，或者可以也液晶面板1集成在一起。
按照点反转液晶驱动方法，通常，正电压的幅值与负电压的幅值均设置为 大约5V。因此，在产生正灰度级电压和负灰度级电压时，灰度级电压发生部 分必须给出10V的幅值。
(实施方式2)
当正极性的串行DAC 104b、104d和104f以及负极性的串行DAC 104a、 104c和104e由彼此不同的晶体管器件组成时，需要用于形成正极性的串行DAC 和负极性的串行DAC的两种不同的处理。另外，正极性的串行DAC和负极性的 串行DAC的面积会不均匀。
<整体结构>
本发明实施方式2的LCD包括图7所示的灰度级电压发生部分200而不是 图2中的灰度级电压发生部分100。其它结构基本与图1和图2所示的相同。
<灰度级发生部分200的内部结构>
图7所示的灰度级电压发生部分200包括选择器201而不是图2中的选择 器102和105。其它结构基本与图2所示的相同。
选择器201根据由控制器2输出的控制信号CONT向电源条线L103a到 L103d提供从基准电压源接收的基准电压HVref_H、HVref_L、LVref_H和 LVref_L。
在串行DAC104a、104c和104e中，端子D连接到输入端子101a、101c 和101e，端子H连接到电源条线L103c，端子L连接到电源条线L103d，并且 端子OUT连接到输出端子106a、106c和106e。在串行DAC 104b、104d和104f 中，端子D连接到输入端子101b、101d和101f，端子H连接到电源条线L103a， 端子L连接到电源条线L103b，并且端子OUT连接到输出端子106b、106d和 106f。
<工作>
下面将描述图7所示的灰度级电压发生部分200的工作。假设选择器201 初始向电源条线L103a提供基准电压HVref_H、向电源条线L10b提供基准电 压HVref_L、向电源条线L103c提供基准电压LVref_H并且向电源条线L103d 提供基准电压LVref_L。
[转换连接之前]
采用施加到电源条线L103c和L103d的基准电压LVref_H和LVref_L，串 行DAC 104a、104c和104e产生具有对应于从输入端子101a、101c和101e 接收的显示数据Data(a)、Data(c)和Data(e)的比特值的值的输出电压 Vout(a)、Vout(c)和Vout(e)，并且将产生的输出电压输出到输出端子106a、 106c和106e。
同样，采用施加到电源条线L103a和L103b的基准电压HVref_H和 HVref_L，串行DAC 104b、104d和104f产生具有对应于从输入端子101b、101d 和101f接收的显示数据Data(b)、Data(d)和Data(f)的比特值的值的输 出电压Vout(b)、Vout(d)和Vout(f)，并且将产生的输出电压输出到输出 端子106b、106d和106f。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
这样，负极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e)以及正极 性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列交替地输出到液 晶面板1。
<转换连接之后>
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。选 择器201响应控制信号CONT转换基准电压HVref_H、HVref_L、LVref_H和 LVref_L与电源条线L103a到L103d之间的对应关系。特别地，选择器201向 电源条线L103a提供基准电压LVref_H、向电源条线L103b提供基准电压 LVref_L、向电源条线L103c提供基准电压HVref_H并且向电源条线L103d提 供基准电压HVref_L。
采用施加到电源条线L103c到L103d的基准电压HVref_H和HVref_L，串 行DAC 104a、104c和104e产生具有对应于从输入端子101a、101c和101e 接收的显示数据Data(a)、Data(c)和Data(e)的比特值的值的输出电压 Vout(a)、Vout(c)和Vout(e)，并且将产生的输出电压输出到输出端子106a、 106c和106e。
同样，采用施加到电源条线L103a和L103b的基准电压LVref_H和 LVref_L，串行DAC 104b、104d和104f产生具有对应于从输入端子101b、101d 和101f接收的显示数据Data(b)、Data(d)和Data(f)的比特值的值的输 出电压Vout(b)、Vout(d)和Vout(f)，并且将产生的输出电压输出到输出 端子106b、106d和106f。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
这样，正极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e)以及负极 性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列交替地输出到液 晶面板1。
如上所述，通过逐水平行转换基准电压HVref_H、HVref_L、LVref_H和 LVref_L向电源条线L103a到L103d的提供，输出到液晶面板1的灰度级电压 的极性可以逐水平行地变化，从而实现点反转驱动。
<效果>
如上所述，由于所有串行DAC104a到104f都由具有相同耐电压特性的晶 体管器件组成，串行DAC 104a到104f的电路规格可以一致。这能够均匀放置 各串行DAC 104a到104f并且从而可以有效地进行布图工作。
在转换基准电压HVref_H、HVref_L、LVref_H和LVref_L向电源条线L103a 到L103d的提供时，到基准电压的值都稳定需要一段时间。因此，优选地，在 扫描周期的消隐时间(blanking time)期间转换基准电压。而且，通过彼此 匹配电源条线L103a到L103d可以减少稳定基准电压所需的时间。例如，通过 向电源条线L103a到L103d的各端连接负载电阻，可以获得电源条线L103a 到L103d的电势的平滑上升/下降。
(实施方式3)
随着液晶面板的更高清晰度的实现，液晶面板的颜色再现性正在逐渐成为 重要因素。为此，在LCD中，考虑滤色片的特性和人类可见性的特性，需要分 别调整三基色(RGB)的灰度级特性。
<整体结构>
本发明实施方式3的LCD包括图8所示的基准电压源34R、34G和34B以 及灰度级电压发生部分300，而不是图2所示的基准电压源14和灰度级电压 发生部分100。其它结构基本上与图1和图2所示的结构相同。
<基准电压源34R、34G和34B>
图8所示的基准电压源34R提供基准电压HVref_H、HVref_L、LVref_H 和LVref_L，所述的基准电压用于产生用于液晶面板1的LC元件中用于红(R) 组件的LC元件的灰度级电压。基准电压源34G提供基准电压HVref_H、 HVref_L、LVref_H和LVref_L，所述的基准电压用于产生用于液晶面板1的 LC元件中用于绿(G)组件的LC元件的灰度级电压。基准电压源34B提供基 准电压HVref_H、HVref_L、LVref_H和LVref_L，所述的基准电压用于以产生 用于液晶面板1的LC元件中用于蓝(B)组件的LC元件的灰度级电压。
可以单独设置由基准电压源34R、34G和34B提供的基准电压HVref_H、 HVref_L、LVref_H和LVref_L。例如，设置从基准电压源34R提供的基准电压 HVref_H、HVref_L、LVref_H和LVref_L的值，使得施加到液晶面板的LC元 件RR(用于红组件的LC元件)的灰度级电压Vlcd(a)和Vlcd(d)的灰度 级特性符合滤色片的特性。
<灰度级电压发生部分300的内部结构>
图8所示的灰度级电压发生部分300包括电源条线L301Ra到L301Rd、 L301Ga到L301Gd和L301Ba到L301Bd以及选择器302R、302G和302B，而不 是图2所示的电源条线L103a到L103d以及选择器102和105。其它结构基本 上与图2所示的相同。
设置电源条线L301Ra到L301Rd以提供来自基准电压源34R的基准电压 HVref_H、HVref_L、LVref_H和LVref_L。设置电源条线L301Ga到L301Gd以 提供来自基准电压源34G的基准电压HVref_H、HVref_L、LVref_H和LVref_L。 设置电源条线L301Ba到L301Bd以提供来自基准电压源34B的基准电压 HVref_H、HVref_L、LVref_H和LVref_L。
选择器302R根据来自控制器2的控制信号CONT向电源条线L301Ra到 L301Rd提供从基准电压源34R接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器302G根据来自控制器2的控制信号CONT向电源条线L301Ga 到L301Gd提供从基准电压源34G接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器302B根据来自控制器2的控制信号CONT向电源条线L301Ba 到L301Bd提供从基准电压源34B接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。
在串行DAC 104a中，端子D连接到输入端子101a、端子L连接到电源条 线L301Rd、端子H连接到电源条线L301Rc并且端子OUT连接到输出端子106a。 在串行DAC 104b中，端子D连接到输入端子101b、端子L连接到电源条线 L301Gb、端子H连接到电源条线L301Ga并且端子OUT连接到输出端子106b。 在串行DAC 104c中，端子D连接到输入端子101c、端子L连接到电源条线 L301Bd、端子H连接到电源条线L301Bc并且端子OUT连接到输出端子106c。 在串行DAC 104d中，端子D连接到输入端子101d、端子L连接到电源条线 L301Rb、端子H连接到电源条线L301Ra并且端子OUT连接到输出端子106d。 在串行DAC 104e中，端子D连接到输入端子101e、端子L连接到电源条线 L301Gd、端子H连接到电源条线L301Gc并且端子OUT连接到输出端子106e。 在串行DAC 104f中，端子D连接到输入端子101f、端子L连接到电源条线 L301Bb、端子H连接到电源条线L301Ba并且端子OUT连接到输出端子106f。
<工作>
下面描述图8中的灰度级电压发生部分300的工作。
<转换连接之前>
选择器302R首先向电源条线L301Ra、L301Rb、L301Rc和L301Rd分别提 供基准电压HVref_H、HVref_L、LVref_H和LVref_L。同样，选择器302G向 电源条线L301Ga、L301Gb、L301Gc和L301Gd分别提供基准电压HVref_H、 HVref_L、LVref_H和LVref_L，以及选择器302B向电源条线L301Ba、L301Bb、 L301Bc和L301Bd分别提供基准电压HVref_H、HVref_L、LVref_H和LVref_L。
串行DAC 104a采用从基准电压源34R提供到其端子H和L的基准电压 LVref_H和LVref_L(具有调整为适用于LC元件RR的值的基准电压)，产生具 有对应于显示数据Data(a)的比特值的值的输出电压Vout(a)。串行DAC 104d 采用从基准电压源34R提供到其端子H和L的基准电压HVref_H和HVref_L(具 有调整为适用于LC元件RR的值的基准电压)，产生具有对应于显示数据Data (d)的比特值的值的输出电压Vout(d)。同样，串行DAC 104b和104e采用 从基准电压源34G提供的基准电压HVref_H和HVref_L(或者LVref_H和 LVref_L)(具有调整为适用于LC元件GG的值的基准电压)，产生输出电压Vout (b)和Vout(e)。串行DAC 104c和104f采用从基准电压源34B提供的基准 电压LVref_H和LVref_L(或者HVref_H和HVref_L)(具有调整为适用于LC 元件BB的值的基准电压)，产生输出电压Vout(c)和Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
[转换连接之后]
一旦处理了一水平行的显示数据DATA，控制器2向选择器302R、302G和 302B输出控制信号CONT。
各选择器302R、302G和302B响应来自控制器2的控制信号CONT转换施 加有基准电压HVref_H、HVref_L、LVref_H和LVref_L的各条条线。具体地， 选择器302R向电源条线L301Ra提供基准电压LVref_H、向电源条线L301Rb 提供基准电压LVref_L、向电源条线L301Rc提供基准电压HVref_H并且向电 源条线L301Rd提供基准电压HVref_L。同样，选择器302G和302B分别向电 源条线L301Ga和L301Ba提供基准电压LVref_H、向电源条线L301Gb和L301Bb 提供基准电压LVref_L、向电源条线L301Gc和L301Bc提供基准电压HVref_H 并且向电源条线L301Gd和L301Bd提供基准电压HVref_L。
之后，与转换连接之前一样，串行DAC 104a到104f采用在其端子H处接 收的基准电压HVref_H(或LVref_H)以及在其端子L处接收的基准电压 HVref_L(或LVref_L)分别产生具有对应于显示数据Data(a)到Data(f) 的比特值的值的输出电压Vout(a)到Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
按照上述方式，串行DAC 104a和104d从基准电压源34R接收基准电压(具 有调整为适用于LC元件RR的值的基准电压)，串行DAC 104b和104e从基准 电压源34G接收基准电压(具有调整为适用于LC元件GG的值的基准电压)， 并且串行DAC 104c和104f从基准电压源34B接收基准电压(具有调整为适用 于LC元件BB的值的基准电压)。
<效果>
如上所述，通过单独设置基准电压源34R、34G和34B中的基准电压 HVref_H、HVref_L、LVref_H和LVref_L的值，可以分别校正用于RGB颜色的 灰度级特性。这允许用于RGB的单独的伽玛校正并且从而与实施方式1相比能 够实现高质量显示。
为了允许用于RGB颜色的基准电压的单独调整，在传统采用R-DAC的灰度 级电压发生装置中，对于4比特数据，需要96(32×3)条电源条线。然而， 在本实施方式的灰度级电压发生部分，只需要12条电源条线。因此，在该实 施方式中，由电源条线占用的面积与采用R-DAC的传统灰度级电压发生装置相 比可以明显减少。
(实施方式4)
在图2所示的灰度级电压发生部分100中，使用四个基准电压HVref_H、 HVref_L、LVref_H和LVref_L产生输出电压Vout(a)到Vout(f)。然而， 也可以采样三个基准电压产生输出电压Vout(a)到Vout(f)，即，用作公共 电势的基准电压GND、相对于基准电压GND极性为正的基准电压Vref_H和相 对于基准电压GND极性为负的基准电压Vref_L。
<整体结构>
实施方式4的LCD包括图9所示的基准电压源44R、44G和44B以及灰度 级电压发生部分400，而不是图2所示的基准电压源14和灰度级电压发生部 分100。其它结构与图1和图2所示的结构基本相同。
<基准电压源44R、44G和44B>
图9所示的基准电压源44R提供基准电压Vref_H、GND和Vref_L，所述 基准电压用于产生用于液晶面板1的LC元件中用于红(R)组件的LC元件的 灰度级电压。基准电压源44G提供基准电压Vref_H、GND和Vref_L，所述基 准电压用于产生用于液晶面板1的LC元件中用于绿(G)组件的LC元件的灰 度级电压。基准电压源44B提供基准电压Vref_H、GND和Vref_L，所述基准 电压用于产生用于液晶面板1的LC元件中用于蓝(B)组件的LC元件的灰度 级电压。
相对于基准电压GND极性为正的基准电压Vref_H用于产生正极性的灰度 级电压。相对于基准电压GND极性为负的基准电压Vref_L用于产生负极性的 灰度级电压。假设在该实施方式中，基准电压GND为0V、Vref_H为大约5V 并且Vref_L为大约-5V。
<灰度级电压发生部分400的内部结构>
图9所示的灰度级电压发生部分400包括电源条线L401Ra到L401Rc、 L401Ga到L401Gc和L401Ba到L401Bc以及选择器402R、402G和402B，而不 是图8所示的电源条线L301Ra到L301Rd、L301Ga到L301Gd和L301Ba到L301Bd 以及选择器302R、302G和302B。其它结构基本上与图8所示的相同。
设置电源条线L401Ra到L401Rc以提供来自基准电压源44R的基准电压 Vref_H、GND和Vref_L。设置电源条线L401Ga到L401Gc以提供来自基准电压 源44G的基准电压Vref_H、GND和Vref_L。设置电源条线L401Ba到L401Bc 以提供来自基准电压源44B的基准电压Vref_H、GND和Vref_L。
选择器402R根据来自控制器2的控制信号CONT向电源条线L401Ra到 L401Rc提供从基准电压源44R接收的基准电压Vref_H、GND和Vref_L。选择 器402G根据来自控制器2的控制信号CONT向电源条线L401Ga到L401Gc提供 从基准电压源44G接收的基准电压Vref_H、GND和Vref_L。选择器402B根据 来自控制器2的控制信号CONT向电源条线L401Ba到L401Bc提供从基准电压 源44B接收的基准电压Vref_H、GND和Vref_L。
在串行DAC 104a中，端子L连接到电源条线L401Rb，并且端子H连接到 电源条线L401Rc。在串行DAC 104b中，端子L连接到电源条线L401Gb，并且 端子H连接到电源条线L401Ga。在串行DAC 104c中，端子L连接到电源条线 L401Bb，并且端子H连接到电源条线L401Bc。在串行DAC 104d中，端子L连 接到电源条线L401Rb，并且端子H连接到电源条线L401Ra。在串行DAC 104e 中，端子L连接到电源条线L401Gb，并且端子H连接到电源条线L401Gc。在 串行DAC 104f中，端子L连接到电源条线L401Bb，并且端子H连接到电源条 线L401Ba。
<工作>
下面描述图8所示的LCD的工作。
<转换连接之前>
选择器402R首先向电源条线L401Ra、L401Rb和L401Rc分别提供基准电 压Vref_H、GND和Vref_L。同样，选择器402G向电源条线L401Ga、L401Gb 和L401Gc分别提供基准电压Vref_H、GND和Vref_L。选择器402B向电源条 线L401Ba、L401Bb和L401Bc分别提供基准电压Vref_H、GND和Vref_L。
串行DAC 104a采用从基准电压源44R提供到其端子H和L的基准电压 Vref_L和GND(具有调整为适用于LC元件RR的值的基准电压)，产生具有对 应于显示数据Data(a)的比特值的值的输出电压Vout(a)。串行DAC 104d 采用从基准电压源44R提供到其端子H和L的基准电压Vref_H和GND(具有 调整为适用于LC元件RR的值的基准电压)，产生具有对应于显示数据Data(d) 的比特值的值的输出电压Vout(d)。同样，串行DAC 104b和104e采用从基 准电压源44G提供的基准电压Vref_H和GND(或者Vref_L和GND)(具有调整 为适用于LC元件GG的值的基准电压)，产生输出电压Vout(b)和Vout(e)。 串行DAC 104c和104f采用从基准电压源44B提供的基准电压Vref_L和GND (或者Vref_H和GND)(具有调整为适用于LC元件BB的值的基准电压)，产 生输出电压Vout(c)和Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
[转换连接之后]
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。
各选择器402R、402G和402B响应来自控制器2的控制信号CONT转换施 加有基准电压Vref_H和Vref_L的各条条线。具体地，选择器402R向电源条 线L401Rc提供基准电压Vref_H、向电源条线L401Rb提供基准电压GND并向 电源条线L401Ra提供基准电压Vref_L。同样，选择器402G和402B分别向电 源条线L401Gc和L401Bc提供基准电压Vref_H、向电源条线L401Gb和L401Bb 提供基准电压GND并向电源条线L401Ga和L401Ba提供基准电压Vref_L。
之后，与转换连接之前一样，串行DAC 104a到104f采用在其端子H处接 收的基准电压Vref_H(或Vref_L)以及在其端子L处接收的基准电压GND分 别产生具有对应于显示数据Data(a)到Data(f)的比特值的值的输出电压 Vout(a)到Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
按照上述方式，选择器402R、402G和402B在保持用于基准电压GND的电 源条线不变的同时，转换施加有基准电压Vref_H和Vref_L的各条条线。
<效果>
如上所述，按照该实施方式，由电源条线占用的面积与图8所示的灰度级 电压发生部分300相比能够进一步减少。
(实施方式5)
随着高清晰度显示的实现，每固定帧周期(60到70Hz)传输的显示数据 DATA的量增加。因此，必须增加显示数据DATA的输出速率。为此，为了抑制 数据传输速率的即使轻微的增加，需要在最小化消隐时间的同时，有效利用扫 描周期。因此，随着显示清晰度的进一步提高，用于稳定驱动电压转换的时间 变得更短。
<整体结构>
本发明实施方式5的LCD包括图10所示的基准电压源44R、44G和44B 以及灰度级电压发生部分500，而不是图2所示的基准电压源14和灰度级电 压发生部分100。其它结构与图1和图2所示的结构基本相同。
<灰度级电压发生部分500的内部结构>
图10所示的灰度级电压发生部分500包括选择器501R、501G、501B、502R、 502G和502B，而不是图9所示的选择器402R、402G和402B。其它结构基本 上与图9所示的相同。
选择器501R根据来自控制器2的控制信号CONT转换输入端子101a和 101d与串行DAC 104a和104d之间的连接。选择器501G根据来自控制器2的 控制信号CONT转换输入端子101b和101e与串行DAC 104b和104e之间的连 接。选择器501B根据来自控制器2的控制信号CONT转换输入端子101c和101f 与串行DAC 104c和104f之间的连接。
选择器502R根据来自控制器2的控制信号CONT转换串行DAC 104a和104d 与输出端子106a和106d之间的连接。选择器502G根据来自控制器2的控制 信号CONT转换串行DAC 104b和104e与输出端子106b和106e之间的连接。 选择器502B根据来自控制器2的控制信号CONT转换串行DAC 104c和104f 与输出端子106c和106f之间的连接。
<工作>
下面描述图10所示的灰度级电压发生部分500的工作。选择器501R、501G 和501B基本上以相同的方式工作，并且选择器502R、502G和502B基本上以 相同的方式工作。因此，在此只代表性地描述选择器501R和502R的工作。
首先，选择器501R将输入端子101a连接到串行DAC 104a并且将输入端 子101d连接到串行DAC 104d。选择器502R将串行DAC 104a连接到输出端子 106a并且将串行DAC 104d连接到输出端子106d。这样，输出端子106a接收 负极性的输出电压Vout(a)，并且输出端子106d接收正极性的输出电压Vout (d)。因此，负极性的灰度级电压Vlcd(a)从输出端子106a输出，并且正 极性的灰度级电压Vlcd(d)从输出端子106d输出。
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。响 应该控制信号CONT，选择器501R将输入端子101a连接到串行DAC104d并且 将输入端子101d连接到串行DAC 104a。同时，响应该控制信号CONT，选择器 502R将串行104d连接到输出端子106a并且将串行DAC 104a连接到输出端子 106d。因此，输出端子106a接收正极性的输出电压Vout(d)，并且输出端子 106d接收负极性的输出电压Vout(a)。
按照上述的方式，不是通过转换基准电压Vref_H和Vref_L，而是通过转 换从串行DAC 104a输出的负极性输出电压Vout(a)和从串行DAC 104d输出 的正极性输出电压Vout(d)的输出目的地(destination)，反转灰度民压 V1cd(a)和Vlcd(d)的极性。
<效果>
如上所述，由于不转换基准电压而控制灰度级电压Vlcd的极性，串行DAC 104a到104f能够采用稳定的基准电压产生输出电压Vout(a)到Vout(f)。 因此，不需要用于稳定基准电压的时间，能够增加数据传输速率。
(实施方式6)
<结构>
本发明实施方式6的LCD包括串行DAC 600a到600f，而不是图2所示的 串行DAC 104a到104f。其它结构与图1和图2所示的结构基本相同。由于串 行DAC 600a到600f在结构上基本上彼此相同，下面只参照图11A代表性地描 述串行DAC 600a。图11A的串行DAC 600a包括开关控制器SWC101、开关SW1 到SW4和电容C1和C2。
<工作>
下面参照图12A和12B描述图11A所示的串行DAC 600a的工作。
在时刻t0到t9，执行与图5A和5B所示的串行DAC 104a基本相同的处 理，并且电容C2处的最终电压V(C2)作为输出电压Vout(a)输出到下游器 件。
在时刻t9到t10，开关控制器SWC101接通开关SW2和SW3，而断开开关 SW4(参照图11B)。这允许存储在电容C1中的电荷Q(C1)和存储在电容C2 中的电荷Q(C2)流向端子L，并且从而电容C1处的电压V(C1)和电容C2 处的电压V(C2)均变为“0”。
在时刻t10到t11，由于输入显示数据Data(a)的最低有效位为“1”， 开关控制器SWC101接通开关SW1并且断开其它开关SW2到SW4(参照图11A)。 因此，具有对应于电压V(C1)的值的量(Q＝C1×VREF)的电荷Q(C1)存储 在电容C1中。
在时刻t11到t20，执行与在时刻t1到t10基本相同的处理。
如上所述，图11A所示的串行DAC 600a与图3A所示的串行DAC 104a相 比，处理周期增加了一个步骤。
<效果>
如上所述，通过在对于串行DAC 600a的处理周期中提供一个用于释放存 储在电容C2中的电荷的步骤(用于复位的步骤)，可以省去串行DAC 104a中 的开关SW5。这减少了开关的占用面积并且也减少了用于控制开关的控制信号 条线的数目。这样，可以实现低成本的LCD。
在图7、8、9和10所示的灰度级电压发生部分中，本实施方式中的串行 DAC 600a到600f可以用来代替串行DAC 104a到104f。
(实施方式7)
<结构>
在图2所示的DAC 104a到104f中，当显示数据Data的比特值为“0”时 接通开关SW3以释放存储在电容C1中的电荷Q(C1)(图5A中的t2到t3)。
<整体结构>
本发明实施方式7的LCD包括串行DAC700a到700f，而不是图2所示的 串行DAC104a到104f。其它结构与图1和图2所示的结构基本相同。由于串 行DAC 700a到700f的结构彼此基本相同，下面将参照图13代表性地描述串 行DAC 700a。
<串行DAC 700a的内部结构>
图13的串行DAC 700a包括电荷回收部分701和开关控制器SWC702，而 不是图3A所示的开关控制器SWC101。电荷回收部分701包括开关SW71到SW73、 电容C71、运算放大器7001和电荷输出端子7002a和7002b。电荷回收部分 701回收存储在电容C1中的电荷D(C1)并且向外部提供回收的电荷。
开关控制器SWC702根据通过端子D输入的显示数据Data(a)接通/断开 开关SW1到SW5和SW71到SW73。而且，开关控制器SWC702使电荷输出端子 7002a和7002b处于连接或者断开状态。设置开关SW73以使电容C1连接到运 算放大器7001的反相输入端(inverted input terminal)。运算放大器7001 的正相输入端(non-inverted input terminal)接地。运算放大器7001还通过 开关SW71、电容C71和开关SW72将其反相输入端连接到其输出端(即，运算 放大器7001通过电容C71在其输出端和反相输入端之间具有反馈连接)。因此， 差分输入端的电势为GND(由于正相输入端接地并且反相输入构成负反馈电 路)。设置用于向外部提供存储在电容C71中的电荷的电荷输出端子7002a和 7002b将电荷回收部分701连接到外部或者从外部断开。
<工作>
下面参照图5A和5B描述图13所示的电荷回收部分701的工作。电荷回 收部分701的工作包括回收不必要的电荷的电荷回收处理以及向外部提供回 收的电荷的电荷提供处理。
[电荷回收处理]
首先描述电荷回收处理。注意，初始的开关SW71和SW72接通。
在时刻t0到t2，开关控制器SWC 702与上述的开关控制器SWC 101执行 相同的操作，并且最终对应于结点N1处0.5VREF电压的电荷Q(C1)存储在 电容C1中。
在时刻t2到t3，由于显示数据Data(a)的第二最低有效位为“0”，开 关控制器SWC 702断开开关SW1、SW2、SW4和SW5。而且，开关控制器SWC702 接通开关SW73，以允许存储在电容C 1中的电荷Q(C1)转移到电容C71。
在时刻t3到t4，开关控制器SWC 702断开开关SW73、接通开关SW2并且 保持其它开关SW1、SW4和SW5处于断开状态。
在除了t11到t13的时刻t4到t18，开关控制器SWC 702与开关控制器 SWC 101执行相同的操作。在时刻t11到t12，与在时刻t2到t3相同，开关 控制器SWC 702断开开关SW1、SW2、SW4和SW5并且接通开关SW73。在时刻 t12到t13，与在时刻t3到t4相同，开关控制器SWC 702断开开关SW73并且 接通开关SW2。
按照上述方式，当显示数据Data(a)的比特值为“0”时，存储在电容 C1中的电荷Q(C1)转移到电容C71。
[电荷提供处理]
下面描述电荷提供处理。假设电荷输出端子7002a和7002b与电源条线相 连。
开关控制器SWC 702首先断开开关SW71和SW72，然后将电荷输出端子 7002a和7002b连接到电源条线。因此，电容C71与电源条线相连，以允许存 储在电容C71中的电荷转移到电源条线。
<效果>
如上所述，存储在电容C1中的电荷没有被丢弃而是转移到另一电容C71， 从而能够回收不必要的电荷。此外，由于存储在电容C71中的电荷提供到电源 条线等，可以有效使用不需要的电荷并且因此实现低功耗。
在该实施方式中，没有使用开关SW3，从而可以省去。
开关SW73的一端可以连接到结点N2和开关SW4之间的某一处。在这种情 况下，电荷回收部分701可以回收存储在电容C2中的电荷Q(C2)。具体地， 在图5B中的时刻t9到t10，开关控制器SWC 702接通开关SW73以允许存储 在电容C2中的电荷Q(C2)转移到电容C71，而不是接通开关SW5以放弃存储 在电容C2中的电荷Q(C2)。在这种情况下，可以省去开关SW5。
图13所示的电荷回收部分701可以设置在图11A的串行DAC 600a中。在 这种情况下，在图12A和12B中的时刻t9到t10，可以接通电荷回收部分701 中的开关SW73，而不是接通开关SW3，以允许存储在电容C1中的电荷Q(C1) 和存储在电容C2中的电荷Q(C2)同时被回收。
(实施方式8)
液晶面板中的LC元件可以具有其各自的负载电容。通常，随着液晶面板 的屏幕越来越大并且清晰度越来越高，LC元件的负载电容的值越来越大并且 通常影响相当大。如果串行DAC 104a中的电容C2的电容值比LC元件的电容 值小，需要提供运算放大器以驱动这些负载电容。
<整体结构>
本发明实施方式8的LCD包括串行DAC 800a到800f，而不是图2所示的 串行DAC 104a到104f。其它结构与图1和图2所示的基本相同。由于串行DAC 800a到800f在结构上彼此基本相同，下面将参照图14代表性地描述串行DAC 800a。
<串行DAC 800a的内部结构>
图14的串行DAC 800a除了包括图3A的串行DAC 104a的组件外，还包括 运算放大器801。
运算放大器801的一个输入端子与开关SW4的一个端子相连，并且另一输 入端子与其自身的输出端子相连接。换句话说，串行DAC 800a除了包括图3A 的串行DAC 104a的组件外，还包括电压跟随电流放大器。通过使用该放大器， 防止了电荷从端子OUT向开关SW4的反向流动发生。
<效果>
如上所述，通过使用电压跟随电流放大器以产生输出电压Vout，可以很 好地驱动具有大负载电容的液晶面板。因此，可以实现具有大屏幕液晶面板的 LCD。
(实施方式9)
<整体结构>
本发明的实施方式9的LCD包括串行DAC 900a到900f，而不是图2所示 的串行DAC 104a到104f。其它结构与图1和图2所示的结构基本相同。由于 串行DAC 900a到900f在结构上彼此基本相同，下面将参照图15代表性地描 述串行DAC 900a。
图15的串行DAC 900a除了包括图3A的串行DAC组件之外，还包括输出 电压放大器部分901。
<输出电压放大器部分901的内部结构>
图15所示的输出电压放大器部分包括失调(offset)控制器9001、开关 SW91到SW93、电容C91和运算放大器9002。
失调控制器9001控制开关SW91到SW93的接通/断开。运算放大器9002 的一个输入端子连接到端子L，而另一输入端子连接到开关SW4。运算放大器 9002在其连接到开关SW4的输入端子处还通过电容C91和开关SW93(或者开 关SW92)连接到其自身的输出端子。此外，运算放大器9002在其连接到端子 L的输入端子处还通过开关SW91、电容C91和开关SW92连接到其自身的输出 端子。
<工作>
下面将参照图16A和16B描述图15所示的输出电压放大器部分901的工 作。假设运算放大器9002具有失调电压Vos。
首先，如图16A所示，失调控制器9001接通开关SW91和SW92。这允许 失调电压Vos施加到电容C91，并且从而电容C91具有对应于失调电压Vos的 值的电荷Q(C91)。
之后，如图16B所示，失调控制器9001断开开关SW91和SW92并且接通 开关SW93，使得运算放大器9002和电容C91组成电容反馈放大器。
<效果>
如上所述，对应于失调电压的Vos的电荷存储在电容C91中，并且具有该 电荷的电容C91与运算放大器9002形成电容反馈放大器。因此，在电压V(C2) 作为输出电压Vout(a)输出之前，结点N2处的电压V(C2)的值随着存储在 电容C91中的电荷量而增加/减少。换句话说，只有在电压V(C2)的值随着 失调电压Vos的值增加/减少后，电压V(C2)才作为输出电压Vout(a)输出。 这样，可以去除运算放大器9002中的失调。
(实施方式10)
图17示出了4比特显示数据Data与在电容C1和C2处电压V(C1)和v (C2)直接的对应关系图。在图17中，当显示数据Data为“1111”时，作为 输出电压Vout输出的电压V(C2)为比全幅值电压(Vref)小6％的值 “0.9375VREF”，其原因在于，在电荷分布过程中，电荷不能以最大量传输到 电容C2。为了解决这种电压缺失，可以将基准电压设置为比给出期望最大幅 值的值更高一些。然而，为了将基准电压设置为更高的值，相关的电阻必须能 够承受这样的高电压，并且处理也必须能够承受比实际输出更大的电压宽度。 这会引起经济效益降低。
<结构>
本发明实施方式10的LCD包括串行DAC 1000a到1000f，而不是图2所 示的串行DAC 104a到104f。其它结构与图1和图2所示的基本相同。由于串 行DAC 1000a到1000f在结构上彼此基本相同，下面将参照图18代表性地描 述串行DAC 1000a。
图18的串行DAC 1000a除了包括图3A的串行DAC 104a的组件外，还包 括运算放大器10001和电容C101。
运算放大器10001的一个输入端子连接到开关SW4并且另一输入端子通过 电容C101连接到其自身的输出端子。换句话说，运算放大器10001形成电容 反馈运算放大器。
<电容值的设置>
将图18中的电容C101的电容值设置为比电容C2的值小，从而增加在电 容C101处产生的电压。这样，从串行DAC 1000a的端子OUT输出的输出电压 Vout(a)比输入到运算放大器10001中的电压高。
<效果>
如上所述，可以通过调整电容C101的电容值增加/减少输出电压Vout的 值。这使得在不增加处理阻力的情况下，将不能达到基准电压幅值的驱动电压 放大到预定值成为可能。
(实施方式11)
<整体结构>
本发明实施方式11的LCD包括图19所示的灰度级电压发生部分1100， 而不是图2所示的灰度级电压发生部分100。其它结构与图1和图2所示的结 构基本相同。本实施方式的LCD根据不同的外部信号通过水平行反转驱动方法 驱动液晶面板。
<灰度级电压发生部分1100>
图19的灰度级电压发生部分1100包括电源条线L1101a和L1101b以及选 择器1102，而不是图2所示的电源条线L103a到L103d以及选择器102和105。
设置电源条线L1101a和L1101b以从基准电压源14向串行DAC 104a到 104f提供基准电压HVref_H、HVref_L、LVref_H和LVref_L。
选择器1102根据来自控制器2的控制信号CONT向电源条线L1101a和 L1101b提供来自基准电压源14的基准电压HVref_H、HVref_L、LVref_H和 LVref_L。
串行DAC 104a到104f的端子D处分别连接到输入端子101a到101f、端 子H连接到电源条线L1101a、端子L连接到电源条线L1101b并且端子OUT连 接到输出端子106a到106f。
<工作>
下面将描述图19所示的灰度级电压发生部分1100的工作。
[转换连接之前]
选择器1102首先向电源条线L1101a和L1101b分别提供基准电压HVref_H 和HVref_L。因而，此时由串行DAC 104a到104f产生的所有输出电压Vout (a)到Vout(f)都具有正极性。
[转换连接之后]
一旦处理了一行的显示数据DATA，控制器2输出控制信号CONT。选择器 1102响应该控制信号CONT，向电源条线L1101a和L1101b分别提供基准电压 LVref_H和LVref_L。因此，由串行DAC 104a到104f产生的所有输出电压Vout (a)到Vout(f)都具有负极性。
按照上述方式，通过逐水平行转换施加到电源条线L1101a和L1101b的基 准电压，可以逐水平行反转输出到液晶面板1的灰度级电压Vlcd(a)到Vlcd (f)的极性。这样，就实现了水平行反转驱动方法。
<效果>
如上所述，灰度级电压发生部分1100包括多个并联连接到一对电源条线 的串行DAC。因此，例如在串行DAC104a中，与传统的R-DAC相比，所需用 于产生输出电压Vout(a)的电源条线数目(基准电压数目)可以变小。这样， 在最终的灰度级电压发生装置和LCD中，由电源条线占用的面积(电路规格) 比采用传统的R-DAC的要小。
(实施方式12)
<整体结构>
本发明实施方式12的LCD包括图20所示的基准电压源34R、34G和34B 以及灰度级电压发生部分1200，而不是图2所示的基准电压源14和灰度级电 压发生部分100。其它结构与图1和图2所示的结构基本相同。
<灰度级电压发生部分1200的内部结构>
图20所示的灰度级电压发生部分1200包括电源条线L1201Ra、L1201Rb、 L1201Ga、L1201Gb、L1201Ba和L1201Bb以及选择器1202R、1202G和1202B， 而不是图19所示的电源条线L1101a和L1101b以及选择器1102。其它结构与 图19所示的结构基本相同。
设置电源条线L1201Ra和L1201Rb以提供来自基准电压源34R的基准电压 HVref_H、HVref_L、LVref_H和LVref_L。设置电源条线L1201Ga和L1201Gb 以提供来自基准电压源34G的基准电压HVref_H、HVref_L、LVref_H和 LVref_L。设置电源条线L1201Ba和L1201Bb以提供来自基准电压源34B的基 准电压HVref_H、HVref_L、LVref_H和LVref_L。
选择器1202R根据来自控制器2的控制信号向电源条线L1201Ra和 L1201Rb提供从基准电压源34R接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器1202G根据来自控制器2的控制信号向电源条线L1201Ga 和L1201Gb提供从基准电压源34G接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器1202B根据来自控制器2的控制信号向电源条线L1201Ba 和L1201Bb提供从基准电压源34B接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。
在串行DAC 104a和104d中，端子H连接到电源条线L1201Ra，并且端子 L连接到电源条线L1201Rb。在串行DAC 104b和104e中，端子H连接到电源 条线L1201Ga，并且端子L连接到电源条线L1201Gb。在串行DAC 104c和104f 中，端子H连接到电源条线L1201Ba，并且端子L连接到电源条线L1201Bb。
<工作>
下面将描述图20所示的灰度级电压发生部分1200的工作。选择器1202R、 1202G和1202B的工作基本相同。因此，下面将代表性地描述选择器1202R的 工作。
[转换连接之前]
选择器1202R首先分别向电源条线L1201Ra和L1201Rb提供基准电压 HVref_H和HVref_L。因此，由串行DAC 104a到104f产生的输出电压Vout(a) 到Vout(f)具有正极性。
[转换连接之后]
一旦接收到来自控制器2的控制信号CONT，选择器1202R向电源条线 L1201Ra和L1201Rb分别提供基准电压LVref_H和LVref_L。因此，由串行DAC 104a和104d产生的输出电压Vout(a)和Vout(d)具有负极性。
<效果>
如上所述，通过单独设置基准电压源34R、34G和34B中的基准电压 HVref_H、HVref_L、LVref_H和LVref_L的值，可以校正RGB颜色中每一个的 灰度级特性。这允许用于RGB的单独伽玛校正，并且从而与实施方式11相比 能够实现高质量显示。
(实施方式13)
<整体结构>
本发明实施方式13的LCD包括图21所示的基准电压源44R、44G和44B 以及灰度级电压发生部分1300，而不是图2所示的基准电压源14和灰度级电 压发生部分100。其它结构与图1和图2所示的结构基本相同。
<灰度级电压发生部分1300的内部结构>
图21所示的灰度级电压发生部分1300包括选择器1302R、1302G和1302B， 而不是图20所示的选择器1202R、1202G和1202B。其它结构与图20所示的 结构相同。
选择器1302R根据来自控制器2的控制信号CONT向电源条线L1201Ra和 L1201Rb提供从基准电压源44R接收的基准电压Vref_H、GND和Vref_L。选择 器1302G根据来自控制器2的控制信号CONT向电源条线L1201Ga和L1201Gb 提供从基准电压源44G接收的基准电压Vref_H、GND和Vref_L。选择器1302B 根据来自控制器2的控制信号CONT向电源条线L1201Ba和L1201Bb提供从基 准电压源44B接收的基准电压Vref_H、GND和Vref_L。
<工作>
下面将描述图21所示的灰度级电压发生部分1300的工作。选择器1302R、 1302G和1302B的工作基本相同。因此，下面将代表性地描述选择器1302R的 工作。
<转换连接之前>
选择器1302R首先分别向电源条线L1201Ra和L1201Rb提供基准电压 Vref_H和GND。因此，由串行DAC 104a和104d产生的输出电压Vout(a)和 Vout(d)具有正极性。
<转换连接之后>
一旦接收了来自控制器2的控制信号CONT，选择器1302R分别向电源条 线L1201Ra和L1201Rb提供基准电压Vref_L和GND。因此，由串行DAC 104a 和104d产生的输出电压Vout(a)和Vout(d)具有负极性。
<效果>
如上所述，当在图20所示的灰度级电压发生部分1200中转换所有四个基 准电压HVref_H、HVref_L、LVref_H和LVref_L的提供目的地时，在该实施方 式的灰度级电压发生部分1300中只有两个基准电压Vref_H和Vref_L参与提 供目的地的转换中。因此，可以减少基准电压的数目。
尽管在上述各实施方式中描述了设置在LCD中的灰度级电压发生装置，但 是本发明并不局限于LCD的应用。本发明的灰度级电压发生装置无疑可以应用 于使用输入的灰度级电压显示图像的所有显示器中(例如有机EL面板等)。
本发明的可以减少电路占用面积的灰度级电压发生装置能够有效用于液 晶显示器、打印机等等。
尽管在优选实施方式中描述了本发明，显然，本发明所属领域的技术人员 还可以在说明书所述之外进行各种各样的修改并提出许多实施方式。因此，本 发明的意图是通过所附的权利要求书覆盖属于本发明原理和范围内的所有变 化。
(实施方式1)<整体结构>
图1示出了本发明的实施方式1的LCD的整体结构。该LCD包括液晶面板 1、控制器2、栅驱动器3和源驱动器(液晶驱动器)4。液晶面板1根据不同 的外部信号通过点反转驱动方法进行驱动。
液晶面板1具有以矩阵形式设置的液晶(LC)元件。这些LC元件透过对 应于由源驱动器4施加的灰度级电压Vlcd(a)到Vlcd(f)的值的灰度级的 光。LC元件包括以矩阵形式设置的用于红色组件(LC元件RR)的LC元件、 用于绿色组件(LC元件GG)的LC元件以及用于蓝色组件(LC元件BB)的LC 元件。一个LC元件RR、一个LC元件GG和一个LC元件BB组成一个像素。在 该实施方式中，假设在液晶面板中设置有4(垂直)×6(水平)个LC元件。
控制器2从外部接收不同的信号(显示数据、帧信息、显示时序信息等)， 并且向栅驱动器3输出控制信号CONT以及向源驱动器4输出显示数据DATA、 控制信号CONT、起始信号START以及负载信号LD。
栅驱动器3根据由控制器2输出的控制信号CONT向液晶面板1输出扫描 信号SCN(1)到SCN(4)，以激活液晶面板1中的每水平行LC元件中的LC 元件。例如，当输入扫描信号SCN(1)时，液晶面板1中的LC元件RR11、GG12、 BB13、RR14、GG15、BB16被激活。
源驱动器4根据由控制器2输出的显示数据DATA输出灰度级电压Vlcd(a) 到Vlcd(f)。灰度级电压Vlcd(a)到Vlcd(f)被施加到液晶面板1中在施 加的同时处于激活状态的LC元件。
<驱动方法>
液晶面板1中的LC元件根据电势差改变其透射/遮光量。因此，无论施加 的灰度级电压的极性为正或者为负，只要相对应公共电势存在电势差，LC元 件就被驱动。然而，如果相同极性的电压连续施加到LC元件，即使停止施加 电压以后，该LC元件也会保持一段时间的透光(这种现象被称为“图像暂留 (image persistence)”)。
水平行反转驱动方法、垂直列反转驱动方法以及点反转驱动方法是公知的 能够防止上述现象的驱动方法，其中在水平行反转驱动方法中，施加到LC元 件的灰度级电压的极性被逐水平行反转，在垂直列反转驱动方法中，施加到 LC元件的灰度级电压的极性被逐垂直列反转，而在点反转驱动方法中，灰度 级电压的极性被逐像素反转。而且，作为公知技术，通过上述任一驱动方法驱 动LC元件，可以实现减少闪烁并且可以获得用于改善图像质量的其它效果。
<源驱动器>
图2示出了图1中的源驱动器4的内部结构图。源驱动器4包括移位寄存 器11、锁存器12a到12f和13a到13f、基准电压源14和灰度级电压发生部 分100。移位寄存器11与预定时钟同步顺序移位从控制器2接收的起始信号 START，以向锁存器12a到12f输出锁存时序信号。锁存器12a到12f以与来 自移位寄存器11的锁存时序信号同步的方式捕获并且保持来自控制器2的显 示数据DATA中的显示数据Data(a)到Data(f)。各显示数据Data(a)到 Data(f)是表示组成一个像素的三个组件(R、G和B组件)中每一个的灰度 级值的比特数据。锁存器13a到13f以与来自控制器2的负载信号LD同步的 方式，捕获并且保持由锁存器12a到12f保持的显示数据Data(a)到Data (f)，并且以与来自控制器2的加载信号LD同步的方式，将捕获的显示数据 Data(a)到Data(f)输出到灰度级电压发生部分100。基准电压源14根据 从内部电压源(未示出)接收的电压产生基准电压HVref_H、HVref_L、LVref_H 和LVref_L，并且将产生的基准电压提供到灰度级电压发生部分100。基准电 压HVref_H和HVref_L用于产生正极性的灰度级电压，而基准电压LVref_H 和LVref_L用于产生负极性的灰度级电压。在该实施方式中，假设基准电压 HVref_H为大约10V、HVref_L为大约5V、LVref_H为大约5V并且LVref_L为 大约0V。灰度级电压发生部分100使用由基准电压源14提供的基准电压 HVref_H、HVref_L、LVref_H和LVref_L，产生具有对应于从锁存器13a到13f 接收的显示数据Data(a)到Data(f)的灰度级值(比特值)的值的输出电 压Vout(a)到Vout(f)，并且将产生的输出电压作为灰度级电压Vlcd(a) 到Vlcd(f)输出到液晶面板1。
<灰度级电压发生部分100的内部结构>
灰度级电压发生部分100包括输入端子101a到101f、选择器102和105、 电源条线L103a到L103d、串行数模转换器(DAC)104a到104f以及输出端子 106a到106f。
输入端子101a到101f接收由锁存器13a到13f输出的显示数据Data(a) 到Data(f)。各显示数据Data(a)到Data(f)由表示灰度级值的比特值组 成。
选择器102根据控制信号CONT转换输入端子101a到101f与串行DAC 104a 到104f之间的连接。
设置电源条线L103a到L103d以将来自基准电压源14的基准电压 HVref_H、HVref_L、LVref_H和LVref_L提供到串行DAC 104a到104f。
在各串行DAC 104a、104c和104e中，端子D连接到选择器102，端子H 连接到电源条线L103c、端子L连接到电源条线L103d。在各串行DAC 104b、 104d和104f中，端子D连接到选择器102，端子H连接到电源条线L103a、 端子L连接到电源条线L103b。
串行DAC 104a到104f通过选择器102接收来自连接到选择器102上的锁 存器13a到13f的显示数据Data(a)到Data(f)，并且采用施加到电源条线 L103c和L103d的基准电压LVref_H和LVref_L(或者施加到电源条线L103a 和L103b的基准电压HVref_H和HVref_L)输出具有对应于接收的显示数据 Data(a)到Data(f)的灰度级值(比特值)的值的输出电压Vout(a)到 Vout(f)。
选择器105根据控制信号CONT转换串行DAC 104a到104f与输出端子106a 到106f之间的连接关系。
输出端子106a到106f通过选择器105接收来自连接到其上的串行DAC 的输出电压Vout(a)到Vout(f)，并且将接收的输出电压作为灰度级电压 Vlcd(a)到Vlcd(f)输出到液晶面板。
输出端子106a到106f与液晶面板1的垂直列具有一对一的对应关系。例 如，输出端子106a对应于从RR11开始的LC元件的垂直列(RR11、RR12、RR13 和RR14)。从输出端子106a到106f输出的灰度级电压Vlcd(a)到Vlcd(f) 被施加到相对应的垂直列中处于激活状态的任一LC元件。例如，从输出端子 106a输出的灰度级电压Vlcd(a)施加到从RR11开始的LC元件的垂直列(RR11、 RR12、RR13和RR14)中处于激活状态的任一LC元件。
<串行DAC的内部结构>
下面描述图2所示的串行DAC 104a到104f的内部结构。由于串行DAC 104a 到104f在结构上彼此基本相同，因此下面仅参照图3A代表性地描述串行DAC 104a。
串行DAC 104a包括开关控制器SWC101、开关SW1到SW5以及电容C1和 C2。在串行DAC 104a中，将对应于输入到端子H处的基准电压与输入到端子 L处的基准电压之间的电势差的电压施加到电容C1，以在电容C1中采样对应 于施加的电压的电荷。然后通过电容C1和C2对采样的电荷平均。重复这样的 采样和平均以产生输出电压Vout(a)。
开关控制器SWC101根据在端子D处从锁存器13a输入的显示数据Data(a) 的比特值接通/断开开关SW1到SW5。电容C1和C2具有彼此相同的电容值。 设置电容C1以采样对应于在端子H处输入的基准电压和在端子L处输入的基 准电压之间的电势差的电荷。设置电容C2以分布存储在电容C1中的电荷。设 置开关SW1以将端子H连接到与电容C1的一端相连接的结点N1。设置开关SW2 以连接结点N1和与电容C2的一端相连接的结点N2。设置开关SW3以释放存 储在电容C1中的电荷Q(C1)。设置开关SW4以在电容C2处输出作为输出电 压Vout(a)的输出电压V(C2)。设置开关SW5以释放存储在电容C2中的电 荷Q(C2)。
<串行DAC的工作>
下面参照图4A和4B描述图3A所示的串行DAC的工作。在该描述中，假 设具有比特值“1101”的显示数据Data(a)施加到端子D、基准电压VREF(电 压值为VREF)施加到端子H，并且基准电压GND(电压值为0)施加到端子L。 并且假设存储在电容C1和C2中的电荷都为零(初始状态)。
在时刻t0到t1，由于输入显示数据Data(a)的最低有效位为“1”，开 关控制器SWC101接通开关SW1并且断开其它开关SW2到SW5(参照图3A)。在 这种状态下，对应于施加到端子H的基准电压VREF与施加到端子L的基准电 压GND之间的电势差的电压V(C1)施加到电容C1，使得具有对应于电压V(C1) 的值的量(Q＝C1×VREF)的电荷Q(C1)存储在电容C1中。
在时刻t1到t2，开关控制器SWC101断开开关SW1、接通开关SW2并且保 持其它开关处于断开状态(参照图3B)。在这种状态下，电容C1和C2并联连 接，存储在电容C1中的电荷Q(C1)分布到电容C2。施加到电容C1和C2两 端的电压值为V＝Q/(C1+C2)。电容C1和C2具有相同的电容值，即，C1＝C2。 因此，处于电容C1处的电压V(C1)以及处于电容C2处的电压V(C2)均为 VREF的一半(0.5VREF)。
在时刻t2到t3，由于输入显示数据Data(a)的第二最低有效位为“0”， 开关控制器SWC101接通开关SW3并且断开其它开关SW1、SW2、SW4和SW5(参 照图3C)。这允许存储在电容C1中的电荷Q(C1)流向端子L，并且使得电容 C1处的电压V(C1)变为“0”。
在时刻t3到t4，开关控制器SWC101断开开关SW3并且接通开关SW2，而 保持其它开关为断开状态(参照图3B)。在这种状态下，电容C1和C2并联连 接，存储在电容C2中的电荷Q(C2)分布到电容C1。这样，处于电容C1处的 电压V(C1)与处于电容C2处的电压V(C2)均为0.5VREF的一半(0.25VREF)。
在时刻t4到t5，由于输入显示数据Data(a)的第三最低有效位为“1”， 开关控制器SWC101接通开关SW1并且断开其它开关SW2到SW5。这样，具有 对应于电压V(C1)的值的量(Q＝C1×VREF)的电荷Q(C1)存储在电容C1 中。
在时刻t5到t6，开关控制器SWC101断开开关SW1并且接通开关SW2，存 储在电容C1中的电荷Q(C1)分布到电容C2，这样，存储在电容C1中的电荷 Q(C1)的量以及存储在电容C2中的电荷Q(C2)的量均为Q＝(1+0.25)×VREF/2。 这样，电容C1处的电压V(C1)和电容C2处的电压V(C2)均为0.625VREF。
在时刻t6到t7，由于输入显示数据Data(a)的第四最低有效位为“1”， 开关控制器SWC101接通开关SW1并且断开其它开关SW2到SW5。这样，具有 对应于电压V(C1)值的量(Q＝C1×VREF)的电荷Q(C1)存储在电容C1中。
在时刻t7到t8，开关控制器SWC101断开开关SW1并且接通开关SW2。这 样，存储在电容C1中的电荷Q(C1)的量与存储在电容C2中的电荷Q(C2) 的量均变为Q＝(1+0.625)×VREF/2。这样，电容C1处的电压V(C1)和电容 C2处的电压V(C2)均为0.8125VREF。
在时刻t8到t9，开关控制器SWC101断开开关SW2并且接通开关SW4。这 样，电容C2处的电压V(C2)作为输出电压Vout(a)输出到下游器件。
按照上述方式，具有对应于显示数据Data(a)的值的输出电压Vout(a) 从串行DAC 104a输出。
<连续输出相同数据的情况>
接着将参照图5A和5B描述连续两次处理显示数据“1101”的情况。
在时刻t1到t9，执行与参照图4A和4B的上述描述基本相同的处理，以 在电容C2处输出作为输出电压Vout(a)的电压V(C2)(时刻t8到t9)。
在时刻t9到t10，开关控制器SWC101接通开关SW5而断开开关SW2和SW4。 这允许存储在电容C2中的电荷Q(C2)流向端子L，并且因此电容C2处的电 压V(C2)变为“0”。同时，由于显示数据Data(a)的最低有效位为“1”， 开关控制器SWC101接通开关SW1。这样，对应于基准电压VREF与基准电压GND 之间的电势差的电压V(C1)施加到电容C1两端。
在时刻t10到t18，执行与上述在时刻t2到t9基本相同的处理。这样， 在时刻t17到t18，电容C2处的电压V(C2)作为输出电压Vout(a)输出到 下游器件。
如上所述，在时刻t9到t10，存储在电容C2中的电荷Q(C2)释放，同 时采样电容C1中的电荷。
<灰度级电压发生部分的工作>
下面将描述图2中的灰度级电压发生部分100的工作。假设选择器102 初始将输入端子101a、101c和101e分别连接到串行DAC 104a、104c和104e， 并且将输入端子101b、101d和101f分别连接到串行DAC 104b、104d和104f。 并且假设选择器105初始将串行DAC 104a、104c和104e分别连接到输出端子 106a、106c和106e，并且将串行DAC 104b、104d和104f分别连接到输出端 子106b、106d和106f。
[连接转换之前]
输入端子101a到101f从锁存器13a到13f接收显示数据Data(a)到Data (f)并且输出接收的显示数据Data(a)到Data(f)。
由于输入端子101a通过选择器102连接到串行DAC 104a，串行DAC 104a 在其端子D处接收由输入端子101a输出的显示数据Data(a)。
串行DAC 104a使用施加到电源条线L103c的基准电压LVref_H和施加到 电源条线L103d的基准电压LVref_L产生具有对应于接收的显示数据Data(a) 的比特值的值的输出电压Vout(a)。
由于串行DAC 104a通过选择器105连接到输出端子106a，输出端子106a 接收由串行DAC 104a产生的输出电压Vout(a)并且将接收的输出电压Vout (a)作为灰度级电压Vlcd(a)输出到液晶面板1。
与串行DAC 104a相似，串行DAC 104c和104e也在其端子D处接收来自 输入端子101c和101e的显示数据Data(c)和Data(e)，并且使用施加到电 源条线L103c的基准电压LVref_H和施加到电源条线L103d的基准电压 LVref_L产生具有对应于接收的显示数据Data(c)和Data(e)的比特值的 值的输出电压Vout(c)和Vout(e)。与输出端子106a相似，输出端子106c 和106e将由串行DAC 104c和104e产生的输出电压Vout(c)和Vout(e)作 为灰度级电压Vlcd(c)和Vlcd(e)输出到液晶面板1。
同样，串行DAC 104b、104d和104f使用施加到电源条线L103a的基准电 压HVref_H和施加到电源条线L103b的基准电压HVref_L产生具有对应于从输 入端子101b、101d和101f接收的显示数据Data(b)、Data(d)和Data(f) 的比特值的值的输出电压Vout(b)、Vout(d)和Vout(f)。输出端子106b、 106d和106f将由串行DAC 104b、104d和104f产生的输出电压Vout(b)、Vout (d)和Vout(f)作为灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)输出到 液晶面板1。
按照上述方式，具有负极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd (e)和具有正极性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列 交替地输出到液晶面板1。
[连接转换之后]
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。选 择器102响应由控制器2输出的控制信号CONT转换输入端子101a到101f与 串行DAC 104a到104f之间的连接，使得输入端子101a、101c和101e分别连 接到串行DAC 104b、104d和104f，并且输入端子101b、101d和101f分别连 接到串行DAC 104a、104c和104e。同样，选择器105响应控制信号CONT转 换串行DAC 104a到104f与输出端子106a到106f之间的连接，使得串行DAC 104a、104c和104e分别连接到输出端子106b、106d和106f，并且串行DAC 104b、104d和104f分别连接到输出端子106a、106c和106e。
然后，输入端子101a到101f与转换连接之前一样，从锁存器13a到13f 接收显示数据Data(a)到Data(f)。
串行DAC 104b、104d和104f产生具有对应于从输入端子101a、101c和 101e接收的显示数据Data(a)、Data(c)和Data(e)的比特值的值的输出 电压Vout(b)、Vout(d)和Vout(f)。输出端子106a、106c和106e将由串 行DAC 104b、104d和104f产生的输出电压Vout(b)、Vout(d)和Vout(f) 作为灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e)输出到液晶面板1。
同样，串行DAC 104a、104c和104e产生具有对应于从输入端子101b、 101d和101f接收的显示数据Data(b)、Data(d)和Data(f)的比特值的 值的输出电压Vout(a)、Vout(c)和Vout(e)。输出端子106b、106d和106f 将由串行DAC 104a、104c和104e产生的输出电压Vout(a)、Vout(c)和Vout (e)作为灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)输出到液晶面板1。
如上所述，具有正极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e) 和具有负极性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列交替 地输出到液晶面板1。
<向液晶面板的输出>
图6A和6B分别示出了从输出端子106a和106b输出的灰度级电压Vlcd (a)和Vlcd(b)的输出波形图。灰度级电压Vlcd(a)的极性按照“+”、“-”、…… 的顺序循环变化，而灰度级电压Vlcd(b)的极性按照与灰度级电压Vlcd(a) 相反的“-”、“+”、……顺序循环变化。
如上所述，各串行DAC 104a到104f连接到不同于与其相邻的任一串行 DAC所连接的电源条线的电源条线。因此，各串行DAC 104a到104f能够产生 极性不同于与其相邻的任一串行DAC所产生的输出电压极性的输出电压。换句 话说，液晶面板1中的各LC元件能够接收极性不同于施加到与其相邻的任一 LC元件的灰度级电压极性的灰度级电压。进而，随着选择器102和105逐水 平行(每扫描时序)转换输入端子-串行DAC-输出端子的连接，输出到液晶面 板1的灰度级电压Vlcd(a)到Vlcd(f)的极性可以逐水平行转换。这样， 如图6C所示，极性彼此不同的灰度级电压施加到液晶面板1中的每两个相邻 的LC元件。这样可以实现点反转驱动。
<效果>
如上所述，在灰度级电压发生部分100中，多个串行DAC并联连接到一对 电源条线。因此，对于例如产生输出电压Vout(a)的串行DAC 104a所需的 电源条线数目(基准电压数目)少于传统R-DAC的情况。因此，在灰度级电压发 生装置以及采样该串行DAC的LCD中，由电源条线占用的面积(电路规格)比 采样传统R-DAC的灰度级电压发生装置和LCD的相对要小。
在串行DAC 104b、104d和104f(正极性的串行DAC)中的开关SW1到SW5 必须具有10V或者更高的击穿电压。因此，优选地，将耐高压的晶体管用于开 关SW1到SW5。相反，在串行DAC 104a、104c和104e(负极性的串行DAC) 中的开关SW1到SW5只需承受大约5V的电压。因此，具有5V击穿电压的普通 晶体管可以用于开关SW1到SW5。
在本实施方式的LCD中，通过点反转驱动方法驱动液晶面板1。或者，也 可以通过垂直列反转驱动方法驱动液晶面板1。在这种情况下，控制器2应该 每帧而不是每水平行输出控制信号CONT。
串行DAC的数目并不局限于六个，而是根据包括在液晶面板1中的LC元 件的数目可以更多或者更少。
串行DAC 104a到104f的内部结构并不局限于图3A到3C所示的情况。只 要结构中包括以预定时序根据显示数据存储对应于两基准电压之间的电势差 的电荷的第一电容和与第一电容并联连接的第二电容，任何一种都可以采用。
源驱动器4可以组成为一个LSI，或者可以也液晶面板1集成在一起。
按照点反转液晶驱动方法，通常，正电压的幅值与负电压的幅值均设置为 大约5V。因此，在产生正灰度级电压和负灰度级电压时，灰度级电压发生部 分必须给出10V的幅值。
(实施方式2)
当正极性的串行DAC 104b、104d和104f以及负极性的串行DAC 104a、 104c和104e由彼此不同的晶体管器件组成时，需要用于形成正极性的串行DAC 和负极性的串行DAC的两种不同的处理。另外，正极性的串行DAC和负极性的 串行DAC的面积会不均匀。
<整体结构>
本发明实施方式2的LCD包括图7所示的灰度级电压发生部分200而不是 图2中的灰度级电压发生部分100。其它结构基本与图1和图2所示的相同。
<灰度级发生部分200的内部结构>
图7所示的灰度级电压发生部分200包括选择器201而不是图2中的选择 器102和105。其它结构基本与图2所示的相同。
选择器201根据由控制器2输出的控制信号CONT向电源条线L103a到 L103d提供从基准电压源接收的基准电压HVref_H、HVref_L、LVref_H和 LVref_L。
在串行DAC104a、104c和104e中，端子D连接到输入端子101a、101c 和101e，端子H连接到电源条线L103c，端子L连接到电源条线L103d，并且 端子OUT连接到输出端子106a、106c和106e。在串行DAC 104b、104d和104f 中，端子D连接到输入端子101b、101d和101f，端子H连接到电源条线L103a， 端子L连接到电源条线L103b，并且端子OUT连接到输出端子106b、106d和 106f。
<工作>
下面将描述图7所示的灰度级电压发生部分200的工作。假设选择器201 初始向电源条线L103a提供基准电压HVref_H、向电源条线L10b提供基准电 压HVref_L、向电源条线L103c提供基准电压LVref_H并且向电源条线L103d 提供基准电压LVref_L。
[转换连接之前]
采用施加到电源条线L103c和L103d的基准电压LVref_H和LVref_L，串 行DAC 104a、104c和104e产生具有对应于从输入端子101a、101c和101e 接收的显示数据Data(a)、Data(c)和Data(e)的比特值的值的输出电压 Vout(a)、Vout(c)和Vout(e)，并且将产生的输出电压输出到输出端子106a、 106c和106e。
同样，采用施加到电源条线L103a和L103b的基准电压HVref_H和 HVref_L，串行DAC 104b、104d和104f产生具有对应于从输入端子101b、101d 和101f接收的显示数据Data(b)、Data(d)和Data(f)的比特值的值的输 出电压Vout(b)、Vout(d)和Vout(f)，并且将产生的输出电压输出到输出 端子106b、106d和106f。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
这样，负极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e)以及正极 性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列交替地输出到液 晶面板1。
<转换连接之后>
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。选 择器201响应控制信号CONT转换基准电压HVref_H、HVref_L、LVref_H和 LVref_L与电源条线L103a到L103d之间的对应关系。特别地，选择器201向 电源条线L103a提供基准电压LVref_H、向电源条线L103b提供基准电压 LVref_L、向电源条线L103c提供基准电压HVref_H并且向电源条线L103d提 供基准电压HVref_L。
采用施加到电源条线L103c到L103d的基准电压HVref_H和HVref_L，串 行DAC 104a、104c和104e产生具有对应于从输入端子101a、101c和101e 接收的显示数据Data(a)、Data(c)和Data(e)的比特值的值的输出电压 Vout(a)、Vout(c)和Vout(e)，并且将产生的输出电压输出到输出端子106a、 106c和106e。
同样，采用施加到电源条线L103a和L103b的基准电压LVref_H和 LVref_L，串行DAC 104b、104d和104f产生具有对应于从输入端子101b、101d 和101f接收的显示数据Data(b)、Data(d)和Data(f)的比特值的值的输 出电压Vout(b)、Vout(d)和Vout(f)，并且将产生的输出电压输出到输出 端子106b、106d和106f。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
这样，正极性的灰度级电压Vlcd(a)、Vlcd(c)和Vlcd(e)以及负极 性的灰度级电压Vlcd(b)、Vlcd(d)和Vlcd(f)逐垂直列交替地输出到液 晶面板1。
如上所述，通过逐水平行转换基准电压HVref_H、HVref_L、LVref_H和 LVref_L向电源条线L103a到L103d的提供，输出到液晶面板1的灰度级电压 的极性可以逐水平行地变化，从而实现点反转驱动。
<效果>
如上所述，由于所有串行DAC104a到104f都由具有相同耐电压特性的晶 体管器件组成，串行DAC 104a到104f的电路规格可以一致。这能够均匀放置 各串行DAC 104a到104f并且从而可以有效地进行布图工作。
在转换基准电压HVref_H、HVref_L、LVref_H和LVref_L向电源条线L103a 到L103d的提供时，到基准电压的值都稳定需要一段时间。因此，优选地，在 扫描周期的消隐时间(blanking time)期间转换基准电压。而且，通过彼此 匹配电源条线L103a到L103d可以减少稳定基准电压所需的时间。例如，通过 向电源条线L103a到L103d的各端连接负载电阻，可以获得电源条线L103a 到L103d的电势的平滑上升/下降。
(实施方式3)
随着液晶面板的更高清晰度的实现，液晶面板的颜色再现性正在逐渐成为 重要因素。为此，在LCD中，考虑滤色片的特性和人类可见性的特性，需要分 别调整三基色(RGB)的灰度级特性。
<整体结构>
本发明实施方式3的LCD包括图8所示的基准电压源34R、34G和34B以 及灰度级电压发生部分300，而不是图2所示的基准电压源14和灰度级电压 发生部分100。其它结构基本上与图1和图2所示的结构相同。
<基准电压源34R、34G和34B>
图8所示的基准电压源34R提供基准电压HVref_H、HVref_L、LVref_H 和LVref_L，所述的基准电压用于产生用于液晶面板1的LC元件中用于红(R) 组件的LC元件的灰度级电压。基准电压源34G提供基准电压HVref_H、 HVref_L、LVref_H和LVref_L，所述的基准电压用于产生用于液晶面板1的 LC元件中用于绿(G)组件的LC元件的灰度级电压。基准电压源34B提供基 准电压HVref_H、HVref_L、LVref_H和LVref_L，所述的基准电压用于以产生 用于液晶面板1的LC元件中用于蓝(B)组件的LC元件的灰度级电压。
可以单独设置由基准电压源34R、34G和34B提供的基准电压HVref_H、 HVref_L、LVref_H和LVref_L。例如，设置从基准电压源34R提供的基准电压 HVref_H、HVref_L、LVref_H和LVref_L的值，使得施加到液晶面板的LC元 件RR(用于红组件的LC元件)的灰度级电压Vlcd(a)和Vlcd(d)的灰度 级特性符合滤色片的特性。
<灰度级电压发生部分300的内部结构>
图8所示的灰度级电压发生部分300包括电源条线L301Ra到L301Rd、 L301Ga到L301Gd和L301Ba到L301Bd以及选择器302R、302G和302B，而不 是图2所示的电源条线L103a到L103d以及选择器102和105。其它结构基本 上与图2所示的相同。
设置电源条线L301Ra到L301Rd以提供来自基准电压源34R的基准电压 HVref_H、HVref_L、LVref_H和LVref_L。设置电源条线L301Ga到L301Gd以 提供来自基准电压源34G的基准电压HVref_H、HVref_L、LVref_H和LVref_L。 设置电源条线L301Ba到L301Bd以提供来自基准电压源34B的基准电压 HVref_H、HVref_L、LVref_H和LVref_L。
选择器302R根据来自控制器2的控制信号CONT向电源条线L301Ra到 L301Rd提供从基准电压源34R接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器302G根据来自控制器2的控制信号CONT向电源条线L301Ga 到L301Gd提供从基准电压源34G接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器302B根据来自控制器2的控制信号CONT向电源条线L301Ba 到L301Bd提供从基准电压源34B接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。
在串行DAC 104a中，端子D连接到输入端子101a、端子L连接到电源条 线L301Rd、端子H连接到电源条线L301Rc并且端子OUT连接到输出端子106a。 在串行DAC 104b中，端子D连接到输入端子101b、端子L连接到电源条线 L301Gb、端子H连接到电源条线L301Ga并且端子OUT连接到输出端子106b。 在串行DAC 104c中，端子D连接到输入端子101c、端子L连接到电源条线 L301Bd、端子H连接到电源条线L301Bc并且端子OUT连接到输出端子106c。 在串行DAC 104d中，端子D连接到输入端子101d、端子L连接到电源条线 L301Rb、端子H连接到电源条线L301Ra并且端子OUT连接到输出端子106d。 在串行DAC 104e中，端子D连接到输入端子101e、端子L连接到电源条线 L301Gd、端子H连接到电源条线L301Gc并且端子OUT连接到输出端子106e。 在串行DAC 104f中，端子D连接到输入端子101f、端子L连接到电源条线 L301Bb、端子H连接到电源条线L301Ba并且端子OUT连接到输出端子106f。
<工作>
下面描述图8中的灰度级电压发生部分300的工作。
<转换连接之前>
选择器302R首先向电源条线L301Ra、L301Rb、L301Rc和L301Rd分别提 供基准电压HVref_H、HVref_L、LVref_H和LVref_L。同样，选择器302G向 电源条线L301Ga、L301Gb、L301Gc和L301Gd分别提供基准电压HVref_H、 HVref_L、LVref_H和LVref_L，以及选择器302B向电源条线L301Ba、L301Bb、 L301Bc和L301Bd分别提供基准电压HVref_H、HVref_L、LVref_H和LVref_L。
串行DAC 104a采用从基准电压源34R提供到其端子H和L的基准电压 LVref_H和LVref_L(具有调整为适用于LC元件RR的值的基准电压)，产生具 有对应于显示数据Data(a)的比特值的值的输出电压Vout(a)。串行DAC 104d 采用从基准电压源34R提供到其端子H和L的基准电压HVref_H和HVref_L(具 有调整为适用于LC元件RR的值的基准电压)，产生具有对应于显示数据Data (d)的比特值的值的输出电压Vout(d)。同样，串行DAC 104b和104e采用 从基准电压源34G提供的基准电压HVref_H和HVref_L(或者LVref_H和 LVref_L)(具有调整为适用于LC元件GG的值的基准电压)，产生输出电压Vout (b)和Vout(e)。串行DAC 104c和104f采用从基准电压源34B提供的基准 电压LVref_H和LVref_L(或者HVref_H和HVref_L)(具有调整为适用于LC 元件BB的值的基准电压)，产生输出电压Vout(c)和Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
[转换连接之后]
一旦处理了一水平行的显示数据DATA，控制器2向选择器302R、302G和 302B输出控制信号CONT。
各选择器302R、302G和302B响应来自控制器2的控制信号CONT转换施 加有基准电压HVref_H、HVref_L、LVref_H和LVref_L的各条条线。具体地， 选择器302R向电源条线L301Ra提供基准电压LVref_H、向电源条线L301Rb 提供基准电压LVref_L、向电源条线L301Rc提供基准电压HVref_H并且向电 源条线L301Rd提供基准电压HVref_L。同样，选择器302G和302B分别向电 源条线L301Ga和L301Ba提供基准电压LVref_H、向电源条线L301Gb和L301Bb 提供基准电压LVref_L、向电源条线L301Gc和L301Bc提供基准电压HVref_H 并且向电源条线L301Gd和L301Bd提供基准电压HVref_L。
之后，与转换连接之前一样，串行DAC 104a到104f采用在其端子H处接 收的基准电压HVref_H(或LVref_H)以及在其端子L处接收的基准电压 HVref_L(或LVref_L)分别产生具有对应于显示数据Data(a)到Data(f) 的比特值的值的输出电压Vout(a)到Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
按照上述方式，串行DAC 104a和104d从基准电压源34R接收基准电压(具 有调整为适用于LC元件RR的值的基准电压)，串行DAC 104b和104e从基准 电压源34G接收基准电压(具有调整为适用于LC元件GG的值的基准电压)， 并且串行DAC 104c和104f从基准电压源34B接收基准电压(具有调整为适用 于LC元件BB的值的基准电压)。
<效果>
如上所述，通过单独设置基准电压源34R、34G和34B中的基准电压 HVref_H、HVref_L、LVref_H和LVref_L的值，可以分别校正用于RGB颜色的 灰度级特性。这允许用于RGB的单独的伽玛校正并且从而与实施方式1相比能 够实现高质量显示。
为了允许用于RGB颜色的基准电压的单独调整，在传统采用R-DAC的灰度 级电压发生装置中，对于4比特数据，需要96(32×3)条电源条线。然而， 在本实施方式的灰度级电压发生部分，只需要12条电源条线。因此，在该实 施方式中，由电源条线占用的面积与采用R-DAC的传统灰度级电压发生装置相 比可以明显减少。
(实施方式4)
在图2所示的灰度级电压发生部分100中，使用四个基准电压HVref_H、 HVref_L、LVref_H和LVref_L产生输出电压Vout(a)到Vout(f)。然而， 也可以采样三个基准电压产生输出电压Vout(a)到Vout(f)，即，用作公共 电势的基准电压GND、相对于基准电压GND极性为正的基准电压Vref_H和相 对于基准电压GND极性为负的基准电压Vref_L。
<整体结构>
实施方式4的LCD包括图9所示的基准电压源44R、44G和44B以及灰度 级电压发生部分400，而不是图2所示的基准电压源14和灰度级电压发生部 分100。其它结构与图1和图2所示的结构基本相同。
<基准电压源44R、44G和44B>
图9所示的基准电压源44R提供基准电压Vref_H、GND和Vref_L，所述 基准电压用于产生用于液晶面板1的LC元件中用于红(R)组件的LC元件的 灰度级电压。基准电压源44G提供基准电压Vref_H、GND和Vref_L，所述基 准电压用于产生用于液晶面板1的LC元件中用于绿(G)组件的LC元件的灰 度级电压。基准电压源44B提供基准电压Vref_H、GND和Vref_L，所述基准 电压用于产生用于液晶面板1的LC元件中用于蓝(B)组件的LC元件的灰度 级电压。
相对于基准电压GND极性为正的基准电压Vref_H用于产生正极性的灰度 级电压。相对于基准电压GND极性为负的基准电压Vref_L用于产生负极性的 灰度级电压。假设在该实施方式中，基准电压GND为0V、Vref_H为大约5V 并且Vref_L为大约-5V。
<灰度级电压发生部分400的内部结构>
图9所示的灰度级电压发生部分400包括电源条线L401Ra到L401Rc、 L401Ga到L401Gc和L401Ba到L401Bc以及选择器402R、402G和402B，而不 是图8所示的电源条线L301Ra到L301Rd、L301Ga到L301Gd和L301Ba到L301Bd 以及选择器302R、302G和302B。其它结构基本上与图8所示的相同。
设置电源条线L401Ra到L401Rc以提供来自基准电压源44R的基准电压 Vref_H、GND和Vref_L。设置电源条线L401Ga到L401Gc以提供来自基准电压 源44G的基准电压Vref_H、GND和Vref_L。设置电源条线L401Ba到L401Bc 以提供来自基准电压源44B的基准电压Vref_H、GND和Vref_L。
选择器402R根据来自控制器2的控制信号CONT向电源条线L401Ra到 L401Rc提供从基准电压源44R接收的基准电压Vref_H、GND和Vref_L。选择 器402G根据来自控制器2的控制信号CONT向电源条线L401Ga到L401Gc提供 从基准电压源44G接收的基准电压Vref_H、GND和Vref_L。选择器402B根据 来自控制器2的控制信号CONT向电源条线L401Ba到L401Bc提供从基准电压 源44B接收的基准电压Vref_H、GND和Vref_L。
在串行DAC 104a中，端子L连接到电源条线L401Rb，并且端子H连接到 电源条线L401Rc。在串行DAC 104b中，端子L连接到电源条线L401Gb，并且 端子H连接到电源条线L401Ga。在串行DAC 104c中，端子L连接到电源条线 L401Bb，并且端子H连接到电源条线L401Bc。在串行DAC 104d中，端子L连 接到电源条线L401Rb，并且端子H连接到电源条线L401Ra。在串行DAC 104e 中，端子L连接到电源条线L401Gb，并且端子H连接到电源条线L401Gc。在 串行DAC 104f中，端子L连接到电源条线L401Bb，并且端子H连接到电源条 线L401Ba。
<工作>
下面描述图8所示的LCD的工作。
<转换连接之前>
选择器402R首先向电源条线L401Ra、L401Rb和L401Rc分别提供基准电 压Vref_H、GND和Vref_L。同样，选择器402G向电源条线L401Ga、L401Gb 和L401Gc分别提供基准电压Vref_H、GND和Vref_L。选择器402B向电源条 线L401Ba、L401Bb和L401Bc分别提供基准电压Vref_H、GND和Vref_L。
串行DAC 104a采用从基准电压源44R提供到其端子H和L的基准电压 Vref_L和GND(具有调整为适用于LC元件RR的值的基准电压)，产生具有对 应于显示数据Data(a)的比特值的值的输出电压Vout(a)。串行DAC 104d 采用从基准电压源44R提供到其端子H和L的基准电压Vref_H和GND(具有 调整为适用于LC元件RR的值的基准电压)，产生具有对应于显示数据Data(d) 的比特值的值的输出电压Vout(d)。同样，串行DAC 104b和104e采用从基 准电压源44G提供的基准电压Vref_H和GND(或者Vref_L和GND)(具有调整 为适用于LC元件GG的值的基准电压)，产生输出电压Vout(b)和Vout(e)。 串行DAC 104c和104f采用从基准电压源44B提供的基准电压Vref_L和GND (或者Vref_H和GND)(具有调整为适用于LC元件BB的值的基准电压)，产 生输出电压Vout(c)和Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
[转换连接之后]
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。
各选择器402R、402G和402B响应来自控制器2的控制信号CONT转换施 加有基准电压Vref_H和Vref_L的各条条线。具体地，选择器402R向电源条 线L401Rc提供基准电压Vref_H、向电源条线L401Rb提供基准电压GND并向 电源条线L401Ra提供基准电压Vref_L。同样，选择器402G和402B分别向电 源条线L401Gc和L401Bc提供基准电压Vref_H、向电源条线L401Gb和L401Bb 提供基准电压GND并向电源条线L401Ga和L401Ba提供基准电压Vref_L。
之后，与转换连接之前一样，串行DAC 104a到104f采用在其端子H处接 收的基准电压Vref_H(或Vref_L)以及在其端子L处接收的基准电压GND分 别产生具有对应于显示数据Data(a)到Data(f)的比特值的值的输出电压 Vout(a)到Vout(f)。
输出端子106a到106f将从串行DAC 104a到104f接收的输出电压Vout (a)到Vout(f)作为灰度级电压Vlcd(a)到Vlcd(f)输出。
按照上述方式，选择器402R、402G和402B在保持用于基准电压GND的电 源条线不变的同时，转换施加有基准电压Vref_H和Vref_L的各条条线。
<效果>
如上所述，按照该实施方式，由电源条线占用的面积与图8所示的灰度级 电压发生部分300相比能够进一步减少。
(实施方式5)
随着高清晰度显示的实现，每固定帧周期(60到70Hz)传输的显示数据 DATA的量增加。因此，必须增加显示数据DATA的输出速率。为此，为了抑制 数据传输速率的即使轻微的增加，需要在最小化消隐时间的同时，有效利用扫 描周期。因此，随着显示清晰度的进一步提高，用于稳定驱动电压转换的时间 变得更短。
<整体结构>
本发明实施方式5的LCD包括图10所示的基准电压源44R、44G和44B 以及灰度级电压发生部分500，而不是图2所示的基准电压源14和灰度级电 压发生部分100。其它结构与图1和图2所示的结构基本相同。
<灰度级电压发生部分500的内部结构>
图10所示的灰度级电压发生部分500包括选择器501R、501G、501B、502R、 502G和502B，而不是图9所示的选择器402R、402G和402B。其它结构基本 上与图9所示的相同。
选择器501R根据来自控制器2的控制信号CONT转换输入端子101a和 101d与串行DAC 104a和104d之间的连接。选择器501G根据来自控制器2的 控制信号CONT转换输入端子101b和101e与串行DAC 104b和104e之间的连 接。选择器501B根据来自控制器2的控制信号CONT转换输入端子101c和101f 与串行DAC 104c和104f之间的连接。
选择器502R根据来自控制器2的控制信号CONT转换串行DAC 104a和104d 与输出端子106a和106d之间的连接。选择器502G根据来自控制器2的控制 信号CONT转换串行DAC 104b和104e与输出端子106b和106e之间的连接。 选择器502B根据来自控制器2的控制信号CONT转换串行DAC 104c和104f 与输出端子106c和106f之间的连接。
<工作>
下面描述图10所示的灰度级电压发生部分500的工作。选择器501R、501G 和501B基本上以相同的方式工作，并且选择器502R、502G和502B基本上以 相同的方式工作。因此，在此只代表性地描述选择器501R和502R的工作。
首先，选择器501R将输入端子101a连接到串行DAC 104a并且将输入端 子101d连接到串行DAC 104d。选择器502R将串行DAC 104a连接到输出端子 106a并且将串行DAC 104d连接到输出端子106d。这样，输出端子106a接收 负极性的输出电压Vout(a)，并且输出端子106d接收正极性的输出电压Vout (d)。因此，负极性的灰度级电压Vlcd(a)从输出端子106a输出，并且正 极性的灰度级电压Vlcd(d)从输出端子106d输出。
一旦处理了一水平行的显示数据DATA，控制器2输出控制信号CONT。响 应该控制信号CONT，选择器501R将输入端子101a连接到串行DAC104d并且 将输入端子101d连接到串行DAC 104a。同时，响应该控制信号CONT，选择器 502R将串行104d连接到输出端子106a并且将串行DAC 104a连接到输出端子 106d。因此，输出端子106a接收正极性的输出电压Vout(d)，并且输出端子 106d接收负极性的输出电压Vout(a)。
按照上述的方式，不是通过转换基准电压Vref_H和Vref_L，而是通过转 换从串行DAC 104a输出的负极性输出电压Vout(a)和从串行DAC 104d输出 的正极性输出电压Vout(d)的输出目的地(destination)，反转灰度民压 V1cd(a)和Vlcd(d)的极性。
<效果>
如上所述，由于不转换基准电压而控制灰度级电压Vlcd的极性，串行DAC 104a到104f能够采用稳定的基准电压产生输出电压Vout(a)到Vout(f)。 因此，不需要用于稳定基准电压的时间，能够增加数据传输速率。
(实施方式6)
<结构>
本发明实施方式6的LCD包括串行DAC 600a到600f，而不是图2所示的 串行DAC 104a到104f。其它结构与图1和图2所示的结构基本相同。由于串 行DAC 600a到600f在结构上基本上彼此相同，下面只参照图11A代表性地描 述串行DAC 600a。图11A的串行DAC 600a包括开关控制器SWC101、开关SW1 到SW4和电容C1和C2。
<工作>
下面参照图12A和12B描述图11A所示的串行DAC 600a的工作。
在时刻t0到t9，执行与图5A和5B所示的串行DAC 104a基本相同的处 理，并且电容C2处的最终电压V(C2)作为输出电压Vout(a)输出到下游器 件。
在时刻t9到t10，开关控制器SWC101接通开关SW2和SW3，而断开开关 SW4(参照图11B)。这允许存储在电容C1中的电荷Q(C1)和存储在电容C2 中的电荷Q(C2)流向端子L，并且从而电容C1处的电压V(C1)和电容C2 处的电压V(C2)均变为“0”。
在时刻t10到t11，由于输入显示数据Data(a)的最低有效位为“1”， 开关控制器SWC101接通开关SW1并且断开其它开关SW2到SW4(参照图11A)。 因此，具有对应于电压V(C1)的值的量(Q＝C1×VREF)的电荷Q(C1)存储 在电容C1中。
在时刻t11到t20，执行与在时刻t1到t10基本相同的处理。
如上所述，图11A所示的串行DAC 600a与图3A所示的串行DAC 104a相 比，处理周期增加了一个步骤。
<效果>
如上所述，通过在对于串行DAC 600a的处理周期中提供一个用于释放存 储在电容C2中的电荷的步骤(用于复位的步骤)，可以省去串行DAC 104a中 的开关SW5。这减少了开关的占用面积并且也减少了用于控制开关的控制信号 条线的数目。这样，可以实现低成本的LCD。
在图7、8、9和10所示的灰度级电压发生部分中，本实施方式中的串行 DAC 600a到600f可以用来代替串行DAC 104a到104f。
(实施方式7)
<结构>
在图2所示的DAC 104a到104f中，当显示数据Data的比特值为“0”时 接通开关SW3以释放存储在电容C1中的电荷Q(C1)(图5A中的t2到t3)。
<整体结构>
本发明实施方式7的LCD包括串行DAC700a到700f，而不是图2所示的 串行DAC104a到104f。其它结构与图1和图2所示的结构基本相同。由于串 行DAC 700a到700f的结构彼此基本相同，下面将参照图13代表性地描述串 行DAC 700a。
<串行DAC 700a的内部结构>
图13的串行DAC 700a包括电荷回收部分701和开关控制器SWC702，而 不是图3A所示的开关控制器SWC101。电荷回收部分701包括开关SW71到SW73、 电容C71、运算放大器7001和电荷输出端子7002a和7002b。电荷回收部分 701回收存储在电容C1中的电荷D(C1)并且向外部提供回收的电荷。
开关控制器SWC702根据通过端子D输入的显示数据Data(a)接通/断开 开关SW1到SW5和SW71到SW73。而且，开关控制器SWC702使电荷输出端子 7002a和7002b处于连接或者断开状态。设置开关SW73以使电容C1连接到运 算放大器7001的反相输入端(inverted input terminal)。运算放大器7001 的正相输入端(non-inverted input terminal)接地。运算放大器7001还通过 开关SW71、电容C71和开关SW72将其反相输入端连接到其输出端(即，运算 放大器7001通过电容C71在其输出端和反相输入端之间具有反馈连接)。因此， 差分输入端的电势为GND(由于正相输入端接地并且反相输入构成负反馈电 路)。设置用于向外部提供存储在电容C71中的电荷的电荷输出端子7002a和 7002b将电荷回收部分701连接到外部或者从外部断开。
<工作>
下面参照图5A和5B描述图13所示的电荷回收部分701的工作。电荷回 收部分701的工作包括回收不必要的电荷的电荷回收处理以及向外部提供回 收的电荷的电荷提供处理。
[电荷回收处理]
首先描述电荷回收处理。注意，初始的开关SW71和SW72接通。
在时刻t0到t2，开关控制器SWC 702与上述的开关控制器SWC 101执行 相同的操作，并且最终对应于结点N1处0.5VREF电压的电荷Q(C1)存储在 电容C1中。
在时刻t2到t3，由于显示数据Data(a)的第二最低有效位为“0”，开 关控制器SWC 702断开开关SW1、SW2、SW4和SW5。而且，开关控制器SWC702 接通开关SW73，以允许存储在电容C 1中的电荷Q(C1)转移到电容C71。
在时刻t3到t4，开关控制器SWC 702断开开关SW73、接通开关SW2并且 保持其它开关SW1、SW4和SW5处于断开状态。
在除了t11到t13的时刻t4到t18，开关控制器SWC 702与开关控制器 SWC 101执行相同的操作。在时刻t11到t12，与在时刻t2到t3相同，开关 控制器SWC 702断开开关SW1、SW2、SW4和SW5并且接通开关SW73。在时刻 t12到t13，与在时刻t3到t4相同，开关控制器SWC 702断开开关SW73并且 接通开关SW2。
按照上述方式，当显示数据Data(a)的比特值为“0”时，存储在电容 C1中的电荷Q(C1)转移到电容C71。
[电荷提供处理]
下面描述电荷提供处理。假设电荷输出端子7002a和7002b与电源条线相 连。
开关控制器SWC 702首先断开开关SW71和SW72，然后将电荷输出端子 7002a和7002b连接到电源条线。因此，电容C71与电源条线相连，以允许存 储在电容C71中的电荷转移到电源条线。
<效果>
如上所述，存储在电容C1中的电荷没有被丢弃而是转移到另一电容C71， 从而能够回收不必要的电荷。此外，由于存储在电容C71中的电荷提供到电源 条线等，可以有效使用不需要的电荷并且因此实现低功耗。
在该实施方式中，没有使用开关SW3，从而可以省去。
开关SW73的一端可以连接到结点N2和开关SW4之间的某一处。在这种情 况下，电荷回收部分701可以回收存储在电容C2中的电荷Q(C2)。具体地， 在图5B中的时刻t9到t10，开关控制器SWC 702接通开关SW73以允许存储 在电容C2中的电荷Q(C2)转移到电容C71，而不是接通开关SW5以放弃存储 在电容C2中的电荷Q(C2)。在这种情况下，可以省去开关SW5。
图13所示的电荷回收部分701可以设置在图11A的串行DAC 600a中。在 这种情况下，在图12A和12B中的时刻t9到t10，可以接通电荷回收部分701 中的开关SW73，而不是接通开关SW3，以允许存储在电容C1中的电荷Q(C1) 和存储在电容C2中的电荷Q(C2)同时被回收。
(实施方式8)
液晶面板中的LC元件可以具有其各自的负载电容。通常，随着液晶面板 的屏幕越来越大并且清晰度越来越高，LC元件的负载电容的值越来越大并且 通常影响相当大。如果串行DAC 104a中的电容C2的电容值比LC元件的电容 值小，需要提供运算放大器以驱动这些负载电容。
<整体结构>
本发明实施方式8的LCD包括串行DAC 800a到800f，而不是图2所示的 串行DAC 104a到104f。其它结构与图1和图2所示的基本相同。由于串行DAC 800a到800f在结构上彼此基本相同，下面将参照图14代表性地描述串行DAC 800a。
<串行DAC 800a的内部结构>
图14的串行DAC 800a除了包括图3A的串行DAC 104a的组件外，还包括 运算放大器801。
运算放大器801的一个输入端子与开关SW4的一个端子相连，并且另一输 入端子与其自身的输出端子相连接。换句话说，串行DAC 800a除了包括图3A 的串行DAC 104a的组件外，还包括电压跟随电流放大器。通过使用该放大器， 防止了电荷从端子OUT向开关SW4的反向流动发生。
<效果>
如上所述，通过使用电压跟随电流放大器以产生输出电压Vout，可以很 好地驱动具有大负载电容的液晶面板。因此，可以实现具有大屏幕液晶面板的 LCD。
(实施方式9)
<整体结构>
本发明的实施方式9的LCD包括串行DAC 900a到900f，而不是图2所示 的串行DAC 104a到104f。其它结构与图1和图2所示的结构基本相同。由于 串行DAC 900a到900f在结构上彼此基本相同，下面将参照图15代表性地描 述串行DAC 900a。
图15的串行DAC 900a除了包括图3A的串行DAC组件之外，还包括输出 电压放大器部分901。
<输出电压放大器部分901的内部结构>
图15所示的输出电压放大器部分包括失调(offset)控制器9001、开关 SW91到SW93、电容C91和运算放大器9002。
失调控制器9001控制开关SW91到SW93的接通/断开。运算放大器9002 的一个输入端子连接到端子L，而另一输入端子连接到开关SW4。运算放大器 9002在其连接到开关SW4的输入端子处还通过电容C91和开关SW93(或者开 关SW92)连接到其自身的输出端子。此外，运算放大器9002在其连接到端子 L的输入端子处还通过开关SW91、电容C91和开关SW92连接到其自身的输出 端子。
<工作>
下面将参照图16A和16B描述图15所示的输出电压放大器部分901的工 作。假设运算放大器9002具有失调电压Vos。
首先，如图16A所示，失调控制器9001接通开关SW91和SW92。这允许 失调电压Vos施加到电容C91，并且从而电容C91具有对应于失调电压Vos的 值的电荷Q(C91)。
之后，如图16B所示，失调控制器9001断开开关SW91和SW92并且接通 开关SW93，使得运算放大器9002和电容C91组成电容反馈放大器。
<效果>
如上所述，对应于失调电压的Vos的电荷存储在电容C91中，并且具有该 电荷的电容C91与运算放大器9002形成电容反馈放大器。因此，在电压V(C2) 作为输出电压Vout(a)输出之前，结点N2处的电压V(C2)的值随着存储在 电容C91中的电荷量而增加/减少。换句话说，只有在电压V(C2)的值随着 失调电压Vos的值增加/减少后，电压V(C2)才作为输出电压Vout(a)输出。 这样，可以去除运算放大器9002中的失调。
(实施方式10)
图17示出了4比特显示数据Data与在电容C1和C2处电压V(C1)和v (C2)直接的对应关系图。在图17中，当显示数据Data为“1111”时，作为 输出电压Vout输出的电压V(C2)为比全幅值电压(Vref)小6％的值 “0.9375VREF”，其原因在于，在电荷分布过程中，电荷不能以最大量传输到 电容C2。为了解决这种电压缺失，可以将基准电压设置为比给出期望最大幅 值的值更高一些。然而，为了将基准电压设置为更高的值，相关的电阻必须能 够承受这样的高电压，并且处理也必须能够承受比实际输出更大的电压宽度。 这会引起经济效益降低。
<结构>
本发明实施方式10的LCD包括串行DAC 1000a到1000f，而不是图2所 示的串行DAC 104a到104f。其它结构与图1和图2所示的基本相同。由于串 行DAC 1000a到1000f在结构上彼此基本相同，下面将参照图18代表性地描 述串行DAC 1000a。
图18的串行DAC 1000a除了包括图3A的串行DAC 104a的组件外，还包 括运算放大器10001和电容C101。
运算放大器10001的一个输入端子连接到开关SW4并且另一输入端子通过 电容C101连接到其自身的输出端子。换句话说，运算放大器10001形成电容 反馈运算放大器。
<电容值的设置>
将图18中的电容C101的电容值设置为比电容C2的值小，从而增加在电 容C101处产生的电压。这样，从串行DAC 1000a的端子OUT输出的输出电压 Vout(a)比输入到运算放大器10001中的电压高。
<效果>
如上所述，可以通过调整电容C101的电容值增加/减少输出电压Vout的 值。这使得在不增加处理阻力的情况下，将不能达到基准电压幅值的驱动电压 放大到预定值成为可能。
(实施方式11)
<整体结构>
本发明实施方式11的LCD包括图19所示的灰度级电压发生部分1100， 而不是图2所示的灰度级电压发生部分100。其它结构与图1和图2所示的结 构基本相同。本实施方式的LCD根据不同的外部信号通过水平行反转驱动方法 驱动液晶面板。
<灰度级电压发生部分1100>
图19的灰度级电压发生部分1100包括电源条线L1101a和L1101b以及选 择器1102，而不是图2所示的电源条线L103a到L103d以及选择器102和105。
设置电源条线L1101a和L1101b以从基准电压源14向串行DAC 104a到 104f提供基准电压HVref_H、HVref_L、LVref_H和LVref_L。
选择器1102根据来自控制器2的控制信号CONT向电源条线L1101a和 L1101b提供来自基准电压源14的基准电压HVref_H、HVref_L、LVref_H和 LVref_L。
串行DAC 104a到104f的端子D处分别连接到输入端子101a到101f、端 子H连接到电源条线L1101a、端子L连接到电源条线L1101b并且端子OUT连 接到输出端子106a到106f。
<工作>
下面将描述图19所示的灰度级电压发生部分1100的工作。
[转换连接之前]
选择器1102首先向电源条线L1101a和L1101b分别提供基准电压HVref_H 和HVref_L。因而，此时由串行DAC 104a到104f产生的所有输出电压Vout (a)到Vout(f)都具有正极性。
[转换连接之后]
一旦处理了一行的显示数据DATA，控制器2输出控制信号CONT。选择器 1102响应该控制信号CONT，向电源条线L1101a和L1101b分别提供基准电压 LVref_H和LVref_L。因此，由串行DAC 104a到104f产生的所有输出电压Vout (a)到Vout(f)都具有负极性。
按照上述方式，通过逐水平行转换施加到电源条线L1101a和L1101b的基 准电压，可以逐水平行反转输出到液晶面板1的灰度级电压Vlcd(a)到Vlcd (f)的极性。这样，就实现了水平行反转驱动方法。
<效果>
如上所述，灰度级电压发生部分1100包括多个并联连接到一对电源条线 的串行DAC。因此，例如在串行DAC104a中，与传统的R-DAC相比，所需用 于产生输出电压Vout(a)的电源条线数目(基准电压数目)可以变小。这样， 在最终的灰度级电压发生装置和LCD中，由电源条线占用的面积(电路规格) 比采用传统的R-DAC的要小。
(实施方式12)
<整体结构>
本发明实施方式12的LCD包括图20所示的基准电压源34R、34G和34B 以及灰度级电压发生部分1200，而不是图2所示的基准电压源14和灰度级电 压发生部分100。其它结构与图1和图2所示的结构基本相同。
<灰度级电压发生部分1200的内部结构>
图20所示的灰度级电压发生部分1200包括电源条线L1201Ra、L1201Rb、 L1201Ga、L1201Gb、L1201Ba和L1201Bb以及选择器1202R、1202G和1202B， 而不是图19所示的电源条线L1101a和L1101b以及选择器1102。其它结构与 图19所示的结构基本相同。
设置电源条线L1201Ra和L1201Rb以提供来自基准电压源34R的基准电压 HVref_H、HVref_L、LVref_H和LVref_L。设置电源条线L1201Ga和L1201Gb 以提供来自基准电压源34G的基准电压HVref_H、HVref_L、LVref_H和 LVref_L。设置电源条线L1201Ba和L1201Bb以提供来自基准电压源34B的基 准电压HVref_H、HVref_L、LVref_H和LVref_L。
选择器1202R根据来自控制器2的控制信号向电源条线L1201Ra和 L1201Rb提供从基准电压源34R接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器1202G根据来自控制器2的控制信号向电源条线L1201Ga 和L1201Gb提供从基准电压源34G接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。选择器1202B根据来自控制器2的控制信号向电源条线L1201Ba 和L1201Bb提供从基准电压源34B接收的基准电压HVref_H、HVref_L、LVref_H 和LVref_L。
在串行DAC 104a和104d中，端子H连接到电源条线L1201Ra，并且端子 L连接到电源条线L1201Rb。在串行DAC 104b和104e中，端子H连接到电源 条线L1201Ga，并且端子L连接到电源条线L1201Gb。在串行DAC 104c和104f 中，端子H连接到电源条线L1201Ba，并且端子L连接到电源条线L1201Bb。
<工作>
下面将描述图20所示的灰度级电压发生部分1200的工作。选择器1202R、 1202G和1202B的工作基本相同。因此，下面将代表性地描述选择器1202R的 工作。
[转换连接之前]
选择器1202R首先分别向电源条线L1201Ra和L1201Rb提供基准电压 HVref_H和HVref_L。因此，由串行DAC 104a到104f产生的输出电压Vout(a) 到Vout(f)具有正极性。
[转换连接之后]
一旦接收到来自控制器2的控制信号CONT，选择器1202R向电源条线 L1201Ra和L1201Rb分别提供基准电压LVref_H和LVref_L。因此，由串行DAC 104a和104d产生的输出电压Vout(a)和Vout(d)具有负极性。
<效果>
如上所述，通过单独设置基准电压源34R、34G和34B中的基准电压 HVref_H、HVref_L、LVref_H和LVref_L的值，可以校正RGB颜色中每一个的 灰度级特性。这允许用于RGB的单独伽玛校正，并且从而与实施方式11相比 能够实现高质量显示。
(实施方式13)
<整体结构>
本发明实施方式13的LCD包括图21所示的基准电压源44R、44G和44B 以及灰度级电压发生部分1300，而不是图2所示的基准电压源14和灰度级电 压发生部分100。其它结构与图1和图2所示的结构基本相同。
<灰度级电压发生部分1300的内部结构>
图21所示的灰度级电压发生部分1300包括选择器1302R、1302G和1302B， 而不是图20所示的选择器1202R、1202G和1202B。其它结构与图20所示的 结构相同。
选择器1302R根据来自控制器2的控制信号CONT向电源条线L1201Ra和 L1201Rb提供从基准电压源44R接收的基准电压Vref_H、GND和Vref_L。选择 器1302G根据来自控制器2的控制信号CONT向电源条线L1201Ga和L1201Gb 提供从基准电压源44G接收的基准电压Vref_H、GND和Vref_L。选择器1302B 根据来自控制器2的控制信号CONT向电源条线L1201Ba和L1201Bb提供从基 准电压源44B接收的基准电压Vref_H、GND和Vref_L。
<工作>
下面将描述图21所示的灰度级电压发生部分1300的工作。选择器1302R、 1302G和1302B的工作基本相同。因此，下面将代表性地描述选择器1302R的 工作。
<转换连接之前>
选择器1302R首先分别向电源条线L1201Ra和L1201Rb提供基准电压 Vref_H和GND。因此，由串行DAC 104a和104d产生的输出电压Vout(a)和 Vout(d)具有正极性。
<转换连接之后>
一旦接收了来自控制器2的控制信号CONT，选择器1302R分别向电源条 线L1201Ra和L1201Rb提供基准电压Vref_L和GND。因此，由串行DAC 104a 和104d产生的输出电压Vout(a)和Vout(d)具有负极性。
<效果>
如上所述，当在图20所示的灰度级电压发生部分1200中转换所有四个基 准电压HVref_H、HVref_L、LVref_H和LVref_L的提供目的地时，在该实施方 式的灰度级电压发生部分1300中只有两个基准电压Vref_H和Vref_L参与提 供目的地的转换中。因此，可以减少基准电压的数目。
尽管在上述各实施方式中描述了设置在LCD中的灰度级电压发生装置，但 是本发明并不局限于LCD的应用。本发明的灰度级电压发生装置无疑可以应用 于使用输入的灰度级电压显示图像的所有显示器中(例如有机EL面板等)。
本发明的可以减少电路占用面积的灰度级电压发生装置能够有效用于液 晶显示器、打印机等等。
尽管在优选实施方式中描述了本发明，显然，本发明所属领域的技术人员 还可以在说明书所述之外进行各种各样的修改并提出许多实施方式。因此，本 发明的意图是通过所附的权利要求书覆盖属于本发明原理和范围内的所有变 化。