液晶显示装置及其制造方法转让专利
申请号 : CN200510067037.7
文献号 : CN100590500C
文献日 : 2010-02-17
发明人 : 川崎清弘
申请人 : 广辉电子日本株式会社 , 友达光电股份有限公司
摘要 :
本发明涉及液晶显示装置及其制造方法。采用半色调图像曝光技术，在1次的照相蚀刻工序上，形成沟道蚀刻型的绝缘栅极型薄膜晶体管的半导体层以及源极/漏极布线，以往删减制造工序数的制造方法，不但会逐渐缩小制造上的余裕(Margin)，源极/漏极布线间的距离也会变短，进而导致良品率及性能下降。形成由透明导电层与低电阻金属之间的层叠构成的信号线与模拟象素电极，在对钝化绝缘层形成开口部时，去除模拟象素电极上的低电阻金属层，会取得透明导电层构成的象素电极，使信号线的形成工序及象素电极的形成工序得以合理化的新技术，以及在半导体层形成时，去除栅极绝缘层，使接触点形成工序合理化的技术。
权利要求 :
1.一种液晶显示装置，其是通过在一个主平面上至少具备绝缘 栅极型晶体管、兼作上述绝缘栅极型晶体管的栅极的扫描线及兼作 源极布线的信号线、以及被连接到漏极布线的象素电极而构成的单 位象素被排列成二维矩阵的第1透明性绝缘基板，与上述第1透明 性绝缘基板对置的第2透明性绝缘基板或滤色片之间填充液晶而构 成的，其特征是：透明导电层与低电阻金属层所连续层叠成的兼作源极布线的信 号线、和兼作模拟象素电极的漏极布线，经由连续层叠的含杂质的 第2半导体层与耐热金属层，连接至构成沟道的不含杂质第1半导 体层，其中上述耐热金属层位于上述透明导电层和上述含杂质的第2 半导体层之间，在该第1透明性绝缘基板上，去除形成在一种钝化绝缘层内的 第1开口部中的该模拟象素电极上的低电阻金属层，以外露透明导 电性的象素电极；
在第1透明性绝缘基板的主平面上，形成至少由一层以上的第 1金属层所构成的层叠的扫描线，
在栅极上，形成比栅极宽的岛状的一种层叠，并且是由栅极绝 缘层以及不含杂质的第1半导体层所组成，在扫描线与信号线的交 叉点附近，也同样形成比扫描线宽的岛状的该层叠，在该栅极上的上述第1半导体层上，形成包括含杂质的第2半 导体层和耐热金属层的层叠的一对源极和漏极以重叠该栅极，并且 在扫描线与信号线的交叉点的该第1半导体层上，形成一种岛状且 包括含杂质的第2半导体层和耐热金属层的层叠，在上述源极上、第1透明性绝缘基板上，以及扫描线与信号线 交叉点上的耐热金属层上，由透明导电层与低电阻金属层层叠成信 号线，在上述漏极上与第1透明性绝缘基板上形成透明导电性的象 素电极，该象素电极的周围层叠了低电阻金属层，在图像显示部外 的区域，第1透明性绝缘基板上形成含有扫描线的一部份的透明导 电性扫描线电极端子，及在图像显示部外的区域，由信号线的一部 份形成信号线的透明导电性的电极端子，在上述第1透明性绝缘基板上，形成在上述象素电极上、在上 述扫描线的电极端子和信号线的电极端子上具有第2开口部的钝化 绝缘层。
2.一种液晶显示装置的制造方法，该液晶显示装置是通过在一 个主平面上至少具备绝缘栅极型晶体管、兼作上述绝缘栅极型晶体 管的栅极的扫描线以及兼作源极布线的信号线、以及被连接到漏极 布线的象素电极而构成的单位象素被排列成二维矩阵的第1透明性 绝缘基板，与上述第1透明性绝缘基板对置的第2透明性绝缘基板 或滤色片之间填充液晶而构成的，其制造方法，至少包括：在栅极上隔着栅极绝缘层，形成不含杂质的第1半导体层及含 有杂质的第2半导体层，以及耐热金属层连续层叠后构成的半导体 层的工序，形成兼作绝缘栅极型晶体管的源极布线的信号线，以及也兼作 模拟象素电极的漏极布线的工序，两者包含一种透明导电层与一种 低电阻金属层的连续层叠，其中上述耐热金属层位于上述透明导电 层和上述含杂质的第2半导体层之间，以及包覆钝化绝缘层后，在上述模拟象素电极上形成第1开口部， 去除上述第1开口部内的钝化绝缘层与低电阻金属层后，在上述第1 开口部内将透明导电性的象素电极露出的工序；
还包括：
在第1透明性绝缘基板的一个主平面上，形成一层或多层由第 1金属层构成扫描线的工序，
依序包覆一层或多层的栅极绝缘层、不含杂质的第1非晶硅层、 含有杂质的第2非晶硅层以及耐热金属层的工序，在栅极上形成比栅极宽的岛状层叠，以及在扫描线与信号线的 交叉点附近形成比扫描线宽的岛状层叠来露出该扫描线的工序，该 层叠是由上述耐热金属层、第2非晶硅层、第1非晶硅层与栅极绝 缘层所组成，包覆透明导电层与低电阻金属层之后，选择性去除低电阻金属 层、透明导电层、耐热金属层以及第2非晶硅层，并且在栅极绝缘 层上，形成低电阻金属层与透明导电层层叠成源极布线以及作为模 拟象素电极的漏极布线，两者与栅极部分重叠，以及形成包含第2 开口部且由低电阻金属层与透明导电层层叠成的扫描线的模拟电极 端子，以及在图像显示部外的区域，形成由信号线的一部分所组成 信号线的模拟电极端子的工序，以及包覆钝化绝缘层后，在上述模拟象素电极上、扫描线的模拟电 极端子与信号线的模拟电极端子上形成第2开口部，去除上述第2 开口部内的钝化绝缘层与低电阻金属层之后，在上述第2开口部内 会露出透明导电性的象素电极，以及透明导电性的扫描线电极端子 与透明导电性的信号线电极端子的工序。
说明书 :
技术领域
本发明涉及具备彩色图像显示功能的液晶显示装置，特别涉及 有源型液晶显示装置。
背景技术
近年来，由于细微加工技术、液晶材料技术以及高密度安装技 术等进歩，5～50Cm对角的液晶显示装置，以商业用标准大量使用于 电视图像或各种图像显示设备上。此外，在构成液晶面板的2片玻 璃基板的一方，事先形成RGB的着色层，即可轻松完成彩色显示。 尤其是在每一象素内建开关组件，亦即所谓的有源(主动：Active) 型液晶面板，如此一来既可以减少低阶失真，响应速度又快，保证 具有高的对比率的图像。
上述的液晶显示装置(液晶面板)，一般具有200～1200条扫描 线，以及300～1600条的信号线，并排列成矩阵形。最近，随着显 示电容的扩增，同时着手进行放大画面及高度精致化。
图18表示对液晶面板的安装状态，采用导电性粘接剂，将供应 驱动信号的半导体集成电路芯片3，连接至构成液晶面板1的单面透 明性绝缘基板，例如在玻璃基板2上所形成的扫描线电极端子组5 的COG(Chip-On-Glass)方式，或是以聚酰亚胺类树脂薄膜为基 础，使用含导电性介质的适当粘接剂，将具有金属或焊锡电镀铜箔 的端子的TCP薄膜4，压接固定至信号线的电极端子组6的TCP(Tape -Carrier-Package)等装配方式，以便将电信号供应至图像显示 部。为便于说明，同时以图表解说上述二种安装方式，可依实际状 况选择其中任一种方式。
大致位于液晶面板1的中央，连接显示部内的象素、扫描线以 及信号线的电极端子5、6之间的布线路7、8，其构成未必需要与电 极端子组5，6的导电材相同。9是将所有液晶胞通用的透明导电性 对置电极，作成相对面上具有另一片透明性绝缘基板的对置玻璃基 板或滤色片。
图19表示依每一象素配置绝缘栅极型晶体管10，以作为开关 组件的有源型液晶显示装置的等效电路图，11(图18则是7)是扫 描线、12(图18则是8)是信号线、13是液晶胞，将液晶胞13作 为电性方面的电容组件使用。以实线描绘的组件类，会在构成液晶 面板的那面玻璃基板2上形成，以虚线描绘的所有液晶胞13共通的 对置电极14，会在另一面玻璃基板9对置的主平面上形成。当绝缘 栅极型晶体管10的OFF电阻或是液晶胞13的电阻变低时，或是重 视显示图像的灰阶性时，可在液晶胞13并排施加辅助性的积累电容 15等，在电路上略施巧思，以扩大作为负荷的液晶胞13的时间常数， 16是积累电容15的公共母线所构成的积累电容。
图20表示液晶显示装置的图像显示部重要部位剖面图，构成液 晶面板1的二片玻璃基板2、9，是在树脂性纤维、空心颗粒或滤色 片9上形成，透过同一树脂性的柱状间隔物等间隔材(图中未标示)， 依照约数μm的一定距离隔开后形成，在玻璃基板9的边缘，使用有 机性树脂所构成的密封材与封口材(未以任何图表说明)封住其中 的间隙(Gap)，以形成密闭空间，并在该密闭空间填充液晶17。
实现彩色显示时，在玻璃基板9的密闭空间，使用被称作着色 层18的染料或颜料中任一项，或使用含有两者的厚度约1～2μm的 有机薄膜包覆，而具有显色功能。此时玻璃基板9又称之为滤色片 (Color Filter，简称CF)。根据液晶材料17的性质，玻璃基板9 的上表面或玻璃基板2的下表面的中任一面，或是在两面贴上偏光 板19，液晶面板1便具有电气光学组件的功能。目前，市面上大部 分的液晶面板都是采用TN(Twist Nematic)类的液晶材料，通常需 要二片偏光板19，图中虽未标示，但透射型液晶面板的光源系配置 背面光源，并由下方照射白光。
与液晶17相连接，在二片玻璃基板2、9上形成厚度约为0.1 μm的聚酰亚胺类系树脂薄膜20，这是决定液晶分子方向的取向膜。 21是将绝缘栅极型晶体管10的漏极与透明导电性象素电极22连接 的漏极(布线)，大部份与信号线(源极线)12同时形成。位于信号 线12与漏极21之间的是半导体层23，细节于后叙述。在滤色片9 上，在相邻接的着色层18的边界上，形成厚度约0.1μm的Cr薄膜 层24，是防止外界光源照射至半导体层23、扫描线11以及信号线 12的遮光组件，也就是所谓的黑色矩阵框(Black Matrix简称BM)， 这已是目前通用的技术。
以下说明作为开关组件的绝缘栅极型晶体管构造以及相关制造 方法。目前，广为一般所使用的绝缘栅极型晶体管有二种，其中之 一称为蚀刻中止层型，相关内容将用以往范例详细说明。图21是构 成传统液晶面板的有源基板(显示装置用半导体装置)的单位象素 平面图，图19(e)的A-A’、B-B’以及C-C’线上的剖面图如 图22所示，以下简单说明其制造工序。
首先，如图21(a)与图22(a)所示，作为耐热性、耐药品性 与透明性高的绝缘性基板，厚度约0.5～1.1mm的玻璃基板2，例如 在CORNING公司制/商品名称1737的一个主平面上，使用SPT(溅射) 等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，通 过细微加工技术，选择性形成兼作栅极11A的扫描线11以及积累电 容线16。经整体考量后，扫描线的材质选用兼具耐热性、耐药品性、 耐氟酸性以及导电性，一般使用Cr，Ta，MoW合金等具有优异耐热 性的金属或合金。
为支持液晶面板的超大画面或高精致化，且降低扫描线的电阻 值，扫描线的材料使用AL(铝)虽然合理，但单体的AL耐热性低， 上述耐热金属的Cr，Ta，Mo或是与硅化物层叠，或是在AL的表面 以阳极氧化施加氧化层(AL2O3)，都是目前所使用的一般技术。亦 即，扫描线11是由一层以上的金属层所构成。
其次是整体玻璃基板2使用PCVD(等离子体)装置，例如以约 0.3-0.05-0.1μm的薄膜厚度，依序包覆构成栅极绝缘层的第 1SiNx(氮化硅)层30，以及几乎不含杂质由绝缘栅极型薄膜晶体管 的沟道构成第1非晶质硅(a-Si)层31，以及由保护沟道的绝缘 层构成第2SiNx层32与3种薄膜层，如图21(B)与图22(B)所 示，经过细微加工技术，将栅极11A上的第2SiNx层选择性保留为 比栅极11A更为狭窄，以作为保护绝缘层32D，并将第1非晶质硅 层31露出。
接着，同样使用PCVD装置，全面以约0.05μm的薄膜厚度包覆 杂质如含磷的第2非晶质硅层33，然后如图21(C)与图22(C)所 示，使用SPT等真空制膜装置，依序包覆薄膜厚度约0.1μm的耐热 金属层，例如Ti，Cr，Mo等薄膜层34，以及作为低电阻布线层的薄 膜厚度约0.3μm的AL薄膜层35，以及薄膜厚度约0.1μm的作为中 间导电层的Ti薄膜层36，经过细微加工技术，属于源极/漏极布线 材的这三种薄膜层34A、35A及36A，经层叠后选择性形成绝缘栅极 型晶体管的漏极21以及兼作源极的信号线12。以形成源极/漏极布 线的形成所使用的感光性树脂图形为掩模(mask)，依序蚀刻Ti薄 膜层36、AL薄膜层35、Ti薄膜层34之后，去除源极/漏极12、21 之间的第2非晶质硅层33，将第2SiNx层32D露出，同时在其它区 域，也去除第1非晶质硅层31，将栅极绝缘层30露出后，即可形成 上述的选择性图形。如此一来，便构成沟道保护层的第2SiNx层32 D，第2非晶质硅层33的蚀刻将自动结束，此一制造方法称为蚀刻 中止层型。
源/漏电极12、21与蚀刻中止层32D局部(几μm)平面地重叠 形成，以便构成绝缘栅型晶体管为偏置(offset)结构。这样的重 叠作为寄生电容起到电的作用，所以越小越好，但曝光机的对准精 度和光掩模的精度与玻璃基板的膨胀系数和曝光时的玻璃基板温度 决定，实用的数值基本为2μ左右。
去除上述感光性树脂图形后，在整个玻璃基板2，作为透明性 绝缘层的栅极绝缘层也同样使用PCVD装置，包覆约0.3μm薄膜厚 度的SiNx层作为钝化绝缘层37，如图21(d)与图22(d)所示， 经过细微加工技术，选择性去除钝化绝缘层37，在漏极21上形成开 口部62，在图像显示部外的区域、扫描线11上形成开口部63，以 及在信号线12上形成开口部64，即可将漏极21、扫描线11以及信 号线12的一部份露出。同样的，在平行束起积累电容线16的电极 图形上形成开口部65，将积累电容线16的一部份露出。
最后，使用SPT等真空制膜装置，以薄膜厚度约0.1～0.2μm 的透明导电层包覆，例如ITO(Indium-Tin-Oxide)或是IZO(Indium -Zine-Oxide)，如图21(e)与图22(e)所示，经过细微加工 技术，在含有开口部62的钝化绝缘层37上，选择性形成象素电极 22，则有源基板2即完成。以开口部63内所露出的部份扫描线11 作为电极端子5，也可以开口部64内所露出的一部份信号线12作为 电极端子6，如图中所示，虽然也可以在包含开口部63、64的钝化 绝缘层37上，选择性形成由ITO所构成的电极端子5A、6A，通常也 同时形成连接电极端子5A、6A之间的透明导电性的短路线40。其中 的理由，图中虽未标示，电极端子5A、6A与短路线40之间形成细 长线条状而变成高电阻化，因此可作为支持静电措施的高电阻。同 样没有编号，但包含开口部65，会对积累电容线16形成电极端子。
信号线12的布线电阻不会造成问题时，不一定需要由AL构成 的低电阻布线层35，此时，只要选用Cr、Ta、Mo等耐热金属材料， 源极/漏极布线12、21单层化之后，即可简化。如此一来，最重要 的是源极/漏极布线使用耐热金属层，并确保电性连接第2非晶质 硅层，关于绝缘栅极型晶体管的耐热性，在行范例的日本特开平7 -74368号公报已有详细记载。此外，在图21(C)中，积累电容线 16与漏极21间隔着栅极绝缘层30，由平面重叠的区域50(朝右下 方斜线部)形成积累电容15，在此省略详细说明。
以上省略说明5片掩模详细的制程经过，半导体层的岛化工序 合理化，以及取得减少一次接触点形成工序的结果，引进蚀刻中止 层型的技术后，当初必须要有7～8片左右的掩模，现在减少至5片， 可望大幅减轻制程成本。为降低液晶显示装置的生产成本，首先必 须在有源基板的制作工序上，降低制程成本，其次必须在面板组装 工序与模块安装工序上，降低部件成本，这也是一般所熟悉的开发 目标。降低制程成本的方法包括删减工序以缩短制程、开发低廉的 制程或是更换制程，以下说明使用4片掩模可制成有源基板，也就 是使用4片掩模制程以删减工序的范例。4片掩模制程，是以引进半 色调图像曝光技术删减照相蚀刻工序，图23是支持4片掩模制程的 有源基板的单位象素平面图，图23(e)的A-A’、B-B’以及C-C’ 线上的剖面图如图24所示。如上所述，目前多数采用的绝缘栅极型 晶体管有二种，此处采用的是沟道蚀刻型的绝缘栅极型晶体管。
首先与5片掩模制程一样，在玻璃基板2的一个主平面上，使 用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属 层，如图23(A)与图24(A)所示，经过细微加工技术，选择性形 成兼作栅极11A的扫描线11以及积累电容线16。
接着，在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm薄膜厚度，依序包覆构成栅极绝缘层的SiNx层30，以及 几乎不含杂质由绝缘栅极型晶体管的沟道构成第1非晶质硅层31， 还有含有杂质由绝缘栅极型晶体管的源极/漏极构成第2非晶质硅 层33及三种薄膜层。接着，使用SPT等真空制膜装置，以Ti薄膜 层34作为薄膜厚度约0.1μm的耐热金属层、以AL薄膜层35作为 薄膜厚度约0.3μm的低电阻布线层、以及以Ti薄膜层36作为薄膜 厚度约0.1μm的中间导电层，依序包覆源极/漏极布线材，经过细 微加工技术，选择性形成绝缘栅极型薄膜晶体管的漏极21，以及也 兼作源极的信号线12，形成此一选择性图形时，通过半色调图像曝 光技术，如图23(B)与图24(B)所示，例如源极/漏极之间的沟 道形成区域80B(斜线部)的薄膜厚度为1.5μm，其最大的特征在 于可形成比源极/漏极布线形成区域80A(12)、80A(21)的薄膜厚 度3μm还要薄的感光性树脂图形80A、80B。
在这种情形下，制造液晶显示装置用基板时，感光性树脂图形 80A，80B通常使用的是一般正抗蚀剂型的感光性树脂，源极/漏极 布线形成区域80A为黑色，也就是形成Cr薄膜，沟道区域80B则是 灰色(中间色调)，例如宽度约0.5～1μm的Line And Space(线和 间隔)的Cr图形，其它区域则是白色，也就是可以使用去除Cr薄 膜的掩模。灰色区域因为曝光机的分辨率不够，故无法解析出细微 的Line And Space，可从显示器光源透射一半左右的掩模照射光， 配合正抗蚀剂型感光性树脂剩余薄膜的特性，如图24(B)所示，取 得具备剖面形状的感光性树脂图形80A、80B。此外，除了灰色区域 的Cr薄膜的切口之外，形成不同于Cr薄膜的薄膜厚度，例如形成 MoSi2薄膜，可取得具有相同功能的掩模。
以上述感光性树脂图形80A、80B作为掩模，如图24(B)所示， 依序蚀刻Ti薄膜层36、AL薄膜层35、Ti薄膜层34、第2非晶质硅 层33以及第1非晶质硅层31并将栅极绝缘层30露出后，如图23 (C)与图24(C)所示，在氧等离子体等灰化方式下，使感光性树 脂图形80A、80B的薄膜厚度减少1.5μm以上，感光性树脂图形80B 便会消失并露出沟道区域，同时，只有已经减少薄膜厚度的感光性 树脂图形80C(12)、80C(21)可以直接留在源极/漏极布线形成区 域。再以减少薄膜厚度的感光性树脂图形80C(12)、80C(21)作为 掩模，并依序蚀刻源极/漏极布线间(沟道形成区域)的Ti薄膜层、 AL薄膜层、Ti薄膜层、第2非晶质硅层33A以及第1非晶质硅层31A， 第1非晶质硅层31A保留约0.05～0.1μm进行蚀刻。将源极/漏极 布线材蚀刻后，会将第1非晶质硅层31A保留约0.05～0.1μm进行 蚀刻，所以这种制造方法所取得的绝缘栅极型晶体管，通称为沟道 蚀刻型。在上述氧等离子体处理，由于抗蚀剂图形80A是在减少薄 膜厚度后才变成80C，最好是加强各向异性，才能有效抑制图形尺寸 的变化，具体而言，其中以RIE(Reactive Ion Etching Plasma) 方式、具有高密度离子源的ICPInductive Coupled Plasma)方式 或是TCP(Transfer Coupled Plasama)方式的氧等离子体处理为最 理想。
在去除上述感光性树脂图形80C(12)、80C(21)之后，与5 片掩模制程相同，如图23(d)与图24(d)所示，在整体玻璃基 板2上，包覆透明性绝缘层薄膜厚度约0.3μm的第2SiNx层，以作 为钝化绝缘层37，在漏极21上、图像显示部外区域的扫描线11上 以及信号线12上，分别形成开口部62、63、64，去除开口部63内 的钝化绝缘层37以与门极绝缘层30之后，使开口部63内的部份扫 描线露出，同时，去除开口部62、64内的钝化绝缘层37，使开口部 62内部份的漏极21露出，并使开口部64内的部份信号线露出。
最后，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μ m的透明导电层，例如ITO或是IZO，如图23(e)与图24(e) 所示，经过细微加工技术，在钝化绝缘层37上选择性形成包含开口 部62的透明导电性象素电极22后，即可完成有源基板2。关于电极 端子，在这个阶段同样也是包含开口部63、64，在钝化绝缘层37 上形成由ITO所构成的透明导电性电极端子5A、6A。
在这一类5片掩模制程以及4片掩模制程上，也同时进行对漏 极21及扫描线11的接触点形成工序，因此，配合该制程开口部62、 63内的绝缘层厚度与种类也会不同。相较于栅极绝缘层30，钝化绝 缘层37的制膜温度不但低而且品质差，使用氟酸类蚀刻液进行蚀刻 时，蚀刻速度分别差距在数1000(几千)/分钟、数100(几百) /分钟以及一位数，加上漏极21上的开口部62的剖面形状上方， 因过度蚀刻而无法控制孔径，因此采用氟类气体的干式蚀刻。
即使采用干式蚀刻，漏极21上的开口部62也只有钝化绝缘层 37，相较于扫描线11上的开口部63，难以避免造成过度蚀刻，加上 材质的关系，中间导电层36A会因为蚀刻气体而减少薄膜厚度。此 外，结束蚀刻后去除感光性树脂图形时，首先会因为去除氟素化的 表面聚合物而氧等离子体灰化，感光性树脂图形的表面约删减0.1～ 0.3μm，之后使用有机剥离液(例如东京应化制的剥离液106等) 施以药液处理，虽然这是常见的处理方式，但是，当中间导电层36A 的厚度减少，在露出底层的铝层35A的状态下，经氧等离子体灰化 处理后，铝层35A的表面形成绝缘体的AL2O3之后，与象素电极22 之间将无法取得良好的电阻性接触点。因此，以中间导电层36A的 薄膜厚度减少也不受影响为前提，先将薄膜厚度设定在0.2μm，即 可避开上述的问题。或是也可以在形成开口部62～65时，去除铝层 35A，露出底层耐热金属层的Ti薄膜层34A，然后形成象素电极22 等回避措施，其优点是一开始就不需要中间导电层36A。
不过，薄膜厚度的面内如果不均匀，前项的因应措施未必能够 发挥有效的作用，除此之外，如果蚀刻速度的面内均等性不佳也是 一样。虽然后者的因应措施不需要中间导电层36A，当增加铝层35A 的去除工序或是开口部62的剖面控制不足，就可能造成象素电极22 分段。
4片掩模制程所适用的沟道形成工序，因为采用的是选择性去 除源极/漏极布线12、21之间的源极/漏极布线材以及含有杂质的 半导体层，故该工序同时也会严重影响绝缘栅极型晶体管的ON(导 通)特性，以决定沟道长度(现在的量产品则是4～6μm)的工序。 此一沟道长度的变动，造成绝缘栅极型晶体管的ON电流值也跟着 大幅变化，通常虽要求严格的制造管理，但沟道长度也就是半色调 图像曝光区域的图形尺寸，会明显影响曝光量(光源强度与掩模的 图形精度，尤其是Line And Space尺寸)、感光性树脂的涂抹厚度、 感光性树脂的显像处理以及该蚀刻工序的感光性树脂薄膜减少等多 种参数，加上这些数量的面内均等性会互相影响，未必能有高良品 率且稳定生产，需要比以往更加严格的制造管理，以现况来看，完 成的水准仍旧不够理想。尤其是沟道长6μm以下，因抗蚀剂图形的 薄膜厚度减少，严重影响图形尺寸的倾向越来越显着。因为使感光 性树脂图形80A、80B的薄膜厚度减少1.5μm时，感光性树脂图形 80A、80B若也等向减少薄膜厚度，那幺感光性树脂图形80A、80B 之间的尺寸当然也会变大到3μm，所以沟道长度的形成也会比设定 值高出3μm。
上述的液晶显示装置(液晶面板)，一般具有200～1200条扫描 线，以及300～1600条的信号线，并排列成矩阵形。最近，随着显 示电容的扩增，同时着手进行放大画面及高度精致化。
图18表示对液晶面板的安装状态，采用导电性粘接剂，将供应 驱动信号的半导体集成电路芯片3，连接至构成液晶面板1的单面透 明性绝缘基板，例如在玻璃基板2上所形成的扫描线电极端子组5 的COG(Chip-On-Glass)方式，或是以聚酰亚胺类树脂薄膜为基 础，使用含导电性介质的适当粘接剂，将具有金属或焊锡电镀铜箔 的端子的TCP薄膜4，压接固定至信号线的电极端子组6的TCP(Tape -Carrier-Package)等装配方式，以便将电信号供应至图像显示 部。为便于说明，同时以图表解说上述二种安装方式，可依实际状 况选择其中任一种方式。
大致位于液晶面板1的中央，连接显示部内的象素、扫描线以 及信号线的电极端子5、6之间的布线路7、8，其构成未必需要与电 极端子组5，6的导电材相同。9是将所有液晶胞通用的透明导电性 对置电极，作成相对面上具有另一片透明性绝缘基板的对置玻璃基 板或滤色片。
图19表示依每一象素配置绝缘栅极型晶体管10，以作为开关 组件的有源型液晶显示装置的等效电路图，11(图18则是7)是扫 描线、12(图18则是8)是信号线、13是液晶胞，将液晶胞13作 为电性方面的电容组件使用。以实线描绘的组件类，会在构成液晶 面板的那面玻璃基板2上形成，以虚线描绘的所有液晶胞13共通的 对置电极14，会在另一面玻璃基板9对置的主平面上形成。当绝缘 栅极型晶体管10的OFF电阻或是液晶胞13的电阻变低时，或是重 视显示图像的灰阶性时，可在液晶胞13并排施加辅助性的积累电容 15等，在电路上略施巧思，以扩大作为负荷的液晶胞13的时间常数， 16是积累电容15的公共母线所构成的积累电容。
图20表示液晶显示装置的图像显示部重要部位剖面图，构成液 晶面板1的二片玻璃基板2、9，是在树脂性纤维、空心颗粒或滤色 片9上形成，透过同一树脂性的柱状间隔物等间隔材(图中未标示)， 依照约数μm的一定距离隔开后形成，在玻璃基板9的边缘，使用有 机性树脂所构成的密封材与封口材(未以任何图表说明)封住其中 的间隙(Gap)，以形成密闭空间，并在该密闭空间填充液晶17。
实现彩色显示时，在玻璃基板9的密闭空间，使用被称作着色 层18的染料或颜料中任一项，或使用含有两者的厚度约1～2μm的 有机薄膜包覆，而具有显色功能。此时玻璃基板9又称之为滤色片 (Color Filter，简称CF)。根据液晶材料17的性质，玻璃基板9 的上表面或玻璃基板2的下表面的中任一面，或是在两面贴上偏光 板19，液晶面板1便具有电气光学组件的功能。目前，市面上大部 分的液晶面板都是采用TN(Twist Nematic)类的液晶材料，通常需 要二片偏光板19，图中虽未标示，但透射型液晶面板的光源系配置 背面光源，并由下方照射白光。
与液晶17相连接，在二片玻璃基板2、9上形成厚度约为0.1 μm的聚酰亚胺类系树脂薄膜20，这是决定液晶分子方向的取向膜。 21是将绝缘栅极型晶体管10的漏极与透明导电性象素电极22连接 的漏极(布线)，大部份与信号线(源极线)12同时形成。位于信号 线12与漏极21之间的是半导体层23，细节于后叙述。在滤色片9 上，在相邻接的着色层18的边界上，形成厚度约0.1μm的Cr薄膜 层24，是防止外界光源照射至半导体层23、扫描线11以及信号线 12的遮光组件，也就是所谓的黑色矩阵框(Black Matrix简称BM)， 这已是目前通用的技术。
以下说明作为开关组件的绝缘栅极型晶体管构造以及相关制造 方法。目前，广为一般所使用的绝缘栅极型晶体管有二种，其中之 一称为蚀刻中止层型，相关内容将用以往范例详细说明。图21是构 成传统液晶面板的有源基板(显示装置用半导体装置)的单位象素 平面图，图19(e)的A-A’、B-B’以及C-C’线上的剖面图如 图22所示，以下简单说明其制造工序。
首先，如图21(a)与图22(a)所示，作为耐热性、耐药品性 与透明性高的绝缘性基板，厚度约0.5～1.1mm的玻璃基板2，例如 在CORNING公司制/商品名称1737的一个主平面上，使用SPT(溅射) 等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，通 过细微加工技术，选择性形成兼作栅极11A的扫描线11以及积累电 容线16。经整体考量后，扫描线的材质选用兼具耐热性、耐药品性、 耐氟酸性以及导电性，一般使用Cr，Ta，MoW合金等具有优异耐热 性的金属或合金。
为支持液晶面板的超大画面或高精致化，且降低扫描线的电阻 值，扫描线的材料使用AL(铝)虽然合理，但单体的AL耐热性低， 上述耐热金属的Cr，Ta，Mo或是与硅化物层叠，或是在AL的表面 以阳极氧化施加氧化层(AL2O3)，都是目前所使用的一般技术。亦 即，扫描线11是由一层以上的金属层所构成。
其次是整体玻璃基板2使用PCVD(等离子体)装置，例如以约 0.3-0.05-0.1μm的薄膜厚度，依序包覆构成栅极绝缘层的第 1SiNx(氮化硅)层30，以及几乎不含杂质由绝缘栅极型薄膜晶体管 的沟道构成第1非晶质硅(a-Si)层31，以及由保护沟道的绝缘 层构成第2SiNx层32与3种薄膜层，如图21(B)与图22(B)所 示，经过细微加工技术，将栅极11A上的第2SiNx层选择性保留为 比栅极11A更为狭窄，以作为保护绝缘层32D，并将第1非晶质硅 层31露出。
接着，同样使用PCVD装置，全面以约0.05μm的薄膜厚度包覆 杂质如含磷的第2非晶质硅层33，然后如图21(C)与图22(C)所 示，使用SPT等真空制膜装置，依序包覆薄膜厚度约0.1μm的耐热 金属层，例如Ti，Cr，Mo等薄膜层34，以及作为低电阻布线层的薄 膜厚度约0.3μm的AL薄膜层35，以及薄膜厚度约0.1μm的作为中 间导电层的Ti薄膜层36，经过细微加工技术，属于源极/漏极布线 材的这三种薄膜层34A、35A及36A，经层叠后选择性形成绝缘栅极 型晶体管的漏极21以及兼作源极的信号线12。以形成源极/漏极布 线的形成所使用的感光性树脂图形为掩模(mask)，依序蚀刻Ti薄 膜层36、AL薄膜层35、Ti薄膜层34之后，去除源极/漏极12、21 之间的第2非晶质硅层33，将第2SiNx层32D露出，同时在其它区 域，也去除第1非晶质硅层31，将栅极绝缘层30露出后，即可形成 上述的选择性图形。如此一来，便构成沟道保护层的第2SiNx层32 D，第2非晶质硅层33的蚀刻将自动结束，此一制造方法称为蚀刻 中止层型。
源/漏电极12、21与蚀刻中止层32D局部(几μm)平面地重叠 形成，以便构成绝缘栅型晶体管为偏置(offset)结构。这样的重 叠作为寄生电容起到电的作用，所以越小越好，但曝光机的对准精 度和光掩模的精度与玻璃基板的膨胀系数和曝光时的玻璃基板温度 决定，实用的数值基本为2μ左右。
去除上述感光性树脂图形后，在整个玻璃基板2，作为透明性 绝缘层的栅极绝缘层也同样使用PCVD装置，包覆约0.3μm薄膜厚 度的SiNx层作为钝化绝缘层37，如图21(d)与图22(d)所示， 经过细微加工技术，选择性去除钝化绝缘层37，在漏极21上形成开 口部62，在图像显示部外的区域、扫描线11上形成开口部63，以 及在信号线12上形成开口部64，即可将漏极21、扫描线11以及信 号线12的一部份露出。同样的，在平行束起积累电容线16的电极 图形上形成开口部65，将积累电容线16的一部份露出。
最后，使用SPT等真空制膜装置，以薄膜厚度约0.1～0.2μm 的透明导电层包覆，例如ITO(Indium-Tin-Oxide)或是IZO(Indium -Zine-Oxide)，如图21(e)与图22(e)所示，经过细微加工 技术，在含有开口部62的钝化绝缘层37上，选择性形成象素电极 22，则有源基板2即完成。以开口部63内所露出的部份扫描线11 作为电极端子5，也可以开口部64内所露出的一部份信号线12作为 电极端子6，如图中所示，虽然也可以在包含开口部63、64的钝化 绝缘层37上，选择性形成由ITO所构成的电极端子5A、6A，通常也 同时形成连接电极端子5A、6A之间的透明导电性的短路线40。其中 的理由，图中虽未标示，电极端子5A、6A与短路线40之间形成细 长线条状而变成高电阻化，因此可作为支持静电措施的高电阻。同 样没有编号，但包含开口部65，会对积累电容线16形成电极端子。
信号线12的布线电阻不会造成问题时，不一定需要由AL构成 的低电阻布线层35，此时，只要选用Cr、Ta、Mo等耐热金属材料， 源极/漏极布线12、21单层化之后，即可简化。如此一来，最重要 的是源极/漏极布线使用耐热金属层，并确保电性连接第2非晶质 硅层，关于绝缘栅极型晶体管的耐热性，在行范例的日本特开平7 -74368号公报已有详细记载。此外，在图21(C)中，积累电容线 16与漏极21间隔着栅极绝缘层30，由平面重叠的区域50(朝右下 方斜线部)形成积累电容15，在此省略详细说明。
以上省略说明5片掩模详细的制程经过，半导体层的岛化工序 合理化，以及取得减少一次接触点形成工序的结果，引进蚀刻中止 层型的技术后，当初必须要有7～8片左右的掩模，现在减少至5片， 可望大幅减轻制程成本。为降低液晶显示装置的生产成本，首先必 须在有源基板的制作工序上，降低制程成本，其次必须在面板组装 工序与模块安装工序上，降低部件成本，这也是一般所熟悉的开发 目标。降低制程成本的方法包括删减工序以缩短制程、开发低廉的 制程或是更换制程，以下说明使用4片掩模可制成有源基板，也就 是使用4片掩模制程以删减工序的范例。4片掩模制程，是以引进半 色调图像曝光技术删减照相蚀刻工序，图23是支持4片掩模制程的 有源基板的单位象素平面图，图23(e)的A-A’、B-B’以及C-C’ 线上的剖面图如图24所示。如上所述，目前多数采用的绝缘栅极型 晶体管有二种，此处采用的是沟道蚀刻型的绝缘栅极型晶体管。
首先与5片掩模制程一样，在玻璃基板2的一个主平面上，使 用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属 层，如图23(A)与图24(A)所示，经过细微加工技术，选择性形 成兼作栅极11A的扫描线11以及积累电容线16。
接着，在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm薄膜厚度，依序包覆构成栅极绝缘层的SiNx层30，以及 几乎不含杂质由绝缘栅极型晶体管的沟道构成第1非晶质硅层31， 还有含有杂质由绝缘栅极型晶体管的源极/漏极构成第2非晶质硅 层33及三种薄膜层。接着，使用SPT等真空制膜装置，以Ti薄膜 层34作为薄膜厚度约0.1μm的耐热金属层、以AL薄膜层35作为 薄膜厚度约0.3μm的低电阻布线层、以及以Ti薄膜层36作为薄膜 厚度约0.1μm的中间导电层，依序包覆源极/漏极布线材，经过细 微加工技术，选择性形成绝缘栅极型薄膜晶体管的漏极21，以及也 兼作源极的信号线12，形成此一选择性图形时，通过半色调图像曝 光技术，如图23(B)与图24(B)所示，例如源极/漏极之间的沟 道形成区域80B(斜线部)的薄膜厚度为1.5μm，其最大的特征在 于可形成比源极/漏极布线形成区域80A(12)、80A(21)的薄膜厚 度3μm还要薄的感光性树脂图形80A、80B。
在这种情形下，制造液晶显示装置用基板时，感光性树脂图形 80A，80B通常使用的是一般正抗蚀剂型的感光性树脂，源极/漏极 布线形成区域80A为黑色，也就是形成Cr薄膜，沟道区域80B则是 灰色(中间色调)，例如宽度约0.5～1μm的Line And Space(线和 间隔)的Cr图形，其它区域则是白色，也就是可以使用去除Cr薄 膜的掩模。灰色区域因为曝光机的分辨率不够，故无法解析出细微 的Line And Space，可从显示器光源透射一半左右的掩模照射光， 配合正抗蚀剂型感光性树脂剩余薄膜的特性，如图24(B)所示，取 得具备剖面形状的感光性树脂图形80A、80B。此外，除了灰色区域 的Cr薄膜的切口之外，形成不同于Cr薄膜的薄膜厚度，例如形成 MoSi2薄膜，可取得具有相同功能的掩模。
以上述感光性树脂图形80A、80B作为掩模，如图24(B)所示， 依序蚀刻Ti薄膜层36、AL薄膜层35、Ti薄膜层34、第2非晶质硅 层33以及第1非晶质硅层31并将栅极绝缘层30露出后，如图23 (C)与图24(C)所示，在氧等离子体等灰化方式下，使感光性树 脂图形80A、80B的薄膜厚度减少1.5μm以上，感光性树脂图形80B 便会消失并露出沟道区域，同时，只有已经减少薄膜厚度的感光性 树脂图形80C(12)、80C(21)可以直接留在源极/漏极布线形成区 域。再以减少薄膜厚度的感光性树脂图形80C(12)、80C(21)作为 掩模，并依序蚀刻源极/漏极布线间(沟道形成区域)的Ti薄膜层、 AL薄膜层、Ti薄膜层、第2非晶质硅层33A以及第1非晶质硅层31A， 第1非晶质硅层31A保留约0.05～0.1μm进行蚀刻。将源极/漏极 布线材蚀刻后，会将第1非晶质硅层31A保留约0.05～0.1μm进行 蚀刻，所以这种制造方法所取得的绝缘栅极型晶体管，通称为沟道 蚀刻型。在上述氧等离子体处理，由于抗蚀剂图形80A是在减少薄 膜厚度后才变成80C，最好是加强各向异性，才能有效抑制图形尺寸 的变化，具体而言，其中以RIE(Reactive Ion Etching Plasma) 方式、具有高密度离子源的ICPInductive Coupled Plasma)方式 或是TCP(Transfer Coupled Plasama)方式的氧等离子体处理为最 理想。
在去除上述感光性树脂图形80C(12)、80C(21)之后，与5 片掩模制程相同，如图23(d)与图24(d)所示，在整体玻璃基 板2上，包覆透明性绝缘层薄膜厚度约0.3μm的第2SiNx层，以作 为钝化绝缘层37，在漏极21上、图像显示部外区域的扫描线11上 以及信号线12上，分别形成开口部62、63、64，去除开口部63内 的钝化绝缘层37以与门极绝缘层30之后，使开口部63内的部份扫 描线露出，同时，去除开口部62、64内的钝化绝缘层37，使开口部 62内部份的漏极21露出，并使开口部64内的部份信号线露出。
最后，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μ m的透明导电层，例如ITO或是IZO，如图23(e)与图24(e) 所示，经过细微加工技术，在钝化绝缘层37上选择性形成包含开口 部62的透明导电性象素电极22后，即可完成有源基板2。关于电极 端子，在这个阶段同样也是包含开口部63、64，在钝化绝缘层37 上形成由ITO所构成的透明导电性电极端子5A、6A。
在这一类5片掩模制程以及4片掩模制程上，也同时进行对漏 极21及扫描线11的接触点形成工序，因此，配合该制程开口部62、 63内的绝缘层厚度与种类也会不同。相较于栅极绝缘层30，钝化绝 缘层37的制膜温度不但低而且品质差，使用氟酸类蚀刻液进行蚀刻 时，蚀刻速度分别差距在数1000(几千)/分钟、数100(几百) /分钟以及一位数，加上漏极21上的开口部62的剖面形状上方， 因过度蚀刻而无法控制孔径，因此采用氟类气体的干式蚀刻。
即使采用干式蚀刻，漏极21上的开口部62也只有钝化绝缘层 37，相较于扫描线11上的开口部63，难以避免造成过度蚀刻，加上 材质的关系，中间导电层36A会因为蚀刻气体而减少薄膜厚度。此 外，结束蚀刻后去除感光性树脂图形时，首先会因为去除氟素化的 表面聚合物而氧等离子体灰化，感光性树脂图形的表面约删减0.1～ 0.3μm，之后使用有机剥离液(例如东京应化制的剥离液106等) 施以药液处理，虽然这是常见的处理方式，但是，当中间导电层36A 的厚度减少，在露出底层的铝层35A的状态下，经氧等离子体灰化 处理后，铝层35A的表面形成绝缘体的AL2O3之后，与象素电极22 之间将无法取得良好的电阻性接触点。因此，以中间导电层36A的 薄膜厚度减少也不受影响为前提，先将薄膜厚度设定在0.2μm，即 可避开上述的问题。或是也可以在形成开口部62～65时，去除铝层 35A，露出底层耐热金属层的Ti薄膜层34A，然后形成象素电极22 等回避措施，其优点是一开始就不需要中间导电层36A。
不过，薄膜厚度的面内如果不均匀，前项的因应措施未必能够 发挥有效的作用，除此之外，如果蚀刻速度的面内均等性不佳也是 一样。虽然后者的因应措施不需要中间导电层36A，当增加铝层35A 的去除工序或是开口部62的剖面控制不足，就可能造成象素电极22 分段。
4片掩模制程所适用的沟道形成工序，因为采用的是选择性去 除源极/漏极布线12、21之间的源极/漏极布线材以及含有杂质的 半导体层，故该工序同时也会严重影响绝缘栅极型晶体管的ON(导 通)特性，以决定沟道长度(现在的量产品则是4～6μm)的工序。 此一沟道长度的变动，造成绝缘栅极型晶体管的ON电流值也跟着 大幅变化，通常虽要求严格的制造管理，但沟道长度也就是半色调 图像曝光区域的图形尺寸，会明显影响曝光量(光源强度与掩模的 图形精度，尤其是Line And Space尺寸)、感光性树脂的涂抹厚度、 感光性树脂的显像处理以及该蚀刻工序的感光性树脂薄膜减少等多 种参数，加上这些数量的面内均等性会互相影响，未必能有高良品 率且稳定生产，需要比以往更加严格的制造管理，以现况来看，完 成的水准仍旧不够理想。尤其是沟道长6μm以下，因抗蚀剂图形的 薄膜厚度减少，严重影响图形尺寸的倾向越来越显着。因为使感光 性树脂图形80A、80B的薄膜厚度减少1.5μm时，感光性树脂图形 80A、80B若也等向减少薄膜厚度，那幺感光性树脂图形80A、80B 之间的尺寸当然也会变大到3μm，所以沟道长度的形成也会比设定 值高出3μm。
发明内容
有鉴于相关的现状，本发明除了可以回避以往5片掩模制程或 4片掩模制程同样在接触点形成时的缺失，并采用制造量大的半色调 图像曝光技术，更能达到删减制造工序的目标。此外，实现液晶面 板的低价格化，因应需求量的增加，更进一步积极追求删减制造工 序数，通过简化其它主要制造工序或是导入低成本化的技术后，使 本发明的价值更为提升。
发明方案1所记载的液晶显示装置是在一个主平面上，至少具 备由绝缘栅极型晶体管，以及也兼作上述绝缘栅极型晶体管栅极的 扫描线、以及也兼作源极布线的信号线，以及连接到漏极布线的象 素电极后构成单位象素，由单位象素排列成二维矩阵的第1透明性 绝缘基板(有源基板)、以及与上述第1透明性绝缘基板对置的第2 透明性绝缘基板或滤色片之间，填充液晶后构成液晶显示装置，
其特征是透明导电层与低电阻金属层层叠成也兼作信号线的源 极布线、以及也兼作模拟象素电极的漏极布线，通过含杂质的第2 半导体层与耐热金属层，连接至由沟道构成不含杂质的第1半导体 层，
在第1透明性绝缘基板上的钝化绝缘层形成开口部内的上述模 拟象素电极上的低电阻金属层去除后、将外露的透明导电层作为象 素电极。
此结构是在绝缘栅极型晶体管的源极/漏极以及透明导电层之 间，藉由设置耐热金属层以确保电性连接，透明导电层与低电阻金 属层层叠后，形成兼作信号线的源极布线以及兼作模拟象素电极的 漏极，在对钝化绝缘层的开口部形成工序方面，在模拟象素电极上 加入钝化绝缘层，也可以藉此去除低电阻金属层，如此一来，就能 合理实现采用同一掩模处理象素电极的形成工序以及信号线的形成 工序。
为进一步删减工序，无论是接触点形成工序的合理化，或是接 触点的形成工序与半导体层的形成工序，甚至是扫描线的形成工序 与接触点的形成工序或是扫描线的形成工序与半导体层的形成工 序，采用半色调图像曝光技术，搭配同一掩模的处理技术，即可构 成各种液晶显示装置的实施方式，相关具体说明如发明方案2～发明 方案7之记载。
发明方案2所记载的液晶显示装置是在第1透明性绝缘基板(有 源基板)，与上述第1透明性绝缘基板相对的第2透明性绝缘基板或 滤色片之间，填充液晶后构成液晶显示装置，其特征至少包括：
在第1透明性绝缘基板的一个主平面上，形成一层以上由第1 金属层所构成的扫描线，
在栅极上，通过一层以上的栅极绝缘层，且不含杂质的第1半 导体层形成比栅极还要宽的条纹状，
在上述第1半导体层上，由含有杂质的第2半导体层与耐热金 属层层叠成一对源极/漏极，并与栅极重叠，
在图像显示部外的区域，扫描线上的栅极绝缘层形成开口部后， 开口部内会露出部份扫描线，
在上述源极上与栅极绝缘层上，会形成透明导电层与低电阻金 属层层叠后所构成的信号线，以及在上述漏极与栅极绝缘层及其周 围，将低电阻金属层层叠成透明导电性的象素电极，还有在栅极绝 缘层上形成含上述开口部的透明导电性扫描线电极端子，及在图像 显示部外区域，由部份信号线形成透明导电性的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构透明导电性的象素电极会与信号线同时形成，虽然是 在栅极绝缘层上形成，但与过去一样是在有源基板上形成钝化绝缘 层，所以可以保护绝缘栅极型晶体管的沟道以及源极/漏极布线。 再者，扫描线的电极端子、信号线的电极端子与象素电极一样，都 是由透明导电层所构成，这个部份与有源基板上设置钝化绝缘层一 样，都是本发明在液晶显示装置共通构造上的特征。
发明方案3所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，形成一层以上由第1 金属层所构成的扫描线，
由栅极绝缘层以及不含杂质的第1半导体层层叠后形成的条纹 状，在栅极上比栅极宽，在扫描线与信号线的交叉点附近也比扫描 线宽，
在栅极上的第1半导体层上，含有杂质的第2半导体层与耐热 金属层层叠后形成一对源极/漏极，并与栅极重叠，在扫描线与信 号线交叉点的第1半导体层上，含有杂质的第2半导体层与耐热金 属层层叠后形成条纹状，
在上述源极与第1透明性绝缘基板，以及扫描线与信号线交叉 点上的耐热金属层，由透明导电层与低电阻金属层层叠后形成信号 线，以及上述漏极与第1透明性绝缘基板及其周围，将低电阻金属 层层叠成透明导电性的象素电极，还有在图像显示部外的区域，在 第1透明性绝缘基板上形成含有部份扫描线的透明导电性扫描线电 极端子，及在图像显示部外的区域，由部份信号线形成透明导电性 的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，除了扫描线的一部份与积累电容线的大部分外， 在制造工序途中，这些电极虽露出在玻璃基板2上，最终还是会在 有源基板上形成，通过同于以往的钝化绝缘层，同样能保护绝缘栅 极型晶体管的沟道以及源极/漏极布线。于是，因为透明导电性的 象素电极与信号线同时形成，所以也会在玻璃基板上形成。
发明方案4所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
上述扫描线上形成一层以上的栅极绝缘层，
在栅极上的栅极绝缘层上，不含杂质的第1半导体层形成条纹 状，
在上述第1半导体层上，含有杂质的第2半导体层与耐热金属 层层叠后形成一对源极/漏极，
在图像显示部外的区域，扫描线上的栅极绝缘层形成的开口部 后，开口部内露出一部份扫描线，
在上述源极上与第1透明性绝缘基板上，透明导电层与低电阻 金属层层叠成信号线，以及在上述漏极与第1透明性绝缘基板及其 周围，将低电阻金属层层叠成透明导电性的象素电极，还有在上述 开口部上、开口部周围的第1半导体层、第2半导体层以及耐热金 属层的层叠上，形成透明导电性的扫描线电极端子，及在图像显示 部外的区域，由一部份信号线形成透明导电性的信号线电极端子， 上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，对扫描线的接触点是在扫描线自我整合后形成，同 时，栅极绝缘层与栅极是以同一图形宽度形成，栅极(扫描线)的 侧面设有不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可 以交叉。再者，因为透明导电性的象素电极与信号线是同时形成， 所以会在玻璃基板上形成。
发明方案5所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
上述扫描线上形成一层以上的栅极绝缘层，
在栅极上的栅极绝缘层，不含杂质的第1半导体层形成条纹状，
在上述第1半导体层上，含有杂质的第2半导体层与耐热金属 层层叠后形成一对源极/漏极，
在图像显示部外的区域，扫描线上的栅极绝缘层形成开口部后， 开口部内露出一部份扫描线，
在上述源极上与第1透明性绝缘基板上，透明导电层与低电阻 金属层层叠成信号线，以及在上述漏极上与第1透明性绝缘基板上 及其周围，将低电阻金属层层叠成透明导电性的象素电极，还有包 括上述开口部在内的透明导电性扫描线电极端子，及在图像显示部 外的区域，由一部份信号线形成透明导电性的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，半导体层是在扫描线自我整合后形成，同时，栅极 绝缘层与栅极是以同一图形宽度形成，栅极(扫描线)的侧面设有 不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可以交叉。 再者，因为透明导电性的象素电极与信号线是同时形成，所以会在 玻璃基板上形成。
发明方案6所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
上述扫描线上形成一层以上的栅极绝缘层，
在栅极上的栅极绝缘层上，由不含杂质小于上述栅极绝缘层的 第1半导体层形成条纹状，
在上述第1半导体层上，含有杂质的第2半导体层与耐热金属 层层叠后形成一对源极/漏极，
在图像显示部外的区域，扫描线上的栅极绝缘层形成开口部后， 开口部内露出一部份扫描线，
在上述源极上与第1透明性绝缘基板上，透明导电层与低电阻 金属层层叠成信号线，以及在上述漏极上与第1透明性绝缘基板上 及其周围，将低电阻金属层层叠成透明导电性的象素电极，还有包 括上述开口部在内的透明导电性扫描线电极端子，及在图像显示部 外的区域，由一部份信号线形成透明导电性的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，半导体层是在栅极上，以低于栅极的宽度形成，也 就是栅极绝缘层与栅极是以同一图形宽度形成，栅极(扫描线)的 侧面设有不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可 以交叉。再者，因为透明导电性的象素电极与信号线是同时形成， 所以会在玻璃基板上形成。
发明方案7所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
在栅极上以及扫描线与信号线交叉点附近的扫描线上，栅极绝 缘层与不含杂质的第1半导体层层叠后形成条纹状，
在栅极上的第1半导体层上，含有杂质的第2半导体层与耐热 金属层层叠后形成一对源极/漏极，在扫描线与信号线交叉点上的 第1半导体层上，含有杂质的第2半导体层与耐热金属层形成层叠，
在上述源极上，第1透明性绝缘基板上以及扫描线与信号线交 叉点的耐热金属层上，形成透明导电层与低电阻金属层层叠成信号 线，以及在上述漏极上与第1透明性绝缘基板上及其周围，将低电 阻金属层层叠成透明导电性的象素电极，还有在图像显示部外的区 域，在第1透明性绝缘基板上形成含有一部份扫描线的透明导电性 扫描线电极端子，及在图像显示部外的区域，形成一部份信号线所 构成的透明导电性信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，半导体层是在扫描线自我整合后形成，同时，栅极 绝缘层只在栅极上、扫描线与信号线交叉点附近的扫描线上，与栅 极(扫描线)同一图形宽度形成，并在栅极(扫描线)的侧面设有 不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可以交叉。 再者，因为透明导电性的象素电极与信号线是同时形成，所以会在 玻璃基板上形成。
发明方案8所记载的液晶图像显示装置，其特征是扫描线侧面 所形成的绝缘层为有机绝缘层，同于发明方案4、发明方案5、发明 方案6以及发明方案7所记载的液晶显示装置。由此结构，无须局 限扫描线的材质或结构，使用电镀法即可在扫描线的侧面形成有机 绝缘层，加上采用半色调图像曝光技术，即可以1片掩模连续处理 扫描线的形成工序，以及接触点或是半导体层的形成工序。
发明方案9所记载的液晶图像显示装置，其特征是第1金属层 为阳极，并由氧化金属层所构成，扫描线侧面所形成的绝缘层为阳 极氧化层，同于发明方案4、发明方案5、发明方案6以及发明方案 7所记载的液晶显示装置。由此结构，通过阳极氧化，可在扫描线的 侧面形成阳极氧化层，加上采用半色调图像曝光技术，即可以1片 掩模连续处理扫描线的形成工序，以及接触点或是半导体层的形成 工序。
发明方案10是发明方案1所记载之液晶显示装置的制造方法， 其特征是：
在一个主平面上，至少具备由绝缘栅极型晶体管，以及也兼作 上述绝缘栅极型晶体管栅极的扫描线、以及也兼作源极布线的信号 线，以及连接到漏极布线的象素电极后构成单位象素，由单位象素 排列成二维矩阵的第1透明性绝缘基板(有源基板)、以及与上述第 1透明性绝缘基板对置的第2透明性绝缘基板或滤色片之间，填充液 晶后构成液晶显示装置，，其制造方法中，至少包括的工序有：
在栅极上，通过栅极绝缘层、不含杂质的第1半导体层与含有 杂质的第2半导体层，以及耐热金属层层叠后形成半导体层的工序，
以及透明导电层与低电阻金属层层叠成也兼作信号线的绝缘栅 极型晶体管的源极布线，以及兼作模拟象素电极的漏极布线的工序，
包覆钝化绝缘层后，在上述模拟象素电极上会形成开口部，去 除上述开口部内的钝化绝缘层与低电阻金属层后，在上述开口部内 将透明导电性的象素电极露出的工序。
由此结构，即可以1片掩模形成透明导电层，与低电阻金属层 层叠后所构成的绝缘栅极型晶体管的源极布线(信号线)，以及透明 导电层所构成的象素电极，进一步删减制造工序。
制造液晶显示装置时，包括形成透明导电层与低电阻金属层层 叠后所构成的绝缘栅极型晶体管的源极布线(信号线)，以及透明导 电层所构成的象素电极工序，虽然需要扫描线的形成工序、半导体 层的形成工序、接触点的形成工序，但为进一步删减工序，无论是 接触点形成工序的合理化，或是接触点的形成工序与半导体层的形 成工序，甚至是扫描线的形成工序与接触点的形成工序，或是扫描 线的形成工序与半导体层的形成工序，采用半色调图像曝光技术， 并搭配同一掩模的处理技术，即可构成各种液晶显示装置的制造方 法，相关具体说明如发明方案11～发明方案17的记载。
发明方案11是发明方案2所记载之液晶显示装置的制造方法， 其特征是具有形成扫描线的工序，以及将耐热金属层层叠后所形成 的半导体层的工序、形成接触点的工序，还有透明导电层与低电阻 金属层层叠成模拟象素电极与信号线，及形成扫描线与信号线的模 拟电极端子的工序与形成钝化绝缘层后，在模拟象素电极上与模拟 电极端子上形成开口部，并去除开口部内的钝化绝缘层与低电阻金 属层的工序。
由此结构，在删减以1片掩模形成象素电极与信号线的制造工 序之后，即可使用5片掩模制造TN型的液晶显示装置。
发明方案12也是发明方案2所记载之液晶显示装置的制造方 法，其特征是具备形成扫描线的工序，以及通过半色调图像曝光技 术，采用1片掩模形成接触点与耐热金属层层叠成半导体层的工序， 及透明导电层与低电阻金属层层叠成模拟象素电极与信号线，还有 形成扫描线与信号线的模拟电极端子的工序与形成钝化绝缘层后， 在模拟象素电极上与模拟电极端子上形成开口部，并去除开口部内 的钝化绝缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成接触点与半导体层的制造工 序，进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案13是发明方案3所记载之液晶显示装置的制造方法， 其特征是形成扫描线的工序，以及耐热金属层层叠后形成半导体层 时露出扫描线的工序，及透明导电层与低电阻金属层层叠成模拟象 素电极与信号线，还有形成扫描线与信号线的模拟电极端子的工序 与形成钝化绝缘层后，在模拟象素电极上与模拟电极端子上形成开 口部，并去除开口部内的钝化绝缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，形成半导体层时露出扫描线，即可使接触点形成工序合理 化并删减制造工序，结果，使用4片掩模即可制造TN型的液晶显 示装置。
发明方案14是发明方案4所记载之液晶显示装置的制造方法， 其特征是通过半色调图像曝光技术，使用1片掩模形成扫描线与接 触点的工序，耐热金属层层叠后形成半导体层的工序，以及透明导 电层与低电阻金属层层叠成模拟象素电极与信号线，还有形成扫描 线与信号线的模拟电极端子的工序与形成钝化绝缘层后，在模拟象 素电极上与模拟电极端子上形成开口部，并去除开口部内的钝化绝 缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成扫描线与接触点的制造工序， 进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案15是发明方案5所记载之液晶显示装置的制造方法， 其特征是通过半色调图像曝光技术，使用1片掩模形成扫描线与耐 热金属层层叠成半导体层的工序，以及形成接触点的工序，及透明 导电层与低电阻金属层层叠成模拟象素电极与信号线，还有形成扫 描线与信号线的模拟电极端子的工序与形成钝化绝缘层后，在模拟 象素电极上与模拟电极端子上形成开口部并去除开口部内的钝化绝 缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成扫描线与半导体层的制造工 序，进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案16是发明方案6所记载之液晶显示装置的制造方法， 其特征是耐热金属层层叠后形成半导体层的工序，以及通过半色调 图像曝光技术、使用1片掩模形成扫描线与接触点的工序，以及透 明导电层与低电阻金属层层叠成模拟象素电极与信号线，以及形成 扫描线与信号线的模拟电极端子的工序，以及形成钝化绝缘层后、 在模拟象素电极上与模拟电极端子上形成开口部并去除开口部内的 钝化绝缘层与低电阻金属层的工序。
由此构成，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成扫描线与接触点的制造工序， 进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案17是发明方案7所记载之液晶显示装置的制造方法， 其特征是通过半色调图像曝光技术，使用1片掩模形成扫描线与耐 热金属层层叠成半导体层，同时也可以去除栅极绝缘层并露出扫描 线的工序，以及透明导电层与低电阻金属层层叠成模拟象素电极与 信号线，还有形成扫描线与信号线的模拟电极端子的工序与形成钝 化绝缘层后，在模拟象素电极上与模拟电极端子上形成开口部，并 去除开口部内的钝化绝缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，以及使用1片掩模形成扫描线与半导体层并同时露出扫描 线，因此在删减不需要的接触点形成工序的同时，还可使用3片掩 模制造TN型的液晶显示装置。
发明的效果如下
在绝缘栅极型晶体管的源极/漏极与透明导电层之间，设置耐 热金属层并确保电性连接，透明导电层与低电阻金属层层叠后形成 兼作信号线的源极布线，以及兼作模拟象素电极的漏极，在对钝化 绝缘层形成开口部的工序上，在模拟象素电极上施加钝化绝缘层并 去除低电阻金属层后，即可取得透明导电性的象素电极，像这样删 减工序正是本发明的着眼点，其构造特征是扫描线及信号线的电极 端子与象素电极一样，都是以透明导电层构成。
除此之外，在形成半导体层时，也会去除栅极绝缘层并将扫描 线露出，让接触点形成工序得以合理化的技术，以及并用半色调图 像曝光技术，使用1片掩模形成接触点与半导体层的合理化技术， 以及使用1片掩模形成扫描线与接触点，或是扫描线与半导体层的 合理化技术，在上述技术相互组合搭配之下，可大幅删减以往必须 实施5次的照相蚀刻工序数，使用4片或是3片掩模即可制造液晶 显示装置，从降低液晶显示装置成本的观点来看，极具工业性价值。 而且上述工序的图形精密度并不高，所以不会影响良品率或品质， 较易于生产管理。
根据以上的说明可确定本发明要件，其重点在于制造有源基板 时，在绝缘栅极型晶体管的源极/漏极与透明导电层之间，设置耐 热金属层并确保电性连接，透明导电层与低电阻金属层层叠后形成 兼作信号线的源极布线，以及兼作模拟象素电极的漏极，对钝化绝 缘层形成开口部时，选择性去除模拟象素电极上的低电阻金属层， 并形成象素电极，除此之外，包括扫描线、栅极绝缘层等不同材质 或薄膜厚度等显示用半导体装置，或是制造方法的差异，均属于本 发明的范畴，这已不用再多加赘述。对于使用垂直取向液晶的液晶 显示装置，本发明的有效性仍然不变，且绝缘栅极型晶体管的半导 体层也并非仅限定在非晶质硅。
发明方案1所记载的液晶显示装置是在一个主平面上，至少具 备由绝缘栅极型晶体管，以及也兼作上述绝缘栅极型晶体管栅极的 扫描线、以及也兼作源极布线的信号线，以及连接到漏极布线的象 素电极后构成单位象素，由单位象素排列成二维矩阵的第1透明性 绝缘基板(有源基板)、以及与上述第1透明性绝缘基板对置的第2 透明性绝缘基板或滤色片之间，填充液晶后构成液晶显示装置，
其特征是透明导电层与低电阻金属层层叠成也兼作信号线的源 极布线、以及也兼作模拟象素电极的漏极布线，通过含杂质的第2 半导体层与耐热金属层，连接至由沟道构成不含杂质的第1半导体 层，
在第1透明性绝缘基板上的钝化绝缘层形成开口部内的上述模 拟象素电极上的低电阻金属层去除后、将外露的透明导电层作为象 素电极。
此结构是在绝缘栅极型晶体管的源极/漏极以及透明导电层之 间，藉由设置耐热金属层以确保电性连接，透明导电层与低电阻金 属层层叠后，形成兼作信号线的源极布线以及兼作模拟象素电极的 漏极，在对钝化绝缘层的开口部形成工序方面，在模拟象素电极上 加入钝化绝缘层，也可以藉此去除低电阻金属层，如此一来，就能 合理实现采用同一掩模处理象素电极的形成工序以及信号线的形成 工序。
为进一步删减工序，无论是接触点形成工序的合理化，或是接 触点的形成工序与半导体层的形成工序，甚至是扫描线的形成工序 与接触点的形成工序或是扫描线的形成工序与半导体层的形成工 序，采用半色调图像曝光技术，搭配同一掩模的处理技术，即可构 成各种液晶显示装置的实施方式，相关具体说明如发明方案2～发明 方案7之记载。
发明方案2所记载的液晶显示装置是在第1透明性绝缘基板(有 源基板)，与上述第1透明性绝缘基板相对的第2透明性绝缘基板或 滤色片之间，填充液晶后构成液晶显示装置，其特征至少包括：
在第1透明性绝缘基板的一个主平面上，形成一层以上由第1 金属层所构成的扫描线，
在栅极上，通过一层以上的栅极绝缘层，且不含杂质的第1半 导体层形成比栅极还要宽的条纹状，
在上述第1半导体层上，由含有杂质的第2半导体层与耐热金 属层层叠成一对源极/漏极，并与栅极重叠，
在图像显示部外的区域，扫描线上的栅极绝缘层形成开口部后， 开口部内会露出部份扫描线，
在上述源极上与栅极绝缘层上，会形成透明导电层与低电阻金 属层层叠后所构成的信号线，以及在上述漏极与栅极绝缘层及其周 围，将低电阻金属层层叠成透明导电性的象素电极，还有在栅极绝 缘层上形成含上述开口部的透明导电性扫描线电极端子，及在图像 显示部外区域，由部份信号线形成透明导电性的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构透明导电性的象素电极会与信号线同时形成，虽然是 在栅极绝缘层上形成，但与过去一样是在有源基板上形成钝化绝缘 层，所以可以保护绝缘栅极型晶体管的沟道以及源极/漏极布线。 再者，扫描线的电极端子、信号线的电极端子与象素电极一样，都 是由透明导电层所构成，这个部份与有源基板上设置钝化绝缘层一 样，都是本发明在液晶显示装置共通构造上的特征。
发明方案3所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，形成一层以上由第1 金属层所构成的扫描线，
由栅极绝缘层以及不含杂质的第1半导体层层叠后形成的条纹 状，在栅极上比栅极宽，在扫描线与信号线的交叉点附近也比扫描 线宽，
在栅极上的第1半导体层上，含有杂质的第2半导体层与耐热 金属层层叠后形成一对源极/漏极，并与栅极重叠，在扫描线与信 号线交叉点的第1半导体层上，含有杂质的第2半导体层与耐热金 属层层叠后形成条纹状，
在上述源极与第1透明性绝缘基板，以及扫描线与信号线交叉 点上的耐热金属层，由透明导电层与低电阻金属层层叠后形成信号 线，以及上述漏极与第1透明性绝缘基板及其周围，将低电阻金属 层层叠成透明导电性的象素电极，还有在图像显示部外的区域，在 第1透明性绝缘基板上形成含有部份扫描线的透明导电性扫描线电 极端子，及在图像显示部外的区域，由部份信号线形成透明导电性 的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，除了扫描线的一部份与积累电容线的大部分外， 在制造工序途中，这些电极虽露出在玻璃基板2上，最终还是会在 有源基板上形成，通过同于以往的钝化绝缘层，同样能保护绝缘栅 极型晶体管的沟道以及源极/漏极布线。于是，因为透明导电性的 象素电极与信号线同时形成，所以也会在玻璃基板上形成。
发明方案4所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
上述扫描线上形成一层以上的栅极绝缘层，
在栅极上的栅极绝缘层上，不含杂质的第1半导体层形成条纹 状，
在上述第1半导体层上，含有杂质的第2半导体层与耐热金属 层层叠后形成一对源极/漏极，
在图像显示部外的区域，扫描线上的栅极绝缘层形成的开口部 后，开口部内露出一部份扫描线，
在上述源极上与第1透明性绝缘基板上，透明导电层与低电阻 金属层层叠成信号线，以及在上述漏极与第1透明性绝缘基板及其 周围，将低电阻金属层层叠成透明导电性的象素电极，还有在上述 开口部上、开口部周围的第1半导体层、第2半导体层以及耐热金 属层的层叠上，形成透明导电性的扫描线电极端子，及在图像显示 部外的区域，由一部份信号线形成透明导电性的信号线电极端子， 上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，对扫描线的接触点是在扫描线自我整合后形成，同 时，栅极绝缘层与栅极是以同一图形宽度形成，栅极(扫描线)的 侧面设有不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可 以交叉。再者，因为透明导电性的象素电极与信号线是同时形成， 所以会在玻璃基板上形成。
发明方案5所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
上述扫描线上形成一层以上的栅极绝缘层，
在栅极上的栅极绝缘层，不含杂质的第1半导体层形成条纹状，
在上述第1半导体层上，含有杂质的第2半导体层与耐热金属 层层叠后形成一对源极/漏极，
在图像显示部外的区域，扫描线上的栅极绝缘层形成开口部后， 开口部内露出一部份扫描线，
在上述源极上与第1透明性绝缘基板上，透明导电层与低电阻 金属层层叠成信号线，以及在上述漏极上与第1透明性绝缘基板上 及其周围，将低电阻金属层层叠成透明导电性的象素电极，还有包 括上述开口部在内的透明导电性扫描线电极端子，及在图像显示部 外的区域，由一部份信号线形成透明导电性的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，半导体层是在扫描线自我整合后形成，同时，栅极 绝缘层与栅极是以同一图形宽度形成，栅极(扫描线)的侧面设有 不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可以交叉。 再者，因为透明导电性的象素电极与信号线是同时形成，所以会在 玻璃基板上形成。
发明方案6所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
上述扫描线上形成一层以上的栅极绝缘层，
在栅极上的栅极绝缘层上，由不含杂质小于上述栅极绝缘层的 第1半导体层形成条纹状，
在上述第1半导体层上，含有杂质的第2半导体层与耐热金属 层层叠后形成一对源极/漏极，
在图像显示部外的区域，扫描线上的栅极绝缘层形成开口部后， 开口部内露出一部份扫描线，
在上述源极上与第1透明性绝缘基板上，透明导电层与低电阻 金属层层叠成信号线，以及在上述漏极上与第1透明性绝缘基板上 及其周围，将低电阻金属层层叠成透明导电性的象素电极，还有包 括上述开口部在内的透明导电性扫描线电极端子，及在图像显示部 外的区域，由一部份信号线形成透明导电性的信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，半导体层是在栅极上，以低于栅极的宽度形成，也 就是栅极绝缘层与栅极是以同一图形宽度形成，栅极(扫描线)的 侧面设有不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可 以交叉。再者，因为透明导电性的象素电极与信号线是同时形成， 所以会在玻璃基板上形成。
发明方案7所记载的液晶显示装置，其特征同样至少包括：
在第1透明性绝缘基板的一个主平面上，由一层以上的第1金 属层形成侧面具有绝缘层的扫描线，
在栅极上以及扫描线与信号线交叉点附近的扫描线上，栅极绝 缘层与不含杂质的第1半导体层层叠后形成条纹状，
在栅极上的第1半导体层上，含有杂质的第2半导体层与耐热 金属层层叠后形成一对源极/漏极，在扫描线与信号线交叉点上的 第1半导体层上，含有杂质的第2半导体层与耐热金属层形成层叠，
在上述源极上，第1透明性绝缘基板上以及扫描线与信号线交 叉点的耐热金属层上，形成透明导电层与低电阻金属层层叠成信号 线，以及在上述漏极上与第1透明性绝缘基板上及其周围，将低电 阻金属层层叠成透明导电性的象素电极，还有在图像显示部外的区 域，在第1透明性绝缘基板上形成含有一部份扫描线的透明导电性 扫描线电极端子，及在图像显示部外的区域，形成一部份信号线所 构成的透明导电性信号线电极端子，
上述象素电极上、上述扫描线的电极端子上以及信号线的电极 端子上，具备开口部的钝化绝缘层是在上述第1透明性绝缘基板上 所形成。
由此结构，半导体层是在扫描线自我整合后形成，同时，栅极 绝缘层只在栅极上、扫描线与信号线交叉点附近的扫描线上，与栅 极(扫描线)同一图形宽度形成，并在栅极(扫描线)的侧面设有 不同于栅极绝缘层的其它绝缘层，所以扫描线与信号线可以交叉。 再者，因为透明导电性的象素电极与信号线是同时形成，所以会在 玻璃基板上形成。
发明方案8所记载的液晶图像显示装置，其特征是扫描线侧面 所形成的绝缘层为有机绝缘层，同于发明方案4、发明方案5、发明 方案6以及发明方案7所记载的液晶显示装置。由此结构，无须局 限扫描线的材质或结构，使用电镀法即可在扫描线的侧面形成有机 绝缘层，加上采用半色调图像曝光技术，即可以1片掩模连续处理 扫描线的形成工序，以及接触点或是半导体层的形成工序。
发明方案9所记载的液晶图像显示装置，其特征是第1金属层 为阳极，并由氧化金属层所构成，扫描线侧面所形成的绝缘层为阳 极氧化层，同于发明方案4、发明方案5、发明方案6以及发明方案 7所记载的液晶显示装置。由此结构，通过阳极氧化，可在扫描线的 侧面形成阳极氧化层，加上采用半色调图像曝光技术，即可以1片 掩模连续处理扫描线的形成工序，以及接触点或是半导体层的形成 工序。
发明方案10是发明方案1所记载之液晶显示装置的制造方法， 其特征是：
在一个主平面上，至少具备由绝缘栅极型晶体管，以及也兼作 上述绝缘栅极型晶体管栅极的扫描线、以及也兼作源极布线的信号 线，以及连接到漏极布线的象素电极后构成单位象素，由单位象素 排列成二维矩阵的第1透明性绝缘基板(有源基板)、以及与上述第 1透明性绝缘基板对置的第2透明性绝缘基板或滤色片之间，填充液 晶后构成液晶显示装置，，其制造方法中，至少包括的工序有：
在栅极上，通过栅极绝缘层、不含杂质的第1半导体层与含有 杂质的第2半导体层，以及耐热金属层层叠后形成半导体层的工序，
以及透明导电层与低电阻金属层层叠成也兼作信号线的绝缘栅 极型晶体管的源极布线，以及兼作模拟象素电极的漏极布线的工序，
包覆钝化绝缘层后，在上述模拟象素电极上会形成开口部，去 除上述开口部内的钝化绝缘层与低电阻金属层后，在上述开口部内 将透明导电性的象素电极露出的工序。
由此结构，即可以1片掩模形成透明导电层，与低电阻金属层 层叠后所构成的绝缘栅极型晶体管的源极布线(信号线)，以及透明 导电层所构成的象素电极，进一步删减制造工序。
制造液晶显示装置时，包括形成透明导电层与低电阻金属层层 叠后所构成的绝缘栅极型晶体管的源极布线(信号线)，以及透明导 电层所构成的象素电极工序，虽然需要扫描线的形成工序、半导体 层的形成工序、接触点的形成工序，但为进一步删减工序，无论是 接触点形成工序的合理化，或是接触点的形成工序与半导体层的形 成工序，甚至是扫描线的形成工序与接触点的形成工序，或是扫描 线的形成工序与半导体层的形成工序，采用半色调图像曝光技术， 并搭配同一掩模的处理技术，即可构成各种液晶显示装置的制造方 法，相关具体说明如发明方案11～发明方案17的记载。
发明方案11是发明方案2所记载之液晶显示装置的制造方法， 其特征是具有形成扫描线的工序，以及将耐热金属层层叠后所形成 的半导体层的工序、形成接触点的工序，还有透明导电层与低电阻 金属层层叠成模拟象素电极与信号线，及形成扫描线与信号线的模 拟电极端子的工序与形成钝化绝缘层后，在模拟象素电极上与模拟 电极端子上形成开口部，并去除开口部内的钝化绝缘层与低电阻金 属层的工序。
由此结构，在删减以1片掩模形成象素电极与信号线的制造工 序之后，即可使用5片掩模制造TN型的液晶显示装置。
发明方案12也是发明方案2所记载之液晶显示装置的制造方 法，其特征是具备形成扫描线的工序，以及通过半色调图像曝光技 术，采用1片掩模形成接触点与耐热金属层层叠成半导体层的工序， 及透明导电层与低电阻金属层层叠成模拟象素电极与信号线，还有 形成扫描线与信号线的模拟电极端子的工序与形成钝化绝缘层后， 在模拟象素电极上与模拟电极端子上形成开口部，并去除开口部内 的钝化绝缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成接触点与半导体层的制造工 序，进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案13是发明方案3所记载之液晶显示装置的制造方法， 其特征是形成扫描线的工序，以及耐热金属层层叠后形成半导体层 时露出扫描线的工序，及透明导电层与低电阻金属层层叠成模拟象 素电极与信号线，还有形成扫描线与信号线的模拟电极端子的工序 与形成钝化绝缘层后，在模拟象素电极上与模拟电极端子上形成开 口部，并去除开口部内的钝化绝缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，形成半导体层时露出扫描线，即可使接触点形成工序合理 化并删减制造工序，结果，使用4片掩模即可制造TN型的液晶显 示装置。
发明方案14是发明方案4所记载之液晶显示装置的制造方法， 其特征是通过半色调图像曝光技术，使用1片掩模形成扫描线与接 触点的工序，耐热金属层层叠后形成半导体层的工序，以及透明导 电层与低电阻金属层层叠成模拟象素电极与信号线，还有形成扫描 线与信号线的模拟电极端子的工序与形成钝化绝缘层后，在模拟象 素电极上与模拟电极端子上形成开口部，并去除开口部内的钝化绝 缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成扫描线与接触点的制造工序， 进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案15是发明方案5所记载之液晶显示装置的制造方法， 其特征是通过半色调图像曝光技术，使用1片掩模形成扫描线与耐 热金属层层叠成半导体层的工序，以及形成接触点的工序，及透明 导电层与低电阻金属层层叠成模拟象素电极与信号线，还有形成扫 描线与信号线的模拟电极端子的工序与形成钝化绝缘层后，在模拟 象素电极上与模拟电极端子上形成开口部并去除开口部内的钝化绝 缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成扫描线与半导体层的制造工 序，进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案16是发明方案6所记载之液晶显示装置的制造方法， 其特征是耐热金属层层叠后形成半导体层的工序，以及通过半色调 图像曝光技术、使用1片掩模形成扫描线与接触点的工序，以及透 明导电层与低电阻金属层层叠成模拟象素电极与信号线，以及形成 扫描线与信号线的模拟电极端子的工序，以及形成钝化绝缘层后、 在模拟象素电极上与模拟电极端子上形成开口部并去除开口部内的 钝化绝缘层与低电阻金属层的工序。
由此构成，即可删减使用1片掩模形成象素电极与信号线的制 造工序，也同时删减使用1片掩模形成扫描线与接触点的制造工序， 进而可以使用4片掩模制造TN型的液晶显示装置。
发明方案17是发明方案7所记载之液晶显示装置的制造方法， 其特征是通过半色调图像曝光技术，使用1片掩模形成扫描线与耐 热金属层层叠成半导体层，同时也可以去除栅极绝缘层并露出扫描 线的工序，以及透明导电层与低电阻金属层层叠成模拟象素电极与 信号线，还有形成扫描线与信号线的模拟电极端子的工序与形成钝 化绝缘层后，在模拟象素电极上与模拟电极端子上形成开口部，并 去除开口部内的钝化绝缘层与低电阻金属层的工序。
由此结构，即可删减使用1片掩模形成象素电极与信号线的制 造工序，以及使用1片掩模形成扫描线与半导体层并同时露出扫描 线，因此在删减不需要的接触点形成工序的同时，还可使用3片掩 模制造TN型的液晶显示装置。
发明的效果如下
在绝缘栅极型晶体管的源极/漏极与透明导电层之间，设置耐 热金属层并确保电性连接，透明导电层与低电阻金属层层叠后形成 兼作信号线的源极布线，以及兼作模拟象素电极的漏极，在对钝化 绝缘层形成开口部的工序上，在模拟象素电极上施加钝化绝缘层并 去除低电阻金属层后，即可取得透明导电性的象素电极，像这样删 减工序正是本发明的着眼点，其构造特征是扫描线及信号线的电极 端子与象素电极一样，都是以透明导电层构成。
除此之外，在形成半导体层时，也会去除栅极绝缘层并将扫描 线露出，让接触点形成工序得以合理化的技术，以及并用半色调图 像曝光技术，使用1片掩模形成接触点与半导体层的合理化技术， 以及使用1片掩模形成扫描线与接触点，或是扫描线与半导体层的 合理化技术，在上述技术相互组合搭配之下，可大幅删减以往必须 实施5次的照相蚀刻工序数，使用4片或是3片掩模即可制造液晶 显示装置，从降低液晶显示装置成本的观点来看，极具工业性价值。 而且上述工序的图形精密度并不高，所以不会影响良品率或品质， 较易于生产管理。
根据以上的说明可确定本发明要件，其重点在于制造有源基板 时，在绝缘栅极型晶体管的源极/漏极与透明导电层之间，设置耐 热金属层并确保电性连接，透明导电层与低电阻金属层层叠后形成 兼作信号线的源极布线，以及兼作模拟象素电极的漏极，对钝化绝 缘层形成开口部时，选择性去除模拟象素电极上的低电阻金属层， 并形成象素电极，除此之外，包括扫描线、栅极绝缘层等不同材质 或薄膜厚度等显示用半导体装置，或是制造方法的差异，均属于本 发明的范畴，这已不用再多加赘述。对于使用垂直取向液晶的液晶 显示装置，本发明的有效性仍然不变，且绝缘栅极型晶体管的半导 体层也并非仅限定在非晶质硅。
附图说明
图1是有关本发明实施例1的显示装置用半导体装置平面图。
图2是有关本发明实施例1的显示装置用半导体装置制造工序 剖面图。
图3是有关本发明实施例2的显示装置用半导体装置平面图。
图4是有关本发明实施例2的显示装置用半导体装置制造工序 剖面图。
图5是有关本发明实施例3的显示装置用半导体装置平面图。
图6是有关本发明实施例3的显示装置用半导体装置制造工序 剖面图。
图7是有关本发明实施例4的显示装置用半导体装置平面图。
图8是有关本发明实施例4的显示装置用半导体装置制造工序 剖面图。
图9是有关本发明实施例5的显示装置用半导体装置平面图。
图10是有关本发明实施例5的显示装置用半导体装置的制造工 序剖面图。
图11是有关本发明实施例6的显示装置用半导体装置的平面 图。
图12是有关本发明实施例6的显示装置用半导体装置的制造工 序剖面图。
图13是有关本发明实施例7的显示装置用半导体装置的平面 图。
图14是有关本发明实施例7的显示装置用半导体装置的制造工 序剖面图。
图15是实施例4与实施例6中，为形成绝缘层的连接图形配置 图。
图16是实施例5中，为形成绝缘层的连接图形配置图。
图17是实施例7中，为形成绝缘层的连接图形配置图。
图18是说明液晶面板封装状态的斜视图。
图19是液晶面板的等效电路图。
图20是液晶面板的剖面图。
图21是以往范例的有源基板平面图。
图22是以往范例的有源基板制造工序剖面图。
图23是合理化后的有源基板平面图。
图24是合理化后的有源基板制造工序剖面图。
【符号说明】
1：液晶面板
2：有源基板(玻璃基板)
3：半导体集成电路芯片
4：TCP薄膜
5：扫描线的电极端子、扫描线的一部份
P5：扫描线的模拟电极端子
6：信号线的电极端子、信号线的一部份
P6：信号线的模拟电极端子
9：滤色片(对置的玻璃基板)
10：绝缘栅极型晶体管
11：扫描线
11A：(栅极布线、栅极)
12：信号线(源极布线、源极)
16：积累电容线
21：漏极
22：(透明导电性的)象素电极
P22：模拟象素电极
30，30A，30B，30C：栅极绝缘层(第1SiNx层)
31，31A，31B，31C：(不含杂质)第1非晶质硅层
32：第2SiNx层
32D：沟道保护层(蚀刻中止层、保护绝缘层)
33，33A，33B，33C：(含有杂质)第2非晶质硅层
34，34A：耐热金属层(含硅化物)
35，35A：低电阻金属层(AL)
36，36A：中间导电层
37：(由SiNx构成)钝化绝缘层
38：(象素电极上的)开口部
50，51：积累电容形成区域
62：(漏极上的)开口部
63，63A：(扫描线上的)开口部
64，64A：(信号线上的)开口部
65，65A：(积累电容线上的)开口部
73：扫描线的一部份
75：积累电容线的一部份
76：扫描线侧面所形成的绝缘层
78：为形成绝缘层76的连接图形
81A，81B，82A，82B，84A1～84A4，84B
：(以半色调图像曝光形成)感光性树脂图形
91，91A，91B，91C：透明导电层
92：第1金属层
图2是有关本发明实施例1的显示装置用半导体装置制造工序 剖面图。
图3是有关本发明实施例2的显示装置用半导体装置平面图。
图4是有关本发明实施例2的显示装置用半导体装置制造工序 剖面图。
图5是有关本发明实施例3的显示装置用半导体装置平面图。
图6是有关本发明实施例3的显示装置用半导体装置制造工序 剖面图。
图7是有关本发明实施例4的显示装置用半导体装置平面图。
图8是有关本发明实施例4的显示装置用半导体装置制造工序 剖面图。
图9是有关本发明实施例5的显示装置用半导体装置平面图。
图10是有关本发明实施例5的显示装置用半导体装置的制造工 序剖面图。
图11是有关本发明实施例6的显示装置用半导体装置的平面 图。
图12是有关本发明实施例6的显示装置用半导体装置的制造工 序剖面图。
图13是有关本发明实施例7的显示装置用半导体装置的平面 图。
图14是有关本发明实施例7的显示装置用半导体装置的制造工 序剖面图。
图15是实施例4与实施例6中，为形成绝缘层的连接图形配置 图。
图16是实施例5中，为形成绝缘层的连接图形配置图。
图17是实施例7中，为形成绝缘层的连接图形配置图。
图18是说明液晶面板封装状态的斜视图。
图19是液晶面板的等效电路图。
图20是液晶面板的剖面图。
图21是以往范例的有源基板平面图。
图22是以往范例的有源基板制造工序剖面图。
图23是合理化后的有源基板平面图。
图24是合理化后的有源基板制造工序剖面图。
【符号说明】
1：液晶面板
2：有源基板(玻璃基板)
3：半导体集成电路芯片
4：TCP薄膜
5：扫描线的电极端子、扫描线的一部份
P5：扫描线的模拟电极端子
6：信号线的电极端子、信号线的一部份
P6：信号线的模拟电极端子
9：滤色片(对置的玻璃基板)
10：绝缘栅极型晶体管
11：扫描线
11A：(栅极布线、栅极)
12：信号线(源极布线、源极)
16：积累电容线
21：漏极
22：(透明导电性的)象素电极
P22：模拟象素电极
30，30A，30B，30C：栅极绝缘层(第1SiNx层)
31，31A，31B，31C：(不含杂质)第1非晶质硅层
32：第2SiNx层
32D：沟道保护层(蚀刻中止层、保护绝缘层)
33，33A，33B，33C：(含有杂质)第2非晶质硅层
34，34A：耐热金属层(含硅化物)
35，35A：低电阻金属层(AL)
36，36A：中间导电层
37：(由SiNx构成)钝化绝缘层
38：(象素电极上的)开口部
50，51：积累电容形成区域
62：(漏极上的)开口部
63，63A：(扫描线上的)开口部
64，64A：(信号线上的)开口部
65，65A：(积累电容线上的)开口部
73：扫描线的一部份
75：积累电容线的一部份
76：扫描线侧面所形成的绝缘层
78：为形成绝缘层76的连接图形
81A，81B，82A，82B，84A1～84A4，84B
：(以半色调图像曝光形成)感光性树脂图形
91，91A，91B，91C：透明导电层
92：第1金属层
具体实施方式
以下根据图1～图17说明本发明的实施例。图1是本发明实施 例1，有关显示装置用半导体装置(有源基板)的平面图，图1的A -A’线上与B-B’线上以及C-C’线上的制造工序剖面图如图2 所示。同様的，实施例2是图3与图4、实施例3是图5与图6、实 施例4是图7与图8、实施例5是图9与图10、实施例6是图11与 图12、实施例7是图13与图14，分别表示有源基板的平面图与制 造工序的剖面图，对于与以往范例相同的部位，会附加相同的符号 并省略详细说明。
【实施例1】
根据实施例1，首先在玻璃基板2的一个主平面上，使用SPT 等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，例 如Cr、Ta、Mo等耐热金属或是上述物质的合金或硅化物。必要时， 为达到低电阻化，也可以使用AL或AL合金与耐热性高的相关金属 物质层叠。接着，如图1(A)与图2(A)所示，通过细微加工技术， 选择性形成兼作栅极11A的扫描线11与积累电容线16。此外，如果 是在象素电极(漏极)与前段扫描线之间构成积累电容15时，则积 累电容线16就不是必要的构成部位。
其次在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2- 0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30，以 及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质硅 层31，以及含有磷之杂质，由绝缘栅极型晶体管的源极/漏极构成 的第2非晶质硅层33及3种薄膜层，继续使用SPT等真空制膜装置， 包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo等耐热金 属或是由上述硅化物构成的薄膜层34后，如图1(B)与图2(B) 所示，以细微加工技术，在栅极11上选择性形成宽度高于栅极11A 的耐热金属层34A，以及第2非晶质硅层33A与第1非晶质硅层31A 层叠成的半导体层区域，并露出栅极绝缘层30。
接着，如图1(C)与图2(C)所示，以细微加工技术，在图像 显示部外区域的扫描线11上及积累电容线16上，形成开口部63A、 65A，选择性蚀刻上述开口部63A、65A内的栅极绝缘层30后，分别 露出扫描线11的一部份73以及积累电容线16的一部份75。
在整体玻璃基板2，使用SPT等真空制膜装置，包覆薄膜厚度 约0.1～0.2μm的透明导电层91，例如IZO或ITO或是上述物质的 混合体，继续以低电阻金属层依序包覆薄膜厚度约0.3μm的AL或 AL(Nd)合金薄膜层35后，通过细微加工技术，蚀刻并去除AL或 AL(Nd)合金薄膜层35、透明导电层91、耐热金属层34A以及第2 非晶质硅层33A后，将第1非晶质硅层31A保留约0.05～0.1μm进 行蚀刻，如图1(d)与图2(d)所示，与栅极11A部份重叠后， 选择性形成低电阻金属层35A与透明导电层91A层叠成兼作源极布 线的信号线12，以及低电阻金属层35B与透明导电层91B层叠成兼 作模拟象素电极P22的绝缘栅极型晶体管的漏极21，在源极/漏极 布线12、21形成的同时，包括在开口部63A内露出的扫描线一部份 73，扫描线的模拟电极端子P5，以及由信号线12的一部份构成的模 拟电极端子P6也同时形成。同样的，包括积累电容线16的一部份 75，虽然也形成未制定编号的积累电容线16的模拟电极端子，但相 关的说明于此省略。像这样耐热金属层34A在此工序中，分割成一 对电极34A-1、34A-2(图中均未标示)，信号线12形成一端电极 34A-1，模拟象素电极P22形成另一端电极34A-2后，分别具有绝 缘栅极型晶体管的源极与漏极的功能。
形成源极/漏极布线12、21时，由IZO、ITO或是上述物质的 混合体构成的透明导电层91，制造几乎没有结晶性的非晶质的膜质 后，以低电阻金属层AL或AL(Nd)合金薄膜层35的蚀刻所使用的 磷酸类蚀刻液，可连续蚀刻透明导电层91，除了能简化蚀刻工序， 还可进一步降低成本。
如合理化的以往范例所述，相较于使用1次曝光处理与2次蚀 刻处理所形成的源极/漏极布线12，21，本发明的源极/漏极布线 12、21是以1次曝光处理与1次蚀刻处理所形成，图形宽度的变动 因素少，包括源极/漏极布线12、21的尺寸管理，以及源极/漏极 布线12、21之间的沟道长度尺寸管理，经由以往的半色调图像曝光 技术，更容易管理图形精密度。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图1(e)与图2(e)所示，在模拟象素电 极P22上以及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
去除AL或AL(Nd)构成的低电阻金属层35A～35C时，如上所 述，即使IZO或ITO或是以上混合体所构成的透明导电层91，采用 几乎没有结晶性的非晶质膜质，钝化绝缘层37形成时，经施加约250 ℃加热基板，由IZO、ITO或是以上混合体构成的透明导电层91A～ 91C，在促进结晶化后，微结晶化或是多结晶化会使得膜质更加细致， 进而对磷酸类的蚀刻液产生耐蚀性，所以即使以磷酸类的蚀刻液去 除开口部内的低电阻金属层35A～35C，也可以避免或抑制透明导电 性的象素电极22与电极端子5A，6A减少薄膜厚度。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例1。关于积累电容15的结构，如图 1(e)所示，该范例是说明象素电极22与积累电容线16通过栅 极绝缘层30，平面重叠成区域51(朝右下方的斜线部)后构成积 累电容15，但积累电容15的结构并不因此受限，在前段扫描线 11与象素电极22之间，也可以通过栅极绝缘层30构成绝缘层。 图中虽未标示，但静电措施也可以采用以往的范例，亦即在有源 基板2的外围配置因应静电措施用的透明导电层图形40，将透明 导电层图形40连接至透明导电性的电极端子5A、6A，但是会影 响栅极绝缘层30开口部形成工序，所以也很容易实施其它静电措 施。
在实施例1，同时形成象素电极与信号线，虽可达到删减工序 的目的，所需的掩模数量也仅5片。然而，促使其它主要工序合理 化，以达到更低成本才是本发明的主题，以下的实施例是持续删减 同时形成象素电极与信号线的工序，并使其它主要工序合理化，进 一步详细说明实现4片掩模制程，甚至3片掩模制程的创意及发明。
【实施例2】
实施例2与实施例1一样，先在玻璃基板2的一个主平面上， 使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金 属层，例如Cr、Ta，Mo等的耐热金属或是上述物质的合金或硅化物， 如图3(A)与图4(A)所示，选择性形成兼作栅极11A的扫描线11 与积累电容线16。
其次是在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质 硅层31，以及含有磷等杂质，由绝缘栅极型晶体管的源极/漏极构 成的第2非晶质硅层33以及三种薄膜层，继续使用SPT等真空制膜 装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo等 耐热金属或是由上述硅化物构成的薄膜层34后，在图像显示部外区 域的扫描线11上，以及积累电容线16上备有开口部(接触点区域) 63A、65A，同时，绝缘栅极型晶体管的半导体层形成区域，也就是 栅极11A上的区域81A的薄膜厚度，在半色调图像曝光技术之下形 成2μm，以及比其它区域81B的薄膜厚度1μm还要厚的感光性树脂 图形81A、81B。于是，如图3(B)与图4(B)所示，以感光性树脂 图形81A、81B为掩模，依序蚀刻开口部63A、65A内所露出的耐热 金属层34、第2非晶质硅层33以及第1非晶质硅层31，即可在开 口部63A，65A内露出栅极绝缘层30。
接着，通过氧等离子体等灰化方式，将上述感光性树脂图形81A、 81B的薄膜厚度减少1μm以上，如图3(C)与图4(C)所示，感光 性树脂图形81B消失后，就会露出耐热金属层34，同时，只有减少 薄膜厚度的感光性树脂图形81C可以保留在栅极11A上。感光性树 脂图形81C，亦即条纹状半导体层的图形宽度，是将栅极11A的尺寸 加上掩模配合精度计算出来的，所以若将栅极11A设为10～12μm， 配合精度设为±3μm，就会得到16～18μm，就尺寸精准度而言，并 不算太严苛。但，抗蚀剂图形从81A转换至81C时，抗蚀剂图形会 等向性减少1μm薄膜厚度，尺寸不但会缩小2μm，后续的源极/漏 极布线形成时，掩模配合精度也会缩小1μm而变成±2μm，相较于 前者，显然后者对制程的影响更为严重。因此，为了抑制图形尺寸 的变化，上述氧等离子体处理最好是加强各向异性。具体而言，以 RIE方式甚至是具备高密度等离子体源的ICP方式，或TCP方式的氧 等离子体处理为最理想。或是先预估抗蚀剂图形的尺寸变化量，事 先加大设计抗蚀剂图形81A的图形尺寸，改善程序的因应措施最为 理想。
接着如图3(d)与图4(d)所示，以减少厚度的感光性树脂 图形81C为掩模，以超出栅极11电极A的范围，扩大选择的保留耐 热金属层34、第2非晶质硅层33与第1非晶质硅层31，以作为条 纹状34A、33A、31A，并露出栅极绝缘层30。
此时，将开口部63A、65A的蚀刻状况记载如下，最后是在开口 部63A、65A内分别露出扫描线11的一部份73与积累电容线16的 一部份75。耐热金属层34的蚀刻，通常是采用含有氯类气体的干式 蚀刻，此时，由SiNx构成的栅极绝缘层30具有耐蚀性，几乎不会 减少薄膜厚度，所以首先必须去除耐热金属层34，并在整体玻璃基 板2露出第2非晶质硅层33。其次，第2非晶质硅层33与第1非晶 质硅层31的蚀刻，是采用含有氟素气体的干式蚀刻，此时，由SiNx 构成的栅极绝缘层30，其蚀刻速度几乎与非晶质硅层31、33相同， 经适用制程条件后，当结束第2非晶质硅层33(薄膜厚度0.05μm) 以及第1非晶质硅层31(薄膜厚度0.2μm)的蚀刻之后，开口部63A、 65A内由SiNx构成的栅极绝缘层30(薄膜厚度0.3μm)也会结束蚀 刻，开口部63A、65A内则分别露出扫描线11的一部份73，以及积 累电容线16的一部份75。
第2非晶质硅层33以及第1非晶质硅层31，以高于此一适当 蚀刻速度比的速度结束蚀刻时，因为过度蚀刻而必须去除开口部 63A、65A内的栅极绝缘层30，此时，整体玻璃基板2会露出栅极绝 缘层30，整体的栅极绝缘层30会减少薄膜厚度，导致后续制造工序 所形成的信号线12与扫描线11的层间，以及象素电极22与积累电 容线16的层间容易短路，进而降低良品率，相关的因应措施是在信 号线12与扫描线11交叉点附近，以及在积累电容线16上，虽然图 中未标示，但与半导体层形成区域相同，保留由耐热金属层34、第 2非晶质硅层33以及第1非晶质硅层31所构成的层叠，即可防止栅 极绝缘层30减少薄膜厚度。换言之，就是可根据图形设计确保良品 率。
在半导体层形成区域蚀刻时，露出耐热金属层34的蚀刻气体或 蚀刻液的扫描线11的一部份73，积累电容线16的一部份75，如果 蚀刻速度非常慢时，例如耐热金属层34是Cr，Mo(Cr的蚀刻液添 加高氯酸与硝酸铈的混合液，Mo的蚀刻液则是采用添加高氧化氢水 与微量阿摩尼亚的蚀刻液)、扫描线11是AL合金时，在图5(B)与 图6(B)中，栅极绝缘层30也会一口气连续蚀刻，在开口部63A、 65A内，分别露出扫描线11的一部份73与积累电容线16的一部份 75后，进行氧等离子体处理，以减少薄膜厚度的感光性树脂图形81C 为掩模，使用上述的蚀刻液，去除耐热金属层34(Cr，Mo)之后， 接着使用干式蚀刻，在蚀刻第2非晶质硅层33以及第1非晶质硅层 31后，虽可露出栅极绝缘层30，但一般而言，干式蚀刻无法获得与 使用蚀刻液的湿式蚀刻相同的选择比，故此时采用当初记载的蚀刻 方法。
当耐热金属层34采用高融点金属的硅化物之后，以含有氟素气 体的干式蚀刻，即可轻易的对第2非晶质硅层33与第1非晶质硅层 31进行同样的蚀刻，一下子便可以干式蚀刻去除这三种薄膜层以与 门极绝缘层30，耐热金属层34采用高融点金属的硅化物的事例，似 乎不太为人所知，本发明也省略以权利要求记载，但为了简化制造 工序，耐热金属层34最好是采用高融点金属的硅化物。其中的问题 在于SPT装置所采用的电极，这一点已记载于前文，特别是随着最 近液晶制造装置大型化的趋势，必须开发一边超过1m的大型电极。
去除上述感光性树脂图形81C之后，与实施例1同样在整体玻 璃基板2，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm 的透明导电层91，例如IZO或ITO或是上述物质的混合体，继续以 低电阻金属层依序包覆薄膜厚度约0.3μm的AL或AL(Nd)合金薄 膜层35后，经过细微加工技术，蚀刻且去除AL或AL(Nd)合金薄 膜层35以及透明导电层91，耐热金属层34A以及第2非晶质硅层 33A后，第1非晶质硅层31A保留约0.05～0.1μm蚀刻，如图3(e) 与图4(e)所示，与栅极11A部份重叠后，选择性形成91A与35A 层叠成兼作源极布线的信号线12，以及低电阻金属层35B与透明导 电层91B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管的漏极 21，在源极/漏极布线12、21形成的同时，包括露出扫描线的一部 份73与扫描线的模拟电极端子P5，以及由信号线12的一部份构成 的模拟电极端子P6也同时形成。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图3(f)与图4(f)所示，在模拟象素电极 P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64，选 择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后，并 露出大部份的透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面板 后，即完成本发明的实施例2。关于积累电容15的结构，虽与实施 例1相同，但如上所述，因为要抑制通过栅极绝缘层形成的层间短 路，所以包括栅极绝缘层30，非常容易介入由耐热金属层34、第2 非晶质硅层33以及第1非晶质硅层31所构成的层叠。不过，此时 构成积累电容15的绝缘层将与栅极绝缘层30及第1非晶质硅层31 构成层叠，所以不会透光的积累电容15的面积会有若干增加，且无 法避免这一部份的开口率下降。
如上所述，实施例2是采用半色调图像曝光技术，使用同一 掩模处理半导体层的形成工序以及接触点的形成工序，除了可删 减制造工序，还能以4片掩模制造液晶显示装置。
为避免因直流电流经扫描线11与滤色片上的对置电极14之 间，造成液晶劣化，若能将适当的绝缘层放在露出的扫描线上， 在形成半导体层区域时，也可以去除栅极绝缘层，并可删减因露 出扫描线而造成的接触点形成工序，相关内容如实施例3的说明， 此时，因为不需要半色调图像曝光技术，所以掩模的制作非常容 易。
【实施例3】
在实施例3，形成扫描线11与积累电容线16之后，例如以约 0.3-0.2-0.05μm的薄膜厚度依序包覆第1非晶质硅层31，以及 含有杂质如磷的绝缘栅极型晶体管的源极/漏极所构成的第2非晶 质硅层33以及三种薄膜层后，继续使用SPT等真空制膜装置，包覆 薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo等耐热金属或 上述物质的硅化物所构成的薄膜层34前，均依照与实施例1相同的 制程进行。
如图5(B)与图6(B)所示，经过细微加工技术，选择性去除 耐热金属层34、第2非晶质硅层33、第1非晶质硅层31以与门极 绝缘层层30后，分别在绝缘栅极型晶体管的半导体层形成区域，也 就是栅极11A的附近，以及扫描线11与信号线12交叉区域的附近， 以及积累电容线16与信号线12交叉区域的附近，以及积累电容形 成区域，也就是在大多数的积累电容16线上及其附近，分别形成耐 热金属层34A1～34A4、第2非晶质硅层33A1～A4、第1非晶质硅层 31A1～A4以与门极绝缘层30A1～A4层叠成的半导体层区域，并露出 扫描线11与积累电容线16。
之后，与实施例1同样在整体玻璃基板2，使用SPT等真空制 膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，例如IZO 或ITO或是上述物质的混合体，继续以低电阻金属层依序包覆薄膜 厚度约0.3μm的AL或AL(Nd)合金薄膜层35后，经过细微加工技 术，如图5(C)与图6(C)所示，就好象部份与栅极11A重叠般， 选择性形成91A与35A层叠成兼作源极布线的信号线12，以及91B 与35B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管的漏极21， 在形成源极与漏极布线12、21的同时，露出扫描线11的一部份， 也同时形成扫描线的模拟电极端子P5，以及信号线12的一部份所构 成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图5(d)与图6(d)所示，在模拟象素电极 P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64，选 择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后，并 露出大部份的透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
由上述制程所取得的有源基板2，经贴上滤色片9成为液晶 面板后，即完成本发明的实施例3。关于积累电容15的结构，如 图11(e)所示，该范例是说明象素电极22与积累电容线16， 通过耐热金属层34A4、第2非晶质硅33A4、第1非晶质硅31A4 以与门极绝缘层30A4(图中均未标示)，平面重叠成区域51(朝 右下方的斜线部)后构成积累电容15。
在此结构下的实施例3，是在半导体层的形成工序时也去除 栅极绝缘层，并露出扫描线，让接触点形成工序合理化，加上不 需要并用半色调图像曝光技术，所以可达到删减制造工序的目的， 虽然使用4片掩模即可取得液表显示装置，但因为半色调图像曝 光技术也适用于其它主要工序，所以可以实施不同内容的4片掩 模制程，以下说明相关内容。
【实施例4】
实施例4是先在玻璃基板2的一个主平面上，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，例如Cr、 Ta、Mo等耐热金属或是上述物质的合金或硅化物。如果扫描线侧面 形成的绝缘层选择阳极氧化层时，其阳极氧化层必须保有绝缘性， 此时若考量Ta单体的电阻太高及AL单体缺乏耐热性，如上所述， 因为扫描线的低电阻化，所以可以选择耐热性较高的AL(Zr，Ta， Nd)合金等单层结构，或是AL/Ta、Ta/AL/Ta、AL/AL(Ta、Zr、Nd) 合金等层叠构成，以作为扫描线的结构。此外，AL(Ta，Zr，Nd) 意指添加数％以下的Ta、Zr或Nd等耐热性高的AL合金。
接着是在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质 硅层31，以及如含有磷之杂质，由绝缘栅极型晶体管的源极/漏极 构成的第2非晶质硅层33以及三种薄膜层，继续使用SPT等真空制 膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo 等耐热金属或是由上述硅化物构成的薄膜层34后，如图7(a)与图 8(a)所示，假设配合图像显示部外区域的扫描线11上，以及积累 电容线16上的开口部63A、65A的接触点形成区域82B的薄膜厚度 为1μm，通过半色调图像曝光技术形成感光性树脂图形82A、82B， 以便于配合扫描线11与积累电容线16的区域82A的薄膜厚度可达 到2μm，以感光性树脂图形82A、82B为掩模，选择性去除耐热金属 层34、第2非晶质硅层33、第1非晶质硅层31、栅极绝缘层30以 及第1金属层后，将玻璃基板2露出。
接着，以氧等离子体等灰化方式，减少上述感光性树脂图形81A、 81B的薄膜厚度1μm以上，如图7(B)与图8(B)所示，感光性树 脂图形82B消失后，在上述开口部63A、65A内露出耐热金属层34A、 34B，同时，减去薄膜厚度的感光性树脂图形82C，即可直接保留在 扫描线11上以及积累电容线16上。感光性树脂图形82C(黑色区域)， 也就是栅极11A的图形宽度，是在源极/漏极布线间的尺寸上，加 上掩模配合精度计算而成，所以若将源极/漏极布线间设为4～6μ m，配合精度设为±3μm，最小也有10～12μm，从尺寸精准度来看， 并不算太严苛。根据电阻值的关系，扫描线11与积累电容线16的 图形宽度通常设定在10μm以上。但在实施例4当中，无法将半导 体层宽度作成比栅极11A宽，所以从抗蚀剂图形82A转换成82C时， 抗蚀剂图形会等向性减少1μm薄膜厚度，尺寸不但会变小2μm，后 续的源极/漏极布线形成时的掩模配合精度也会缩小1μm而变成± 2μm，相较于前者，显然后者对制程的影响更为严重。因此，由于 上述氧等离子体处理会抑制图形尺寸的变化，所以最好能加强各向 异性。或是先预估抗蚀剂图形的尺寸变化量，事先加大设计抗蚀剂 图形82A的图形尺寸，改善程序的因应措施最为理想。
接着如图8(B)所示，在栅极11A的侧面形成绝缘层76。因此， 如图15所示，在并列束起扫描线11(因与积累电容线16相同，于 此省略图标)的布线77以及玻璃基板2的外围，在电镀或是阳极氧 化时，必须要有导通电位的连接图形78，依照等离子体CVD装置 的非晶质硅层31、33与氮化硅层30，以及依照SPT等真空制膜装置 的耐热金属层34，采用适当掩模方式的制膜区域79，必须经由连接 图形78限定在内侧，并且对连接图形78导通电位。采用具有鋭利 刀片的皮带扣等连接方式，突破连接图形78上的感光性树脂图形 82C(78)，对连接图形78(扫描线11)导通+(plus)电位，并将 玻璃基板2浸泡在以乙二醇为主要成份的化学合成液中进行阳极氧 化，如果扫描线11是AL类的合金，例如以化成电压200V，做成具 有0.3μm薄膜厚度的氧化铝(AL2O3)。若是电镀时，如月刊[高分 子加工」2002年11月号刊登的内容所示，使用含有戊烷酸基的聚酰 亚胺电镀液，以电镀电压数V，形成具有0.3μm薄膜厚度的聚酰亚 胺树脂层。对露出扫描线11与积累电容线16的侧面形成绝缘层时， 必须注意的是后续制造工序上，如果没有对某处并列解除扫描线11， 不仅有源基板2的电性检查，甚至连液晶显示装置实际的操作都会 受到影响。解除方法是使用雷射光照射后引起蒸发分散，或是以切 割方式(scribe)机械式切除，这些方式都很简单，于此省略详细 说明。
【非专利文献1】月刊「高分子加工」2002年11月号
在绝缘层76形成之后，如图7(C)与图8(C)所示，以感光 性树脂图形82C为掩模，选择性蚀刻开口部63A、65A内的耐热金属 层34A、34B，以及第2非晶质硅层33A、33B，以及第1非晶质硅层 31A、31B以与门极绝缘层30A、30B后，分别露出扫描线11的一部 份73，以及积累电容线16的一部份75。
去除上述感光性树脂图形82C之后，如图7(d)与图8(d) 所示，经由细微加工技术，在栅极11A上，选择性保留耐热金属层 34A、第2非晶质硅层33A以及第1非晶质硅层31A层叠成的条纹状 半导体层区域，并露出扫描线11上的栅极绝缘层30A，以及积累电 容线16上的栅极绝缘层30B。此时，开口部63A、65A内露出的扫描 线11的一部份73，以及积累电容线16的一部份75，若以感光性树 脂图形覆盖，扫描线11的一部份73以及积累电容线16的一部份75 将会在形成半导体层区域时减少薄膜厚度，或是可轻易避免变质等 瑕疵发生。换言之，虽然也在开口部63A、65A的周围保留部份耐热 金属层34C、第2非晶质硅层33C以及第1非晶质硅层31C，对扫描 线11与积累电容线16的接触点形成并不会有任何影响。
之后，与实施例1同样在整体玻璃基板2，使用SPT等真空制 膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，例如IZO 或ITO或是上述物质的混合体，接着以低电阻金属层依序包覆薄膜 厚度约0.3μm的AL或AL(Nd)合金薄膜层35后，经由细微加工技 术，蚀刻并去除AL或AL(Nd)合金薄膜层35、透明导电层91、耐 热金属层34A以及第2非晶质硅层33A，第1非晶质硅层31A保留约 0.05～0.1μm后进行蚀刻，如图7(e)与图8(e)所示，就好象与 半导体层区域34A(栅极11A)部份重叠一样，选择性形成91A与35A 层叠成兼作源极布线的信号线12，以及91B与35B层叠成兼作模拟 象素电极P22的绝缘栅极型晶体管的漏极21，在形成源极/漏极布 线12、21的同时，包括开口部63A、65A周围的耐热金属层34C、第 2非晶质硅层33C、第1非晶质硅层31C以及露出扫描线的一部份73， 也同时会形成扫描线的模拟电极端子P5，以及由信号线12的一部份 所构成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图7(f)与图8(f)所示，在模拟象素电极 P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64，选 择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后，并 露出大部份的透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即可完成本发明的实施例4。关于积累电容15的结构，如 图7(f)所示，该范例是说明象素电极22与积累电容线16，通 过栅极绝缘层30B，平面重叠区域51(朝右下方的斜线部)之后 构成积累电容15。
如上所述，实施例4系采用半色调图像曝光技术，以同一片 掩模处理扫描线的形成工序以及接触点的形成工序，以达到删减 制造工序的目的。虽然使用4片掩模即可取得液表显示装置，但 本发明人构思出更合理化的组合，亦即可以实施不同内容的4片 掩模制程，以下将说明相关内容。
【实施例5】
实施例5是先在玻璃基板2的一个主平面上，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，例如Cr、 Ta、Mo等耐热金属或是上述物质的合金或硅化物。如果扫描线侧面 形成的绝缘层选择阳极氧化层时，其阳极氧化层必须保有绝缘性， 适用于此时的材料，已记载于前文。
接着是在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质 硅层31，以及例如含有磷之杂质，由绝缘栅极型晶体管的源极/漏 极构成的第2非晶质硅层33以及3种薄膜层，接着使用SPT等真空 制膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo 等耐热金属或是由上述硅化物构成的薄膜层34后，如图9(A)与图 10(A)所示，假设半导体层形成区域，也就是栅极11A上的区域84A 的薄膜厚度为2μm，配合扫描线11与积累电容线16的区域84B的 薄膜厚度可达到1μm，通过半色调图像曝光技术形成感光性树脂图 形84A、84B，以同一图形84A、84B为掩模，选择性去除耐热金属层 34、第2非晶质硅层33、第1非晶质硅层31、栅极绝缘层30以及 第1金属层后，将玻璃基板2露出。
接着，通过氧等离子体等灰化方式，减少上述感光性树脂图形 84A、84B的薄膜厚度1μm以上，如图9(B)与图10(B)所示，感 光性树脂图形84B消失后，会露出耐热金属层34A、34B，同时，只 有在半导体层形成区域上，可以直接保留减去薄膜厚度的感光性树 脂图形84C。感光性树脂图形84C，也就是半导体层形成区域(栅极 11A)的图形宽度，是在源极/漏极布线间的尺寸加上掩模配合精度 计算而成，所以若将源极/漏极布线间设为4～6μm，配合精度设为 ±3μm，最小也有10～12μm，从尺寸精准度来看，并不算太严苛。 不过，从抗蚀剂图形84A转换成84C时，抗蚀剂图形会等向性减少1 μm薄膜厚度，尺寸不但会变小2μm，后续的源极/漏极布线形成 时的掩模配合精度也会缩小1μm而变成±2μm，相较于前者，显然 后者对制程的影响更为严重。因此，由于上述氧等离子体处理会抑 制图形尺寸的变化，所以最好能加强各向异性。或是以会使抗蚀剂 图形84A的图形尺寸变大的曝光/显像条件，改善程序的因应措施最 为理想。
接着如图9(C)与图10(C)所示，以减去薄膜厚度的感光性 树脂图形84C为掩模，选择性蚀刻耐热金属层34A、34B，以及第2 非晶质硅层33A、33B，以及第1非晶质硅层31A、31B，在栅极11A 上形成耐热金属层34A、第2非晶质硅层33A以及第1非晶质硅层 31A层叠成的半导体层区域，分别露出扫描线11上以及积累电容线 16上的栅极绝缘层30A、30B。
去除上述感光性树脂图形84C后，在栅极11A的侧面形成绝缘 层76。因此，如图16所示，
在并列束起扫描线11(因与积累电容线16相同，于此省略图 标)的布线77以及玻璃基板2的外围，在电镀或是阳极氧化时，必 须要有导通电位的连接图形78，依照等离子体CVD装置的非晶质 硅层31、33与氮化硅层30，以及依照SPT等真空制膜装置的耐热金 属层34，采用适当掩模方式的制膜区域79，必须经由连接图形78 限定在内侧，至少必须露出连接图形78。在连接图形78，采用具有 鋭利刀片的皮带扣等连接方式，对扫描线11导通+(plus)电位， 并将玻璃基板2浸泡在以乙二醇为主要成份的化学合成液中进行阳 极氧化，如果扫描线11是AL类的合金，例如以化成电压200V，形 成具有0.3μm薄膜厚度的氧化铝(AL2O3)。若是电镀时，如上所述， 使用含有戊烷酸基的聚酰亚胺电镀液，以电镀电压数V，形成具有 0.3μm薄膜厚度的聚酰亚胺树脂层。在实施例5，由于会形成绝缘 层76，所以在扫描线11以及积累电容线16上的栅极绝缘层30A以 及30B会形成小气孔，并可利用绝缘层的氧化铝或聚酰亚胺树脂覆 盖，以抑制扫描线11、积累电容线16以及后述的源极/漏极布线 12、21之间的层间短路，此一附带效果也不可以忽略。
接着如图9(d)与图10(d)所示，经由细微加工技术，在 图像显示部外区域的扫描线11，以及积累电容线16的接触点形成区 域，形成开口部63A、65A，选择性去除开口部63A、65A内的栅极绝 缘层30A、30B，分别露出扫描线11的一部份73与积累电容线16 的一部份75。
之后，与实施例1一样，在整体玻璃基板2，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，例如IZO 或ITO或是上述物质的混合体，继续以低电阻金属层依序包覆薄膜 厚度约0.3μm的AL或AL(Nd)合金薄膜层35后，经过细微加工技 术，蚀刻并去除AL或AL(Nd)合金薄膜层35以及透明导电层91， 耐热金属层34A以及第2非晶质硅层33A后，第1非晶质硅层31A 保留约0.05～0.1μm进行蚀刻，如图9(e)与图10(e)所示，与 半导体层区域34A(栅极11A)部份重叠后，选择性形成91A与35A 层叠成兼作源极布线的信号线12，以及91B与35B层叠成兼作模拟 象素电极P22的绝缘栅极型晶体管的漏极21，在源极/漏极布线12、 21形成的同时，包括在开口部63A内露出的扫描线一部份73，扫描 线的模拟电极端子P5，以及由信号线12的一部份构成的模拟电极端 子P6也同时形成。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图1(e)与图2(e)所示，在模拟象素电 极P22上以及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份的透明导电性的象素电极22，以及透明导电性的电极 端子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例5。如图9(f)所示，该范例是说 明象素电极22以及积累电容线16通过栅极绝缘层30B，平面重 叠成区域51(朝右下方的斜线部)之后构成积累电容15，与实施 例4相同。
如上所述实施例5，在扫描线的形成工序、半导体层的形成 工序以及源极/漏极布线的形成工序，以及象素电极的形成工序 上，使用半色调图像曝光技术，并以同一掩模进行处理以达到合 理化之后，即可以4片掩模取得液表显示装置，从前所未有的观 点，藉由更换照相蚀刻工序的顺序，可再删减一些制造工序数， 将以实施例6说明。
【实施例6】
实施例6也和实施例5相同，首先在玻璃基板2的一个主平面 上，采用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1 金属层92，例如Cr、Ta、Mo等耐热金属或是上述物质的合金或硅化 物。
接着在整体玻璃电路板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型薄膜晶体管的信道构成的第1非 晶质硅层31，以及例如含有磷之杂质，由绝缘栅极型薄膜晶体管的 源极/漏极构成的第2非晶质硅层33以及三种薄膜层，接着使用SPT 等真空制膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、 Cr、Mo等耐热金属或是由上述硅化物构成的薄膜层34后，经过细微 加工技术，如图11(A)和图12(A)所示，选择性形成耐热金属层 34A，以及第2非晶质硅层33A与第1非晶质硅层31A层叠成的半导 体层领域，并将栅极绝缘层30露出。
接着，如图11(B)与图12(B)所示，假设配合接触点形成区 域之开口部63A、65A的区域82B的薄膜厚度为1μm，配合扫描线 11与积累电容线16的区域82A的薄膜厚度为保持在2μm，
通过半色调图像曝光技术形成感光性树脂图形82A、82B，以感 光性树脂图形82A、82B作为掩模，至少选择性去除栅极绝缘层30 以及第1金属层92之后，露出玻璃基板2。设定感光性树脂图形82A 的图形宽度，稍微大于由耐热金属层34A、第2非晶质硅层33A以及 第1非晶质硅层31A层叠成的半导体层区域，虽属合理，但绝缘栅 极型晶体管的尺寸稍大，就会发生问题。反之，如果感光性树脂图 形82A的图形宽度设定小于上述层叠成的半导体层区域，在栅极绝 缘层30以及第1金属层92蚀刻时，上述层叠成的半导体层形成掩 模，半导体层也会被蚀刻，且其剖面形状必须锥度加工，所以无论 如何，上述层叠成的半导体层的图形宽度必须比栅极绝缘层30A与 门极11A小。
接着，藉由氧等离子体等灰化方式，减少上述感光性树脂图形 82A、82B的薄膜厚度1μm以上，如图11(C)与图12(C)所示， 感光性树脂图形82B消失后，在开口部63A、65A内会露出栅极绝缘 层30A、30B，同时可直接将减去薄膜厚度的感光性树脂图形82C， 保留在扫描线11上以及积累电容线16上。为抑制图形尺寸的变化， 上述氧等离子体处理最好是加强各向异性，或是预估抗蚀剂图形的 尺寸变化量，事先加大设计抗蚀剂图形84A的图形尺寸，改善程序 的因应措施最为理想。
之后，如图12(C)所示，在栅极11A的侧面形成绝缘层76。 因此，与实施例4一样，如图15所示，在并列束起扫描线11的布 线77以及玻璃基板2的外围，在电镀或是阳极氧化时，必须要有导 通电位的连接图形78，依照等离子体CVD装置的非晶质硅层31、 33与氮化硅层30，以及依照SPT等真空制膜装置的耐热金属层34， 采用适当掩模方式的制膜区域79，必须经由连接图形78限定在内 侧，并对连接图形78导通电位。采用具有鋭利刀片的皮带扣等连接 方式，突破连接图形78上的感光性树脂图形82C(78)，对扫描线 11导通+(plus)电位，并将玻璃基板2浸泡在以乙二醇为主要成 份的化学合成液中进行阳极氧化，以形成扬极氧化层的氧化铝(AL2 O3)，或是采用电镀时，使用含有戊烷酸基的聚酰亚胺电镀液，形成 聚酰亚胺树脂层。
绝缘层76形成之后，如图11(d)与图12(d)所示，以减 去薄膜厚度的感光性树脂图形82C为掩模，选择性蚀刻开口部63A、 65A内的栅极绝缘层30A、30B之后，分别露出扫描线11的一部份 73以及积累电容线16的一部份75。
之后，去除减去薄膜厚度的感光性树脂图形82C，在整体玻璃 基板2，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm 的透明导电层91，例如IZO或ITO或是上述物质的混合体，继续以 低电阻金属层依序包覆薄膜厚度约0.3μm的AL或AL(Nd)合金薄 膜层35后，经过细微加工技术，蚀刻并去除AL或AL(Nd)合金薄 膜层35、透明导电层91、耐热金属层34A以及第2非晶质硅层33A 后，第1非晶质硅层31A保留约0.05～0.1μm后进行蚀刻，如图11 (e)与图12(e)所示，就好象与半导体层区域34A部份重叠般， 选择性形成91A与35A层叠成兼作源极布线的信号线12，以及91B 与35B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管的漏极21， 在形成源极/漏极布线12、21的同时，包括开口部63A内露出扫描 线的一部份73，也同时形成扫描线的模拟电极端子P5，以及由信号 线12的一部份所构成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图11(f)与图12(f)所示，在模拟象素电 极P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份的透明导电性的象素电极22及透明导电性的电极端子 5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例5。关于积累电容15的结构，如图 11(f)所示，该范例是说明象素电极22与积累电容线16，通过 栅极绝缘层30B，平面重叠成区域51(朝右下方的斜线部)后构 成积累电容15，与实施例4相同。
如实施例3所示，为避免因直流电流经扫描线11与滤色片9上 的对置电极14之间，造成液晶劣化，若能将适当的绝缘层放在露出 的扫描线上，在形成半导体层区域时，也可以去除栅极绝缘层，并 可删减因露出扫描线而造成的接触点形成工序。实施例7是使用半 色调图像曝光技术，删减扫描线的形成工序及半导体层的形成工序 后，其结果是在露出扫描线的侧面，因为电镀或阳极氧化而形成绝 缘层，可将扫描线与信号线交叉后，与以往一样在玻璃基板上，使 用钝化绝缘层作为绝缘层，会得到将露出的扫描线再次绝缘化后的 液晶显示装置。
【实施例7】
实施例7是先在玻璃基板2的一个主平面上，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层92。接着， 在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2-0.05μm的 薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30，以及几乎不含 杂质、由绝缘栅极型晶体管的沟道构成的第1非晶质硅层31，以及 由含有杂质的绝缘栅极型晶体管的源极/漏极构成的第2非晶质硅 层33以及三种薄膜层，继续使用SPT等真空制膜装置，包覆薄膜厚 度约0.1μm的耐热金属层，例如Ti、Cr、Mo等耐热金属或是由上 述硅化物构成的薄膜层34后，如图13(a)与图14(a)所示，假 设半导体形成区域的栅极11A上的区域84A1、扫描线11与信号线 12交叉区域附近的84A2、积累电容线16与信号线12交叉区域附近 的84A3以及积累电容形成区域的大部份积累电容16线上的84A4的 薄膜厚度为2μm，通过半色调图像曝光技术形成感光性树脂图形 84A1～84A4以及842B，以便于配合兼作栅极11A的扫描线11以及 积累电容线16的感光性树脂图形84B的薄膜厚度得以保持在1μm， 以感光性树脂图形84A1～84A4以及842B作为掩模，选择性去除耐 热金属层34、第2非晶质硅层33、第1非晶质硅层31以及包括栅 极绝缘层30在内的第1金属层92后，将玻璃基板2露出。
像这样取得配合兼作栅极11A与扫描线11，以及积累电容线16 的多层膜图形后，使用氧等离子体等灰化方式，使上述感光性树脂 图形84A1～84A4及84B减少薄膜厚度1μm以上后，感光性树脂图 形84B消失，如图13(B)与图14(B)所示，露出耐热金属层34A、 34B，同时，在栅极11A上，以及扫描线11与信号线12交叉的附近 区域，还有积累电容线16与信号线12交叉的附近区域，以及在大 部分的积累电容16线上，即可直接保留减少薄膜厚度的感光性树脂 图形84C1～84C4。关于上述的氧等离子体处理，在后续的源极/漏 极布线形成工序上，为避免掩模配合精准度下降，最好是加强各向 异性以抑制图形尺寸的变化，这一点已详细记载于前文。
之后，如图14(b)所示，在栅极11A的侧面会形成绝缘层76。 因此，如图17所示，在并列束起扫描线11(因与积累电容线16相 同，于此省略图标)的布线77以及玻璃基板2的外围，在电镀或是 阳极氧化时，必须要有导通电位的连接图形78，依照等离子体CV D装置的非晶质硅层31、33与氮化硅层30，以及依照SPT等真空制 膜装置的耐热金属层34，采用适当掩模方式的制膜区域79，必须经 由连接图形78限定在内侧，并对连接图形78导通电位。采用备有 鋭利刀片的皮带扣等连接方式，突破连接图形78上的感光性树脂图 形84C5(78)，对连接图形78(扫描线11)导通+(plus)电位， 并将玻璃基板2浸泡在以乙二醇为主要成份的化学合成液中进行阳 极氧化，以形成扬极氧化层的氧化铝(AL2O3)，或是依照的电镀方 式，使用含有戊烷酸基的聚酰亚胺电镀液，形成聚酰亚胺树脂层。
接着如图13(C)与图14(C)所示，以减去薄膜厚度的感光性 树脂图形84C1～84C4作为掩模，在栅极11A上以及在扫描线11与 信号线12交叉的区域附近，选择性保留耐热金属层34A、第2非晶 质硅33A、第1非晶质硅31A以与门极绝缘层30A所构成的层叠，在 积累电容线16与信号线12交叉的区域附近以及大部分的积累电容 16线上，选择性保留耐热金属层34B、第2非晶质硅33B、第1非晶 质硅31B以与门极绝缘层30B所构成的层叠，同时，蚀刻扫描线11 上的耐热金属层34A、第2非晶质硅层33A、第1非晶质硅层31A以 与门极绝缘层30A，在露出扫描线11的同时，蚀刻积累电容线16 上的耐热金属层34B、第2非晶质硅层33B、第1非晶质硅层31B以 与门极绝缘层30B，并露出积累电容形成区域以外的积累电容线16。
去除上述感光性树脂图形84C1～84C4之后，在整体玻璃基板2， 使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm的透明导 电层91，例如IZO或ITO或是上述物质的混合体，继续以低电阻金 属层依序包覆薄膜厚度约0.3μm左右的AL或AL(Nd)合金薄膜层 35后，经过细微加工技术，蚀刻并去除AL或AL(Nd)合金薄膜层 35、透明导电层91、耐热金属层34A以及第2非晶质硅层33A后， 第1非晶质硅层31A保留约0.05～0.1μm后进行蚀刻，如图13(d) 与图14(d)所示，就好象与半导体层区域34A(栅极11A)的部份 重叠一样，选择性形成91A与35A层叠成兼作源极布线的信号线12， 以及91B与35B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管 的漏极21，在形成源极/漏极布线12、21的同时，包括一部份的扫 描线在内，也同时形成扫描线的模拟电极端子P5，以及信号线12 的一部份所构成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图13(e)与图14(e)所示，在模拟象素电 极P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份的透明导电性的象素电极22以及透明导电性的电极端 子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例7。关于积累电容15的结构，如图 13(e)所示，该范例说明的是象素电极22与积累电容线16，通 过耐热金属层34B、第2非晶质硅33B、第1非晶质硅31B以与门 极绝缘层30B，平面重叠成区域51(朝右下方的斜线部)之后构 成积累电容15，若去除附加绝缘层76，实际上就与实施例3相同。
【实施例1】
根据实施例1，首先在玻璃基板2的一个主平面上，使用SPT 等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，例 如Cr、Ta、Mo等耐热金属或是上述物质的合金或硅化物。必要时， 为达到低电阻化，也可以使用AL或AL合金与耐热性高的相关金属 物质层叠。接着，如图1(A)与图2(A)所示，通过细微加工技术， 选择性形成兼作栅极11A的扫描线11与积累电容线16。此外，如果 是在象素电极(漏极)与前段扫描线之间构成积累电容15时，则积 累电容线16就不是必要的构成部位。
其次在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2- 0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30，以 及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质硅 层31，以及含有磷之杂质，由绝缘栅极型晶体管的源极/漏极构成 的第2非晶质硅层33及3种薄膜层，继续使用SPT等真空制膜装置， 包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo等耐热金 属或是由上述硅化物构成的薄膜层34后，如图1(B)与图2(B) 所示，以细微加工技术，在栅极11上选择性形成宽度高于栅极11A 的耐热金属层34A，以及第2非晶质硅层33A与第1非晶质硅层31A 层叠成的半导体层区域，并露出栅极绝缘层30。
接着，如图1(C)与图2(C)所示，以细微加工技术，在图像 显示部外区域的扫描线11上及积累电容线16上，形成开口部63A、 65A，选择性蚀刻上述开口部63A、65A内的栅极绝缘层30后，分别 露出扫描线11的一部份73以及积累电容线16的一部份75。
在整体玻璃基板2，使用SPT等真空制膜装置，包覆薄膜厚度 约0.1～0.2μm的透明导电层91，例如IZO或ITO或是上述物质的 混合体，继续以低电阻金属层依序包覆薄膜厚度约0.3μm的AL或 AL(Nd)合金薄膜层35后，通过细微加工技术，蚀刻并去除AL或 AL(Nd)合金薄膜层35、透明导电层91、耐热金属层34A以及第2 非晶质硅层33A后，将第1非晶质硅层31A保留约0.05～0.1μm进 行蚀刻，如图1(d)与图2(d)所示，与栅极11A部份重叠后， 选择性形成低电阻金属层35A与透明导电层91A层叠成兼作源极布 线的信号线12，以及低电阻金属层35B与透明导电层91B层叠成兼 作模拟象素电极P22的绝缘栅极型晶体管的漏极21，在源极/漏极 布线12、21形成的同时，包括在开口部63A内露出的扫描线一部份 73，扫描线的模拟电极端子P5，以及由信号线12的一部份构成的模 拟电极端子P6也同时形成。同样的，包括积累电容线16的一部份 75，虽然也形成未制定编号的积累电容线16的模拟电极端子，但相 关的说明于此省略。像这样耐热金属层34A在此工序中，分割成一 对电极34A-1、34A-2(图中均未标示)，信号线12形成一端电极 34A-1，模拟象素电极P22形成另一端电极34A-2后，分别具有绝 缘栅极型晶体管的源极与漏极的功能。
形成源极/漏极布线12、21时，由IZO、ITO或是上述物质的 混合体构成的透明导电层91，制造几乎没有结晶性的非晶质的膜质 后，以低电阻金属层AL或AL(Nd)合金薄膜层35的蚀刻所使用的 磷酸类蚀刻液，可连续蚀刻透明导电层91，除了能简化蚀刻工序， 还可进一步降低成本。
如合理化的以往范例所述，相较于使用1次曝光处理与2次蚀 刻处理所形成的源极/漏极布线12，21，本发明的源极/漏极布线 12、21是以1次曝光处理与1次蚀刻处理所形成，图形宽度的变动 因素少，包括源极/漏极布线12、21的尺寸管理，以及源极/漏极 布线12、21之间的沟道长度尺寸管理，经由以往的半色调图像曝光 技术，更容易管理图形精密度。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图1(e)与图2(e)所示，在模拟象素电 极P22上以及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
去除AL或AL(Nd)构成的低电阻金属层35A～35C时，如上所 述，即使IZO或ITO或是以上混合体所构成的透明导电层91，采用 几乎没有结晶性的非晶质膜质，钝化绝缘层37形成时，经施加约250 ℃加热基板，由IZO、ITO或是以上混合体构成的透明导电层91A～ 91C，在促进结晶化后，微结晶化或是多结晶化会使得膜质更加细致， 进而对磷酸类的蚀刻液产生耐蚀性，所以即使以磷酸类的蚀刻液去 除开口部内的低电阻金属层35A～35C，也可以避免或抑制透明导电 性的象素电极22与电极端子5A，6A减少薄膜厚度。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例1。关于积累电容15的结构，如图 1(e)所示，该范例是说明象素电极22与积累电容线16通过栅 极绝缘层30，平面重叠成区域51(朝右下方的斜线部)后构成积 累电容15，但积累电容15的结构并不因此受限，在前段扫描线 11与象素电极22之间，也可以通过栅极绝缘层30构成绝缘层。 图中虽未标示，但静电措施也可以采用以往的范例，亦即在有源 基板2的外围配置因应静电措施用的透明导电层图形40，将透明 导电层图形40连接至透明导电性的电极端子5A、6A，但是会影 响栅极绝缘层30开口部形成工序，所以也很容易实施其它静电措 施。
在实施例1，同时形成象素电极与信号线，虽可达到删减工序 的目的，所需的掩模数量也仅5片。然而，促使其它主要工序合理 化，以达到更低成本才是本发明的主题，以下的实施例是持续删减 同时形成象素电极与信号线的工序，并使其它主要工序合理化，进 一步详细说明实现4片掩模制程，甚至3片掩模制程的创意及发明。
【实施例2】
实施例2与实施例1一样，先在玻璃基板2的一个主平面上， 使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金 属层，例如Cr、Ta，Mo等的耐热金属或是上述物质的合金或硅化物， 如图3(A)与图4(A)所示，选择性形成兼作栅极11A的扫描线11 与积累电容线16。
其次是在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质 硅层31，以及含有磷等杂质，由绝缘栅极型晶体管的源极/漏极构 成的第2非晶质硅层33以及三种薄膜层，继续使用SPT等真空制膜 装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo等 耐热金属或是由上述硅化物构成的薄膜层34后，在图像显示部外区 域的扫描线11上，以及积累电容线16上备有开口部(接触点区域) 63A、65A，同时，绝缘栅极型晶体管的半导体层形成区域，也就是 栅极11A上的区域81A的薄膜厚度，在半色调图像曝光技术之下形 成2μm，以及比其它区域81B的薄膜厚度1μm还要厚的感光性树脂 图形81A、81B。于是，如图3(B)与图4(B)所示，以感光性树脂 图形81A、81B为掩模，依序蚀刻开口部63A、65A内所露出的耐热 金属层34、第2非晶质硅层33以及第1非晶质硅层31，即可在开 口部63A，65A内露出栅极绝缘层30。
接着，通过氧等离子体等灰化方式，将上述感光性树脂图形81A、 81B的薄膜厚度减少1μm以上，如图3(C)与图4(C)所示，感光 性树脂图形81B消失后，就会露出耐热金属层34，同时，只有减少 薄膜厚度的感光性树脂图形81C可以保留在栅极11A上。感光性树 脂图形81C，亦即条纹状半导体层的图形宽度，是将栅极11A的尺寸 加上掩模配合精度计算出来的，所以若将栅极11A设为10～12μm， 配合精度设为±3μm，就会得到16～18μm，就尺寸精准度而言，并 不算太严苛。但，抗蚀剂图形从81A转换至81C时，抗蚀剂图形会 等向性减少1μm薄膜厚度，尺寸不但会缩小2μm，后续的源极/漏 极布线形成时，掩模配合精度也会缩小1μm而变成±2μm，相较于 前者，显然后者对制程的影响更为严重。因此，为了抑制图形尺寸 的变化，上述氧等离子体处理最好是加强各向异性。具体而言，以 RIE方式甚至是具备高密度等离子体源的ICP方式，或TCP方式的氧 等离子体处理为最理想。或是先预估抗蚀剂图形的尺寸变化量，事 先加大设计抗蚀剂图形81A的图形尺寸，改善程序的因应措施最为 理想。
接着如图3(d)与图4(d)所示，以减少厚度的感光性树脂 图形81C为掩模，以超出栅极11电极A的范围，扩大选择的保留耐 热金属层34、第2非晶质硅层33与第1非晶质硅层31，以作为条 纹状34A、33A、31A，并露出栅极绝缘层30。
此时，将开口部63A、65A的蚀刻状况记载如下，最后是在开口 部63A、65A内分别露出扫描线11的一部份73与积累电容线16的 一部份75。耐热金属层34的蚀刻，通常是采用含有氯类气体的干式 蚀刻，此时，由SiNx构成的栅极绝缘层30具有耐蚀性，几乎不会 减少薄膜厚度，所以首先必须去除耐热金属层34，并在整体玻璃基 板2露出第2非晶质硅层33。其次，第2非晶质硅层33与第1非晶 质硅层31的蚀刻，是采用含有氟素气体的干式蚀刻，此时，由SiNx 构成的栅极绝缘层30，其蚀刻速度几乎与非晶质硅层31、33相同， 经适用制程条件后，当结束第2非晶质硅层33(薄膜厚度0.05μm) 以及第1非晶质硅层31(薄膜厚度0.2μm)的蚀刻之后，开口部63A、 65A内由SiNx构成的栅极绝缘层30(薄膜厚度0.3μm)也会结束蚀 刻，开口部63A、65A内则分别露出扫描线11的一部份73，以及积 累电容线16的一部份75。
第2非晶质硅层33以及第1非晶质硅层31，以高于此一适当 蚀刻速度比的速度结束蚀刻时，因为过度蚀刻而必须去除开口部 63A、65A内的栅极绝缘层30，此时，整体玻璃基板2会露出栅极绝 缘层30，整体的栅极绝缘层30会减少薄膜厚度，导致后续制造工序 所形成的信号线12与扫描线11的层间，以及象素电极22与积累电 容线16的层间容易短路，进而降低良品率，相关的因应措施是在信 号线12与扫描线11交叉点附近，以及在积累电容线16上，虽然图 中未标示，但与半导体层形成区域相同，保留由耐热金属层34、第 2非晶质硅层33以及第1非晶质硅层31所构成的层叠，即可防止栅 极绝缘层30减少薄膜厚度。换言之，就是可根据图形设计确保良品 率。
在半导体层形成区域蚀刻时，露出耐热金属层34的蚀刻气体或 蚀刻液的扫描线11的一部份73，积累电容线16的一部份75，如果 蚀刻速度非常慢时，例如耐热金属层34是Cr，Mo(Cr的蚀刻液添 加高氯酸与硝酸铈的混合液，Mo的蚀刻液则是采用添加高氧化氢水 与微量阿摩尼亚的蚀刻液)、扫描线11是AL合金时，在图5(B)与 图6(B)中，栅极绝缘层30也会一口气连续蚀刻，在开口部63A、 65A内，分别露出扫描线11的一部份73与积累电容线16的一部份 75后，进行氧等离子体处理，以减少薄膜厚度的感光性树脂图形81C 为掩模，使用上述的蚀刻液，去除耐热金属层34(Cr，Mo)之后， 接着使用干式蚀刻，在蚀刻第2非晶质硅层33以及第1非晶质硅层 31后，虽可露出栅极绝缘层30，但一般而言，干式蚀刻无法获得与 使用蚀刻液的湿式蚀刻相同的选择比，故此时采用当初记载的蚀刻 方法。
当耐热金属层34采用高融点金属的硅化物之后，以含有氟素气 体的干式蚀刻，即可轻易的对第2非晶质硅层33与第1非晶质硅层 31进行同样的蚀刻，一下子便可以干式蚀刻去除这三种薄膜层以与 门极绝缘层30，耐热金属层34采用高融点金属的硅化物的事例，似 乎不太为人所知，本发明也省略以权利要求记载，但为了简化制造 工序，耐热金属层34最好是采用高融点金属的硅化物。其中的问题 在于SPT装置所采用的电极，这一点已记载于前文，特别是随着最 近液晶制造装置大型化的趋势，必须开发一边超过1m的大型电极。
去除上述感光性树脂图形81C之后，与实施例1同样在整体玻 璃基板2，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm 的透明导电层91，例如IZO或ITO或是上述物质的混合体，继续以 低电阻金属层依序包覆薄膜厚度约0.3μm的AL或AL(Nd)合金薄 膜层35后，经过细微加工技术，蚀刻且去除AL或AL(Nd)合金薄 膜层35以及透明导电层91，耐热金属层34A以及第2非晶质硅层 33A后，第1非晶质硅层31A保留约0.05～0.1μm蚀刻，如图3(e) 与图4(e)所示，与栅极11A部份重叠后，选择性形成91A与35A 层叠成兼作源极布线的信号线12，以及低电阻金属层35B与透明导 电层91B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管的漏极 21，在源极/漏极布线12、21形成的同时，包括露出扫描线的一部 份73与扫描线的模拟电极端子P5，以及由信号线12的一部份构成 的模拟电极端子P6也同时形成。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图3(f)与图4(f)所示，在模拟象素电极 P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64，选 择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后，并 露出大部份的透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面板 后，即完成本发明的实施例2。关于积累电容15的结构，虽与实施 例1相同，但如上所述，因为要抑制通过栅极绝缘层形成的层间短 路，所以包括栅极绝缘层30，非常容易介入由耐热金属层34、第2 非晶质硅层33以及第1非晶质硅层31所构成的层叠。不过，此时 构成积累电容15的绝缘层将与栅极绝缘层30及第1非晶质硅层31 构成层叠，所以不会透光的积累电容15的面积会有若干增加，且无 法避免这一部份的开口率下降。
如上所述，实施例2是采用半色调图像曝光技术，使用同一 掩模处理半导体层的形成工序以及接触点的形成工序，除了可删 减制造工序，还能以4片掩模制造液晶显示装置。
为避免因直流电流经扫描线11与滤色片上的对置电极14之 间，造成液晶劣化，若能将适当的绝缘层放在露出的扫描线上， 在形成半导体层区域时，也可以去除栅极绝缘层，并可删减因露 出扫描线而造成的接触点形成工序，相关内容如实施例3的说明， 此时，因为不需要半色调图像曝光技术，所以掩模的制作非常容 易。
【实施例3】
在实施例3，形成扫描线11与积累电容线16之后，例如以约 0.3-0.2-0.05μm的薄膜厚度依序包覆第1非晶质硅层31，以及 含有杂质如磷的绝缘栅极型晶体管的源极/漏极所构成的第2非晶 质硅层33以及三种薄膜层后，继续使用SPT等真空制膜装置，包覆 薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo等耐热金属或 上述物质的硅化物所构成的薄膜层34前，均依照与实施例1相同的 制程进行。
如图5(B)与图6(B)所示，经过细微加工技术，选择性去除 耐热金属层34、第2非晶质硅层33、第1非晶质硅层31以与门极 绝缘层层30后，分别在绝缘栅极型晶体管的半导体层形成区域，也 就是栅极11A的附近，以及扫描线11与信号线12交叉区域的附近， 以及积累电容线16与信号线12交叉区域的附近，以及积累电容形 成区域，也就是在大多数的积累电容16线上及其附近，分别形成耐 热金属层34A1～34A4、第2非晶质硅层33A1～A4、第1非晶质硅层 31A1～A4以与门极绝缘层30A1～A4层叠成的半导体层区域，并露出 扫描线11与积累电容线16。
之后，与实施例1同样在整体玻璃基板2，使用SPT等真空制 膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，例如IZO 或ITO或是上述物质的混合体，继续以低电阻金属层依序包覆薄膜 厚度约0.3μm的AL或AL(Nd)合金薄膜层35后，经过细微加工技 术，如图5(C)与图6(C)所示，就好象部份与栅极11A重叠般， 选择性形成91A与35A层叠成兼作源极布线的信号线12，以及91B 与35B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管的漏极21， 在形成源极与漏极布线12、21的同时，露出扫描线11的一部份， 也同时形成扫描线的模拟电极端子P5，以及信号线12的一部份所构 成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图5(d)与图6(d)所示，在模拟象素电极 P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64，选 择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后，并 露出大部份的透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
由上述制程所取得的有源基板2，经贴上滤色片9成为液晶 面板后，即完成本发明的实施例3。关于积累电容15的结构，如 图11(e)所示，该范例是说明象素电极22与积累电容线16， 通过耐热金属层34A4、第2非晶质硅33A4、第1非晶质硅31A4 以与门极绝缘层30A4(图中均未标示)，平面重叠成区域51(朝 右下方的斜线部)后构成积累电容15。
在此结构下的实施例3，是在半导体层的形成工序时也去除 栅极绝缘层，并露出扫描线，让接触点形成工序合理化，加上不 需要并用半色调图像曝光技术，所以可达到删减制造工序的目的， 虽然使用4片掩模即可取得液表显示装置，但因为半色调图像曝 光技术也适用于其它主要工序，所以可以实施不同内容的4片掩 模制程，以下说明相关内容。
【实施例4】
实施例4是先在玻璃基板2的一个主平面上，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，例如Cr、 Ta、Mo等耐热金属或是上述物质的合金或硅化物。如果扫描线侧面 形成的绝缘层选择阳极氧化层时，其阳极氧化层必须保有绝缘性， 此时若考量Ta单体的电阻太高及AL单体缺乏耐热性，如上所述， 因为扫描线的低电阻化，所以可以选择耐热性较高的AL(Zr，Ta， Nd)合金等单层结构，或是AL/Ta、Ta/AL/Ta、AL/AL(Ta、Zr、Nd) 合金等层叠构成，以作为扫描线的结构。此外，AL(Ta，Zr，Nd) 意指添加数％以下的Ta、Zr或Nd等耐热性高的AL合金。
接着是在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质 硅层31，以及如含有磷之杂质，由绝缘栅极型晶体管的源极/漏极 构成的第2非晶质硅层33以及三种薄膜层，继续使用SPT等真空制 膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo 等耐热金属或是由上述硅化物构成的薄膜层34后，如图7(a)与图 8(a)所示，假设配合图像显示部外区域的扫描线11上，以及积累 电容线16上的开口部63A、65A的接触点形成区域82B的薄膜厚度 为1μm，通过半色调图像曝光技术形成感光性树脂图形82A、82B， 以便于配合扫描线11与积累电容线16的区域82A的薄膜厚度可达 到2μm，以感光性树脂图形82A、82B为掩模，选择性去除耐热金属 层34、第2非晶质硅层33、第1非晶质硅层31、栅极绝缘层30以 及第1金属层后，将玻璃基板2露出。
接着，以氧等离子体等灰化方式，减少上述感光性树脂图形81A、 81B的薄膜厚度1μm以上，如图7(B)与图8(B)所示，感光性树 脂图形82B消失后，在上述开口部63A、65A内露出耐热金属层34A、 34B，同时，减去薄膜厚度的感光性树脂图形82C，即可直接保留在 扫描线11上以及积累电容线16上。感光性树脂图形82C(黑色区域)， 也就是栅极11A的图形宽度，是在源极/漏极布线间的尺寸上，加 上掩模配合精度计算而成，所以若将源极/漏极布线间设为4～6μ m，配合精度设为±3μm，最小也有10～12μm，从尺寸精准度来看， 并不算太严苛。根据电阻值的关系，扫描线11与积累电容线16的 图形宽度通常设定在10μm以上。但在实施例4当中，无法将半导 体层宽度作成比栅极11A宽，所以从抗蚀剂图形82A转换成82C时， 抗蚀剂图形会等向性减少1μm薄膜厚度，尺寸不但会变小2μm，后 续的源极/漏极布线形成时的掩模配合精度也会缩小1μm而变成± 2μm，相较于前者，显然后者对制程的影响更为严重。因此，由于 上述氧等离子体处理会抑制图形尺寸的变化，所以最好能加强各向 异性。或是先预估抗蚀剂图形的尺寸变化量，事先加大设计抗蚀剂 图形82A的图形尺寸，改善程序的因应措施最为理想。
接着如图8(B)所示，在栅极11A的侧面形成绝缘层76。因此， 如图15所示，在并列束起扫描线11(因与积累电容线16相同，于 此省略图标)的布线77以及玻璃基板2的外围，在电镀或是阳极氧 化时，必须要有导通电位的连接图形78，依照等离子体CVD装置 的非晶质硅层31、33与氮化硅层30，以及依照SPT等真空制膜装置 的耐热金属层34，采用适当掩模方式的制膜区域79，必须经由连接 图形78限定在内侧，并且对连接图形78导通电位。采用具有鋭利 刀片的皮带扣等连接方式，突破连接图形78上的感光性树脂图形 82C(78)，对连接图形78(扫描线11)导通+(plus)电位，并将 玻璃基板2浸泡在以乙二醇为主要成份的化学合成液中进行阳极氧 化，如果扫描线11是AL类的合金，例如以化成电压200V，做成具 有0.3μm薄膜厚度的氧化铝(AL2O3)。若是电镀时，如月刊[高分 子加工」2002年11月号刊登的内容所示，使用含有戊烷酸基的聚酰 亚胺电镀液，以电镀电压数V，形成具有0.3μm薄膜厚度的聚酰亚 胺树脂层。对露出扫描线11与积累电容线16的侧面形成绝缘层时， 必须注意的是后续制造工序上，如果没有对某处并列解除扫描线11， 不仅有源基板2的电性检查，甚至连液晶显示装置实际的操作都会 受到影响。解除方法是使用雷射光照射后引起蒸发分散，或是以切 割方式(scribe)机械式切除，这些方式都很简单，于此省略详细 说明。
【非专利文献1】月刊「高分子加工」2002年11月号
在绝缘层76形成之后，如图7(C)与图8(C)所示，以感光 性树脂图形82C为掩模，选择性蚀刻开口部63A、65A内的耐热金属 层34A、34B，以及第2非晶质硅层33A、33B，以及第1非晶质硅层 31A、31B以与门极绝缘层30A、30B后，分别露出扫描线11的一部 份73，以及积累电容线16的一部份75。
去除上述感光性树脂图形82C之后，如图7(d)与图8(d) 所示，经由细微加工技术，在栅极11A上，选择性保留耐热金属层 34A、第2非晶质硅层33A以及第1非晶质硅层31A层叠成的条纹状 半导体层区域，并露出扫描线11上的栅极绝缘层30A，以及积累电 容线16上的栅极绝缘层30B。此时，开口部63A、65A内露出的扫描 线11的一部份73，以及积累电容线16的一部份75，若以感光性树 脂图形覆盖，扫描线11的一部份73以及积累电容线16的一部份75 将会在形成半导体层区域时减少薄膜厚度，或是可轻易避免变质等 瑕疵发生。换言之，虽然也在开口部63A、65A的周围保留部份耐热 金属层34C、第2非晶质硅层33C以及第1非晶质硅层31C，对扫描 线11与积累电容线16的接触点形成并不会有任何影响。
之后，与实施例1同样在整体玻璃基板2，使用SPT等真空制 膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，例如IZO 或ITO或是上述物质的混合体，接着以低电阻金属层依序包覆薄膜 厚度约0.3μm的AL或AL(Nd)合金薄膜层35后，经由细微加工技 术，蚀刻并去除AL或AL(Nd)合金薄膜层35、透明导电层91、耐 热金属层34A以及第2非晶质硅层33A，第1非晶质硅层31A保留约 0.05～0.1μm后进行蚀刻，如图7(e)与图8(e)所示，就好象与 半导体层区域34A(栅极11A)部份重叠一样，选择性形成91A与35A 层叠成兼作源极布线的信号线12，以及91B与35B层叠成兼作模拟 象素电极P22的绝缘栅极型晶体管的漏极21，在形成源极/漏极布 线12、21的同时，包括开口部63A、65A周围的耐热金属层34C、第 2非晶质硅层33C、第1非晶质硅层31C以及露出扫描线的一部份73， 也同时会形成扫描线的模拟电极端子P5，以及由信号线12的一部份 所构成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图7(f)与图8(f)所示，在模拟象素电极 P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64，选 择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后，并 露出大部份的透明导电性的象素电极22，以及透明导电性的电极端 子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即可完成本发明的实施例4。关于积累电容15的结构，如 图7(f)所示，该范例是说明象素电极22与积累电容线16，通 过栅极绝缘层30B，平面重叠区域51(朝右下方的斜线部)之后 构成积累电容15。
如上所述，实施例4系采用半色调图像曝光技术，以同一片 掩模处理扫描线的形成工序以及接触点的形成工序，以达到删减 制造工序的目的。虽然使用4片掩模即可取得液表显示装置，但 本发明人构思出更合理化的组合，亦即可以实施不同内容的4片 掩模制程，以下将说明相关内容。
【实施例5】
实施例5是先在玻璃基板2的一个主平面上，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，例如Cr、 Ta、Mo等耐热金属或是上述物质的合金或硅化物。如果扫描线侧面 形成的绝缘层选择阳极氧化层时，其阳极氧化层必须保有绝缘性， 适用于此时的材料，已记载于前文。
接着是在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质 硅层31，以及例如含有磷之杂质，由绝缘栅极型晶体管的源极/漏 极构成的第2非晶质硅层33以及3种薄膜层，接着使用SPT等真空 制膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Cr、Mo 等耐热金属或是由上述硅化物构成的薄膜层34后，如图9(A)与图 10(A)所示，假设半导体层形成区域，也就是栅极11A上的区域84A 的薄膜厚度为2μm，配合扫描线11与积累电容线16的区域84B的 薄膜厚度可达到1μm，通过半色调图像曝光技术形成感光性树脂图 形84A、84B，以同一图形84A、84B为掩模，选择性去除耐热金属层 34、第2非晶质硅层33、第1非晶质硅层31、栅极绝缘层30以及 第1金属层后，将玻璃基板2露出。
接着，通过氧等离子体等灰化方式，减少上述感光性树脂图形 84A、84B的薄膜厚度1μm以上，如图9(B)与图10(B)所示，感 光性树脂图形84B消失后，会露出耐热金属层34A、34B，同时，只 有在半导体层形成区域上，可以直接保留减去薄膜厚度的感光性树 脂图形84C。感光性树脂图形84C，也就是半导体层形成区域(栅极 11A)的图形宽度，是在源极/漏极布线间的尺寸加上掩模配合精度 计算而成，所以若将源极/漏极布线间设为4～6μm，配合精度设为 ±3μm，最小也有10～12μm，从尺寸精准度来看，并不算太严苛。 不过，从抗蚀剂图形84A转换成84C时，抗蚀剂图形会等向性减少1 μm薄膜厚度，尺寸不但会变小2μm，后续的源极/漏极布线形成 时的掩模配合精度也会缩小1μm而变成±2μm，相较于前者，显然 后者对制程的影响更为严重。因此，由于上述氧等离子体处理会抑 制图形尺寸的变化，所以最好能加强各向异性。或是以会使抗蚀剂 图形84A的图形尺寸变大的曝光/显像条件，改善程序的因应措施最 为理想。
接着如图9(C)与图10(C)所示，以减去薄膜厚度的感光性 树脂图形84C为掩模，选择性蚀刻耐热金属层34A、34B，以及第2 非晶质硅层33A、33B，以及第1非晶质硅层31A、31B，在栅极11A 上形成耐热金属层34A、第2非晶质硅层33A以及第1非晶质硅层 31A层叠成的半导体层区域，分别露出扫描线11上以及积累电容线 16上的栅极绝缘层30A、30B。
去除上述感光性树脂图形84C后，在栅极11A的侧面形成绝缘 层76。因此，如图16所示，
在并列束起扫描线11(因与积累电容线16相同，于此省略图 标)的布线77以及玻璃基板2的外围，在电镀或是阳极氧化时，必 须要有导通电位的连接图形78，依照等离子体CVD装置的非晶质 硅层31、33与氮化硅层30，以及依照SPT等真空制膜装置的耐热金 属层34，采用适当掩模方式的制膜区域79，必须经由连接图形78 限定在内侧，至少必须露出连接图形78。在连接图形78，采用具有 鋭利刀片的皮带扣等连接方式，对扫描线11导通+(plus)电位， 并将玻璃基板2浸泡在以乙二醇为主要成份的化学合成液中进行阳 极氧化，如果扫描线11是AL类的合金，例如以化成电压200V，形 成具有0.3μm薄膜厚度的氧化铝(AL2O3)。若是电镀时，如上所述， 使用含有戊烷酸基的聚酰亚胺电镀液，以电镀电压数V，形成具有 0.3μm薄膜厚度的聚酰亚胺树脂层。在实施例5，由于会形成绝缘 层76，所以在扫描线11以及积累电容线16上的栅极绝缘层30A以 及30B会形成小气孔，并可利用绝缘层的氧化铝或聚酰亚胺树脂覆 盖，以抑制扫描线11、积累电容线16以及后述的源极/漏极布线 12、21之间的层间短路，此一附带效果也不可以忽略。
接着如图9(d)与图10(d)所示，经由细微加工技术，在 图像显示部外区域的扫描线11，以及积累电容线16的接触点形成区 域，形成开口部63A、65A，选择性去除开口部63A、65A内的栅极绝 缘层30A、30B，分别露出扫描线11的一部份73与积累电容线16 的一部份75。
之后，与实施例1一样，在整体玻璃基板2，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，例如IZO 或ITO或是上述物质的混合体，继续以低电阻金属层依序包覆薄膜 厚度约0.3μm的AL或AL(Nd)合金薄膜层35后，经过细微加工技 术，蚀刻并去除AL或AL(Nd)合金薄膜层35以及透明导电层91， 耐热金属层34A以及第2非晶质硅层33A后，第1非晶质硅层31A 保留约0.05～0.1μm进行蚀刻，如图9(e)与图10(e)所示，与 半导体层区域34A(栅极11A)部份重叠后，选择性形成91A与35A 层叠成兼作源极布线的信号线12，以及91B与35B层叠成兼作模拟 象素电极P22的绝缘栅极型晶体管的漏极21，在源极/漏极布线12、 21形成的同时，包括在开口部63A内露出的扫描线一部份73，扫描 线的模拟电极端子P5，以及由信号线12的一部份构成的模拟电极端 子P6也同时形成。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图1(e)与图2(e)所示，在模拟象素电 极P22上以及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份的透明导电性的象素电极22，以及透明导电性的电极 端子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例5。如图9(f)所示，该范例是说 明象素电极22以及积累电容线16通过栅极绝缘层30B，平面重 叠成区域51(朝右下方的斜线部)之后构成积累电容15，与实施 例4相同。
如上所述实施例5，在扫描线的形成工序、半导体层的形成 工序以及源极/漏极布线的形成工序，以及象素电极的形成工序 上，使用半色调图像曝光技术，并以同一掩模进行处理以达到合 理化之后，即可以4片掩模取得液表显示装置，从前所未有的观 点，藉由更换照相蚀刻工序的顺序，可再删减一些制造工序数， 将以实施例6说明。
【实施例6】
实施例6也和实施例5相同，首先在玻璃基板2的一个主平面 上，采用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1 金属层92，例如Cr、Ta、Mo等耐热金属或是上述物质的合金或硅化 物。
接着在整体玻璃电路板2使用PCVD装置，例如以约0.3-0.2 -0.05μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30， 以及几乎不含杂质，由绝缘栅极型薄膜晶体管的信道构成的第1非 晶质硅层31，以及例如含有磷之杂质，由绝缘栅极型薄膜晶体管的 源极/漏极构成的第2非晶质硅层33以及三种薄膜层，接着使用SPT 等真空制膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、 Cr、Mo等耐热金属或是由上述硅化物构成的薄膜层34后，经过细微 加工技术，如图11(A)和图12(A)所示，选择性形成耐热金属层 34A，以及第2非晶质硅层33A与第1非晶质硅层31A层叠成的半导 体层领域，并将栅极绝缘层30露出。
接着，如图11(B)与图12(B)所示，假设配合接触点形成区 域之开口部63A、65A的区域82B的薄膜厚度为1μm，配合扫描线 11与积累电容线16的区域82A的薄膜厚度为保持在2μm，
通过半色调图像曝光技术形成感光性树脂图形82A、82B，以感 光性树脂图形82A、82B作为掩模，至少选择性去除栅极绝缘层30 以及第1金属层92之后，露出玻璃基板2。设定感光性树脂图形82A 的图形宽度，稍微大于由耐热金属层34A、第2非晶质硅层33A以及 第1非晶质硅层31A层叠成的半导体层区域，虽属合理，但绝缘栅 极型晶体管的尺寸稍大，就会发生问题。反之，如果感光性树脂图 形82A的图形宽度设定小于上述层叠成的半导体层区域，在栅极绝 缘层30以及第1金属层92蚀刻时，上述层叠成的半导体层形成掩 模，半导体层也会被蚀刻，且其剖面形状必须锥度加工，所以无论 如何，上述层叠成的半导体层的图形宽度必须比栅极绝缘层30A与 门极11A小。
接着，藉由氧等离子体等灰化方式，减少上述感光性树脂图形 82A、82B的薄膜厚度1μm以上，如图11(C)与图12(C)所示， 感光性树脂图形82B消失后，在开口部63A、65A内会露出栅极绝缘 层30A、30B，同时可直接将减去薄膜厚度的感光性树脂图形82C， 保留在扫描线11上以及积累电容线16上。为抑制图形尺寸的变化， 上述氧等离子体处理最好是加强各向异性，或是预估抗蚀剂图形的 尺寸变化量，事先加大设计抗蚀剂图形84A的图形尺寸，改善程序 的因应措施最为理想。
之后，如图12(C)所示，在栅极11A的侧面形成绝缘层76。 因此，与实施例4一样，如图15所示，在并列束起扫描线11的布 线77以及玻璃基板2的外围，在电镀或是阳极氧化时，必须要有导 通电位的连接图形78，依照等离子体CVD装置的非晶质硅层31、 33与氮化硅层30，以及依照SPT等真空制膜装置的耐热金属层34， 采用适当掩模方式的制膜区域79，必须经由连接图形78限定在内 侧，并对连接图形78导通电位。采用具有鋭利刀片的皮带扣等连接 方式，突破连接图形78上的感光性树脂图形82C(78)，对扫描线 11导通+(plus)电位，并将玻璃基板2浸泡在以乙二醇为主要成 份的化学合成液中进行阳极氧化，以形成扬极氧化层的氧化铝(AL2 O3)，或是采用电镀时，使用含有戊烷酸基的聚酰亚胺电镀液，形成 聚酰亚胺树脂层。
绝缘层76形成之后，如图11(d)与图12(d)所示，以减 去薄膜厚度的感光性树脂图形82C为掩模，选择性蚀刻开口部63A、 65A内的栅极绝缘层30A、30B之后，分别露出扫描线11的一部份 73以及积累电容线16的一部份75。
之后，去除减去薄膜厚度的感光性树脂图形82C，在整体玻璃 基板2，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm 的透明导电层91，例如IZO或ITO或是上述物质的混合体，继续以 低电阻金属层依序包覆薄膜厚度约0.3μm的AL或AL(Nd)合金薄 膜层35后，经过细微加工技术，蚀刻并去除AL或AL(Nd)合金薄 膜层35、透明导电层91、耐热金属层34A以及第2非晶质硅层33A 后，第1非晶质硅层31A保留约0.05～0.1μm后进行蚀刻，如图11 (e)与图12(e)所示，就好象与半导体层区域34A部份重叠般， 选择性形成91A与35A层叠成兼作源极布线的信号线12，以及91B 与35B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管的漏极21， 在形成源极/漏极布线12、21的同时，包括开口部63A内露出扫描 线的一部份73，也同时形成扫描线的模拟电极端子P5，以及由信号 线12的一部份所构成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图11(f)与图12(f)所示，在模拟象素电 极P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份的透明导电性的象素电极22及透明导电性的电极端子 5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例5。关于积累电容15的结构，如图 11(f)所示，该范例是说明象素电极22与积累电容线16，通过 栅极绝缘层30B，平面重叠成区域51(朝右下方的斜线部)后构 成积累电容15，与实施例4相同。
如实施例3所示，为避免因直流电流经扫描线11与滤色片9上 的对置电极14之间，造成液晶劣化，若能将适当的绝缘层放在露出 的扫描线上，在形成半导体层区域时，也可以去除栅极绝缘层，并 可删减因露出扫描线而造成的接触点形成工序。实施例7是使用半 色调图像曝光技术，删减扫描线的形成工序及半导体层的形成工序 后，其结果是在露出扫描线的侧面，因为电镀或阳极氧化而形成绝 缘层，可将扫描线与信号线交叉后，与以往一样在玻璃基板上，使 用钝化绝缘层作为绝缘层，会得到将露出的扫描线再次绝缘化后的 液晶显示装置。
【实施例7】
实施例7是先在玻璃基板2的一个主平面上，使用SPT等真空 制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层92。接着， 在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2-0.05μm的 薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30，以及几乎不含 杂质、由绝缘栅极型晶体管的沟道构成的第1非晶质硅层31，以及 由含有杂质的绝缘栅极型晶体管的源极/漏极构成的第2非晶质硅 层33以及三种薄膜层，继续使用SPT等真空制膜装置，包覆薄膜厚 度约0.1μm的耐热金属层，例如Ti、Cr、Mo等耐热金属或是由上 述硅化物构成的薄膜层34后，如图13(a)与图14(a)所示，假 设半导体形成区域的栅极11A上的区域84A1、扫描线11与信号线 12交叉区域附近的84A2、积累电容线16与信号线12交叉区域附近 的84A3以及积累电容形成区域的大部份积累电容16线上的84A4的 薄膜厚度为2μm，通过半色调图像曝光技术形成感光性树脂图形 84A1～84A4以及842B，以便于配合兼作栅极11A的扫描线11以及 积累电容线16的感光性树脂图形84B的薄膜厚度得以保持在1μm， 以感光性树脂图形84A1～84A4以及842B作为掩模，选择性去除耐 热金属层34、第2非晶质硅层33、第1非晶质硅层31以及包括栅 极绝缘层30在内的第1金属层92后，将玻璃基板2露出。
像这样取得配合兼作栅极11A与扫描线11，以及积累电容线16 的多层膜图形后，使用氧等离子体等灰化方式，使上述感光性树脂 图形84A1～84A4及84B减少薄膜厚度1μm以上后，感光性树脂图 形84B消失，如图13(B)与图14(B)所示，露出耐热金属层34A、 34B，同时，在栅极11A上，以及扫描线11与信号线12交叉的附近 区域，还有积累电容线16与信号线12交叉的附近区域，以及在大 部分的积累电容16线上，即可直接保留减少薄膜厚度的感光性树脂 图形84C1～84C4。关于上述的氧等离子体处理，在后续的源极/漏 极布线形成工序上，为避免掩模配合精准度下降，最好是加强各向 异性以抑制图形尺寸的变化，这一点已详细记载于前文。
之后，如图14(b)所示，在栅极11A的侧面会形成绝缘层76。 因此，如图17所示，在并列束起扫描线11(因与积累电容线16相 同，于此省略图标)的布线77以及玻璃基板2的外围，在电镀或是 阳极氧化时，必须要有导通电位的连接图形78，依照等离子体CV D装置的非晶质硅层31、33与氮化硅层30，以及依照SPT等真空制 膜装置的耐热金属层34，采用适当掩模方式的制膜区域79，必须经 由连接图形78限定在内侧，并对连接图形78导通电位。采用备有 鋭利刀片的皮带扣等连接方式，突破连接图形78上的感光性树脂图 形84C5(78)，对连接图形78(扫描线11)导通+(plus)电位， 并将玻璃基板2浸泡在以乙二醇为主要成份的化学合成液中进行阳 极氧化，以形成扬极氧化层的氧化铝(AL2O3)，或是依照的电镀方 式，使用含有戊烷酸基的聚酰亚胺电镀液，形成聚酰亚胺树脂层。
接着如图13(C)与图14(C)所示，以减去薄膜厚度的感光性 树脂图形84C1～84C4作为掩模，在栅极11A上以及在扫描线11与 信号线12交叉的区域附近，选择性保留耐热金属层34A、第2非晶 质硅33A、第1非晶质硅31A以与门极绝缘层30A所构成的层叠，在 积累电容线16与信号线12交叉的区域附近以及大部分的积累电容 16线上，选择性保留耐热金属层34B、第2非晶质硅33B、第1非晶 质硅31B以与门极绝缘层30B所构成的层叠，同时，蚀刻扫描线11 上的耐热金属层34A、第2非晶质硅层33A、第1非晶质硅层31A以 与门极绝缘层30A，在露出扫描线11的同时，蚀刻积累电容线16 上的耐热金属层34B、第2非晶质硅层33B、第1非晶质硅层31B以 与门极绝缘层30B，并露出积累电容形成区域以外的积累电容线16。
去除上述感光性树脂图形84C1～84C4之后，在整体玻璃基板2， 使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm的透明导 电层91，例如IZO或ITO或是上述物质的混合体，继续以低电阻金 属层依序包覆薄膜厚度约0.3μm左右的AL或AL(Nd)合金薄膜层 35后，经过细微加工技术，蚀刻并去除AL或AL(Nd)合金薄膜层 35、透明导电层91、耐热金属层34A以及第2非晶质硅层33A后， 第1非晶质硅层31A保留约0.05～0.1μm后进行蚀刻，如图13(d) 与图14(d)所示，就好象与半导体层区域34A(栅极11A)的部份 重叠一样，选择性形成91A与35A层叠成兼作源极布线的信号线12， 以及91B与35B层叠成兼作模拟象素电极P22的绝缘栅极型晶体管 的漏极21，在形成源极/漏极布线12、21的同时，包括一部份的扫 描线在内，也同时形成扫描线的模拟电极端子P5，以及信号线12 的一部份所构成的模拟电极端子P6。
形成源极/漏极布线12、21之后，在整体玻璃基板2，采用透 明性绝缘层的PCVD装置，包覆约0.3μm薄膜厚度的第2SiNx层， 作为钝化绝缘层37，如图13(e)与图14(e)所示，在模拟象素电 极P22上及模拟电极端子P5、P6上，分别形成开口部38、63、64， 选择性去除各开口部内的钝化绝缘层与低电阻金属层35A～35C后， 并露出大部份的透明导电性的象素电极22以及透明导电性的电极端 子5A、6A。
由上述制程取得的有源基板2，经贴上滤色片9成为液晶面 板后，即完成本发明的实施例7。关于积累电容15的结构，如图 13(e)所示，该范例说明的是象素电极22与积累电容线16，通 过耐热金属层34B、第2非晶质硅33B、第1非晶质硅31B以与门 极绝缘层30B，平面重叠成区域51(朝右下方的斜线部)之后构 成积累电容15，若去除附加绝缘层76，实际上就与实施例3相同。