一种多媒体卡的数据读写控制方法及装置

摘要

本发明适用于数据存储领域，提供了一种多媒体卡的读写控制装置及其控制方法，所述方法包括：根据CPU的数据传输状态，产生读/写时钟控制信号或暂停产生读/写时钟控制信号，传输状态为写入/读出或未写入/读出；根据读/写时钟控制信号发出读时钟信号或者写时钟信号，触发数据读/写操作；当CPU的数据未写入或未读出时，暂停产生读/写时钟控制信号，暂停数据读/写操作；当收到CPU送来的数据时或CPU将数据送走时，重新产生读/写时钟控制信号，触发数据读/写操作。根据CPU的数据传输状态产生读/写时钟控制信号，控制是否发送读/写时钟信号进行数据读/写操作，解决读写控制装置进行读/写操作时容易丢失数据或误写入的问题。

权利要求

1、一种多媒体卡的读写控制方法，其特征在于，所述方法包括以下步骤：根据CPU的数据传输状态，产生读/写时钟控制信号或暂停产生读/写时钟控 制信号，所述CPU的数据传输状态为CPU的数据的写入/读出或未写入/未读出；

根据所述读/写时钟控制信号发出读时钟信号或者写时钟信号，触发数据读 /写操作；

当CPU的数据未写入或未读出时，暂停产生读/写时钟控制信号，暂停数据 读/写操作；

当收到CPU送来的数据时或CPU将数据送走时，重新产生读/写时钟控制信 号，触发数据读/写操作。

2、如权利要求1所述的多媒体卡的读写控制方法，其特征在于，所述根据 CPU的数据传输状态，产生读/写时钟控制信号或暂停产生读/写时钟控制信号， 所述CPU的数据传输状态为CPU的数据的写入/读出或未写入/未读出的步骤具 体为：当CPU的数据未写入时，暂停发出写时钟控制信号，即暂停发出读/写时钟 控制信号；

当收到CPU送来的数据时，发出写时钟控制信号，作为读/写时钟控制信号；

当CPU的数据未读出时，暂停发出读时钟控制信号，即暂停发出读/写时钟 控制信号；

当CPU将数据读走时，发出读时钟控制信号，作为读/写时钟控制信号。

3、如权利要求1或2所述的多媒体卡的读写控制方法，其特征在于，所述根 据读/写时钟控制信号发出读时钟信号或者写时钟信号的步骤具体为：接收读/写时钟控制信号，选择输出相应的读时钟控制信号或者写时钟控制 信号；

根据收到的读时钟控制信号或者写时钟控制信号，选择相应的读时钟信号 或者写时钟信号进行发送，触发数据读/写操作。

4、如权利要求1或2所述的多媒体卡的读写控制方法，其特征在于，所述根 据所述读/写时钟控制信号发出读时钟信号或者写时钟信号的步骤具体为：接收读/写时钟控制信号，选择输出相应的读时钟控制信号或者写时钟控制 信号；

根据收到的读时钟控制信号或者写时钟控制信号，产生读时钟信号或者写 时钟信号进行发送，触发数据读/写操作。

5、一种多媒体卡的读写控制装置，包括读/写卡逻辑电路，所述读/写卡逻 辑电路与多媒体卡连接，对多媒体卡进行读/写操作，其特征在于，所述装置进 一步包括：缓存器，用于根据CPU的数据传输状态，产生读/写时钟控制信号或暂停产 生读/写时钟控制信号，所述CPU的数据传输状态为CPU的数据的写入/读出或未 写入/未读出；以及时钟信号控制器，用于根据所述读/写时钟控制信号向所述读/写卡逻辑电路 以及多媒体卡发出读时钟信号或者写时钟信号，触发数据读/写操作；

当CPU的数据未写入或未读出所述缓存器时，缓存器暂停向所述时钟信号 控制器产生读/写时钟控制信号，暂停数据读/写操作；

当收到CPU送来的数据时或CPU将数据读走时，缓存器重新向所述时钟信 号控制器产生读/写时钟控制信号，触发数据读/写操作。

6、如权利要求5所述的多媒体卡的读写控制装置，其特征在于，所述CPU 的数据未写入所述缓存器时，缓存器向所述时钟信号控制器暂停发出写时钟控 制信号，即暂停发出读/写时钟控制信号，所述时钟信号控制器暂停发出写时钟 信号；所述缓存器收到CPU送来的数据时，向所述时钟信号控制器发出写时钟 控制信号，作为读/写时钟控制信号，控制时钟信号控制器发出写时钟信号；当 CPU的数据未读出所述缓存器时，缓存器暂停发出读时钟控制信号，即暂停发 出读/写时钟控制信号，所述时钟信号控制器暂停发出读时钟信号；在CPU将数 据读走时，所述缓存器向时钟信号控制器发出读时钟控制信号，作为读/写时钟 控制信号，控制时钟信号控制器发出读时钟信号。

7、如权利要求5或6所述的多媒体卡的读写控制装置，其特征在于，所述时 钟信号控制器进一步包括：时钟信号发生器，用于产生时钟信号；

多路选择器，用于接收缓存器产生的读/写时钟控制信号，选择输出相应的 读时钟控制信号或者写时钟控制信号；以及时钟信号控制开关，用于接收多路选择器输出的读时钟控制信号或者写时 钟控制信号，选择时钟信号发生器产生的读/写时钟信号发送给读/写卡逻辑电路 和多媒体卡。

8、如权利要求5或6所述的多媒体卡的读写控制装置，其特征在于，所述时 钟信号控制器进一步包括：多路选择器，用于接收缓存器产生的读/写时钟控制信号，选择输出相应的 读时钟控制信号或者写时钟控制信号；以及时钟信号发生器，用于根据多路选择器输出的读时钟控制信号或者写时钟 控制信号产生读时钟信号或者写时钟信号发送给读/写卡逻辑电路和多媒体卡。

说明书

技术领域

本发明属于数据存储领域，尤其涉及一种多媒体卡的数据读写控制方法及 装置。

背景技术

多媒体卡的容量越来越大，接口非常简单，存取速度又不断地提高(现有 的多媒体卡最高速度可达410兆比特/每秒)，因此多媒体卡成为了目前数码产 品中使用频率最高的外接存储设备之一。不论是数码相机、手机、还是mp3等 数码产品都在大量使用该存储设备。正因为多媒体卡在使用上的普及性，多媒 体卡的读写控制装置的设计就显得非常重要。
目前的大部分多媒体卡的读写控制装置通过一条数据总线与中央处理器 (CPU)连接，与中央处理器进行数据交换。因为有很多其它的模块和多媒体 卡的读写控制装置一起同时挂在这条数据总线上，并且分时使用总线。因此， 在写卡操作过程中，一旦中央处理器送给多媒体卡的读写控制装置的数据速度 低于多媒体卡的读/写控制装置的写卡速度，多媒体卡(Multimedia Card)就会 把错误的数据写进卡内，而在读卡的过程中，一旦中央处理器从多媒体卡的读 写控制装置读走数据的速度低于多媒体卡的读写控制装置从卡上读取数据的速 度，就会造成数据的丢失。现在已有的解决方法都采用降低读/写卡逻辑电路 (Read/Write Card Logic Circuit)的读/写卡速度来达到上述两个速度间的平衡， 这样实际上是通过牺牲高速卡的“高速”性能，来保证读卡时不丢失数据，写 卡时不会误写入。

发明内容

本发明实施例的目的在于提供一种多媒体卡的数据读写控制方法及装置， 旨在解决现有的多媒体卡的读写控制装置容易丢失数据或误写入的问题。
本发明实施例是这样实现的，一种多媒体卡的数据读写控制方法，所述方 法包括以下步骤：
根据CPU的数据传输状态，产生读/写时钟控制信号或暂停产生读/写时钟控 制信号，所述CPU的数据传输状态为CPU的数据的写入/读出或未写入/读出；
根据所述读/写时钟控制信号发出读时钟信号或者写时钟信号，触发数据读 /写操作；
当CPU的数据未写入或未读出时，暂停产生读/写时钟控制信号，暂停数据 读/写操作；
当收到CPU送来的数据时或CPU将数据送走时，重新产生读/写时钟控制信 号，触发数据读/写操作。
本发明实施例的另一目的在于提供一种多媒体卡的读写控制装置，所述装 置包括读/写卡逻辑电路，所述读/写卡逻辑电路与多媒体卡连接，对多媒体卡进 行读/写操作，所述装置进一步包括：
缓存器，用于根据CPU的数据传输状态，产生读/写时钟控制信号或暂停产 生读/写时钟控制信号，所述CPU的数据传输状态为CPU的数据的写入/读出或未 写入/未读出；以及
时钟信号控制器，用于根据所述读/写时钟控制信号发出读时钟信号或者写 时钟信号，触发数据读/写操作；
当CPU的数据未写入或未读出所述缓存器时，缓存器暂停向所述时钟信号 控制器产生读/写时钟控制信号，暂停数据读/写操作；
当收到CPU送来的数据时或CPU将数据读走时，缓存器重新向所述时钟信 号控制器产生读/写时钟控制信号，触发数据读/写操作。
本发明的多媒体卡的读写控制方法与现有技术相比，有益效果在于：本发 明的多媒体卡的读写控制方法根据CPU的数据传输状态产生读/写时钟控制信 号，控制是否发送读/写时钟信号进行数据读/写操作，解决现有的多媒体卡的读 写控制装置进行读/写操作时容易丢失数据或误写入的问题。

附图说明

图1是本发明实施例的多媒体卡的读写控制方法示意图。
图2是本发明实施例的多媒体卡的写卡状态变化示意图。
图3是本发明实施例的多媒体卡的读卡状态变化示意图。
图4是本发明实施例提供的多媒体卡的读写控制装置示意图。
图5是本发明另一种实施例的多媒体卡的读写控制装置示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本发明，并不用于限定本发明。
本发明实施例的多媒体卡的读写控制装置根据CPU的数据传输状态，产生 读/写时钟控制信号传输给时钟信号控制器，使时钟信号控制器根据所述读/写时 钟控制信号发出读时钟信号或者写时钟信号，触发数据读/写操作。
如图1所示，本发明实施例的多媒体卡的读写控制方法，包括以下步骤：
步骤S101，根据CPU的数据传输状态，产生读/写时钟控制信号。
当收到CPU送来的数据时，发出写时钟控制信号，作为读/写时钟控制信号；
当CPU将数据读走时，发出读时钟控制信号，作为读/写时钟控制信号。
步骤S102，根据所述读/写时钟控制信号发出读时钟信号或者写时钟信号， 触发数据读/写操作。
根据所述读/写时钟控制信号发出读/写时钟信号时，接收读/写时钟控制信 号，选择输出相应的读时钟控制信号或者写时钟控制信号，并根据收到的读时 钟控制信号或者写时钟控制信号，选择相应的读时钟信号或者写时钟信号发送 给读/写卡逻辑电路和多媒体卡，触发数据读/写操作。
在具体实施中根据所述读/写时钟控制信号发出读/写时钟信号的步骤还可 以采用以下方式实现：
接收读/写时钟控制信号，选择输出相应的读时钟控制信号或者写时钟控制 信号；
根据收到的读时钟控制信号或者写时钟控制信号，产生读时钟信号或者写 时钟信号发送给读/写卡逻辑电路和多媒体卡，触发数据读/写操作。
如图2所示，当写卡时，未收到CPU送来的数据时，从写数据的状态跳转到 等待数据的状态，暂停发出读/写时钟信号，暂停写操作；当收到CPU送来的数 据时，从等待数据的状态跳到写数据状态，重新发送读/写时钟信号，进行写操 作。
如图3所示，当读卡时，当CPU未将数据读走时，从读数据的状态跳转到等 待读走数据的状态，暂停发送读时钟信号，暂停读操作；当CPU将数据读走时， 从等待读走数据的状态跳到读数据状态，重新发送读时钟信号，继续读操作。
多媒体卡的读写控制装置检测其内部缓存器的状态，即根据CPU的数据传 输状态可以判断是否得到数据总线的使用权。CPU读走数据或传输数据给缓存 器意味着多媒体卡的读写控制装置得到数据总线的使用权，此时发出读时钟信 号或写时钟信号，触发数据读/写操作，避免未得到数据总线的使用权时进行读 /写操作，从而误写入或数据丢失的问题。
如图4所示，本发明实施例的多媒体卡的读写控制装置20与电子产品中的 CPU10及插入到电子产品中的多媒体卡30连接。多媒体卡的读写控制装置20包 括缓存器(Data Buffer)201、时钟信号控制器202及读/写卡逻辑电路203。
缓存器201通过缓存为空(Buffer Empty)及缓存已满(Buffer Full)两个信 号传输线与时钟信号控制器202连接，根据CPU的数据传输状态，产生读/写时 钟控制信号。读卡时通过Buffer Full信号传输线传输读时钟控制信号；写卡时通 过Buffer Empty信号传输线传输写时钟控制信号。
时钟信号控制器202根据缓存器201传输的读/写时钟控制信号发出读时钟 信号或者写时钟信号传输给读/写卡逻辑电路203及多媒体卡30，触发数据读/写 操作。
时钟信号控制器202包括时钟信号发生器(Clock Generator)2021、多路选 择器(mux)2022、时钟信号控制开关(mask)2023及2024。多路选择器2022 接收缓存器201产生的读/写时钟控制信号，选择输出相应的读时钟控制信号或 者写时钟控制信号给时钟信号控制开关2023及2024。当，进行读操作时输出读 时钟控制信号；当，进行写操作时输出写时钟控制信号。时钟信号控制开关2023 及2024接收多路选择器2022输出的读时钟控制信号或者写时钟控制信号后选择 时钟信号发生器2021产生的读时钟信号或写时钟信号发送给读/写卡逻辑电路 203和多媒体卡30。
当写卡时，CPU10传输数据给缓存器201时，缓存器201发送写时钟控制信 号(即Buffer Empty为无效的信息)给多路选择器2022，多路选择器2022控制时 钟信号控制开关2023及2024将时钟信号发生器2021产生的写时钟信号发送到读 /写卡逻辑电路203及多媒体卡30。CPU10未传输数据给缓存器201时，缓存器201 不发送写时钟控制信号给多路选择器2022，控制时钟信号控制开关2023及2024 停止发送写时钟信号。
当读卡时，CPU10取走数据时，缓存器201发送读时钟控制信号(即Buffer Full无效的信息)给多路选择器2022，多路选择器2022控制控制开关2023及2024 将时钟信号发生器2021产生的读时钟信号发送到读/写卡逻辑电路203及多媒体 卡30。CPU10未取走数据时，缓存器201未发送写时钟控制信号给多路选择器 2022，时钟信号控制开关2023及2024停止发送时钟信号。
本发明实施例的时钟信号控制器202还可以采用如图5所示的多路选择器 2022及时钟信号发生器2021。本实施例中多路选择器2022，用于接收缓存器产 生的读/写时钟控制信号，选择输出相应的读时钟控制信号或者写时钟控制信 号，即与上述实施例中的多路选择器相同。时钟信号发生器2021根据多路选择 器2021输出的读时钟控制信号或者写时钟控制信号产生读时钟信号或者写时钟 信号后发送给读/写卡逻辑电路203和多媒体卡30。
采用本发明的多媒体卡的读写控制装置时，将读/写卡逻辑电路读/写卡的速 度在多媒体卡的标准允许的范围内尽可能调高，此时CPU与多媒体卡的读写控 制装置之间的数据交换速度可以跟上读/写卡的速度时，读/写卡的速度很快，且 不会发生数据交换错误。并，读/写过程中，时钟信号控制器检测缓存器的存储 状态，判断数据总线是否被其他模块长时间使用，时钟信号控制器一旦检测到 总线被其他模块长时间使用时不发送时钟信号，读/写卡逻辑电路无法得到总线 的使用权，缓存器不发送读/写时钟控制信号，暂停读/写操作，等得到总线的使 用权后缓存器发送读/写时钟控制信号，继续进行读/写操作，使CPU与多媒体卡 的读写控制装置的数据传输速度与多媒体卡的读写控制装置与多媒体卡之间的 读/写速度自适应，解决数据丢失或误写入的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明 的保护范围之内。