基板检查装置和基板检查方法转让专利
申请号 : CN200780000265.X
文献号 : CN100590834C
文献日 : 2010-02-17
发明人 : 齐藤美佐子 , 林辉幸
申请人 : 东京毅力科创株式会社
摘要 :
本发明提供一种基板检查装置，该基板检查装置检查在基板上的由在第一层上叠层与该第一层的组成不同的第二层而形成的叠层结构上，以该第二层的一部分露出的方式而形成的图案的缺陷，其具有：向上述基板上照射1次电子的电子发射单元；检测由上述1次电子的照射而生成的2次电子的电子检测单元；对由上述电子检测单元检测出的2次电子的数据进行处理的数据处理单元；和控制上述1次电子的加速电压的电压控制单元，其中，上述电压控制单元控制加速电压，使上述1次电子在露出上述第二层的部分，到达上述第一层与上述第二层的界面附近以外的上述第一层或上述第二层中。
权利要求 :
1.一种基板检查方法，其特征在于，该基板检查方法检查在基板上的由在第一层上叠层与该第一层的 组成不同的第二层而形成的叠层结构上，以该第二层的一部分露出的 方式而形成的图案的缺陷，其包括：向所述基板上照射1次电子的电子发射工序；
检测由所述1次电子的照射而生成的2次电子的电子检测工序； 和对由所述电子检测工序检测出的2次电子的检测数据进行处理的 数据处理工序，其中，在所述电子发射工序中，控制加速电压，使照射在露出的所述第 二层的所述1次电子到达所述第一层与所述第二层的界面附近以外的 所述第一层或所述第二层中。
2.如权利要求1所述的基板检查方法，其特征在于：所述1次电子的加速电压通过模拟算出。
3.如权利要求1所述的基板检查方法，其特征在于：所述第一层为无机层，所述第二层为有机层。
4.如权利要求1所述的基板检查方法，其特征在于：所述第一层的表面具有颗粒状的凹凸形状。
5.如权利要求4所述的基板检查方法，其特征在于：所述第一层由多晶硅构成。
6.如权利要求1所述的基板检查方法，其特征在于：所述第二层由防反射膜构成，所述图案由光致抗蚀剂构成。
说明书 :
技术领域
本发明涉及检查形成在基板上的图案的基板检查方法和实施该基 板检查方法的基板检查装置。
背景技术
在半导体装置的制造过程中，关于检查形成在基板上的图案的基 板检查方法，提案有很多种方法。
例如，提案有将电子射线照射在形成在基板上的图案，通过检查2 次电子来检测该图案的缺陷即所谓电子射线检查。与光学检查相比， 电子射线检查能够检测更细微的缺陷，因此近年来，作为细微化的半 导体装置的图案的缺陷的检测方法被利用。
但是，就电子射线检查而言，将实际上并非缺陷的部分当作缺陷 检测的所谓疑似缺陷检测的现象可能会发生。尤其是，检查叠层有组 成不同的层的叠层结构上形成的图案缺陷时，发生疑似缺陷检测，导 致缺陷检测的精度低下。
专利文献1：日本特开2002-216698号公报
例如，提案有将电子射线照射在形成在基板上的图案，通过检查2 次电子来检测该图案的缺陷即所谓电子射线检查。与光学检查相比， 电子射线检查能够检测更细微的缺陷，因此近年来，作为细微化的半 导体装置的图案的缺陷的检测方法被利用。
但是，就电子射线检查而言，将实际上并非缺陷的部分当作缺陷 检测的所谓疑似缺陷检测的现象可能会发生。尤其是，检查叠层有组 成不同的层的叠层结构上形成的图案缺陷时，发生疑似缺陷检测，导 致缺陷检测的精度低下。
专利文献1：日本特开2002-216698号公报
发明内容
本发明的课题是为了解决以上的问题提供一种实用的新型基板检 查装置和基板检查方法。
本发明的具体课题在于，提供能以良好的精度检测基板上的叠层 结构上的图案缺陷的基板检查装置和基板检查方法。
在本发明的第一观点中，通过具有以下特征的基板检查装置来解 决以上课题，该基板检查装置检查在基板上的由在第一层上叠层与该 第一层的组成不同的第二层而形成的叠层结构上，以该第二层的一部 分露出的方式而形成的图案的缺陷，其具有：
向上述基板上照射1次电子的电子发射单元；
检测由上述1次电子的照射而生成的2次电子的电子检测单元；
对由上述电子检测单元检测出的2次电子的检测数据进行处理的 数据处理单元；和
控制上述1次电子的加速电压的电压控制单元，其中，
上述电压控制单元控制加速电压，使照射在露出的上述第二层的 上述1次电子到达上述第一层与上述第二层的界面附近以外的上述第 一层或上述第二层中。
在本发明的第二观点中，通过具有以下特征的基板检查方法来解 决以上课题，该基板检查方法检查在基板上的由在第一层上叠层与该 第一层的组成不同的第二层而形成的叠层结构上，以该第二层的一部 分露出的方式而形成的图案的缺陷，其包括：
向上述基板上照射1次电子的电子发射工序；
检测由上述1次电子的照射而生成的2次电子的电子检测工序； 和
对由上述电子检测工序检测出的2次电子的检测数据进行处理的 数据处理工序，其中，
在上述电子发射工序中，控制加速电压，使照射在露出的上述第 二层的上述1次电子到达上述第一层与上述第二层的界面附近以外的 上述第一层或上述第二层中。
发明的效果
根据本发明，提供能以良好的精度检测基板上的叠层结构上的图 案缺陷的基板检查装置和基板检查方法成为可能。
本发明的具体课题在于，提供能以良好的精度检测基板上的叠层 结构上的图案缺陷的基板检查装置和基板检查方法。
在本发明的第一观点中，通过具有以下特征的基板检查装置来解 决以上课题，该基板检查装置检查在基板上的由在第一层上叠层与该 第一层的组成不同的第二层而形成的叠层结构上，以该第二层的一部 分露出的方式而形成的图案的缺陷，其具有：
向上述基板上照射1次电子的电子发射单元；
检测由上述1次电子的照射而生成的2次电子的电子检测单元；
对由上述电子检测单元检测出的2次电子的检测数据进行处理的 数据处理单元；和
控制上述1次电子的加速电压的电压控制单元，其中，
上述电压控制单元控制加速电压，使照射在露出的上述第二层的 上述1次电子到达上述第一层与上述第二层的界面附近以外的上述第 一层或上述第二层中。
在本发明的第二观点中，通过具有以下特征的基板检查方法来解 决以上课题，该基板检查方法检查在基板上的由在第一层上叠层与该 第一层的组成不同的第二层而形成的叠层结构上，以该第二层的一部 分露出的方式而形成的图案的缺陷，其包括：
向上述基板上照射1次电子的电子发射工序；
检测由上述1次电子的照射而生成的2次电子的电子检测工序； 和
对由上述电子检测工序检测出的2次电子的检测数据进行处理的 数据处理工序，其中，
在上述电子发射工序中，控制加速电压，使照射在露出的上述第 二层的上述1次电子到达上述第一层与上述第二层的界面附近以外的 上述第一层或上述第二层中。
发明的效果
根据本发明，提供能以良好的精度检测基板上的叠层结构上的图 案缺陷的基板检查装置和基板检查方法成为可能。
附图说明
图1A是表示半导体装置的制造方法的图(之1)。
图1B是表示半导体装置的制造方法的图(之2)。
图1C是表示半导体装置的制造方法的图(之3)。
图1D是表示半导体装置的制造方法的图(之4)。
图2A是使图案的缺陷可视化的图(之1)。
图2B是使图案的缺陷可视化的图(之2)。
图2C是使图案的缺陷可视化的图(之3)。
图3是表示加速电压与疑似缺陷检测数的关系的图。
图4A是表示多晶硅的表面形态(surface morphology)的图(之1)。
图4B是表示图4A的多晶硅上发生的缺陷的图。
图5A是表示多晶硅的表面形态(surface morphology)的图(之2)。
图5B是表示图5A的多晶硅上发生的缺陷的图。
图6A是表示缺陷检测原理的模式图(之1)。
图6B是表示缺陷检测原理的模式图(之2)。
图7是表示利用模拟求得的1次电子的到达深度的图。
图8是表示基于实施例1的基板检查装置的模式图。
图9是表示输入参数的图。
图10是表示基于实施例1的基板检查方法的图。
符号说明
1基板
2栅极绝缘膜
3栅极电极层
3A栅极电极
4防反射膜
5光致抗蚀剂层
5A抗蚀剂图案
100基板检查装置
101真空容器
102电子发射部
103聚焦透镜
104扫描线圈
105基板保持台
105A基板
106电子检测部
107电源
108计算机
109输入单元
110显示单元
111电压算出单元
112电压控制单元
113数据处理单元
图1B是表示半导体装置的制造方法的图(之2)。
图1C是表示半导体装置的制造方法的图(之3)。
图1D是表示半导体装置的制造方法的图(之4)。
图2A是使图案的缺陷可视化的图(之1)。
图2B是使图案的缺陷可视化的图(之2)。
图2C是使图案的缺陷可视化的图(之3)。
图3是表示加速电压与疑似缺陷检测数的关系的图。
图4A是表示多晶硅的表面形态(surface morphology)的图(之1)。
图4B是表示图4A的多晶硅上发生的缺陷的图。
图5A是表示多晶硅的表面形态(surface morphology)的图(之2)。
图5B是表示图5A的多晶硅上发生的缺陷的图。
图6A是表示缺陷检测原理的模式图(之1)。
图6B是表示缺陷检测原理的模式图(之2)。
图7是表示利用模拟求得的1次电子的到达深度的图。
图8是表示基于实施例1的基板检查装置的模式图。
图9是表示输入参数的图。
图10是表示基于实施例1的基板检查方法的图。
符号说明
1基板
2栅极绝缘膜
3栅极电极层
3A栅极电极
4防反射膜
5光致抗蚀剂层
5A抗蚀剂图案
100基板检查装置
101真空容器
102电子发射部
103聚焦透镜
104扫描线圈
105基板保持台
105A基板
106电子检测部
107电源
108计算机
109输入单元
110显示单元
111电压算出单元
112电压控制单元
113数据处理单元
具体实施方式
根据本发明的基板检查装置(基板检查方法)，利用电子射线检查， 以良好的精度检测基板上的叠层结构上所形成的图案的缺陷成为可 能。例如，本发明的发明人发现，有时难以实施组成不同的多层结构 上形成的图案的电子射线检查。下面，本发明的发明人就所发现的电 子射线检查所产生的问题及其解决方法加以说明。
这样，作为电子射线检查难以实施的一个例子，例如，有检查在 蚀刻对象膜上形成的抗蚀剂图案的情况。大多数情况下，抗蚀剂图案 的曝光·显像之后，在该抗蚀剂图案的下层都会残留防反射膜(BARC)。 即，抗蚀剂图案形成在蚀刻对象膜和防反射膜的叠层结构上。下面， 就包括上述抗蚀剂图案的形成工序的半导体装置的制造例子加以说 明。但是在图中，对先前说明过的部分付与同样的参照符号，省略说 明。
首先，在图1A所示工序中，在由硅构成的基板1上形成栅极绝缘 膜2，接着在该栅极绝缘膜2上形成由多晶硅(polysilicon)构成的栅 极电极层3(第一层)。
其次，在图1B所示工序中，在上述栅极电极层3上形成防反射膜 (第二层)4，在该防反射膜4上形成光致抗蚀剂层5。
其次，在图1C所示工序中，根据所谓光刻法将上述光致抗蚀剂层 5曝光·显像后形成图案，由此形成抗蚀剂图案5A。这里，在除去了 上述抗蚀剂层5的区域A上，所述防反射膜4露出。
其次，在图1D所示工序中，将在图1C形成的上述抗蚀剂图案5A 作为掩膜，进行上述防反射膜4的蚀刻，和上述栅极电极层3的蚀刻。 其结果，形成上述栅极电极层3的图案，从而形成栅极电极3A。
在之后的工序中，经过利用上述栅极绝缘膜2的蚀刻、不纯物的 注入、扩散等公知的方法的工序，能够形成MOS晶体管。
在形成上述晶体管时，例如，优选能够在上述图1C的工序后，检 测上述抗蚀剂图案5A的图案缺陷。但是在以前，例如，大部分检查是 在将抗蚀剂图案5A作为掩膜进行蚀刻之后(图1D以后的工序)进行。
另一方而，有因不良的蚀刻导致形成不良的抗蚀剂的图案的情况。 如果能够在形成抗蚀剂图案之后立刻检测图案形成的不良的话，就能 够更有效地发现图案的不良。
但是，已经发现：如图1C所示，因为有疑似缺陷检测的问题，组 成不同的上述栅极电极层3和上述防反射膜4的叠层结构上形成的上 述抗蚀剂图案5A的电子射线检查变得很难进行。并且，本发明人发现： 这样的疑似缺陷检测的问题依赖于电子射线检查中的1次电子的加速 电压。下面，就这些加以说明。
图2A～图2C表示根据图1C所示结构的抗蚀剂图案的电子射线检 查所得到的图像(SEM图像)。并且，在图2A～图2C中，1次电子的 加速电压不同，加速电压分别为300eV、1000eV、1500eV。
参照图2A～图2C，在各自的情况下，被认定存在有抗蚀剂图案 的缺陷D(抗蚀剂图案脱落的部分)。但是，在另一方面，如图2B所 示，仅在加速电压为1000eV时，在抗蚀剂图案之间(防反射膜露出 的部分)，发现有许多黑色疑似缺陷de。通过其他途径所进行的电特性 的检查，确认这些疑似缺陷de是因为电子射线检查的检查方法(检查 装置)上的问题而发生的。
图3是表示上述疑似缺陷的检测数与加速电压的关系的图。参照 图3，可以明白，加速电压和疑似缺陷检测数之间存在相关关系，尤其 是在规定的加速电压的范围(例如800～1000eV左右)疑似缺陷数明 显增大。即，与上述规定的加速电压的范围相比，加速电压低或加速 电压高时，疑似缺陷的检测数变少。
这样，通过以下的验证，很明显可知，在规定的加速电压下、疑 似缺陷的检测数增大是因作为检查对象的图案的衬底层的影响。
图4A是表示多晶硅的表面形态的SEM图像。图4B是在图4A的 多晶硅上形成防反射膜和抗蚀剂图案后的状态(图1C所示的状态)的 SEM图像。
参照图4A，可以发现多晶硅的表面形态变成颗粒(grain)状的凹 凸形状。此时，多晶硅的Ra表面粗糙度为5.7nm。
并且，参照图4B，就像刚才说明那样，在抗蚀剂图案间的防反射 膜中，被认为存在有很多疑似缺陷de。所以，这种疑似缺陷被认为与 衬底的多晶硅的表面形态有关联。
多晶硅的表面形态不同时，形成同样的图案并进行电子射线检查。 图5A是表示与图4A相比具有不同表面粗糙度的多晶硅的表面形态的 SEM图像。图5B是在图5A的多晶硅上形成防反射膜和抗蚀剂图案后 的状态(图1C所示状态)的SEM图像。
参照图5A，与图4A的情况相比，多晶硅的表面形态的颗粒状凹 凸形状变小。此时，多晶硅的Ra表面粗糙度为0.9nm。
另外，参照图5B，在本图所示现象中，图4A所看见的疑似缺陷 de基本上被认为不存在。所以，很明显，在图4B所看见的疑似缺陷是 因衬底的多晶硅的表面形态而引起的。
借鉴以上的结果，由电子射线检查导致在规定的加速电压下疑似 缺陷的检测数明显增大的原因，通过以下模型进行说明。
图6A、图6B是模示地表示图1C所示结构的电子射线检查中，照 射到露出的上述防反射膜4(图1C的区域A)中的1次电子的状态的 图。在图中，对先前说明过的部分付与同样的参照符号，并省略说明。 另外，图6A表示疑似缺陷的检测数多的情况(例如在上述的例子中， 加速电压为800eV～1000eV左右)，图6B表示疑似缺陷的检测数少的 情况(加速电压比规定值小的情况或比规定值大的情况)。
参照图6A，本图所示情况下，比较多的1次电子到达上述栅极电 极层(第一层)3与上述防反射膜(第二层)4的界面附近。可以认为 比较多的1次电子在该第一层上被反射。
即，通过检测2次电子来检测图案的缺陷时，可以认为像上述那 样，受到在界面被反射的1次电子的影响，作为疑似缺陷而被检测。 这样的现象，可以认为尤其是在第一层和第二层的组成不同的情况下 发生。可以认为因第一层和第二层的密度差大的原因更容易发生。
例如，在图1C所示结构中，第一层是由多晶硅构成的无机物的层 (无机层)，第二层是由防反射膜构成的有机物的层(有机层)。由此， 可以认为因为该第二层的密度比第一层明显小而使电子容易透过，导 致上述的现象容易发生。
另外，如图6B所示，使1次电子的加速电压小到规定值以下或大 于规定值以上时，在2次电子的检测中，受到1次电子在第一层与第 二层的界面附近反射的影响就变小。
即，由于1次电子的到达深度依赖于加速电压，优选控制该加速 电压而使疑似缺陷检测变少。此时，优选控制加速电压，使照射到露 出的第二层(区域A)的1次电子到达第一层与第二层的界面附近以 外的上述第一层或上述第二层中。此时，疑似缺陷检测数变少，以良 好的精度检测图案的缺陷成为可能。
在该情况下，所说的“界面附近”是1次电子受到第一层的表面 形态的影响的区域。可以认为它是以第一层的形态的中心线为中心， 至少具有表面粗糙度Ra左右的厚度的部分。
并且，优选该情况下的加速电压的下限是能够至少使1次电子浸 透到第一层的程度的电压，上限是使1次电子不透过第二层的程度。 利用蒙特卡罗模拟(monte carlo simulation)，可以很容易算出。
图7是表示在图1C的区域A，利用模拟求出1次电子到达的深度 和在该深度存在的电子比例的结果图。
参照图7，例如在加速电压为800eV时，可知比较多的1次电子 存在于第一层与第二层的界面附近。另一方面，加速电压为300eV时， 可知1次电子其大部分只到达第二层(防反射膜，图中以BARC标记) 的界面附近以外浅的部分。另外，加速电压为1500eV时，可知大多数 的1次电子到达第一层(多晶硅)。
图7的模拟的结果与图2A～图2C、图3所示的结果，以及图6A、 图6B的疑似缺陷检测的模型很一致。
这样，根据模拟算出1次电子的到达深度时，就可以容易地求出 使1次电子到达第一层与第二层的界面附近以外的上述第一层或上述 第二层中的加速电压。
下面，对运用以上原理的基板检查装置、使用该基板检查装置的 基板检查方法进行说明。
实施例1
图8是作为运用上述原理的基板检查装置的一个例子的基板检查 装置100的模式图。
参照图8，本实施例的基板检查装置100具有利用排气单元120 使内部经过真空排气变成减压空间的真空容器101。在上述真空容器 101的内部设置有保持作为检查对象的基板105A(相当于图1C的基 板1)的基板保持台105。与该基板保持台105相对，设置向该基板105 照射1次电子的电子发射部102。
另外，在上述电子发射部102和上述基板保持台105之间，设置 有用于聚焦被发射的1次电子(电子射线)的聚焦透镜103、用于扫描 1次电子的扫描线圈104和孔121。并且，在上述基板保持台105和上 述扫描线圈104之间设置有检测因1次电子的照射而生成的2次电子 的电子检测单元106。
另外，在上述电子发射部102上连接有向该电子发射部102施加 电压的电源107。上述电源107连接在控制基板检查装置的动作的控制 装置(计算机)108的总线114上。并且，上述电子检测单元106也连 接在该控制装置108(总线114)上。
上述控制装置108具有如下结构：例如键盘或者通信单元等的输 入单元109、控制器屏幕等显示单元110、算出由上述电源107施加的 加速电压的电压算出单元111、控制上述电源107的电压控制单元112、 和处理由上述电子检测单元106所检测的2次电子的数据的数据处理 单元113都连接在总线114上。
在上述电子发射单元102上，由上述电源107施加了电压，该电 压根据上述电压算出单元111，利用蒙特卡罗模拟算出。对应于该电压 算出单元所算出的电压，上述电压控制单元112控制上述电源107，控 制1次电子的加速电压。
从上述电子发射单元102放射的电子被照射在作为检查对象的基 板105上。例如，上述基板105具有图1C所示的结构。即，基板105 (基板1)上形成有叠层结构。该叠层结构是由在第一层(上述栅极电 极层3)上叠层与第一层的组成不同的第二层(上述防反射膜4)而形 成。并且，在该叠层结构上以该第二层的一部分露出(区域A)的方 式形成图案(抗蚀剂图案5A)。由照射的1次电子所生成的2次电子 被上述电子检测单元106检测出，利用数据处理单元113，检测(认知) 图案的缺陷。
在这里，被照射的1次电子的加速电压由上述电压控制单元112 控制。该情况下，控制该加速电压，使照射到露出的上述第二层(图 1C的区域A)的1次电子到达上述第一层与上述第二层的界面附近以 外的上述第一层或上述第二层中(如图6B所示)。
其结果是，就像先前说明的那样，1次电子在该界面附近的反射所 产生的疑似缺陷的影响(如图6A所示)被抑制，以良好的精度检测图 案(图1C的抗蚀剂图案5A)的缺陷成为可能。
并且，在该情况下，利用上述电压算出单元111，根据蒙特卡罗模 拟算出上述加速电压时更优选。
图9是表示上述蒙特卡罗模拟所用的参数的图。在该蒙特卡罗模 拟中，由上述第一层(例如多晶硅)的密度M1、质量S1、膜厚T1、 以及第二层(例如防反射膜、BARC)的密度M2、质量S2、膜厚T2， 算出使1次电子到达上述界面附近以外的第一层或第二层中的加速电 压。
在上述蒙特卡罗模拟中，一边重复弹性散乱和非弹性散乱，一边 考虑前进中的1次电子的状态，能够求出到达规定深度所需的加速电 压。
接着，以检查图1C所示结构的情况为例，按照图10的流程，对 利用上述图8的基板检查装置100的基板检查方法的一个例子进行说 明。另外，在下文中对先前说明过的部分使用同样的参照符号，有时 会省略其说明。
首先，在步骤1(图中以S1标记，以下同样)，从上述输入单元 109，输入M1、M2、S1、S2、T1、T2。
其次，在步骤2中，由上述电压算出单元111，算出1次电子的加 速电压V1(eV)。该情况下，按照使1次电子到达第一层(上述栅极 电极层3)与第二层(上述防反射膜4)的界面附近以外的上述第一层 或上述第二层中的值，通过模拟算出上述加速电压V1。
其次，在步骤3中，使从上述电子发射单元102发射的1次电子 的加速电压为V1，由上述电压控制单元112，控制上述电源107，1次 电子被发射，照射在基板上。该情况下，1次电子到达第一层与第二层 的界面附近以外的上述第一层或上述第二层中，生成2次电子。
其次，在步骤4中，起因于上述1次电子而生成的2次电子，由 上述电子检测单元106检测出。由上述电子检测单元106检测出的2 次电子的检测数据，由上述数据处理单元113处理后，以良好的精度 检测上述抗蚀剂图案5A的缺陷。
另外，在上述的实施例中，以栅极电极的图案的情况为例进行说 明，本发明的基板检查装置和基板检查方法并不仅限如此。例如，即 使在上述结构以外，对于组成或密度不同的叠层结构上的细微图案的 缺陷，也可以高效地检测。并且，与以前的光学检查方法相比，本实 施例的基板检查装置或基板检查方法能够检测细微图案的缺陷。例如， 利用本实施例的基板检查装置，hp(半节距：half pitch)65nm世代的 抗蚀剂图案的40nm的细微缺陷也能够检测出。
如上所述，以优选的例子对本发明进行说明，但本发明并不限定 于上述特定的实施例，在本申请请求保护的范围中记载的要点内，可 以进行各种各样的变形、变更。
产业上的可利用性
根据本发明，可以提供能以良好的精度来检测基板上的叠层结构 上的图案缺陷的基板检查装置和基板检查方法。
本国际申请基于2006年2月15日提出的日本专利申请2006-38521 号主张优先权，将2006-38521中的所有内容引用到本国际申请中。
这样，作为电子射线检查难以实施的一个例子，例如，有检查在 蚀刻对象膜上形成的抗蚀剂图案的情况。大多数情况下，抗蚀剂图案 的曝光·显像之后，在该抗蚀剂图案的下层都会残留防反射膜(BARC)。 即，抗蚀剂图案形成在蚀刻对象膜和防反射膜的叠层结构上。下面， 就包括上述抗蚀剂图案的形成工序的半导体装置的制造例子加以说 明。但是在图中，对先前说明过的部分付与同样的参照符号，省略说 明。
首先，在图1A所示工序中，在由硅构成的基板1上形成栅极绝缘 膜2，接着在该栅极绝缘膜2上形成由多晶硅(polysilicon)构成的栅 极电极层3(第一层)。
其次，在图1B所示工序中，在上述栅极电极层3上形成防反射膜 (第二层)4，在该防反射膜4上形成光致抗蚀剂层5。
其次，在图1C所示工序中，根据所谓光刻法将上述光致抗蚀剂层 5曝光·显像后形成图案，由此形成抗蚀剂图案5A。这里，在除去了 上述抗蚀剂层5的区域A上，所述防反射膜4露出。
其次，在图1D所示工序中，将在图1C形成的上述抗蚀剂图案5A 作为掩膜，进行上述防反射膜4的蚀刻，和上述栅极电极层3的蚀刻。 其结果，形成上述栅极电极层3的图案，从而形成栅极电极3A。
在之后的工序中，经过利用上述栅极绝缘膜2的蚀刻、不纯物的 注入、扩散等公知的方法的工序，能够形成MOS晶体管。
在形成上述晶体管时，例如，优选能够在上述图1C的工序后，检 测上述抗蚀剂图案5A的图案缺陷。但是在以前，例如，大部分检查是 在将抗蚀剂图案5A作为掩膜进行蚀刻之后(图1D以后的工序)进行。
另一方而，有因不良的蚀刻导致形成不良的抗蚀剂的图案的情况。 如果能够在形成抗蚀剂图案之后立刻检测图案形成的不良的话，就能 够更有效地发现图案的不良。
但是，已经发现：如图1C所示，因为有疑似缺陷检测的问题，组 成不同的上述栅极电极层3和上述防反射膜4的叠层结构上形成的上 述抗蚀剂图案5A的电子射线检查变得很难进行。并且，本发明人发现： 这样的疑似缺陷检测的问题依赖于电子射线检查中的1次电子的加速 电压。下面，就这些加以说明。
图2A～图2C表示根据图1C所示结构的抗蚀剂图案的电子射线检 查所得到的图像(SEM图像)。并且，在图2A～图2C中，1次电子的 加速电压不同，加速电压分别为300eV、1000eV、1500eV。
参照图2A～图2C，在各自的情况下，被认定存在有抗蚀剂图案 的缺陷D(抗蚀剂图案脱落的部分)。但是，在另一方面，如图2B所 示，仅在加速电压为1000eV时，在抗蚀剂图案之间(防反射膜露出 的部分)，发现有许多黑色疑似缺陷de。通过其他途径所进行的电特性 的检查，确认这些疑似缺陷de是因为电子射线检查的检查方法(检查 装置)上的问题而发生的。
图3是表示上述疑似缺陷的检测数与加速电压的关系的图。参照 图3，可以明白，加速电压和疑似缺陷检测数之间存在相关关系，尤其 是在规定的加速电压的范围(例如800～1000eV左右)疑似缺陷数明 显增大。即，与上述规定的加速电压的范围相比，加速电压低或加速 电压高时，疑似缺陷的检测数变少。
这样，通过以下的验证，很明显可知，在规定的加速电压下、疑 似缺陷的检测数增大是因作为检查对象的图案的衬底层的影响。
图4A是表示多晶硅的表面形态的SEM图像。图4B是在图4A的 多晶硅上形成防反射膜和抗蚀剂图案后的状态(图1C所示的状态)的 SEM图像。
参照图4A，可以发现多晶硅的表面形态变成颗粒(grain)状的凹 凸形状。此时，多晶硅的Ra表面粗糙度为5.7nm。
并且，参照图4B，就像刚才说明那样，在抗蚀剂图案间的防反射 膜中，被认为存在有很多疑似缺陷de。所以，这种疑似缺陷被认为与 衬底的多晶硅的表面形态有关联。
多晶硅的表面形态不同时，形成同样的图案并进行电子射线检查。 图5A是表示与图4A相比具有不同表面粗糙度的多晶硅的表面形态的 SEM图像。图5B是在图5A的多晶硅上形成防反射膜和抗蚀剂图案后 的状态(图1C所示状态)的SEM图像。
参照图5A，与图4A的情况相比，多晶硅的表面形态的颗粒状凹 凸形状变小。此时，多晶硅的Ra表面粗糙度为0.9nm。
另外，参照图5B，在本图所示现象中，图4A所看见的疑似缺陷 de基本上被认为不存在。所以，很明显，在图4B所看见的疑似缺陷是 因衬底的多晶硅的表面形态而引起的。
借鉴以上的结果，由电子射线检查导致在规定的加速电压下疑似 缺陷的检测数明显增大的原因，通过以下模型进行说明。
图6A、图6B是模示地表示图1C所示结构的电子射线检查中，照 射到露出的上述防反射膜4(图1C的区域A)中的1次电子的状态的 图。在图中，对先前说明过的部分付与同样的参照符号，并省略说明。 另外，图6A表示疑似缺陷的检测数多的情况(例如在上述的例子中， 加速电压为800eV～1000eV左右)，图6B表示疑似缺陷的检测数少的 情况(加速电压比规定值小的情况或比规定值大的情况)。
参照图6A，本图所示情况下，比较多的1次电子到达上述栅极电 极层(第一层)3与上述防反射膜(第二层)4的界面附近。可以认为 比较多的1次电子在该第一层上被反射。
即，通过检测2次电子来检测图案的缺陷时，可以认为像上述那 样，受到在界面被反射的1次电子的影响，作为疑似缺陷而被检测。 这样的现象，可以认为尤其是在第一层和第二层的组成不同的情况下 发生。可以认为因第一层和第二层的密度差大的原因更容易发生。
例如，在图1C所示结构中，第一层是由多晶硅构成的无机物的层 (无机层)，第二层是由防反射膜构成的有机物的层(有机层)。由此， 可以认为因为该第二层的密度比第一层明显小而使电子容易透过，导 致上述的现象容易发生。
另外，如图6B所示，使1次电子的加速电压小到规定值以下或大 于规定值以上时，在2次电子的检测中，受到1次电子在第一层与第 二层的界面附近反射的影响就变小。
即，由于1次电子的到达深度依赖于加速电压，优选控制该加速 电压而使疑似缺陷检测变少。此时，优选控制加速电压，使照射到露 出的第二层(区域A)的1次电子到达第一层与第二层的界面附近以 外的上述第一层或上述第二层中。此时，疑似缺陷检测数变少，以良 好的精度检测图案的缺陷成为可能。
在该情况下，所说的“界面附近”是1次电子受到第一层的表面 形态的影响的区域。可以认为它是以第一层的形态的中心线为中心， 至少具有表面粗糙度Ra左右的厚度的部分。
并且，优选该情况下的加速电压的下限是能够至少使1次电子浸 透到第一层的程度的电压，上限是使1次电子不透过第二层的程度。 利用蒙特卡罗模拟(monte carlo simulation)，可以很容易算出。
图7是表示在图1C的区域A，利用模拟求出1次电子到达的深度 和在该深度存在的电子比例的结果图。
参照图7，例如在加速电压为800eV时，可知比较多的1次电子 存在于第一层与第二层的界面附近。另一方面，加速电压为300eV时， 可知1次电子其大部分只到达第二层(防反射膜，图中以BARC标记) 的界面附近以外浅的部分。另外，加速电压为1500eV时，可知大多数 的1次电子到达第一层(多晶硅)。
图7的模拟的结果与图2A～图2C、图3所示的结果，以及图6A、 图6B的疑似缺陷检测的模型很一致。
这样，根据模拟算出1次电子的到达深度时，就可以容易地求出 使1次电子到达第一层与第二层的界面附近以外的上述第一层或上述 第二层中的加速电压。
下面，对运用以上原理的基板检查装置、使用该基板检查装置的 基板检查方法进行说明。
实施例1
图8是作为运用上述原理的基板检查装置的一个例子的基板检查 装置100的模式图。
参照图8，本实施例的基板检查装置100具有利用排气单元120 使内部经过真空排气变成减压空间的真空容器101。在上述真空容器 101的内部设置有保持作为检查对象的基板105A(相当于图1C的基 板1)的基板保持台105。与该基板保持台105相对，设置向该基板105 照射1次电子的电子发射部102。
另外，在上述电子发射部102和上述基板保持台105之间，设置 有用于聚焦被发射的1次电子(电子射线)的聚焦透镜103、用于扫描 1次电子的扫描线圈104和孔121。并且，在上述基板保持台105和上 述扫描线圈104之间设置有检测因1次电子的照射而生成的2次电子 的电子检测单元106。
另外，在上述电子发射部102上连接有向该电子发射部102施加 电压的电源107。上述电源107连接在控制基板检查装置的动作的控制 装置(计算机)108的总线114上。并且，上述电子检测单元106也连 接在该控制装置108(总线114)上。
上述控制装置108具有如下结构：例如键盘或者通信单元等的输 入单元109、控制器屏幕等显示单元110、算出由上述电源107施加的 加速电压的电压算出单元111、控制上述电源107的电压控制单元112、 和处理由上述电子检测单元106所检测的2次电子的数据的数据处理 单元113都连接在总线114上。
在上述电子发射单元102上，由上述电源107施加了电压，该电 压根据上述电压算出单元111，利用蒙特卡罗模拟算出。对应于该电压 算出单元所算出的电压，上述电压控制单元112控制上述电源107，控 制1次电子的加速电压。
从上述电子发射单元102放射的电子被照射在作为检查对象的基 板105上。例如，上述基板105具有图1C所示的结构。即，基板105 (基板1)上形成有叠层结构。该叠层结构是由在第一层(上述栅极电 极层3)上叠层与第一层的组成不同的第二层(上述防反射膜4)而形 成。并且，在该叠层结构上以该第二层的一部分露出(区域A)的方 式形成图案(抗蚀剂图案5A)。由照射的1次电子所生成的2次电子 被上述电子检测单元106检测出，利用数据处理单元113，检测(认知) 图案的缺陷。
在这里，被照射的1次电子的加速电压由上述电压控制单元112 控制。该情况下，控制该加速电压，使照射到露出的上述第二层(图 1C的区域A)的1次电子到达上述第一层与上述第二层的界面附近以 外的上述第一层或上述第二层中(如图6B所示)。
其结果是，就像先前说明的那样，1次电子在该界面附近的反射所 产生的疑似缺陷的影响(如图6A所示)被抑制，以良好的精度检测图 案(图1C的抗蚀剂图案5A)的缺陷成为可能。
并且，在该情况下，利用上述电压算出单元111，根据蒙特卡罗模 拟算出上述加速电压时更优选。
图9是表示上述蒙特卡罗模拟所用的参数的图。在该蒙特卡罗模 拟中，由上述第一层(例如多晶硅)的密度M1、质量S1、膜厚T1、 以及第二层(例如防反射膜、BARC)的密度M2、质量S2、膜厚T2， 算出使1次电子到达上述界面附近以外的第一层或第二层中的加速电 压。
在上述蒙特卡罗模拟中，一边重复弹性散乱和非弹性散乱，一边 考虑前进中的1次电子的状态，能够求出到达规定深度所需的加速电 压。
接着，以检查图1C所示结构的情况为例，按照图10的流程，对 利用上述图8的基板检查装置100的基板检查方法的一个例子进行说 明。另外，在下文中对先前说明过的部分使用同样的参照符号，有时 会省略其说明。
首先，在步骤1(图中以S1标记，以下同样)，从上述输入单元 109，输入M1、M2、S1、S2、T1、T2。
其次，在步骤2中，由上述电压算出单元111，算出1次电子的加 速电压V1(eV)。该情况下，按照使1次电子到达第一层(上述栅极 电极层3)与第二层(上述防反射膜4)的界面附近以外的上述第一层 或上述第二层中的值，通过模拟算出上述加速电压V1。
其次，在步骤3中，使从上述电子发射单元102发射的1次电子 的加速电压为V1，由上述电压控制单元112，控制上述电源107，1次 电子被发射，照射在基板上。该情况下，1次电子到达第一层与第二层 的界面附近以外的上述第一层或上述第二层中，生成2次电子。
其次，在步骤4中，起因于上述1次电子而生成的2次电子，由 上述电子检测单元106检测出。由上述电子检测单元106检测出的2 次电子的检测数据，由上述数据处理单元113处理后，以良好的精度 检测上述抗蚀剂图案5A的缺陷。
另外，在上述的实施例中，以栅极电极的图案的情况为例进行说 明，本发明的基板检查装置和基板检查方法并不仅限如此。例如，即 使在上述结构以外，对于组成或密度不同的叠层结构上的细微图案的 缺陷，也可以高效地检测。并且，与以前的光学检查方法相比，本实 施例的基板检查装置或基板检查方法能够检测细微图案的缺陷。例如， 利用本实施例的基板检查装置，hp(半节距：half pitch)65nm世代的 抗蚀剂图案的40nm的细微缺陷也能够检测出。
如上所述，以优选的例子对本发明进行说明，但本发明并不限定 于上述特定的实施例，在本申请请求保护的范围中记载的要点内，可 以进行各种各样的变形、变更。
产业上的可利用性
根据本发明，可以提供能以良好的精度来检测基板上的叠层结构 上的图案缺陷的基板检查装置和基板检查方法。
本国际申请基于2006年2月15日提出的日本专利申请2006-38521 号主张优先权，将2006-38521中的所有内容引用到本国际申请中。