可编程通孔器件及其制造方法以及集成逻辑电路

摘要

可编程通孔器件及其制造方法。在一个方面，提供一种可编程通孔器件。可编程通孔器件包括第一介电层；位于第一介电层上的至少一个隔离层；位于隔离层内的加热器；位于与第一介电层相对的隔离层的一侧上的覆盖层；延伸通过覆盖层以及隔离层的至少一部分并且与加热器接触的至少一个可编程通孔，该可编程通孔包括至少一种相变材料；位于可编程通孔上的导电盖；位于与隔离层相对的覆盖层的一侧上的第二介电层；第一导电通孔和第二导电通孔，每个延伸通过第二介电层、覆盖层以及隔离层的至少一部分并且与加热器接触；以及延伸通过第二介电层并且与导电盖接触的第三导电通孔。

权利要求

1.一种可编程通孔器件，包括：

第一介电层；

位于第一介电层上方的至少一个隔离层；

位于隔离层内的加热器；

位于隔离层的与第一介电层相对的一侧上方的覆盖层；

至少一个可编程通孔，延伸通过覆盖层以及隔离层的至少一部分 并且与加热器接触，该可编程通孔包括至少一种相变材料；

位于可编程通孔上方的导电盖；

位于覆盖层的与隔离层相对的一侧上方的第二介电层；

第一导电通孔和第二导电通孔，每个延伸通过第二介电层、覆盖 层以及隔离层的至少一部分并且与加热器接触；以及延伸通过第二介电层并且与导电盖接触的第三导电通孔。

2.根据权利要求1的器件，其中第一介电层和第二介电层每个 包含后段制程介电材料。

3.根据权利要求1的器件，其中第一介电层和第二介电层具有 彼此相同的组成。

4.根据权利要求1的器件，其中第一介电层和第二介电层每个 包含氢化碳氧化硅。

5.根据权利要求1的器件，其中隔离层包含非晶氢化碳氮化 硅、低温氧化物、氮化硅和非晶硅中的一种或多种。

6.根据权利要求1的器件，其中隔离层包括具有彼此相同组成 的两个独立隔离层。

7.根据权利要求1的器件，其中隔离层包括具有彼此不同组成 的两个独立隔离层。

8.根据权利要求1的器件，其中加热器包含至少一种耐火材 料。

9.根据权利要求8的器件，其中耐火材料包括氮化钽和具有化 学分子式TaxSiyNz的材料中的一种或多种，其中x，y和z每个在0 至1之间。

10.根据权利要求8的器件，其中耐火材料具有500欧姆厘米至 3,000欧姆厘米的电阻率。

11.根据权利要求1的器件，其中加热器具有5纳米至100纳米 的厚度。

12.根据权利要求1的器件，其中覆盖层包含氮化硅。

13.根据权利要求1的器件，其中相变材料包括锗、锑和碲的三 元合金，GeSb，GeSb4，SbTe及其与氮和硅的一种或多种掺杂的衍 生物中的一种或多种。

14.根据权利要求1的器件，其中相变材料为Ge2Sb2Te5。

15.根据权利要求1的器件，其中导电盖包含氮化钛-钛合金。

16.根据权利要求1的器件，其中导电盖横向延伸超出可编程通 孔一段距离。

17.根据权利要求1的器件，其中第一导电通孔、第二导电通孔 和第三导电通孔的每个包含钨、钽、氮化钽、钛、氮化钛和铜中的一 种或多种。

18.一种在半导体芯片的器件层上方制造可编程通孔器件的方 法，该方法包括步骤：在器件层上沉积第一介电层；

在与器件层相对的第一介电层的一侧上方沉积第一隔离层；

在与第一介电层相对的第一隔离层的一侧上形成加热器；

在与第一介电层相对的第一隔离层的一侧上方沉积第二隔离层以 便覆盖加热器；

形成第一导电通孔和第二导电通孔，每个延伸通过第二隔离层并 且与加热器接触；

在与第一隔离层相对的第二隔离层的一侧上方沉积覆盖层；

形成至少一个可编程通孔，该至少一个可编程通孔延伸通过覆盖 层和第二隔离层并且与加热器接触，可编程通孔包括至少一种相变材 料；

在可编程通孔上方形成导电盖；

在与第二隔离层相对的覆盖层的一侧上方沉积第二介电层；

延伸第一导电通孔和第二导电通孔的每个通过覆盖层以及通过第 二介电层；以及形成延伸通过第二介电层并且与导电盖接触的第三导电通孔。

19.一种执行逻辑功能的方法，该方法包括步骤：提供一种可编程通孔器件，可编程通孔器件包括：第一介电层；

位于第一介电层上方的至少一个隔离层；

位于隔离层内的加热器；

位于与第一介电层相对的隔离层的一侧上方的覆盖层；

至少一个可编程通孔，延伸通过覆盖层以及隔离层的至少一 部分并且与加热器接触，该可编程通孔包括至少一种相变材料；

位于可编程通孔上方的导电盖；

位于与隔离层相对的覆盖层的一侧上方的第二介电层；

第一导电通孔和第二导电通孔，每个延伸通过第二介电层、 覆盖层以及隔离层的至少一部分并且与加热器接触；以及延伸通过第二介电层并且与导电盖接触的第三导电通孔；以 及经过下面的一种或多种：

当可编程通孔处于导电态时，OFF切换脉冲经过加热器，OFF 切换脉冲配置成使得可编程通孔中的相变材料的至少一部分非晶化， 从而将可编程通孔切换成电阻态，以及当可编程通孔处于电阻态时，ON切换脉冲经过加热器，ON切 换脉冲配置成使得可编程通孔中的相变材料的至少一部分退火，从而 将可编程通孔切换成导电态。

20.一种集成逻辑电路，包括：

多个逻辑块；以及

将逻辑块的两个或多个互连的至少一个可编程通孔器件，该可编 程通孔器件包括：第一介电层；

位于第一介电层上方的至少一个隔离层；

位于隔离层内的加热器；

位于与第一介电层相对的隔离层的一侧上方的覆盖层；

至少一个可编程通孔，延伸通过覆盖层以及隔离层的至少一 部分并且与加热器接触，该可编程通孔包括至少一种相变材料；

位于可编程通孔上方的导电盖；

位于与隔离层相对的覆盖层的一侧上方的第二介电层；

第一导电通孔和第二导电通孔，每个延伸通过第二介电层、 覆盖层以及隔离层的至少一部分并且与加热器接触；以及延伸通过第二介电层并且与导电盖接触的第三导电通孔。

21.一种半导体芯片，包括：

至少一个器件层；以及

至少一个可编程通孔器件，该可编程通孔器件包括：位于器件层上方的第一介电层；

位于与器件层相对的第一介电层的一侧上方的至少一个隔离 层；

位于隔离层内的加热器；

位于与第一介电层相对的隔离层的一侧上方的覆盖层；

至少一个可编程通孔，延伸通过覆盖层以及隔离层的至少一 部分并且与加热器接触，该可编程通孔包括至少一种相变材料；

位于可编程通孔上方的导电盖；

位于与隔离层相对的覆盖层的一侧上方的第二介电层；

第一导电通孔和第二导电通孔，每个延伸通过第二介电层、 覆盖层以及隔离层的至少一部分并且与加热器接触；以及延伸通过第二介电层并且与导电盖接触的第三导电通孔。

说明书

技术领域

[0002]本发明涉及可重构电路，尤其涉及可编程通孔器件及其 制造方法。

背景技术

[0003]可重构电路已经在半导体行业中广泛用于现场可编程门 阵列(FPGA)和缺陷存储元件的修复。FPGA包括一组以阵列排列 的简单的结构逻辑块，具有可以在逻辑块之间重新布置互连的散布开 关。

[0004]可重构电路也期望在当前正在研制的三维集成技术中扮 演重要的角色。三维集成制造可以形成具有不同功能性的单个芯片组 合的多层结构。在这些多层(和多功能)系统中，可重构电路连接典 型地需要提供可控制的逻辑功能性、存储器修复、数据加密以及其他 功能。

[0005]可编程通孔是高性能可重构逻辑应用的启用技术，而不 存在低逻辑门密度与功率之间的折衷。相变材料是该应用的具有吸引 力的选择，但是到此为止，已经吸引来自半导体存储器研制者作为对 闪速存储器的可能代替的最多关注。

[0006]但是，将可编程通孔技术与现有半导体体系结构集成在 一起仍然提出挑战，特别是在比例处理技术的环境中。例如，由通常 使用的半导体器件材料制成的可编程通孔组件的不期望相互作用可以 影响器件性能，从而提出问题。

[0007]因此，容易与现有半导体器件体系结构集成的改进可编 程通孔技术将是期望的。

发明内容

[0008]本发明提供可编程通孔器件及其制造方法。在本发明的 一个方面，提供一种可编程通孔器件。可编程通孔器件包括第一介电 层；位于第一介电层上的至少一个隔离层；位于隔离层内的加热器； 位于与第一介电层相对的隔离层的一侧上的覆盖层；延伸通过覆盖层 以及隔离层的至少一部分并且与加热器接触的至少一个可编程通孔， 该可编程通孔包括至少一种相变材料；位于可编程通孔上的导电盖； 位于与隔离层相对的覆盖层的一侧上的第二介电层；第一导电通孔和 第二导电通孔，每个延伸通过第二介电层、覆盖层以及隔离层的至少 一部分并且与加热器接触；以及延伸通过第二介电层并且与导电盖接 触的第三导电通孔。

[0009]在本发明的另一方面，提供一种在半导体芯片的器件层 上制造可编程通孔器件的方法。该方法包括下面的步骤。第一介电层 沉积在器件层上。第一隔离层沉积在与器件层相对的第一介电层的一 侧上。加热器形成在与第一介电层相对的第一隔离层的一侧上。第二 隔离层沉积在与第一介电层相对的第一隔离层的一侧上以便覆盖加热 器。第一导电通孔和第二导电通孔形成，每个延伸通过第二隔离层并 且与加热器接触。覆盖层沉积在与第一隔离层相对的第二隔离层的一 侧上。至少一个可编程通孔形成，延伸通过覆盖层和第二隔离层并且 与加热器接触，可编程通孔包括至少一种相变材料。导电盖形成在可 编程通孔上。第二介电层沉积在与第二隔离层相对的覆盖层的一侧 上。第一导电通孔和第二导电通孔的每个延伸通过覆盖层以及通过第 二介电层。第三导电通孔形成，延伸通过第二介电层并且与导电盖接 触。

[0010]在本发明的又一方面，提供一种执行逻辑功能的方法。 该方法包括下面的步骤。提供一种可编程通孔器件。可编程通孔器件 包括第一介电层；位于第一介电层上的至少一个隔离层；位于隔离层 内的加热器；位于与第一介电层相对的隔离层的一侧上的覆盖层；延 伸通过覆盖层以及隔离层的至少一部分并且与加热器接触的至少一个 可编程通孔，该可编程通孔包括至少一种相变材料；位于可编程通孔 上的导电盖；位于与隔离层相对的覆盖层的一侧上的第二介电层；第 一导电通孔和第二导电通孔，每个延伸通过第二介电层、覆盖层以及 隔离层的至少一部分并且与加热器接触；以及延伸通过第二介电层并 且与导电盖接触的第三导电通孔。当可编程通孔处于导电态时，OFF 切换脉冲经过加热器，OFF切换脉冲配置成使得可编程通孔中的相 变材料的至少一部分非晶，从而将可编程通孔切换成电阻态，和/或 当可编程通孔处于电阻态时，ON切换脉冲经过加热器，ON切换脉 冲配置成使得可编程通孔中的相变材料的至少一部分退火，从而将可 编程通孔切换成导电态。

[0011]在本发明的再一方面，提供一种集成逻辑电路。集成逻 辑电路包括多个逻辑块；以及将逻辑块的两个或多个互连的至少一个 可编程通孔器件。可编程通孔器件包括第一介电层；位于第一介电层 上的至少一个隔离层；位于隔离层内的加热器；位于与第一介电层相 对的隔离层的一侧上的覆盖层；延伸通过覆盖层以及隔离层的至少一 部分并且与加热器接触的至少一个可编程通孔，该可编程通孔包括至 少一种相变材料；位于可编程通孔上的导电盖；位于与隔离层相对的 覆盖层的一侧上的第二介电层；第一导电通孔和第二导电通孔，每个 延伸通过第二介电层、覆盖层以及隔离层的至少一部分并且与加热器 接触；以及延伸通过第二介电层并且与导电盖接触的第三导电通孔。

[0012]在本发明的另一方面，提供一种半导体芯片。半导体芯 片包括至少一个器件层；以及至少一个可编程通孔器件。可编程通孔 器件包括位于器件层上的第一介电层；位于与器件层相对的第一介电 层的一侧上的至少一个隔离层；位于隔离层内的加热器；位于与第一 介电层相对的隔离层的一侧上的覆盖层；延伸通过覆盖层以及隔离层 的至少一部分并且与加热器接触的至少一个可编程通孔，该可编程通 孔包括至少一种相变材料；位于可编程通孔上的导电盖；位于与隔离 层相对的覆盖层的一侧上的第二介电层；第一导电通孔和第二导电通 孔，每个延伸通过第二介电层、覆盖层以及隔离层的至少一部分并且 与加热器接触；以及延伸通过第二介电层并且与导电盖接触的第三导 电通孔。

[0013]本发明的更完整理解，以及本发明的更多特征和优点， 将通过参考下面的详细描述和附图而获得。

附图说明

[0014]图1是说明根据本发明一种实施方案具有位于后段制程 (BEOL)级中的可编程通孔器件的实例半导体芯片的图；

[0015]图2A-E是说明根据本发明一种实施方案用于在半导体芯 片的器件层上制造可编程通孔器件的实例方法的图；

[0016]图3A-C是说明根据本发明一种实施方案的相变材料操作 的图；

[0017]图4是说明根据本发明一种实施方案用于使用图1的可 编程通孔器件执行逻辑功能的实例方法的图；

[0018]图5是说明根据本发明一种实施方案将图1的可编程通 孔器件切换成OFF态的电阻-电流(R-I)特性的图；

[0019]图6是说明根据本发明一种实施方案将图1的可编程通 孔器件切换成ON态的R-I特性的图；

[0020]图7是说明根据本发明一种实施方案来自在室温下执行 的图1的可编程通孔器件的耐久性测试的循环数据的图；以及

[0021]图8是说明根据本发明一种实施方案的实例集成逻辑电 路的图。

具体实施方式

[0022]图1是说明实例半导体芯片100的图。半导体芯片100 包括位于其后段制程(BEOL)级中，也就是位于器件层102上的可 编程通孔器件101。如下面将详细描述的，可编程通孔器件101的构 造使得可编程通孔器件101可与半导体芯片的BEOL级集成在一 起。

[0023]如这里使用的术语“BEOL”通常指在第一金属化之后半导 体芯片的生产阶段。这样，如这里使用的术语“BEOL级”通常指在第 一金属化之后与半导体芯片相关联的部分，也就是级和/或层。此 外，直到且包括第一金属化(也称作前段制程“FEOL”级)而制造的 半导体芯片的任何部分，也就是级和/或层在这里共同称作“器件 层”。将可编程通孔器件放置在芯片的BEOL级中是有利的，因为它 防止芯片的硅成分被可编程通孔器件材料，例如相变和加热器材料污 染(如下面描述的)。

[0024]可编程通孔器件101包括介电层104，加热器106，隔离 层108，覆盖层110，介电层112，可编程通孔114，导电盖116以及 导电通孔118，120和122。具体地，介电层104存在于器件层102 上。因为，如上所述，可编程通孔器件101位于芯片的BEOL级 中，介电层104包括BEOL介电材料，包括但不局限于氢化碳氧化 硅(SiCOH)。根据实例实施方案，如下面将详细描述的，介电层 112也可以包括BEOL介电材料，例如SiCOH，从而使用BEOL介 电层围绕可编程通孔器件的每侧。

[0025]在可编程通孔器件的操作期间，大量热量通过加热器/可 编程通孔。仅举例来说，通过加热器/可编程通孔的电流可以大于两 毫安(mA)。通过加热器的功率可以高达大约6.8毫瓦(mW)， 产生高于600摄氏度(℃)的温度。该热量可以使得材料从这些结构 中扩散出去并且污染周围的结构/层。特别关注介电层104和112。 SiCOH是一种基于有机硅网络聚合物的材料，其可以例如由从可编 程通孔扩散出去的相变材料(下面描述)和/或由从加热器扩散出去 的耐火材料(如下所述)污染。介电层的污染可以影响器件的性能。 为了解决该顾虑，使用隔离层围绕加热器106/可编程通孔1 14从而防 止包含于其中的材料的扩散。

[0026]也就是，隔离层108存在于与器件层102相对的介电层 104的一侧上。通常，隔离层108可以包含阻挡加热器和/或可编程通 孔相变材料的扩散的任何扩散阻隔材料。典型地，扩散阻隔材料具有 比介电层104/112的密度大的密度。根据实例实施方案，隔离层108 包含非晶氢化碳氮化硅(例如由Applied Materials，Santa Clara， CA生产的NBlok)、低温氧化物、氮化硅(SiN)和非晶硅的一种 或多种。有利地，可以根据BEOL工艺温度需求使用这些扩散阻隔 材料的每种。如下面将详细描述的，在可编程通孔器件的制造期间在 这里使用的工艺温度优选地配置以满足BEOL温度需求，例如以便 不引起BEOL介电材料的任何退化。

[0027]可以用来在各种BEOL工艺期间阻挡铜(Cu)扩散的非 晶氢化碳氮化硅可以在低于大约400℃的温度下，通过等离子增强化 学汽相沉积(PECVD)，对于BEOL结构例如隔离层108而沉积。 非晶氢化碳氮化硅典型地具有大于一克每立方厘米(g/cm3)的密 度。

[0028]根据本讲授，低温氧化物包括在低于大约500℃的温度下 沉积的氧化物材料，例如可以在低于大约500℃的温度下使用低压化 学汽相沉积(LPCVD)沉积的二氧化硅(SiO2)。比SiCOH更密的 低温氧化物提供良好的扩散阻挡。同样可以用来在各种BEOL工艺 期间阻挡Cu扩散的SiN可以在大约400℃或更低的温度下，使用 PECVD对于BEOL结构例如隔离层108而沉积。除了防止加热器和 /或可编程通孔相变材料的扩散之外，隔离层108也可以防止外部环 境气体例如氧气，和湿气在制造过程期间和在使用中到BEOL和可 编程通孔结构中的进入。

[0029]如下面例如将结合图2的描述而描述的，用来制造隔离 层108的工艺可以包括在两个步骤中将隔离层108形成两层，也就是 隔离层108a和108b。此外，这两层可以具有彼此相同或不同的组 成。例如，两个隔离层108a和108b可以都包括低温氧化物。

[0030]加热器106存在于隔离层108内。为了实现电热转换和 热传输(也就是从加热器到可编程通孔)的最佳效率，根据实例实施 方案，加热器106包括厚度为大约5纳米(nm)至大约100 nm的一 薄层耐火材料(refractory material)，具有大约100欧姆厘米 (Ωcm)至大约10,000Ωcm，例如大约500Ωcm至大约3,000Ωcm 的相对高的电阻率。适当的耐火材料包括，但不局限于，氮化钽 (TaN)和具有化学分子式TaxSiyNz的金属，其中x，y和z每个在 0至大约1之间。

[0031]覆盖层110存在于隔离层108的与介电层104相对的一 侧之上。根据实例实施方案，覆盖层110包括SiN。SiN是一种优选 的覆盖层材料，因为它的介电性质以及在制造期间作为刻蚀停止的有 效性(参看下面的描述)。

[0032]可编程通孔114延伸通过覆盖层110和通过隔离层108 的一部分并且与加热器106接触。可编程通孔114包括相变材料。适 当的相变材料包括，但不局限于，锗(Ge)、锑(Sb)和碲(Te) 的三元合金(GST)，例如Ge2Sb2Te5，GeSb，GeSb4，SbTe以及与 其他元素例如氮(N)和Si的置换/添加的掺杂衍生物中的一种或多 种。

[0033]导电盖116存在于可编程通孔114之上。导电盖116横 向延伸超出可编程通孔114一段距离以提供可编程通孔114上的足够 覆盖，但是不足够远以至于与导电通孔118或导电通孔120接触。根 据实例实施方案，导电盖116包含氮化钛-钛合金(TiN/Ti)。 TiN/Ti提供导电通孔122与可编程通孔114中的相变材料之间的良 好扩散阻挡以及导电通孔122与可编程通孔114中的相变材料之间的 良好粘合和导电。

[0034]介电层112存在于覆盖层110的与隔离层108相对的一 侧之上。介电层112可以具有与介电层104相同的组成，或者与介电 层104不同的组成。根据实例实施方案，介电层112具有与介电层 104相同的组成，也就是SiCOH。因此可编程通孔器件101在其两 侧上，也就是顶面和底面使用BEOL介电层覆盖。该构造允许可编 程通孔器件101置于半导体芯片100的任何BEOL层/级中(取决于 芯片设计)，从而提供将可编程通孔器件集成到芯片体系结构中的极 大灵活性。

[0035]导电通孔118和120的每个延伸通过介电层112，通过覆 盖层110，通过隔离层108的一部分并且与加热器106接触。导电通 孔 118和120每个包含导电材料。也就是，导电通孔118和120每个 可以包含任何适当的标准互补金属氧化物半导体(CMOS)工艺金 属，包括，但不局限于钨(W)、钽(Ta)、TaN、钛(Ti)、氮化 钛(TiN)和Cu的一种或多种。导电通孔122延伸通过介电层112 并且与导电盖116接触。导电通孔122也包含导电材料。类似于导电 通孔118和120，导电通孔122可以包含任何适当的标准CMOS工 艺金属，包括但不局限于W、Ta、TaN、Ti、TiN和Cu的一种或多 种。

[0036]图2A-E是说明在半导体芯片100的器件层102上制造可 编程通孔器件101的实例方法200的图。例如结合上面图1的描述来 描述具有可编程通孔器件101和器件层102的半导体芯片100。这里 提供的制造步骤是CMOS工艺兼容的，使得本技术的实现实际且经 济可行，以及有利于比例技术的需求。

[0037]在步骤202中，介电层104沉积在器件层102上。根据 实例实施方案，介电层104包含SiCOH(如上所述)并且使用任何 适当沉积工艺，包括但不局限于化学汽相沉积(CVD)沉积在器件 层102上。如上所述，根据本讲授，在半导体芯片100上形成BEOL 结构例如可编程通孔器件101的工艺温度满足BEOL温度需求。例 如，选择工艺温度使得器件层不经历过度的热偏移。仅举例来说，使 用的BEOL处理温度可以在用于形成介电层的大约350℃至大约 450℃的范围内，并且可以低于用于形成诸如光致抗蚀剂的牺牲层的 250℃。

[0038]如上面强调的，隔离层108(其防止介电层104和112受 加热器/可编程通孔材料的污染)可以在两步工艺中由两个独立的 层，也就是隔离层108a和隔离层108b形成。因此，在步骤204中， 隔离层108a沉积在与器件层102相对的介电层104的一侧上。根据 实例实施方案，隔离层108a包含非晶氢化碳氮化硅、低温氧化物、 SiN和非晶硅(如上所述)的一种或多种，并且使用CVD技术例如 LPCVD或PECVD沉积在介电层104上。例如，如上所述，隔离层 108a可以包含非晶氢化碳氮化硅并且可以使用PECVD沉积在介电 层104上。

[0039]在步骤206中，加热器材料层242沉积在与介电层104 相对的隔离层108a的一侧上。根据实例实施方案，加热器材料层 242包含耐火材料(如上所述)并且使用反应溅射、CVD技术(例 如LPCVD)和原子层沉积(ALD)的一种或多种沉积在隔离层108a 上。在步骤208中，加热器材料层242形成图案以形成加热器106。 根据实例实施方案，使用光刻法对加热器材料层242形成图案，其中 光致抗蚀剂使用加热器106的覆盖区沉积在加热器材料层242上、掩 蔽并形成图案。然后使用常规干法刻蚀，例如反应离子刻蚀(RIE) 形成加热器106，隔离层108a用作刻蚀停止。

[0040]在步骤210中，隔离层108b沉积在隔离层108a的与介 电层104相对的一侧之上，以便覆盖加热器106。根据实例实施方 案，隔离层108b包含非晶氢化碳氮化硅、低温氧化物、SiN和非晶 硅(如上所述)的一种或多种，并且使用CVD技术例如LPCVD或 PECVD沉积在隔离层108a上。例如，如上所述，隔离层108b可以 包含非晶氢化碳氮化硅并且可以使用PECVD沉积在隔离层108a 上。如步骤210中所示，隔离层108b在隔离层108a上采取加热器 106的构形。同时，隔离层108a和108b形成围绕加热器106的隔离 层108。

[0041]在步骤212中，通孔244和246形成通过隔离层108b。 根据实例实施方案，通孔244和246使用光刻法形成，其中光致抗蚀 剂使用通孔的每个首先沉积在隔离层108b上、掩蔽并形成图案。然 后使用RIE形成通孔244和246，加热器106用作刻蚀停止。

[0042]在步骤214中，通孔244和246(在上面步骤212中形 成)使用适当的标准CMOS工艺金属填充，包括但不局限于W、 Ta、TaN、Ti、TiN和Cu的一种或多种(如上所述)，金属与加热 器106接触。然后使用化学机械抛光(CMP)平面化通孔244/246和 隔离层108b。

[0043]在步骤216中，覆盖层110沉积在与隔离层108a相对的 隔离层108b的一侧上。根据实例实施方案，覆盖层110包含SiN (如上所述)并且使用CVD沉积在隔离层108b上。

[0044]在步骤218中，通孔248形成通过覆盖层110和通过隔 离层108b。用来形成通孔248的工艺可以依赖于隔离层108b的组成 而变化。例如，根据隔离层108b包含低温氧化物的实施方案，通孔 248使用光刻法结合两步刻蚀工艺形成。首先，光致抗蚀剂使用通孔 沉积在覆盖层110上、掩蔽并形成图案。使用氮化物选择性RIE形 成通孔248通过覆盖层110，隔离层108b用作刻蚀停止。然后使用 氧化物选择性RIE形成通孔248通过隔离层108b，加热器106用作 刻蚀停止。

[0045]在步骤220中，通孔248(在上面步骤218中形成)使用 相变材料(如上所述)填充，相变材料与加热器106接触。然后使用 CMP平面化通孔248中的相变材料，覆盖层110用作刻蚀停止。如 此，可编程通孔114形成并与加热器106接触。

[0046]在步骤222中，导电覆盖层250沉积在与隔离层108b相 对的覆盖层110的一侧上。根据实例实施方案，导电覆盖层250包含 TiN/Ti(如上所述)并且使用CVD沉积在覆盖层110上。

[0047]在步骤224中，导电覆盖层250形成图案以形成覆盖并 横向延伸超出可编程通孔114一段距离的导电盖116，以便提供可编 程通孔114上的足够覆盖。根据实例实施方案，导电盖116使用光刻 法形成，其中光致抗蚀剂使用导电盖116的覆盖区和位置沉积在导电 覆盖层250上、掩蔽并形成图案。然后使用RIE形成导电盖116，覆 盖层110用作刻蚀停止。

[0048]在步骤226中，介电层112沉积在与隔离层108b相对的 覆盖层110的一侧上。根据实例实施方案，介电层112包含与介电层 104相同的组成，也就是SiCOH(如上所述)并且使用CVD沉积在 覆盖层110上。

[0049]在步骤228中，通孔252形成通过介电层112，并且通孔 254和256形成通过介电层112和覆盖层110。根据实例实施方案， 介电层112包含SiCOH，覆盖层110包含SiN并且使用两步刻蚀工 艺形成通孔252，254和256。也就是，光致抗蚀剂使用通孔的每个 沉积在介电层112上、掩蔽并形成图案。然后使用氧化物选择性RIE 刻蚀通孔252和254/256通过介电层112，导电盖116和覆盖层110 分别用作刻蚀停止。然后使用氮化物选择性RIE刻蚀通孔254/256通 过覆盖层110。

[0050]在步骤230中，在上面步骤228中形成的通孔252使用 适当的标准CMOS工艺金属填充，包括但不局限于W、Ta、TaN、 Ti、TiN和Cu的一种或多种(如上所述)，该金属与导电盖116接 触。在上面步骤228中形成的通孔254和256的每个也使用适当的标 准CMOS工艺金属填充，包括但不局限于W、Ta、TaN、Ti、TiN 和Cu的一种或多种(如上所述)。因为分别与通孔244和246(在 步骤212和214中形成)关联的通孔254和256将包括器件的导电通 孔，使用相同的金属填充通孔254/244和通孔256/246是优选的。

[0051]然后使用CMP平面化导电通孔252，254和256的每个 中的金属，介电层112用作刻蚀停止。结果，通孔254延伸通孔244 以形成导电通孔118，通孔256延伸通孔246 以形成导电通孔120以 及导电通孔122形成并与导电盖116接触。从而形成可编程通孔器件 101。

[0052]图3A-C是说明相变材料，例如在例如结合上面图1的描 述而描述的可编程通孔器件101的可编程通孔114中使用的相变材料 的操作的图。图3A是说明当加热时(温度以℃测量)Ge2Sb2Te5的 晶体结构从非晶(无线)到面心立方(fcc)到密排六方(hcp)的2θ (度)(x射线衍射)演变的图。在图3A中，在室温(例如大约 27℃)下，并且直到适度升高的温度(例如高达大约400℃至大约 500℃之间)，材料在两个相中稳定，作为电的适当良好导体的结晶 相(也就是大约200微欧厘米(μΩcm))，以及绝缘的非晶相。图 3B是对于显示不同相的不同电阻率的两种相变材料样品，也就是 Ge2Sb2Te5和掺杂的SbTe，说明电阻率(以μΩcm测量)对比温度 (以℃测量)的图。所述相由热循环相互转换。

[0053]图3C是作为温度和时间的函数，说明相变材料的实例置 位和复位工艺的热循环的图。如这里使用的术语“置位”和术语“复位” 通常打算指将器件切换到两种相对状态的一种。例如，术语“置位”可 以用来描述器件从非晶(OFF)切换到结晶(ON)态，并且术语“复 位”可以用来描述器件从结晶(ON)切换到非晶(OFF)态，反之亦 然。根据图3C中显示的实例实施方案，热循环包括“复位”(或 OFF)脉冲和“置位”(或ON)脉冲。“复位”(或OFF)脉冲涉及从 结晶到非晶态的转换。在该步骤中，温度升高到融化之上，继之以在 时间t1中的快速淬火，结果，保持融化中原子的混乱排列。“置位” (或ON)脉冲涉及在较低温度下退火长达较长时间t2，使得非晶态 结晶。

[0054]图4是说明使用例如结合上面图1的描述而描述的可编 程通孔器件101执行逻辑功能的实例方法400的图。在可编程通孔 114中使用的相变材料可以通过使电流脉冲经过与可编程通孔114的 一部分接触的加热器106，在电阻(OFF-非晶)和导电(ON-结晶) 态之间切换。

[0055]具体地，在步骤402中，可编程通孔器件101处于ON 态。在步骤404中，突然的(例如10纳秒(ns)斜坡升高，50ns平 台和2ns斜坡降低)、高电流(例如大于1mA)脉冲经过加热器106 (也就是通过导电通孔118和120)以融化并淬火/非晶化与加热器相 邻的相变材料的薄区域。OFF切换脉冲结合下面图5的描述而详细 描述。另一个实例OFF切换脉冲可以包括以大于1mA的电流19ns 斜坡升高，20ns平台和2ns斜坡降低。

[0056]如上所述，如这里使用的术语“置位”和术语“复位”通常 打算指将器件切换到两种相对状态的一种。因此，步骤404可以是置 位或复位切换过程。仅举例来说，如果步骤404看作置位切换过程， 那么步骤408(如下所述)是复位切换过程。类似地，如果步骤404 看作复位切换过程，那么步骤408是置位切换过程。

[0057]在步骤406中，可编程通孔器件101现在处于电阻 (OFF-非晶)态中，并且可以保持在OFF态直到再次切换。在步骤 408中，ON切换操作通过施加相对低的电流，例如小于或等于大约 0.5mA，较长的脉冲，例如200ns斜坡升高，1,000ns平台和200ns 斜坡降低经过加热器106(也就是经由导电通孔118和120)以将非 晶相变材料退火到结晶态来实现。ON切换脉冲结合下面图6的描述 详细描述。可编程通孔器件101现在返回到导电(ON-结晶)态。可 编程通孔器件101的状态，电阻或导电，可以通过导电通孔 120和 122读取。

[0058]图5是说明用于将例如结合上面图1的描述而描述的可 编程通孔器件101切换成OFF态的电阻-电流(R-I)特性的图500。 根据实例实施方案，从ON态开始，具有逐渐增加功率的50ns脉冲 施加到加热器106。具体地，使用10ns斜坡升高，50ns平台和2ns 斜坡降低。每个脉冲之后，可编程通孔器件101切换回到ON态。当 脉冲电流达到大约2毫安(mA)时，可编程通孔电阻开始增加并最 终达到OFF态。

[0059]图6是说明用于将例如结合上面图1的描述而描述的可 编程通孔器件101切换成ON态的R-I特性的图600。从OFF态开 始，具有逐渐增加功率的一微秒(μs)脉冲施加到加热器106，最终 实现器件到ON态的切换。具体地，使用200ns斜坡升高，1,000ns 平台然后200ns斜坡降低。

[0060]图7是说明来自在室温下在例如结合上面图1的描述而 描述的可编程通孔器件101上执行的耐久性测试的循环数据的图 700。耐久性测试结果显示稳定的读出裕度，而没有ON/OFF周期内 的明显退化。

[0061]图8是说明实例集成逻辑电路800的图。集成逻辑电路 800包括经由其间的可编程通孔器件，例如结合上面图1的描述而描 述的可编程通孔器件101与逻辑块804相关联的逻辑块802。逻辑块 802和804可以代表存在于半导体芯片100的器件层102中的组件的 一些(例如结合上面图1的描述而描述的)。根据实例实施方案，集 成逻辑电路800包括现场可编程门阵列(FPGA)。

[0062]如上所述，可编程通孔器件101可以在导电和电阻态之 间切换。因此，当可编程通孔器件101处于导电态时，逻辑块802连 接到逻辑块804。相反地，当可编程通孔器件101处于电阻态时，逻 辑块802与804之间的连接切断。集成逻辑电路800可以包括多个可 编程通孔器件101以提供多种(可重构)电路构造。

[0063]虽然已经在这里描述了本发明的说明性实施方案，但是 应当理解，本发明并不局限于那些精确的实施方案，并且本领域技术 人员可以进行各种其他改变和修改而不背离本发明的范围。