一种可施以被动封装的高速光电元件晶粒转让专利
申请号 : CN200510088310.4
文献号 : CN100590890C
文献日 : 2010-02-17
发明人 : 何充隆 , 林恭政 , 刘一鸣 , 林佳儒 , 何文章 , 廖枝旺
申请人 : 中华电信股份有限公司
摘要 :
一种可施以被动封装的高速光电元件晶粒，是由半导体制程，如微影、沉积、镀着、蚀刻等，于光电元件晶粒上形成一定位及固定用的裸光纤插孔(Fiber socket或Fiber hole)，插孔中心对应于光电元件晶粒的光耦合或输出中心；先将光纤插入晶粒上的光纤插孔后，光纤即自动对准于晶粒的光耦合或输出中心而可获致最大的光学耦合效率，并藉由此裸光纤插孔，光电元件可在无特性监测、不倚赖光学对准的状况下，完成光学耦合，达到高精度被动封装的目的；而通过在光纤插孔侧壁保留间隙，可提供后续封装时固定及折射率匹配的光学胶循此间隙填入光纤与光电元件的耦合接口，提高耦合效率。
权利要求 :
1.一种可施以被动封装的高速光电元件晶粒，可于光电元件晶粒上形成一定位及固定用的光 纤插孔，其插孔中心对应于光电元件晶粒的光耦合或输出中心，其精度因采用半导体制程 之故可控制于一定的范围，其特征在于：所述光纤插孔可为通过感光高分子材质于光罩下 曝光后，经显影浸蚀而直接成型。
2.根据权利要求1所述的一种可供被动对准封装的高速光电元件晶粒，其特征在于：所述晶 粒可为面耦合型检光元件晶粒、面发射型发光元件晶粒、或面耦合型光调变晶粒。
3.根据权利要求1所述的一种可供被动对准封装的高速光电元件晶粒，其特征在于：所述光 纤插孔内径大于125微米，其高度大于1微米。
4.根据权利要求1所述的一种可供被动对准封装的高速光电元件晶粒，其特征在于：所述光 纤插孔上缘可形成一导角供导引裸光纤插入。
5.根据权利要求1所述的一种可供被动对准封装的高速光电元件晶粒，其特征在于：所述光 纤插孔侧壁可留有间隙供后续封装时，光纤接附固定及折射率匹配用的光学胶能渗入光纤 与元件的介面。
说明书 :
技术领域
本发明涉及一种可施以被动封装的高速光电元件晶粒。
背景技术
随着信息流量的大幅增长，通讯用的光电模块其需求频宽因此提高，致使光电元件主动 区尺寸日益缩减，光学耦合的精度要求随之趋于严格。尤其在单模光纤应用的环境下，更加 突出光学耦合所面临的困难。以光纤通讯用的面耦合型检光器为例，2.5Gb/s的位元速率下， 检光器的光耦合孔直径约可有100微米，对应单模光纤，可有数十微米的耦合容忍度。然而 当位元传输速率提升至10Gb/s时，光耦合孔直径将小至40微米以下，大大缩减了耦合容忍 度。传统动态监测对准封装为获得良好耦合的必要方式。然而利用动态监测对准封装，高耦 合效率需要高精度的设备与较长的调整时间，因此在成本时效上限制了高速光电模块的产能 与价格。
美国专利U.S.Pat.No.5,963,694及6,053,641中揭露的引线式(Pigtail type)封装，其程 序皆为先完成光电元件晶粒的金属座(TO-header)与金属外罩(Cap)封装(此金属外罩上 具有一球型透镜)，再将已插于不锈钢光纤套筒的光纤引线与光电元件进行光轴对准，辅以同 轴雷射焊接搭配自动对准追迹程序完成动态光轴对准与焊接固定等动作。美国专利U.S.Pat. No.6,340,831则揭露另一接头式(Receptacle-type)的封装，其也是利用动态光轴对准与焊接 固定完成封装。上述“主动”封装技术从光电元件晶粒到模块封装完成都需经历至少2到3次 的动态监测光轴对准，因此必然限制生产时效。而藉由改善耦合容忍度以加速动态监测对准 封装为提高生产时效性的重要手段之一，上述专利皆在封装结构中引入额外的光学器件(如 透镜等)以达此目的，然而形成额外的成本负担。相比较于上述“晶粒”级封装技术，美国专 利No.5,500,540提出一光电元件的“晶圆”级封装技术，其藉由半导体制程将封装时所需的光 学元件，如微透镜，直接整批形成于晶圆上，除加速后续封装速度外，也能降低封装成本。
相对于主动型式封装，被动型式的封装意味不需要动态监测光轴，藉由适当导引机制即 可获得适当的耦合效率，因此可加速封装的进行。美国专利U.S.Pat.No.4,339,689中揭露一 适合被动封装的发光二极管(LED)晶粒结构，该晶粒具有利用半导体微影、蚀刻、与沈积 等制程形成的半圆透镜与对准于该透镜的光纤插孔(Through hole)，此光纤插孔为利用晶圆 背面的深蚀刻制程所形成，制程上较为繁复。美国专利U.S.Pat.No.4,355,321及4,727,649 亦利用光纤插孔做为导引光纤对准的机制，唯其差异在于光纤插孔并非直接形成于光电元件 上，而是先形成于另一载具上，再利用对准锡焊键合方式与光电元件结合，供后续封装光纤 导引之用。美国专利U.S.Pat.No.5,175,783中则利用压模成型将球型透镜与光电元件基座一 并封装，并直接形成一光纤插孔以利光纤导引，提升封装效率。当上述专利应用于高速光电 元件的被动封装时，所采用的技术皆将面临精度上的考验。
由此可见，上述已知技术仍有诸多缺点，都有待于改善。
美国专利U.S.Pat.No.5,963,694及6,053,641中揭露的引线式(Pigtail type)封装，其程 序皆为先完成光电元件晶粒的金属座(TO-header)与金属外罩(Cap)封装(此金属外罩上 具有一球型透镜)，再将已插于不锈钢光纤套筒的光纤引线与光电元件进行光轴对准，辅以同 轴雷射焊接搭配自动对准追迹程序完成动态光轴对准与焊接固定等动作。美国专利U.S.Pat. No.6,340,831则揭露另一接头式(Receptacle-type)的封装，其也是利用动态光轴对准与焊接 固定完成封装。上述“主动”封装技术从光电元件晶粒到模块封装完成都需经历至少2到3次 的动态监测光轴对准，因此必然限制生产时效。而藉由改善耦合容忍度以加速动态监测对准 封装为提高生产时效性的重要手段之一，上述专利皆在封装结构中引入额外的光学器件(如 透镜等)以达此目的，然而形成额外的成本负担。相比较于上述“晶粒”级封装技术，美国专 利No.5,500,540提出一光电元件的“晶圆”级封装技术，其藉由半导体制程将封装时所需的光 学元件，如微透镜，直接整批形成于晶圆上，除加速后续封装速度外，也能降低封装成本。
相对于主动型式封装，被动型式的封装意味不需要动态监测光轴，藉由适当导引机制即 可获得适当的耦合效率，因此可加速封装的进行。美国专利U.S.Pat.No.4,339,689中揭露一 适合被动封装的发光二极管(LED)晶粒结构，该晶粒具有利用半导体微影、蚀刻、与沈积 等制程形成的半圆透镜与对准于该透镜的光纤插孔(Through hole)，此光纤插孔为利用晶圆 背面的深蚀刻制程所形成，制程上较为繁复。美国专利U.S.Pat.No.4,355,321及4,727,649 亦利用光纤插孔做为导引光纤对准的机制，唯其差异在于光纤插孔并非直接形成于光电元件 上，而是先形成于另一载具上，再利用对准锡焊键合方式与光电元件结合，供后续封装光纤 导引之用。美国专利U.S.Pat.No.5,175,783中则利用压模成型将球型透镜与光电元件基座一 并封装，并直接形成一光纤插孔以利光纤导引，提升封装效率。当上述专利应用于高速光电 元件的被动封装时，所采用的技术皆将面临精度上的考验。
由此可见，上述已知技术仍有诸多缺点，都有待于改善。
发明内容
本发明的目的是即在于提供一种可施以被动封装的高速光电元件晶粒，藉由半导体制程， 于光电元件晶粒上形成一定位及固定用的裸光纤插孔，插孔中心对应于光电元件晶粒的光耦 合或输出中心，其精度因采用半导体制程之故可控制于1微米以下。
本发明的另一目的是在于提供一种可施以被动封装的高速光电元件晶粒，是将光纤插入 晶粒上的光纤插孔后，光纤即自动对准于晶粒的光耦合或输出中心而可获致最大之光学耦合 效率，并通过此裸光纤插孔，光电元件可在无特性监测、不倚赖光学对准的状况下，完成光 学耦合，达到高精度被动封装。
本发明的另一目的是在于提供一种可施以被动封装的高速光电元件晶粒，可于光纤插孔 形成时于侧壁保留间隙供光学胶渗入光纤与光电元件介面，达到折射率匹配及固定接附的效 果；再者，因半导体制程整批处理的特性，本发明亦可形成具有阵列光纤插孔的阵列晶粒， 简化阵列晶粒与阵列光纤的对准与封装。
可达成上述发明目的之一种可施以被动封装的高速光电元件晶粒，是藉由半导体制程， 如微影、沉积、镀着、蚀刻等，于光电元件晶粒上，如面射型雷射、面耦合型检光器等晶粒， 整合一定位及固定用的裸光纤插孔，插孔中心对应于光电元件晶粒的光耦合或输出中心，其 精度因采用半导体制程之故可达1微米以下。将光纤插入晶粒上的光纤插孔后，光纤即自动 对准于晶粒的光学中心而可获致最大的光学耦合效率。藉由此裸光纤插孔，光电元件可在无 特性监测、不倚赖光学对准的状况下，完成光学耦合，达到高精度被动封装的目的。简而言 之，根据本发明，传统晶粒级主动封装时所需的精密耦合可藉由半导体制程于晶圆上形成整 批已对准的光纤插孔，简化成快速的晶圆级被动封装，提高生产时效。另外，针对后续封装 固定及介面光反射的问题，本发明亦可于光纤插孔形成时于侧壁保留间隙供光学胶渗入光纤 与光电元件介面，达到折射率匹配及固定接附的效果。另外，因半导体制程整批处理的特性， 本发明亦可形成具有阵列光纤插孔的阵列晶粒，简化阵列晶粒与阵列光纤的对准与封装。
本发明所提供的可施以被动封装的高速光电元件晶粒，与现有技术相比，具有下列优点：
1.本发明藉由半导体制程，于光电元件晶粒上形成一定位及固定用的裸光纤插孔，插孔 中心对应于光电元件晶粒的光耦合或输出中心，其精度因采用半导体制程之故可控制于1微 米以下。
2.本发明待光纤即自动对准于晶粒的光耦合或输出中心而可获致最大的光学耦合效率， 并藉由此裸光纤插孔，光电元件可在无特性监测、不倚赖光学对准的状况下，完成光学耦合， 达到高精度被动封装。
3.本发明可于光纤插孔形成时于侧壁保留间隙供光学胶渗入光纤与光电元件接口，达到 折射率匹配及固定接附的效果；另外，因半导体制程整批处理的特性，本发明亦可形成具有 阵列光纤插孔的阵列晶粒，简化阵列晶粒与阵列光纤的对准与封装。
本发明的另一目的是在于提供一种可施以被动封装的高速光电元件晶粒，是将光纤插入 晶粒上的光纤插孔后，光纤即自动对准于晶粒的光耦合或输出中心而可获致最大之光学耦合 效率，并通过此裸光纤插孔，光电元件可在无特性监测、不倚赖光学对准的状况下，完成光 学耦合，达到高精度被动封装。
本发明的另一目的是在于提供一种可施以被动封装的高速光电元件晶粒，可于光纤插孔 形成时于侧壁保留间隙供光学胶渗入光纤与光电元件介面，达到折射率匹配及固定接附的效 果；再者，因半导体制程整批处理的特性，本发明亦可形成具有阵列光纤插孔的阵列晶粒， 简化阵列晶粒与阵列光纤的对准与封装。
可达成上述发明目的之一种可施以被动封装的高速光电元件晶粒，是藉由半导体制程， 如微影、沉积、镀着、蚀刻等，于光电元件晶粒上，如面射型雷射、面耦合型检光器等晶粒， 整合一定位及固定用的裸光纤插孔，插孔中心对应于光电元件晶粒的光耦合或输出中心，其 精度因采用半导体制程之故可达1微米以下。将光纤插入晶粒上的光纤插孔后，光纤即自动 对准于晶粒的光学中心而可获致最大的光学耦合效率。藉由此裸光纤插孔，光电元件可在无 特性监测、不倚赖光学对准的状况下，完成光学耦合，达到高精度被动封装的目的。简而言 之，根据本发明，传统晶粒级主动封装时所需的精密耦合可藉由半导体制程于晶圆上形成整 批已对准的光纤插孔，简化成快速的晶圆级被动封装，提高生产时效。另外，针对后续封装 固定及介面光反射的问题，本发明亦可于光纤插孔形成时于侧壁保留间隙供光学胶渗入光纤 与光电元件介面，达到折射率匹配及固定接附的效果。另外，因半导体制程整批处理的特性， 本发明亦可形成具有阵列光纤插孔的阵列晶粒，简化阵列晶粒与阵列光纤的对准与封装。
本发明所提供的可施以被动封装的高速光电元件晶粒，与现有技术相比，具有下列优点：
1.本发明藉由半导体制程，于光电元件晶粒上形成一定位及固定用的裸光纤插孔，插孔 中心对应于光电元件晶粒的光耦合或输出中心，其精度因采用半导体制程之故可控制于1微 米以下。
2.本发明待光纤即自动对准于晶粒的光耦合或输出中心而可获致最大的光学耦合效率， 并藉由此裸光纤插孔，光电元件可在无特性监测、不倚赖光学对准的状况下，完成光学耦合， 达到高精度被动封装。
3.本发明可于光纤插孔形成时于侧壁保留间隙供光学胶渗入光纤与光电元件接口，达到 折射率匹配及固定接附的效果；另外，因半导体制程整批处理的特性，本发明亦可形成具有 阵列光纤插孔的阵列晶粒，简化阵列晶粒与阵列光纤的对准与封装。
附图说明
为了进一步了解本发明，下面结合附图和具体实施例对本发明作进一步详细的说明。
图1A及图1B为具光纤插孔的光电元件晶粒示意图，裸光纤尚未插入；
图2A及图2B为具光纤插孔的光电元件晶粒示意图，裸光纤已插入；
图3A至图3F为光电元件晶粒上光纤插孔俯视样式例；
图4为具阵列光纤插孔的光电元件阵列晶粒示意图，裸光纤阵列已插入；
图5A及图5B为第一较佳实施例的阶段制程示意图；
图6A至图6C为第二较佳实施例的阶段制程示意图；
图7A至图7C为第三较佳实施例的阶段制程示意图。
主要部分代表符号说明
10：光电元件晶粒
11：光电元件的上电极
12：光电元件的下电极
13：光电元件的光耦合或输出孔
14：裸光纤插孔
15：裸光纤
21：光电元件的上电极
22：光电元件的下电极
23：光电元件的光耦合或输出孔
24：裸光纤插孔
25：裸光纤
26：光纤与光电元件接附的介面
31：光电元件的金属电极
32：光电元件的光耦合或输出孔
331：光纤插孔样式例1
332：光纤插孔样式例2
333：光纤插孔样式例3
334：光纤插孔样式例4
335：光纤插孔样式例5
336：光纤插孔样式例6
40：光电元件阵列晶粒
41：光电元件阵列的上电极
42：光电元件阵列的下电极
43：光电元件阵列的光耦合或输出孔
44：光纤插孔阵列
45：裸光纤阵列
51：检光器的上电极
52：检光器的光耦合孔
53：感光高分子膜
53a：感光高分子材料的光纤插孔
54：光纤插孔的图案光罩
55：曝光源
61：检光器的上电极
62：检光器的光耦合孔
63：厚膜光阻
63a：光纤插孔的光阻模
64：光纤插孔的图案光罩
65：曝光源
66：金属材质的光纤插孔
71：检光器的上电极
72：检光器的光耦合孔
73：厚介电层
73a：介电材质的光纤插孔
73b：具导角的介电材质光纤插孔
74：蚀刻遮罩
75：蚀刻源
图1A及图1B为具光纤插孔的光电元件晶粒示意图，裸光纤尚未插入；
图2A及图2B为具光纤插孔的光电元件晶粒示意图，裸光纤已插入；
图3A至图3F为光电元件晶粒上光纤插孔俯视样式例；
图4为具阵列光纤插孔的光电元件阵列晶粒示意图，裸光纤阵列已插入；
图5A及图5B为第一较佳实施例的阶段制程示意图；
图6A至图6C为第二较佳实施例的阶段制程示意图；
图7A至图7C为第三较佳实施例的阶段制程示意图。
主要部分代表符号说明
10：光电元件晶粒
11：光电元件的上电极
12：光电元件的下电极
13：光电元件的光耦合或输出孔
14：裸光纤插孔
15：裸光纤
21：光电元件的上电极
22：光电元件的下电极
23：光电元件的光耦合或输出孔
24：裸光纤插孔
25：裸光纤
26：光纤与光电元件接附的介面
31：光电元件的金属电极
32：光电元件的光耦合或输出孔
331：光纤插孔样式例1
332：光纤插孔样式例2
333：光纤插孔样式例3
334：光纤插孔样式例4
335：光纤插孔样式例5
336：光纤插孔样式例6
40：光电元件阵列晶粒
41：光电元件阵列的上电极
42：光电元件阵列的下电极
43：光电元件阵列的光耦合或输出孔
44：光纤插孔阵列
45：裸光纤阵列
51：检光器的上电极
52：检光器的光耦合孔
53：感光高分子膜
53a：感光高分子材料的光纤插孔
54：光纤插孔的图案光罩
55：曝光源
61：检光器的上电极
62：检光器的光耦合孔
63：厚膜光阻
63a：光纤插孔的光阻模
64：光纤插孔的图案光罩
65：曝光源
66：金属材质的光纤插孔
71：检光器的上电极
72：检光器的光耦合孔
73：厚介电层
73a：介电材质的光纤插孔
73b：具导角的介电材质光纤插孔
74：蚀刻遮罩
75：蚀刻源
具体实施方式
如图1至图4所示，本发明所提供之一可供被动封装对准的高速光电元件晶粒，是在光 电元件晶粒10上形成光电元件的上电极11和下电极12后，再利用半导体制程于晶粒上形成 一中心对准于光电元件的光耦合或输出孔13的裸光纤插孔14。此插孔的功能在于后续单一 晶粒或阵列晶粒封装过程中，只需将裸光纤15端置入裸光纤插孔14中，即可完成被动光轴 对准，毋须繁琐的动态调校。图1B及图2B为分别对应图1A及图2A的横向剖面图，其中 w为光纤插孔的孔径，t为孔壁厚度，h则为光纤插孔高度。本发明的广义认定为利用所述的 半导体制程于元件晶粒上形成的光纤插孔，因此其外观上的变异，如图3A-F所示，亦涵盖于 本发明中。图1及图2即以图3C的“C”型光纤插孔333为例。另外，因半导体制程属整批制 程，本发明的实施亦不限于单一元件晶粒上，具有阵列插孔的阵列晶粒可以藉由同一制程达 成，因此亦涵盖于本发明中。如图4所举1x4阵列光电元件阵列晶粒40为例，每一晶粒上的 光纤插孔阵列44皆对应个别晶粒的光电元件阵列的光耦合或输出孔43，后续封装只需将裸 光纤阵列45置入对应插孔中即完成被动光轴对准。
如图5所示，是第一较佳实施例的制程阶段剖面示意图，该光电元件上的光纤插孔为利 用感光高分子材料，如光阻，涂布及曝光显影方式所形成，此方式可形成数微米至数百微米 的光纤插孔；是取晶圆上单一晶粒区域作图，实际制程皆于整片晶圆上进行。图5A中，51 为检光器的上电极，52为检光器的光耦合孔。将感光高分子膜53涂布于晶圆上，经前置烘 烤后，藉由光纤插孔的图案光罩54定义光纤插孔成形区域，利用紫外线曝光源55曝光并经 显影形成感光高分子材料的光纤插孔53a(图5B)，其中心对应于检光器的光耦合中心，其内 径为126至136微米(裸玻璃光纤外径为125微米)。经热处理后，此高分子材质的光纤插孔 即具备适当的结构强度与耐候能力。于本实施例中此感光高分子材料采用MicroChem公司生 产的SU-8系列厚膜光阻，曝光方式为采用一般紫外线接触式曝光机，藉由光阻黏稠度及涂布 转速的调整可形成数微米至数百微米高的光纤插孔。以SU-82100为例(2100为其黏稠度等 级)，3000rpm的涂布转速可制作90-100微米高的光纤插孔，于150～200℃下进行约15～20 分钟的硬烤可得后续封装制程所需的结构强度及附着力。除采用SU-8外，Dow Chemical公 司生产的Cyclotene-4000系列或Microresist Technology公司生产的亦适合作为 光纤插孔的材质。除紫外线接触式曝光机外，亦可采用X-ray曝光机、步进曝光机(Stepper)、 或电子束直描机(E-beam Writer)来定义光纤插孔光阻图案。
如图6所示，为第二较佳实施例的制程阶段剖面示意图，此为取晶圆上单一晶粒区域作 图，实际制程皆于整片晶圆上进行。是利用厚膜光阻及曝光显影技术于元件上形成一光纤插 孔的光阻模，利用蒸镀或电镀制程于模内沉积金属，移除光阻模后即得一金属光纤插孔，高 度可由数微米至数十微米；本实施例利用厚膜光阻搭配半导体微影制程及金属沉积制程，形 成金属光纤插孔。图6A中，61为检光器的上电极，62为检光器的光耦合孔。将厚膜光阻63 涂布于晶圆上，经前置烘烤后，藉由光纤插孔的图案光罩64定义光纤插孔成形区域，利用紫 外线曝光源65曝光并经显影形成光纤插孔的光纤插孔的光阻模63a(图6B)。经适度热处理 使此光阻结构具备足够的附着、耐蚀、耐温能力，即进行金属(如金、银、铜、铝、镍等) 沉积制程，至沉积厚度达数微米，甚至数十微米后，利用溶剂如丙酮移除光纤插孔的光阻模 63a后，即留下一金属材质的光纤插孔66(图6C)，插孔中心对应于检光器的光耦合中心， 插孔内径为126至136微米(裸玻璃光纤外径为125微米)。本实施例中光阻采用Microresist Technology公司生产的ma-N 490厚膜光阻，2000～3000rpm的涂布转速下于晶圆上可形成约 10-12微米高的光阻模，而光阻曝光方式为一般紫外线接触式曝光，晶圆上面金属蒸镀采用一 般紫外线接触式曝光机，在晶圆上进行；另外，本实施例的金属沉积则是利用电子枪蒸镀机 蒸镀银(Ag)金属于晶圆上，蒸镀厚度达9～10微米，蒸镀温度控制于80℃下以防光阻模变 形，于丙酮溶剂下掀除光阻模后，即留下一9～10微米高的银制光纤插孔。除采用ma-N 490 外，Microresist Technology生产的ma-P100或Shipley公司生产的BPR100亦可用于形成光阻 模。曝光方式除紫外线接触式曝光机外，亦可采用X-ray曝光机、步进曝光机(Stepper)、或 电子束直描机(E-beam Writer)来定义光阻模图案。另外，上列所述的光阻皆具有数微米至 数十微米的成膜能力、且可承受电镀/无电镀过程所经历的酸碱溶液，因此除蒸镀外，金属 亦可藉由电镀/无电镀制程沉积于光阻模内。
如图7所示，为第三较佳实施例的制程阶段剖面示意图，此为取晶圆上单一晶粒区域作 图，实际制程皆于整片晶圆上进行。是利用介电质涂布或沉积形成数微米至数十微米的厚度， 辅以深蚀刻制程于元件上形成光纤插孔本实施例利用厚介电质层搭配干式蚀刻制程，形成介 电材质光纤插孔。如图7A所示，71为检光器的上电极，72为检光器的光耦合孔。将厚介电 层73沉积或涂布于晶圆上，再于厚介电层73上定义出蚀刻遮罩74，此遮罩图案如图3所举 之例。藉由干式蚀刻源75移除蚀刻遮罩74外的介电质，即可形成一介电材质的光纤插孔73a (图7B)，其中心对应于检光器的光耦合中心，插孔内径为126至136微米(裸玻璃光纤外 径为125微米)。如图7C，藉由蚀刻屏蔽材质及厚度、介电材质及厚度、以及蚀刻选择比等 参数调整，蚀刻遮罩74可以于蚀刻过程中自边缘开始消耗殆尽，因此具导角的介电材质光纤 插孔73b上缘的介电质会因边缘受到蚀刻而形成一导角，有利于后续封装时引导光纤插入， 此引导机制对阵列型式的封装尤有助益。
本实施例的厚介电层73为利用电浆增益化学气相沉积(PECVD)形成的二氧化硅(SiO2) 膜，其厚度为25～30微米，其上的蚀刻遮罩74为2500～3000埃厚的铬(Cr)膜。此铬膜遮 罩为利用一般微影制程搭配铬金属掀离或铬金属蚀刻制程所形成。介电层蚀刻为采用感应耦 合式电浆活性离子蚀刻设备(ICP-RIE)，于四氟化碳(CF4)与氧气(O2)的气体组成下或 于八氟环丁烷(C4F8)与氧气的气体组成下，移除铬膜屏蔽外的二氧化硅，蚀刻速率可达每 分钟约0.3微米，二氧化硅对铬膜的蚀刻速率(选择)比可达100以上。
本实际实施例受限于二氧化硅厚介电层73全面沉积所产生的应力，所达成的光纤插孔高 度为25～30微米，过厚的二氧化硅膜沉积会导致晶圆破裂。采用低应力沉积条件或较厚的晶 圆可进一步增厚二氧化硅厚介电层73，提高光纤插孔高度。另外，在厚介电层73的选用上， 亦可采用如Dow Chemical公司生产的Cyclotene-3000系列、MicroChem公司生产的SU-8、 或Microresist Technology公司生产的旋转涂布于晶圆上，同样再藉由蚀刻遮罩 74的定义与干式蚀刻形成介电材质光纤插孔73a。
上述实施例皆以面耦合型检光器为例，但本发明同样可实施于其它光电元件如面射型雷 射、面耦合型调变器等。
如图5所示，是第一较佳实施例的制程阶段剖面示意图，该光电元件上的光纤插孔为利 用感光高分子材料，如光阻，涂布及曝光显影方式所形成，此方式可形成数微米至数百微米 的光纤插孔；是取晶圆上单一晶粒区域作图，实际制程皆于整片晶圆上进行。图5A中，51 为检光器的上电极，52为检光器的光耦合孔。将感光高分子膜53涂布于晶圆上，经前置烘 烤后，藉由光纤插孔的图案光罩54定义光纤插孔成形区域，利用紫外线曝光源55曝光并经 显影形成感光高分子材料的光纤插孔53a(图5B)，其中心对应于检光器的光耦合中心，其内 径为126至136微米(裸玻璃光纤外径为125微米)。经热处理后，此高分子材质的光纤插孔 即具备适当的结构强度与耐候能力。于本实施例中此感光高分子材料采用MicroChem公司生 产的SU-8系列厚膜光阻，曝光方式为采用一般紫外线接触式曝光机，藉由光阻黏稠度及涂布 转速的调整可形成数微米至数百微米高的光纤插孔。以SU-82100为例(2100为其黏稠度等 级)，3000rpm的涂布转速可制作90-100微米高的光纤插孔，于150～200℃下进行约15～20 分钟的硬烤可得后续封装制程所需的结构强度及附着力。除采用SU-8外，Dow Chemical公 司生产的Cyclotene-4000系列或Microresist Technology公司生产的亦适合作为 光纤插孔的材质。除紫外线接触式曝光机外，亦可采用X-ray曝光机、步进曝光机(Stepper)、 或电子束直描机(E-beam Writer)来定义光纤插孔光阻图案。
如图6所示，为第二较佳实施例的制程阶段剖面示意图，此为取晶圆上单一晶粒区域作 图，实际制程皆于整片晶圆上进行。是利用厚膜光阻及曝光显影技术于元件上形成一光纤插 孔的光阻模，利用蒸镀或电镀制程于模内沉积金属，移除光阻模后即得一金属光纤插孔，高 度可由数微米至数十微米；本实施例利用厚膜光阻搭配半导体微影制程及金属沉积制程，形 成金属光纤插孔。图6A中，61为检光器的上电极，62为检光器的光耦合孔。将厚膜光阻63 涂布于晶圆上，经前置烘烤后，藉由光纤插孔的图案光罩64定义光纤插孔成形区域，利用紫 外线曝光源65曝光并经显影形成光纤插孔的光纤插孔的光阻模63a(图6B)。经适度热处理 使此光阻结构具备足够的附着、耐蚀、耐温能力，即进行金属(如金、银、铜、铝、镍等) 沉积制程，至沉积厚度达数微米，甚至数十微米后，利用溶剂如丙酮移除光纤插孔的光阻模 63a后，即留下一金属材质的光纤插孔66(图6C)，插孔中心对应于检光器的光耦合中心， 插孔内径为126至136微米(裸玻璃光纤外径为125微米)。本实施例中光阻采用Microresist Technology公司生产的ma-N 490厚膜光阻，2000～3000rpm的涂布转速下于晶圆上可形成约 10-12微米高的光阻模，而光阻曝光方式为一般紫外线接触式曝光，晶圆上面金属蒸镀采用一 般紫外线接触式曝光机，在晶圆上进行；另外，本实施例的金属沉积则是利用电子枪蒸镀机 蒸镀银(Ag)金属于晶圆上，蒸镀厚度达9～10微米，蒸镀温度控制于80℃下以防光阻模变 形，于丙酮溶剂下掀除光阻模后，即留下一9～10微米高的银制光纤插孔。除采用ma-N 490 外，Microresist Technology生产的ma-P100或Shipley公司生产的BPR100亦可用于形成光阻 模。曝光方式除紫外线接触式曝光机外，亦可采用X-ray曝光机、步进曝光机(Stepper)、或 电子束直描机(E-beam Writer)来定义光阻模图案。另外，上列所述的光阻皆具有数微米至 数十微米的成膜能力、且可承受电镀/无电镀过程所经历的酸碱溶液，因此除蒸镀外，金属 亦可藉由电镀/无电镀制程沉积于光阻模内。
如图7所示，为第三较佳实施例的制程阶段剖面示意图，此为取晶圆上单一晶粒区域作 图，实际制程皆于整片晶圆上进行。是利用介电质涂布或沉积形成数微米至数十微米的厚度， 辅以深蚀刻制程于元件上形成光纤插孔本实施例利用厚介电质层搭配干式蚀刻制程，形成介 电材质光纤插孔。如图7A所示，71为检光器的上电极，72为检光器的光耦合孔。将厚介电 层73沉积或涂布于晶圆上，再于厚介电层73上定义出蚀刻遮罩74，此遮罩图案如图3所举 之例。藉由干式蚀刻源75移除蚀刻遮罩74外的介电质，即可形成一介电材质的光纤插孔73a (图7B)，其中心对应于检光器的光耦合中心，插孔内径为126至136微米(裸玻璃光纤外 径为125微米)。如图7C，藉由蚀刻屏蔽材质及厚度、介电材质及厚度、以及蚀刻选择比等 参数调整，蚀刻遮罩74可以于蚀刻过程中自边缘开始消耗殆尽，因此具导角的介电材质光纤 插孔73b上缘的介电质会因边缘受到蚀刻而形成一导角，有利于后续封装时引导光纤插入， 此引导机制对阵列型式的封装尤有助益。
本实施例的厚介电层73为利用电浆增益化学气相沉积(PECVD)形成的二氧化硅(SiO2) 膜，其厚度为25～30微米，其上的蚀刻遮罩74为2500～3000埃厚的铬(Cr)膜。此铬膜遮 罩为利用一般微影制程搭配铬金属掀离或铬金属蚀刻制程所形成。介电层蚀刻为采用感应耦 合式电浆活性离子蚀刻设备(ICP-RIE)，于四氟化碳(CF4)与氧气(O2)的气体组成下或 于八氟环丁烷(C4F8)与氧气的气体组成下，移除铬膜屏蔽外的二氧化硅，蚀刻速率可达每 分钟约0.3微米，二氧化硅对铬膜的蚀刻速率(选择)比可达100以上。
本实际实施例受限于二氧化硅厚介电层73全面沉积所产生的应力，所达成的光纤插孔高 度为25～30微米，过厚的二氧化硅膜沉积会导致晶圆破裂。采用低应力沉积条件或较厚的晶 圆可进一步增厚二氧化硅厚介电层73，提高光纤插孔高度。另外，在厚介电层73的选用上， 亦可采用如Dow Chemical公司生产的Cyclotene-3000系列、MicroChem公司生产的SU-8、 或Microresist Technology公司生产的旋转涂布于晶圆上，同样再藉由蚀刻遮罩 74的定义与干式蚀刻形成介电材质光纤插孔73a。
上述实施例皆以面耦合型检光器为例，但本发明同样可实施于其它光电元件如面射型雷 射、面耦合型调变器等。