电子组装体及其制作方法转让专利
申请号 : CN200710105725.7
文献号 : CN100591195C
文献日 : 2010-02-17
发明人 : 张木财 , 郑定群 , 陈富明 , 康兆锋
申请人 : 华硕电脑股份有限公司
摘要 :
一种电子组装体，其包括电路板、芯片、基板、多个焊球以及多个支撑架。基板具有第一表面以及与第一表面相对应的第二表面，其中芯片设置于第一表面，且芯片与基板电性连接。焊球则是配设于第二表面与电路板之间，且芯片藉由基板以及焊球与电路板电性连接。多个支撑架则是配设于基板与电路板之间以限制电路板与基板的间距，每一个支撑架具有一支撑面，且第二表面承靠于支撑面。此外，本发明再提出一种电子组装体的制作方法。
权利要求 :
1.一种电子组装体，其特征是包括：
一电路板；
一芯片；
一基板，具有一第一表面以及与上述第一表面相对应的一第二表面，其 中上述芯片设置于上述第一表面，且上述芯片与上述基板电性连接；
多个焊球，配设于上述第二表面与上述电路板之间，且上述芯片藉由上 述基板以及上述这些焊球与上述电路板电性连接；以及多个支撑架，配设于上述基板与上述电路板之间以限制上述电路板与上 述基板的间距，上述各支撑架具有一第一支撑面以及一与上述芯片的顶面共 平面的第二支撑面，其中上述第二表面承靠于上述第一支撑面。
2.根据权利要求1所述的电子组装体，其特征是更包括一散热模块，且 上述第二支撑面位于上述各支撑架的顶部，而上述散热模块配设于上述芯 片，且同时承靠于上述第二支撑面。
3.根据权利要求2所述的电子组装体，其特征是更包括多个固定件，上 述这些固定件穿设上述散热模块，并扣合于上述电路板。
4.根据权利要求1所述的电子组装体，其特征是上述各支撑架为一F型 结构。
5.根据权利要求1所述的电子组装体，其特征是上述电路板设有多个焊 垫，而上述这些焊球是配设于上述这些焊垫上。
6.一种电子组装体的制作方法，其特征是包括：
提供一芯片封装结构，其具有一基板、一芯片以及多个焊球，上述基板 设有一第一表面以及与上述第一表面相对应的一第二表面，其中上述芯片设 置于上述第一表面，上述这些焊球设置于上述第二表面；
提供多个支撑架，并使上述这些支撑架与上述基板连接，其中上述各支 撑架具有一第一支撑面，而上述第二表面与上述第一支撑面相接；
将上述芯片封装结构与上述这些支撑架的组合配设于一电路板；以及进行一回焊制程，以使上述基板经由上述这些焊球与电路板电性连接， 且上述这些支撑架的底部与上述电路板相接，并相对上述电路板支撑上述基 板。
7.根据权利要求6所述的电子组装体的制作方法，其特征是上述各支撑 架的顶部更包括一第二支撑面，而进行上述回焊制程之后更包括将一散热模 块组装于上述芯片上，上述散热模块同时承靠于上述芯片的顶面以及上述各 支撑架的上述第二支撑面。
8.根据权利要求7所述的电子组装体的制作方法，其特征是上述散热模 块是藉由螺丝锁附的方式来与上述芯片紧配合。
9.根据权利要求6所述的电子组装体的制作方法，其特征是进行上述回 焊制程之前，上述各支撑架与上述电路板之间存在一间隙，进行上述回焊制 程之后，上述各支撑架承靠于上述电路板，且上述各支撑架相对上述电路板 施予上述基板一支撑力。
10.根据权利要求6所述的电子组装体的制作方法，其特征是将上述芯片 封装结构与上述这些支撑架的组合配设于上述电路板之前，更包括在上述这 些支撑架的底部涂布一黏性胶体。
11.根据权利要求6所述的电子组装体的制作方法，其特征是上述电路板 上设有多个焊垫，而将上述芯片封装结构与上述这些支撑架的组合配设于上 述电路板之前，更包括在上述各焊垫上设置一焊料。
12.根据权利要求6所述的电子组装体的制作方法，其特征是进行上述回 焊制程之后更包括移除上述这些支撑架。
说明书 :
技术领域
本发明是有关于一种电子组装体及其制作方法，且特别是有关于一种具 有支撑架的电子组装体及其制作方法。
背景技术
随着电子产品朝向轻薄短小的趋势发展，配设于电子产品内部的电子组 装体也必须符合轻薄短小的趋势发展。因此，例如是球格阵列(Ball Grid Array， BGA)构装技术已被广泛利用，以制作电路积集度较高的电子组装体。一般 而言，习知技术通常会将一BGA封装结构配置于一电路板上，并藉由回焊 (Reflow)制程来使BGA封装结构与电路板电性连接，进而完成电子组装体的 制作。然而，在进行回焊制程时，若回焊设备的制程参数(例如是回焊温度) 设定不正确，电子组装体即容易有短路等情况发生，导致电子组装体的制作 良率不佳。下文将详细说明BGA封装结构在回焊制程中所产生的问题。
图1所示为已知的一种BGA封装结构配置于一电路板上的示意图，其 中图1所示的BGA封装结构110与电路板120尚未进行回焊制程。请参考 图1，BGA封装结构110包括一基板112、一配设于基板112的第一表面112a 的芯片114以及多个配设于基板112的第二表面112b的焊球116，电路板 120上则设有多个与上述这些焊球116相对应的焊料122，而焊球116即是 与电路板120上的焊料122相接。
承上所述，在进行回焊制程以制作电子组装体时，若回焊设备内的温度 没有控制好，承载芯片114的基板112即容易因焊球116受热熔解而过度崩 落，导致基板112与电路板120间的部份焊球116与焊料122(如图1所示) 的组合116’相互桥接而发生短路的现象(请参考图2A，其所示为图1的BGA 封装结构与电路板在进行回焊制程后部份焊球相互桥接的示意图)。此外， 当回焊设备内的回焊温度分布不平均时，每个焊球116与焊料122(如图1所 示)的相熔程度不易一致，导致基板112的塌落程度不一，承载芯片114的 基板112即歪斜地配设于电路板120上(请参考图2B，其为图1的BGA封 装结构与电路板在进行回焊制程后基板歪斜地配设于电路板上的示意图)。
另一方面，如欲在芯片114上锁附一散热模块130，以对芯片114进行 散热时(请参考图2C，其所示图1的BGA封装结构与电路板在进行回焊制 程后在芯片上锁附散热模块的示意图)，使用者施予锁固件140的锁附力量 容易导致基板112与电路板120间的部份焊球与焊料的组合116’因不当受力 而损坏，导致电子组装体的制程良率降低。
图1所示为已知的一种BGA封装结构配置于一电路板上的示意图，其 中图1所示的BGA封装结构110与电路板120尚未进行回焊制程。请参考 图1，BGA封装结构110包括一基板112、一配设于基板112的第一表面112a 的芯片114以及多个配设于基板112的第二表面112b的焊球116，电路板 120上则设有多个与上述这些焊球116相对应的焊料122，而焊球116即是 与电路板120上的焊料122相接。
承上所述，在进行回焊制程以制作电子组装体时，若回焊设备内的温度 没有控制好，承载芯片114的基板112即容易因焊球116受热熔解而过度崩 落，导致基板112与电路板120间的部份焊球116与焊料122(如图1所示) 的组合116’相互桥接而发生短路的现象(请参考图2A，其所示为图1的BGA 封装结构与电路板在进行回焊制程后部份焊球相互桥接的示意图)。此外， 当回焊设备内的回焊温度分布不平均时，每个焊球116与焊料122(如图1所 示)的相熔程度不易一致，导致基板112的塌落程度不一，承载芯片114的 基板112即歪斜地配设于电路板120上(请参考图2B，其为图1的BGA封 装结构与电路板在进行回焊制程后基板歪斜地配设于电路板上的示意图)。
另一方面，如欲在芯片114上锁附一散热模块130，以对芯片114进行 散热时(请参考图2C，其所示图1的BGA封装结构与电路板在进行回焊制 程后在芯片上锁附散热模块的示意图)，使用者施予锁固件140的锁附力量 容易导致基板112与电路板120间的部份焊球与焊料的组合116’因不当受力 而损坏，导致电子组装体的制程良率降低。
发明内容
本发明提供一种电子组装体，其可解决电子组装体制作良率不佳的问 题。
本发明提出一种电子组装体，其包括一电路板、一芯片、一基板、多个 焊球以及多个支撑架。基板具有一第一表面以及与第一表面相对应的一第二 表面，其中芯片设置于第一表面，且芯片与基极电性连接。焊球则是配设于 第二表面与电路板之间，且芯片藉由基板以及焊球与电路板电性连接。多个 支撑架则是配设于基板与电路板之间以限制电路板与基板的间距，每一个支 撑架具有一第一支撑面，且第二表面承靠于第一支撑面。
在本发明的一实施例中，电子组装体更包括一散热模块，支撑架的顶部 更包括一与芯片的顶面共平面的第二支撑面，而散热模块配设于芯片，且同 时承靠于第二支撑面。
在本发明的一实施例中，电子组装体更包括多个固定件，固定件穿设散 热模块，并扣合于电路板。
在本发明的一实施例中，支撑架为一F型结构。
在本发明的一实施例中，电路板设有多个焊垫，而焊球是配设于焊垫上。
本发明再提出一种电子组装体的制作方法，其包括下列步骤。首先，提 供一芯片封装结构，其具有一基板、一芯片以及多个焊球，基板设有一第一 表面以及与第一表面相对应的一第二表面，其中芯片设置于第一表面，焊球 设置于第二表面。然后，提供多个支撑架，并使这些支撑架与基板连接，其 中每一个支撑架具有一第一支撑面，而第二表面与第一支撑面相接。接着， 将芯片封装结构与多个支撑架的组合配设于一电路板。之后，进行一回焊制 程，以使基板经由焊球与电路板电性连接，且支撑架的底部与电路板相接， 支撑架并相对电路板支撑基板。
在本发明的一实施例中，每一个支撑架的顶部更包括一第二支撑面，而 进行回焊制程之后更包括将一散热模块组装于芯片上，且散热模块同时承靠 于芯片的顶面以及支撑架的第二支撑面。
在本发明的一实施例中，散热模块是藉由螺丝锁附的方式来与芯片紧配 合。
在本发明的一实施例中，进行上述回焊制程之前，支撑架与电路板之间 存在一间隙，进行回焊制程之后，支撑架承靠于电路板，且支撑架相对电路 板施予基板一支撑力。
在本发明的一实施例中，将芯片封装结构与支撑架的组合配设于电路板 之前，更包括在支撑架的底部涂布一黏性胶体。
在本发明的一实施例中，电路板上设有多个焊垫，而将芯片封装结构与 支撑架的组合配设于电路板之前，更包括在焊垫上设置一焊料。
在本发明的一实施例中，进行回焊制程之后更包括移除支撑架。
本发明是将多个支撑架连接于芯片封装结构的基板上，因此在对芯片封 装结构以及电路板进行回焊制程之后，因焊球受热熔解而崩落的基板即可受 到支撑架的支撑，承载芯片的基板即可稳固地配设于电路板上。此外，由于 支撑架在回焊制程中能有效地支撑因焊球受热熔解而崩落的基板，因此基板 与电路板间即可维持一适当间距，配设于基板与电路板间的焊球即不易相互 桥接。如此一来，本发明的电子组装体即有较佳的制作良率。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并 配合所附图式，作详细说明如下。
本发明提出一种电子组装体，其包括一电路板、一芯片、一基板、多个 焊球以及多个支撑架。基板具有一第一表面以及与第一表面相对应的一第二 表面，其中芯片设置于第一表面，且芯片与基极电性连接。焊球则是配设于 第二表面与电路板之间，且芯片藉由基板以及焊球与电路板电性连接。多个 支撑架则是配设于基板与电路板之间以限制电路板与基板的间距，每一个支 撑架具有一第一支撑面，且第二表面承靠于第一支撑面。
在本发明的一实施例中，电子组装体更包括一散热模块，支撑架的顶部 更包括一与芯片的顶面共平面的第二支撑面，而散热模块配设于芯片，且同 时承靠于第二支撑面。
在本发明的一实施例中，电子组装体更包括多个固定件，固定件穿设散 热模块，并扣合于电路板。
在本发明的一实施例中，支撑架为一F型结构。
在本发明的一实施例中，电路板设有多个焊垫，而焊球是配设于焊垫上。
本发明再提出一种电子组装体的制作方法，其包括下列步骤。首先，提 供一芯片封装结构，其具有一基板、一芯片以及多个焊球，基板设有一第一 表面以及与第一表面相对应的一第二表面，其中芯片设置于第一表面，焊球 设置于第二表面。然后，提供多个支撑架，并使这些支撑架与基板连接，其 中每一个支撑架具有一第一支撑面，而第二表面与第一支撑面相接。接着， 将芯片封装结构与多个支撑架的组合配设于一电路板。之后，进行一回焊制 程，以使基板经由焊球与电路板电性连接，且支撑架的底部与电路板相接， 支撑架并相对电路板支撑基板。
在本发明的一实施例中，每一个支撑架的顶部更包括一第二支撑面，而 进行回焊制程之后更包括将一散热模块组装于芯片上，且散热模块同时承靠 于芯片的顶面以及支撑架的第二支撑面。
在本发明的一实施例中，散热模块是藉由螺丝锁附的方式来与芯片紧配 合。
在本发明的一实施例中，进行上述回焊制程之前，支撑架与电路板之间 存在一间隙，进行回焊制程之后，支撑架承靠于电路板，且支撑架相对电路 板施予基板一支撑力。
在本发明的一实施例中，将芯片封装结构与支撑架的组合配设于电路板 之前，更包括在支撑架的底部涂布一黏性胶体。
在本发明的一实施例中，电路板上设有多个焊垫，而将芯片封装结构与 支撑架的组合配设于电路板之前，更包括在焊垫上设置一焊料。
在本发明的一实施例中，进行回焊制程之后更包括移除支撑架。
本发明是将多个支撑架连接于芯片封装结构的基板上，因此在对芯片封 装结构以及电路板进行回焊制程之后，因焊球受热熔解而崩落的基板即可受 到支撑架的支撑，承载芯片的基板即可稳固地配设于电路板上。此外，由于 支撑架在回焊制程中能有效地支撑因焊球受热熔解而崩落的基板，因此基板 与电路板间即可维持一适当间距，配设于基板与电路板间的焊球即不易相互 桥接。如此一来，本发明的电子组装体即有较佳的制作良率。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并 配合所附图式，作详细说明如下。
附图说明
图1所示为已知的一种BGA封装结构配置于一电路板上的示意图。
图2A所示为图1的BGA封装结构与电路板在进行回焊制程后部份焊 球相互桥接的示意图。
图2B所示为图1的BGA封装结构与电路板在进行回焊制程后基板歪斜 地配设于电路板上的示意图。
图2C所示为图1的BGA封装结构与电路板在进行回焊制程后在芯片上 锁附散热模块的示意图
图3所示为本发明一实施例的电子组装体的制作流程图。
图4A至4E所示为图3的电子组装体的制程剖面图。
图5所示为本发明另一实施例的电子组装体的示意图。
图2A所示为图1的BGA封装结构与电路板在进行回焊制程后部份焊 球相互桥接的示意图。
图2B所示为图1的BGA封装结构与电路板在进行回焊制程后基板歪斜 地配设于电路板上的示意图。
图2C所示为图1的BGA封装结构与电路板在进行回焊制程后在芯片上 锁附散热模块的示意图
图3所示为本发明一实施例的电子组装体的制作流程图。
图4A至4E所示为图3的电子组装体的制程剖面图。
图5所示为本发明另一实施例的电子组装体的示意图。
具体实施方式
图3所示为本发明一实施例的电子组装体的制作流程图。请参考图3， 本实施例的电子组装体的制作方法主要包括下列步骤：首先，执行步骤S1， 提供一芯片封装结构，其具有一基板、一芯片以及多个焊球，基板设有一第 一表面以及与第一表面相对应的一第二表面，其中芯片设置于第一表面，焊 球设置于第二表面。然后，执行步骤S2，提供多个支撑架，并使这些支撑 架与基板连接，其中每一个支撑架具有一第一支撑面，而第二表面与第一支 撑面相接。接着，执行步骤S3，将芯片封装结构与多个支撑架的组合配设 于一电路板。之后，执行步骤S4，进行一回焊制程，以使基板经由焊球与 电路板电性连接，且支撑架的底部与电路板相接，支撑架并相对电路板支撑 基板。下文中，本实施例将以详细的流程图来说明上述电子组装体的制作方 法。
图4A至4E所示为图3的电子组装体的制程剖面图。此电子组装体的 制作方法如下所述：首先，如图4A所示，提供一芯片封装结构410，其具 有一基板412、一芯片414以及多个焊球416。在本实施例中，基板412设 有一第一表面412a以及与第一表面412a相对应的一第二表面412b。其中， 芯片414是设置于基板412的第一表面412a，且芯片414与基板412电性相 接，而焊球416是设置于基板412的第二表面412b。
然后，如图4B所示，提供多个支撑架420，并使这些支撑架420与基 板412连接。在本实施例中，支撑架420例如是一F型结构，其具有一第一 支撑面422以及一第二支撑面424。其中，第一支撑面422例如是利用卡合 或是黏接的方式来与第二表面412b相接，而第二支撑面424是位于支撑架 420的顶部，且第二支撑面424例如是与芯片414的顶面414a共平面。
接着，如图4C至图4D所示，将芯片封装结构410与多个支撑架420 的组合配设于一电路板430上，其中焊球416是位于第二表面412b与电路 板430之间，且芯片414的顶面414a至电路板430的距离D例如是大于支 撑架420的高度H。因此，芯片封装结构410配设于电路板430之后，与第 二表面412b相接的支撑架420与电路板430之间会存在一间隙S。此外， 在本实施例中，电路板430上设有多个焊垫432，而将芯片封装结构410与 支撑架420的组合配设于电路板430之前，可以在焊垫432上设置一焊料 440(如图4C所示)，而设置于第二表面412b的多个焊球416则对应地与焊 垫432上的焊料440相接。
在将芯片封装结构410与多个支撑架420的组合配设于电路板430之后， 接着如图4E所示，进行一回焊制程，以使基板412能有效地经由焊球416 与电路板420电性连接，进而完成本实施例的电子组装体400的制作。详细 地说，在进行回焊制程的过程中，焊垫432上的焊料440与焊球416会熔化、 塌落且相互熔为一体并成为一扁圆状的焊点，而基板412即可经由焊球416 与电路板420电性连接。
此外，在回焊制程中，焊球416与焊料440的塌落会造成承载芯片414 的基板412同时向下塌陷。特别的是，由于本实施例在基板412设置多个支 撑架420，因此当基板412随着焊球416与焊料440的塌落而向下塌陷时， 支撑架420即会与电路板430接触(芯片414的顶面414a至电路板430的距 离D即等于支撑架420的高度H)，以限制基板412的塌陷幅度。更具体地 说，当基板412向下塌陷时，支撑架420的底部能稳固地承靠于电路板430， 支撑架420并可相对电路板430施予基板412一支撑力，与第二表面412b 相接的第一支撑面422即能有效地支撑基板412以使电路板430与基板412 间保持适当间距。
另一方面，为能让支撑架420能有效地与电路板430接合，在将芯片封 装结构410与支撑架420的组合配设于电路板430之前，本实施例亦可在支 撑架420的底部涂布一黏性胶体，因此当基板412随着焊球416与焊料440 的塌落而向下塌陷时，支撑架420即可藉由黏性胶体稳固地与电路板430接 合。当然，在未利用黏性胶体来将支撑架420固定于电路板430的实施例中， 支撑架420可视为一治具。亦即，在进行回焊制程之后，可以将支撑架420 从电子组装体400中移除。
在另一实施例的电子组装体500中，在进行回焊制程之后亦可配设一散 热模块450在芯片414上(如图5所示，其所示为本发明另一实施例的电子 组装体的示意图)，以提升芯片414的散热效能。请参考图5，在电子组装体 500中，散热模块450是同时承靠于芯片414的顶面414a以及支撑架420 的第二支撑面424，其中散热模块450例如是藉由螺丝锁附的方式来与芯片 414紧配合。详细地说，电子组装体500更包括多个例如是螺丝的固定件460， 固定件460例如是穿设散热模块450并锁固于电路板430的开孔434，进而 使散热模块450能稳固地组装于芯片414上，以对芯片414进行散热。当然， 固定件460亦可以其它较佳的实施方式来将散热模块450固定于芯片414上， 本发明在此并不做任何限制。
值得一提的是，在使用者将例如是螺丝的固定件460锁固于电路板430 以使散热模块450与芯片414紧配合的过程中，由于散热模块450是同时承 靠于芯片414的顶面414a以及支撑架420的第二支撑面424，因此使用者施 予固定件460的锁固力量会集中于第二支撑面424，芯片封装结构410即不 易承受任何不当的下压力量，而焊球416仍可完好地配设于基板412与电路 板430之间，而不易受到压迫而损坏。换言之，基板412与电路板430间仍 具有良好的电性连接性质。
综上所述，本发明是将多个支撑架连接于芯片封装结构的基板上，因此 在对芯片封装结构以及电路板进行回焊制程之后，因焊球受热熔解而崩落的 基板即可受到支撑架的支撑，用以承载芯片的基板即可稳固地配设于电路板 上，而不易有已知基板歪斜地配设在电路板上的现象。此外，由于本实施例 的支撑架在回焊制程中能有效地支撑随着焊球塌落而向下塌陷的基板，以使 基板与电路板之间即能维持适当距离，因此配设于基板与电路板间的焊球即 不易因基板过度塌陷而相互桥接。如此一来，本发明的电子组装体即有较佳 的制作良率。
另一方面，如使用者施予一锁固力量以将散热模块组装于芯片上时，支 撑架可承受上述锁固力量，以有效地保护芯片封装结构不受外力破坏，而用 以电性连接基板与电路板的焊球即可完好地配设于基板与电路板之间。换言 之，组装有散热模块的电子组装体同时具有较佳的制作良率以及散热效率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作 些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
图4A至4E所示为图3的电子组装体的制程剖面图。此电子组装体的 制作方法如下所述：首先，如图4A所示，提供一芯片封装结构410，其具 有一基板412、一芯片414以及多个焊球416。在本实施例中，基板412设 有一第一表面412a以及与第一表面412a相对应的一第二表面412b。其中， 芯片414是设置于基板412的第一表面412a，且芯片414与基板412电性相 接，而焊球416是设置于基板412的第二表面412b。
然后，如图4B所示，提供多个支撑架420，并使这些支撑架420与基 板412连接。在本实施例中，支撑架420例如是一F型结构，其具有一第一 支撑面422以及一第二支撑面424。其中，第一支撑面422例如是利用卡合 或是黏接的方式来与第二表面412b相接，而第二支撑面424是位于支撑架 420的顶部，且第二支撑面424例如是与芯片414的顶面414a共平面。
接着，如图4C至图4D所示，将芯片封装结构410与多个支撑架420 的组合配设于一电路板430上，其中焊球416是位于第二表面412b与电路 板430之间，且芯片414的顶面414a至电路板430的距离D例如是大于支 撑架420的高度H。因此，芯片封装结构410配设于电路板430之后，与第 二表面412b相接的支撑架420与电路板430之间会存在一间隙S。此外， 在本实施例中，电路板430上设有多个焊垫432，而将芯片封装结构410与 支撑架420的组合配设于电路板430之前，可以在焊垫432上设置一焊料 440(如图4C所示)，而设置于第二表面412b的多个焊球416则对应地与焊 垫432上的焊料440相接。
在将芯片封装结构410与多个支撑架420的组合配设于电路板430之后， 接着如图4E所示，进行一回焊制程，以使基板412能有效地经由焊球416 与电路板420电性连接，进而完成本实施例的电子组装体400的制作。详细 地说，在进行回焊制程的过程中，焊垫432上的焊料440与焊球416会熔化、 塌落且相互熔为一体并成为一扁圆状的焊点，而基板412即可经由焊球416 与电路板420电性连接。
此外，在回焊制程中，焊球416与焊料440的塌落会造成承载芯片414 的基板412同时向下塌陷。特别的是，由于本实施例在基板412设置多个支 撑架420，因此当基板412随着焊球416与焊料440的塌落而向下塌陷时， 支撑架420即会与电路板430接触(芯片414的顶面414a至电路板430的距 离D即等于支撑架420的高度H)，以限制基板412的塌陷幅度。更具体地 说，当基板412向下塌陷时，支撑架420的底部能稳固地承靠于电路板430， 支撑架420并可相对电路板430施予基板412一支撑力，与第二表面412b 相接的第一支撑面422即能有效地支撑基板412以使电路板430与基板412 间保持适当间距。
另一方面，为能让支撑架420能有效地与电路板430接合，在将芯片封 装结构410与支撑架420的组合配设于电路板430之前，本实施例亦可在支 撑架420的底部涂布一黏性胶体，因此当基板412随着焊球416与焊料440 的塌落而向下塌陷时，支撑架420即可藉由黏性胶体稳固地与电路板430接 合。当然，在未利用黏性胶体来将支撑架420固定于电路板430的实施例中， 支撑架420可视为一治具。亦即，在进行回焊制程之后，可以将支撑架420 从电子组装体400中移除。
在另一实施例的电子组装体500中，在进行回焊制程之后亦可配设一散 热模块450在芯片414上(如图5所示，其所示为本发明另一实施例的电子 组装体的示意图)，以提升芯片414的散热效能。请参考图5，在电子组装体 500中，散热模块450是同时承靠于芯片414的顶面414a以及支撑架420 的第二支撑面424，其中散热模块450例如是藉由螺丝锁附的方式来与芯片 414紧配合。详细地说，电子组装体500更包括多个例如是螺丝的固定件460， 固定件460例如是穿设散热模块450并锁固于电路板430的开孔434，进而 使散热模块450能稳固地组装于芯片414上，以对芯片414进行散热。当然， 固定件460亦可以其它较佳的实施方式来将散热模块450固定于芯片414上， 本发明在此并不做任何限制。
值得一提的是，在使用者将例如是螺丝的固定件460锁固于电路板430 以使散热模块450与芯片414紧配合的过程中，由于散热模块450是同时承 靠于芯片414的顶面414a以及支撑架420的第二支撑面424，因此使用者施 予固定件460的锁固力量会集中于第二支撑面424，芯片封装结构410即不 易承受任何不当的下压力量，而焊球416仍可完好地配设于基板412与电路 板430之间，而不易受到压迫而损坏。换言之，基板412与电路板430间仍 具有良好的电性连接性质。
综上所述，本发明是将多个支撑架连接于芯片封装结构的基板上，因此 在对芯片封装结构以及电路板进行回焊制程之后，因焊球受热熔解而崩落的 基板即可受到支撑架的支撑，用以承载芯片的基板即可稳固地配设于电路板 上，而不易有已知基板歪斜地配设在电路板上的现象。此外，由于本实施例 的支撑架在回焊制程中能有效地支撑随着焊球塌落而向下塌陷的基板，以使 基板与电路板之间即能维持适当距离，因此配设于基板与电路板间的焊球即 不易因基板过度塌陷而相互桥接。如此一来，本发明的电子组装体即有较佳 的制作良率。
另一方面，如使用者施予一锁固力量以将散热模块组装于芯片上时，支 撑架可承受上述锁固力量，以有效地保护芯片封装结构不受外力破坏，而用 以电性连接基板与电路板的焊球即可完好地配设于基板与电路板之间。换言 之，组装有散热模块的电子组装体同时具有较佳的制作良率以及散热效率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作 些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。