制造倒装芯片器件的结构和方法转让专利
申请号 : CN200680006014.8
文献号 : CN100593232C
文献日 : 2010-03-03
发明人 : M·A·巴克曼 , D·S·比廷 , D·P·切塞尔 , 鞠泰镐 , S·M·默钱特
申请人 : 艾格瑞系统有限公司
摘要 :
本发明提供焊料凸块结构和凸块下冶金结构。半导体衬底的上表面包含置于其上的第一导电焊盘(200)。钝化层(202)覆盖上述上表面。第二导电焊盘(212)置于钝化层中的开口(204)中并与第一导电焊盘相接触。凸块下冶金结构(300)包封第二导电焊盘，覆盖第二导电焊盘的上表面和侧壁面，保护第一和第二导电焊盘免受环境和工艺的影响。根据本发明，不再需要传统的第二钝化层。还给出了形成各种结构的方法。
权利要求 :
1.一种用于形成焊料凸块的方法，包括以下工序：在半导体衬底的沟槽中形成第一导电焊盘，所述第一导电焊盘从 所述半导体衬底的上表面露出；
在所述上表面上方形成钝化层；
在所述钝化层中形成开口以将第一导电焊盘的上表面露出；
穿过所述开口形成与所述第一导电焊盘的上表面相接触并延伸 至所述钝化层的与所述开口相邻的区域的第二导电焊盘；
在所述钝化层和第一导电焊盘上沉积凸块下冶金层，并在单一的 掩模工序中将所述凸块下冶金层图案化，以在所述第二导电焊盘的露 出的表面上形成凸块下冶金结构，所述凸块下冶金结构形成在所述第 二导电焊盘的露出的上表面和露出的侧壁表面上；和在所述凸块下冶金结构的上表面上形成焊料凸块。
2.如权利要求1中记载的方法，其中，所述形成凸块下冶金结构的工序还包括将所述第二导电焊盘包 封在所述凸块下冶金结构内。
3.如权利要求1中记载的方法，其中，所述形成第一导电焊盘的工序包括形成铜焊盘。
4.如权利要求1中记载的方法，其中，所述形成第二导电焊盘的工序包括形成铝焊盘。
5.如权利要求1中记载的方法，其中，所述半导体衬底包括在所述第一导电焊盘下方的互连结构，所述 第一导电焊盘至少与所述互连结构之一电连通。
6.如权利要求1中记载的方法，其中，所述焊料凸块在所述衬底中的导电区域和集成电路封装、电子部 件组装板或者接收衬底之间提供电连接。
7.如权利要求1中记载的方法，其中，所述第一导电焊盘的材料与所述第二导电焊盘的材料不同。
8.一种用于制造半导体器件的方法，包括以下工序：提供集成电路，所述集成电路具有钝化层和设置在衬底的上表面 的沟槽中的键合焊盘，每个键合焊盘通过所述钝化层中的开口露出；
通过所述开口形成与所述键合焊盘的上表面相接触的导电焊盘， 所述导电焊盘延伸至所述钝化层的与所述开口相邻的区域；
在所述钝化层和第一导电焊盘上沉积凸块下冶金层，并在单一的 掩模工序中将所述凸块下冶金层图案化，以在所述导电焊盘的露出的 表面上形成凸块下冶金结构，所述凸块下冶金结构形成在所述导电焊 盘的露出的上表面和露出的侧壁表面上；和在所述凸块下冶金结构的上表面上形成焊料凸块。
9.如权利要求8中记载的方法，其中，所述形成键合焊盘的工序包括形成铜键合焊盘。
10.如权利要求8中记载的方法，其中，所述形成导电焊盘的工序包括形成铝导电焊盘。
11.如权利要求8中记载的方法，其中，所述焊料凸块在衬底中的导电区域和集成电路封装、电子部件组 装板或者接收衬底之间提供电连接。
12.一种焊料凸块结构，包括：
半导体衬底；
设置于所述衬底的沟槽中的第一导电区域，所述第一导电区域从 所述衬底的上表面露出；
覆盖所述第一导电区域的钝化层，所述钝化层中限定了开口以露 出所述第一导电区域的一部分；
在所述开口中并与所述第一导电区域相接触的第二导电区域；
设置于所述第二导电区域的露出的表面上、在单一的掩模工序中 形成的凸块下冶金结构，所述凸块下冶金结构覆盖所述第二导电区域 的上表面和侧壁表面；和覆盖所述凸块下冶金结构的焊料凸块。
13.如权利要求12中记载的焊料凸块结构，其中，所述第一导电结构包括用于集成电路的键合焊盘，所述衬底包括 掺杂半导体区域和互连结构，所述焊盘与所述互连结构电连通。
14.如权利要求12中记载的焊料凸块结构，其中，所述第二导电区域覆盖钝化层的与所述开口的外围地邻接的区 域。
15.如权利要求12中记载的焊料凸块结构，其中，所述第一导电区域的材料包括铜，所述第二导电区域的材料包括 铝。
16.如权利要求12中记载的焊料凸块结构，其中，所述焊料凸块在光学互连系统中提供电互连。
17.如权利要求12中记载的焊料凸块结构，还包括封装，其中所述焊料凸块在所述衬底中的导电区域和设置 在封装外部的导电元件之间提供电气连接。
说明书 :
技术领域
本发明涉及集成电路，特别涉及用于形成倒装芯片封装连接的倒 装芯片封装连接结构和方法。
背景技术
集成电路包括半导体衬底和半导体器件，例如由衬底内的掺杂区 域形成的晶体管。包括位于衬底之上的交替的导电层和电介质层的互 连系统将掺杂区域电连接以形成电路。
导电层包括通过金属沉积和减法刻蚀工艺形成的导电路径或者 通过嵌刻工艺在沟槽中形成的导电通道。电介质层内的大致垂直的插 塞或者通孔连接上方和下方的导电路径或通路，包括连接至衬底中的 掺杂区域。导电通孔和导线通过采用包括金属沉积、光刻掩模、图案 化和减法刻蚀的传统制造技术形成。
在制造和金属化(互连系统的制造)之后，集成电路被包围在由 用于将被封装芯片连接至电子装置中的电子元件的例如引脚、管脚或 者焊球的多个外部导电元件构成的封装中，典型的是将封装的外部导 电元件导电地帖附在电路板上的导电路径上。
为了将集成电路连接至封装的导电元件，集成电路的最上层表面 (称为键合焊盘层)包括多个导电键合焊盘，导电元件(例如键合线、 焊料凸块、或者焊球)被导电地贴附在该键合焊盘上，以将键合焊盘 连接至封装的外部导电元件上。在铝基互连系统中，最上层沉积的铝 层被掩模、图案化和刻蚀以形成铝键合焊盘。下方的导电插塞将键合 焊盘连接至集成电路的电路。
图6给出了包括外部封装引线102的集成电路双列直插封装 100。集成电路104固定在管芯固定区域106上。集成电路104的上 表面112上的键合焊盘110(在一个实施方式中由铝形成)通常通过金 (或者金合金)的键合线114连接至封装引脚102。一般来讲，键合 焊盘110的长度和宽度分别在40～80μm与50～150μm之间。将键合 焊盘110电连接至封装引脚102的工艺被称为引线键合。
在另一种被称为倒装芯片或者凸块键合的公知封装结构中，互连 键合线被形成于集成电路121的键合焊盘110上的沉积的焊料凸块 120替代，见图7。倒装芯片组件与图8中的封装122的电连接是通 过翻转集成电路121并将凸块120焊接在封装122上的接收焊盘124 完成。接收焊盘124通过图8中未示出的内部导电结构与相应的外部 封装导电元件导电连通。在图8的例子中，外部封装导电元件包括焊 球阵列126，形成用于将被封装集成电路121电连接至电子器件的焊 球格点阵列。或者，封装包括外部管脚，例如图6中的管脚102，或 者其他用于将集成电路121连接至电子器件的技术。
通过铝互连系统和铝键合焊盘110形成的集成电路可以利用图6 所示的引线键合工艺或者图7和8中的倒装芯片和凸块键合工艺进行 封装。
随着集成电路器件和互连系统尺寸的减小和用来传输更高频的 模拟信号以及更高数据速率的数字信号，铝互连结构会引起无法接受 的芯片内信号传输延迟。而且，随着通孔的开口持续缩小，在较小开 口中沉积导电材料以形成导电插塞变得越来越困难。
鉴于铝互连结构的这些公知的缺点，铜(及其合金)成为被选中 的互连材料。铜比铝是更好的导体(电阻率为1.7～2.0微欧姆·厘米， 而铝为2.7～3.1微欧姆·厘米)，不易受电迁移(一种由因流经连线的 电流所引起的电场和热梯度导致的铝互连线变窄并最终断开的现象) 的影响并可以在低温下(从而可以避免对集成电路的其他元件的有害 影响)在小开口中沉积。
作为形成铜互连结构的优选技术，嵌刻工艺为适合整体地形成导 电的垂直通孔和铜互连结构的各层的水平的导电部分。嵌刻工艺在电 介质层中形成垂直通孔的开口，形成下方的水平沟槽。金属沉积步骤 同时填充通孔和沟槽，形成包括大致垂直的导电通孔和大致水平的导 电通路的完整金属互连。化学/机械研磨步骤通过去除在铜沉积期间形 成于表面上的铜沉积使电介质的表面平坦化。
完整的现有技术的嵌刻结构的例子示于图9的截面图，包括沉积 或者形成于较低层次的互连结构139上的电介质层138。形成于电介 质层138内的开口被填充以合适的导电材料140，例如铜，以形成导 电沟槽142和与较低层次的互连结构139相连接的导电通孔144。本 领域已公知，当采用嵌刻工艺形成导电互连系统时，铜键合焊盘形成 于集成电路的最上层的金属化层。
倒装芯片技术越来越成为具有大量输入输出端子的器件的主流 技术，原因在于凸块可以高于图6的键合焊盘110的密度形成在集成 电路的整个表面。区域阵列凸块结构比引线键合具有显著的优点，通 常用于芯片的性能和/或形状因素的重要性超过其他考虑的情形。外围 阵列凸块结构(其中一排或两排凸块以直线或者交错的配置沉积于最 靠近集成电路的外围)提供了较短的互连距离并因此缩短了传输延迟 时间。
尽管曾尝试将引线键合直接应用于铜键合焊盘，但这些技术未广 泛应用于商用制造工艺，原因是铜表面易于氧化，因此难以使用传统 探针检测技术进行探针检测。倒装芯片焊料凸块法更易用于铜键合焊 盘。凸块可在铜上形成并对凸块进行探针检测，但是加工中 (in-process)的探针检测仍然是一个问题。相反，铝焊盘提供了一种 公知的适合于加工中和晶片探针检测的电连接焊盘。
倒装芯片技术比传统引线键合技术昂贵，原因在于需要额外的工 艺步骤。需要两个或者更多个材料层沉积以及至少等量的掩模层及刻 蚀步骤来制造凸块下冶金层，这些层需要位于焊盘和凸块之间。
传统倒装芯片制造工艺还在集成电路的上表面上形成双钝化叠 层(每层可包括电介质材料不同的子层)。每个钝化层通过多层电介 质沉积工序制造(可在一个或多个簇工具中实施)，随后是图案化、 光刻、蚀刻和后蚀刻工序。半导体制造商寻求限制掩模和刻蚀步骤以 降低加工成本。
第一钝化层(通常称为晶片钝化层)保护最上层的或者最终铜金 属互连层和设置于其中的铜焊盘。第二钝化层(通常称为最终钝化层) 保护在铜焊盘上方形成的铝焊盘。
图10给出了根据传统的现有技术工艺的铜基互连结构的焊料凸 块或者倒装芯片结构的最终组件。衬底198包括位于形成了掺杂区域 的半导体材料下方的多个交替的电介质材料层和铜互连。铜键合焊盘 200通过用于将衬底198内的互连结构(据此将衬底198内的电路) 连接至图6的封装100的封装引脚102或者图8的封装122的焊球126 的嵌刻工艺形成在衬底198的沟槽或者开口内。
晶片钝化叠层202(通常为电介质材料叠层，包括如二氧化硅、氮 化硅、碳化硅、或它们的组合)，被沉积于键合焊盘200上方并有选择 地被刻蚀以形成露出铜焊盘区域的开口。铝焊盘或帽212被沉积在开 口中。
最终钝化层214(通常为具有图10未示出的成分层的多层堆叠)， 包括如碳化硅、氮化硅、二氧化硅或它们的组合，被沉积并有选择性 地被蚀刻以形成露出下方的铝焊盘212的开口。沉积凸块下冶金层 (UBM)并有选择地刻蚀以形成覆盖铝焊盘并与之接触的、以及覆盖 最终钝化层214区域的UBM结构218。焊料凸块220形成于UBM结 构218上方以形成倒装芯片互连。
由于最终钝化层214位于铝帽212上方，在层214中定位并形成 用于接受UBM结构218以及焊料凸块220的开口时必须考虑特定结 构的放置管理的问题。通常该开口(具有70～80μm的最大尺寸)比 铝焊盘212(具有约大于100μm的最大尺寸)小，因此必须相对于焊盘 212正确地定位。UBM结构218通常小于铝焊盘。这些在尺寸上的变 化必须正确控制，且确定放置容差以保证焊料凸块220最终被电连接 至铜焊盘200。
如图10所示，还希望最终钝化层214在铝焊盘212的边缘212A 上延伸。例如，钝化层214中的开口通常比铝焊盘212小几微米(在 一个例子中约4μm)以允许钝化层材料覆盖并保护边缘212A，以及 保护铝焊盘212免受如氧化等环境影响。由于重叠区域随钝化层开口 缩小而增大，改善了钝化层214提供的保护(而抗电迁移能力可能会 恶化)。
由于焊料凸块220需要比图6的键合线114大的键合区域，在倒 装芯片互连中采用的铝焊盘212应大于图6的传统键合焊盘110，并 要求最终钝化层214中的开口也更大。当这些尺寸按比例放大时，必 须维持铝焊盘212和最终钝化层开口的关系以保护铝焊盘212。本发 明给出了提供这些保护的方法和结构。
导电层包括通过金属沉积和减法刻蚀工艺形成的导电路径或者 通过嵌刻工艺在沟槽中形成的导电通道。电介质层内的大致垂直的插 塞或者通孔连接上方和下方的导电路径或通路，包括连接至衬底中的 掺杂区域。导电通孔和导线通过采用包括金属沉积、光刻掩模、图案 化和减法刻蚀的传统制造技术形成。
在制造和金属化(互连系统的制造)之后，集成电路被包围在由 用于将被封装芯片连接至电子装置中的电子元件的例如引脚、管脚或 者焊球的多个外部导电元件构成的封装中，典型的是将封装的外部导 电元件导电地帖附在电路板上的导电路径上。
为了将集成电路连接至封装的导电元件，集成电路的最上层表面 (称为键合焊盘层)包括多个导电键合焊盘，导电元件(例如键合线、 焊料凸块、或者焊球)被导电地贴附在该键合焊盘上，以将键合焊盘 连接至封装的外部导电元件上。在铝基互连系统中，最上层沉积的铝 层被掩模、图案化和刻蚀以形成铝键合焊盘。下方的导电插塞将键合 焊盘连接至集成电路的电路。
图6给出了包括外部封装引线102的集成电路双列直插封装 100。集成电路104固定在管芯固定区域106上。集成电路104的上 表面112上的键合焊盘110(在一个实施方式中由铝形成)通常通过金 (或者金合金)的键合线114连接至封装引脚102。一般来讲，键合 焊盘110的长度和宽度分别在40～80μm与50～150μm之间。将键合 焊盘110电连接至封装引脚102的工艺被称为引线键合。
在另一种被称为倒装芯片或者凸块键合的公知封装结构中，互连 键合线被形成于集成电路121的键合焊盘110上的沉积的焊料凸块 120替代，见图7。倒装芯片组件与图8中的封装122的电连接是通 过翻转集成电路121并将凸块120焊接在封装122上的接收焊盘124 完成。接收焊盘124通过图8中未示出的内部导电结构与相应的外部 封装导电元件导电连通。在图8的例子中，外部封装导电元件包括焊 球阵列126，形成用于将被封装集成电路121电连接至电子器件的焊 球格点阵列。或者，封装包括外部管脚，例如图6中的管脚102，或 者其他用于将集成电路121连接至电子器件的技术。
通过铝互连系统和铝键合焊盘110形成的集成电路可以利用图6 所示的引线键合工艺或者图7和8中的倒装芯片和凸块键合工艺进行 封装。
随着集成电路器件和互连系统尺寸的减小和用来传输更高频的 模拟信号以及更高数据速率的数字信号，铝互连结构会引起无法接受 的芯片内信号传输延迟。而且，随着通孔的开口持续缩小，在较小开 口中沉积导电材料以形成导电插塞变得越来越困难。
鉴于铝互连结构的这些公知的缺点，铜(及其合金)成为被选中 的互连材料。铜比铝是更好的导体(电阻率为1.7～2.0微欧姆·厘米， 而铝为2.7～3.1微欧姆·厘米)，不易受电迁移(一种由因流经连线的 电流所引起的电场和热梯度导致的铝互连线变窄并最终断开的现象) 的影响并可以在低温下(从而可以避免对集成电路的其他元件的有害 影响)在小开口中沉积。
作为形成铜互连结构的优选技术，嵌刻工艺为适合整体地形成导 电的垂直通孔和铜互连结构的各层的水平的导电部分。嵌刻工艺在电 介质层中形成垂直通孔的开口，形成下方的水平沟槽。金属沉积步骤 同时填充通孔和沟槽，形成包括大致垂直的导电通孔和大致水平的导 电通路的完整金属互连。化学/机械研磨步骤通过去除在铜沉积期间形 成于表面上的铜沉积使电介质的表面平坦化。
完整的现有技术的嵌刻结构的例子示于图9的截面图，包括沉积 或者形成于较低层次的互连结构139上的电介质层138。形成于电介 质层138内的开口被填充以合适的导电材料140，例如铜，以形成导 电沟槽142和与较低层次的互连结构139相连接的导电通孔144。本 领域已公知，当采用嵌刻工艺形成导电互连系统时，铜键合焊盘形成 于集成电路的最上层的金属化层。
倒装芯片技术越来越成为具有大量输入输出端子的器件的主流 技术，原因在于凸块可以高于图6的键合焊盘110的密度形成在集成 电路的整个表面。区域阵列凸块结构比引线键合具有显著的优点，通 常用于芯片的性能和/或形状因素的重要性超过其他考虑的情形。外围 阵列凸块结构(其中一排或两排凸块以直线或者交错的配置沉积于最 靠近集成电路的外围)提供了较短的互连距离并因此缩短了传输延迟 时间。
尽管曾尝试将引线键合直接应用于铜键合焊盘，但这些技术未广 泛应用于商用制造工艺，原因是铜表面易于氧化，因此难以使用传统 探针检测技术进行探针检测。倒装芯片焊料凸块法更易用于铜键合焊 盘。凸块可在铜上形成并对凸块进行探针检测，但是加工中 (in-process)的探针检测仍然是一个问题。相反，铝焊盘提供了一种 公知的适合于加工中和晶片探针检测的电连接焊盘。
倒装芯片技术比传统引线键合技术昂贵，原因在于需要额外的工 艺步骤。需要两个或者更多个材料层沉积以及至少等量的掩模层及刻 蚀步骤来制造凸块下冶金层，这些层需要位于焊盘和凸块之间。
传统倒装芯片制造工艺还在集成电路的上表面上形成双钝化叠 层(每层可包括电介质材料不同的子层)。每个钝化层通过多层电介 质沉积工序制造(可在一个或多个簇工具中实施)，随后是图案化、 光刻、蚀刻和后蚀刻工序。半导体制造商寻求限制掩模和刻蚀步骤以 降低加工成本。
第一钝化层(通常称为晶片钝化层)保护最上层的或者最终铜金 属互连层和设置于其中的铜焊盘。第二钝化层(通常称为最终钝化层) 保护在铜焊盘上方形成的铝焊盘。
图10给出了根据传统的现有技术工艺的铜基互连结构的焊料凸 块或者倒装芯片结构的最终组件。衬底198包括位于形成了掺杂区域 的半导体材料下方的多个交替的电介质材料层和铜互连。铜键合焊盘 200通过用于将衬底198内的互连结构(据此将衬底198内的电路) 连接至图6的封装100的封装引脚102或者图8的封装122的焊球126 的嵌刻工艺形成在衬底198的沟槽或者开口内。
晶片钝化叠层202(通常为电介质材料叠层，包括如二氧化硅、氮 化硅、碳化硅、或它们的组合)，被沉积于键合焊盘200上方并有选择 地被刻蚀以形成露出铜焊盘区域的开口。铝焊盘或帽212被沉积在开 口中。
最终钝化层214(通常为具有图10未示出的成分层的多层堆叠)， 包括如碳化硅、氮化硅、二氧化硅或它们的组合，被沉积并有选择性 地被蚀刻以形成露出下方的铝焊盘212的开口。沉积凸块下冶金层 (UBM)并有选择地刻蚀以形成覆盖铝焊盘并与之接触的、以及覆盖 最终钝化层214区域的UBM结构218。焊料凸块220形成于UBM结 构218上方以形成倒装芯片互连。
由于最终钝化层214位于铝帽212上方，在层214中定位并形成 用于接受UBM结构218以及焊料凸块220的开口时必须考虑特定结 构的放置管理的问题。通常该开口(具有70～80μm的最大尺寸)比 铝焊盘212(具有约大于100μm的最大尺寸)小，因此必须相对于焊盘 212正确地定位。UBM结构218通常小于铝焊盘。这些在尺寸上的变 化必须正确控制，且确定放置容差以保证焊料凸块220最终被电连接 至铜焊盘200。
如图10所示，还希望最终钝化层214在铝焊盘212的边缘212A 上延伸。例如，钝化层214中的开口通常比铝焊盘212小几微米(在 一个例子中约4μm)以允许钝化层材料覆盖并保护边缘212A，以及 保护铝焊盘212免受如氧化等环境影响。由于重叠区域随钝化层开口 缩小而增大，改善了钝化层214提供的保护(而抗电迁移能力可能会 恶化)。
由于焊料凸块220需要比图6的键合线114大的键合区域，在倒 装芯片互连中采用的铝焊盘212应大于图6的传统键合焊盘110，并 要求最终钝化层214中的开口也更大。当这些尺寸按比例放大时，必 须维持铝焊盘212和最终钝化层开口的关系以保护铝焊盘212。本发 明给出了提供这些保护的方法和结构。
发明内容
根据本发明的一个实施方式，本发明包括用于形成焊料凸块的方 法。本方法还包括：在半导体衬底的上表面中形成第一导电焊盘；在 上表面上方形成钝化层；在钝化层中形成开口以露出第一导电焊盘的 上表面；通过开口形成与第一导电焊盘的上表面相接触的第二导电焊 盘并延伸至钝化层的相邻区域；在第二导电焊盘的露出的表面上形成 凸块下冶金结构并在凸块下冶金结构的上表面上形成焊料凸块。
根据本发明的另一个实施方式，焊料凸块结构包括：半导体衬底； 位于衬底上表面中的第一导电区域；覆盖第一导电区域的钝化层，该 钝化层具有限定于其中以露出第一导电区域的一部分的开口；位于开 口中并与第一导电区域相接触的第二导电区域；设置于第二导电区域 的露出的表面上的凸块下冶金结构；以及位于凸块下冶金结构上方的 焊料凸块。
根据本发明的另一个实施方式，焊料凸块结构包括：半导体衬底； 位于衬底上表面中的第一导电区域；覆盖第一导电区域的钝化层，该 钝化层具有限定于其中以露出第一导电区域的一部分的开口；位于开 口中并与第一导电区域相接触的第二导电区域；设置于第二导电区域 的露出的表面上的凸块下冶金结构；以及位于凸块下冶金结构上方的 焊料凸块。
附图说明
参考下述详细说明并结合附图，本发明会更易于理解，且本发明 的优点和使用会更清晰。
图1～5为沿表示制造根据本发明的实施方式的焊料凸块和相关 结构的顺序加工步骤的普通平面截取的剖面图。
图6为现有技术的用于集成电路的引线键合封装的剖视立体图。
图7和8给出了现有技术的倒装芯片集成电路器件结构。
图9给出了现有技术的双嵌刻互连结构的剖面图。
图10给出了现有技术的焊料凸块结构的剖面图。
根据惯例，各种所述的器件的特征未按比例绘制，而是为了强调 与本发明相关的特定的特征而绘制的。参照符号在全部附图和正文中 表示相同的元件。
图1～5为沿表示制造根据本发明的实施方式的焊料凸块和相关 结构的顺序加工步骤的普通平面截取的剖面图。
图6为现有技术的用于集成电路的引线键合封装的剖视立体图。
图7和8给出了现有技术的倒装芯片集成电路器件结构。
图9给出了现有技术的双嵌刻互连结构的剖面图。
图10给出了现有技术的焊料凸块结构的剖面图。
根据惯例，各种所述的器件的特征未按比例绘制，而是为了强调 与本发明相关的特定的特征而绘制的。参照符号在全部附图和正文中 表示相同的元件。
具体实施方式
在详细说明用于形成本发明所教导的焊料凸块或者倒装芯片以 及焊料凸块或者倒装芯片结构的工艺示例之前，应注意到，本发明之 主旨在于元件和工艺步骤的新颖的且非显而易见的组合。为了不隐藏 本发明的对本领域技术人员而言显而易见的细节的公开，对某些传统 元件和工序以较少细节的描述，而附图和说明部分则较详细地对与理 解本发明相关的其他元件和工序进行说明。
如图1所示，铜键合焊盘200形成于衬底198的沟槽或开口中， 以在设置于衬底198中的集成电路与封装的外部导电端子之间提供互 连，例如图6的封装100的外部封装引脚102或者图8的封装122的 焊球阵列126。键合焊盘200可以通过公知的嵌刻或者双嵌刻技术形 成在衬底198内的通孔开口和/或沟槽中。通常键合焊盘200通过在衬 底沟槽中电沉积铜而形成，其中衬底包括例如基于二氧化硅的材料、 有机硅酸盐材料、硅酸盐、氟基电介质、低介电常数材料例如干凝胶、 气凝胶、旋制电介质及其组合或多层。
晶片钝化叠层202(通常包括一个或者多个包含如二氧化硅、氮化 硅、碳化硅或其组合的电介质材料层)如图2所示形成于焊盘200上方。 光致抗蚀剂层(图2中未示出)被沉积、掩模并显影以在其中制成开 口。然后根据图案化了的光致抗蚀剂层在钝化叠层202中形成开口 204。在本发明的一个实施方式中，叠层202的三个层包括二氧化硅 材料层和上下氮化硅层。根据其他实施方式，晶片钝化叠层可以包括 多于或者少于三个材料层，包括氮化硅、二氧化硅、碳化硅及其组合。
根据图中未示出的掩模图案沉积并刻蚀铝层，以形成如图3所示 的铝焊盘或铝帽212。在键合焊盘200和铝焊盘212之间的界面上， 因一种金属材料的原子扩散进入其他金属，会形成金属间化合物。这 样的金属间化合物较脆而容易破裂，从而引起界面导电性的不规则并 使器件性能恶化。为了避免形成金属间层，在铝焊盘212和铜键合焊 盘200之间形成导电阻挡层(图3中未示出)。构成阻挡层的示例材 料包括：钽、氮化钽、以及氮化钛。
根据现有技术，在制造工艺的这一点上，形成图10的最终钝化 层214并图案化(利用光刻掩模技术)以限定图10中的接收凸块下 冶金材料218的开口。最终钝化层214的形成和图案化需要多个工序 以及至少一个掩模层。
根据本发明，凸块下冶金(UBM)结构300(通常为多层结构但 各单个的层在图3中未示出)在衬底198上覆盖沉积，包括在图3所示 的铝焊盘212上方。UBM结构300的上部材料层使得随后形成的焊 料凸块220具有较好的键合性和浸润性以形成具有在机械和热应力下 的机械完整性和可接受的可靠性的粘接键合。UBM结构300的下部 材料层提供对铝焊盘212的良好粘着。中间层充当阻挡层以减少上下 材料层的金属间化合物的形成。UBM结构还限定了随后形成的焊料 凸块220的尺寸。
根据优选实施方式，UBM结构为具有约1.5μm厚度的三层结构 并包括下部的铝层、中间的镍-钒层和上部的铜层。UBM结构的其 他实施方式可以包括铬、钛、钨、镍、钽、难熔材料、钼以及其化合 物的层。
光致抗蚀剂层被沉积并图案化以形成图3中的光致抗蚀剂结构 301。UBM层300根据光致抗蚀剂结构301而被图案化以形成在侧面 212A和上表面212B上延伸以包封铝焊盘212的凸块下冶金结构300A (形状优选为圆形)，见图4。可以使用湿法刻蚀或者干法刻蚀来蚀 刻UBM层300。刻蚀过程优选使用适于去除UBM层300的单个层的 湿法刻蚀。
图5给出了根据公知工艺(通常根据焊料回流工艺)在凸块下冶 金结构300A上形成的焊料凸块302。
本发明取消了第二钝化层，即图10的现有技术中用于倒装芯片 或者焊料凸块键合集成电路的最终钝化层214。从图5可以看出，根 据本发明，凸块下冶金结构300A包封铝焊盘212(称为直接铝凸块)。 对焊盘的彻底包封保护铝焊盘212免受可能会在后续工序中形成的底 切并免于暴露在污染物中。这种通过UBM结构300进行的包封具备 与图10中的现有工艺的最终钝化层214同样的功能。由于具备第一 钝化层即晶片钝化层202保护器件以免受潜在的环境影响，集成电路 的整体性不受影响。
根据本发明，取消最终钝化层214显著节省了成本(例如，根据 晶片尺寸、生产线特征尺寸以及可用的技术节点，每个晶片约 $60-$150)，改善了生产周期(取消了一个完整的用于沉积和图案化 第二或者最终电介质钝化层的加工模块)并改善了使用倒装芯片或者 凸块键合技术的晶片的成品率。
此外，本发明的结构和工艺特征改善了凸块下冶金结构300A对 铝焊盘212的台阶覆盖，原因是用UBM结构300A而不是用最终钝 化层214(见图10)包封铝焊盘212。由于通过UBM结构300A再分布 的电流减少了铝焊盘212中潜在的电流积聚效应，因此改善了电迁移 性能。不同材料层的机械和冶金界面得以改善。由于铝焊盘212被凸 块下冶金结构300A彻底包封，电流容量可望提高。由于UBM结构 300A(与晶片钝化层相接触)彻底包封并减少了金属焊盘的暴露(铜 焊盘200和铝焊盘212)，电蚀行为所引起的腐蚀效应减小。在现有 技术中利用最终钝化层214限定互连和保护集成电路免受杂质的扩散 的需求不再是必须的，因为UBM结构300A提供了这些功能。
本发明的教导不限于使用铜焊盘200，也可用于其他将微电子器 件或者元件连接至封装、组装板或者衬底的导电材料。本发明也不限 于此处所述的铜和铝金属化，对于本利用技术人员而言会认识到也包 括其他可替代的导体系统，包括可用于光学互连系统的导体系统。
尽管结合优选实施方式对本发明进行了说明，但对于本领域技术 人员而言会认识到可以进行各种修正以及在不偏离本发明范畴的前 提下以等效元件替换相应元件。本发明的范围还进一步包括此处提出 的各种实施方式中的元素的任何组合。此外，可以在不偏离本发明主 旨的前提下进行修正，以使特定情况适合于本发明的方法。因此，本 发明不仅限于作为实现本发明的优选实施方式公开的特定实施方式， 而且本发明还包括所附权利要求范围所涵盖的所有实施方式。
如图1所示，铜键合焊盘200形成于衬底198的沟槽或开口中， 以在设置于衬底198中的集成电路与封装的外部导电端子之间提供互 连，例如图6的封装100的外部封装引脚102或者图8的封装122的 焊球阵列126。键合焊盘200可以通过公知的嵌刻或者双嵌刻技术形 成在衬底198内的通孔开口和/或沟槽中。通常键合焊盘200通过在衬 底沟槽中电沉积铜而形成，其中衬底包括例如基于二氧化硅的材料、 有机硅酸盐材料、硅酸盐、氟基电介质、低介电常数材料例如干凝胶、 气凝胶、旋制电介质及其组合或多层。
晶片钝化叠层202(通常包括一个或者多个包含如二氧化硅、氮化 硅、碳化硅或其组合的电介质材料层)如图2所示形成于焊盘200上方。 光致抗蚀剂层(图2中未示出)被沉积、掩模并显影以在其中制成开 口。然后根据图案化了的光致抗蚀剂层在钝化叠层202中形成开口 204。在本发明的一个实施方式中，叠层202的三个层包括二氧化硅 材料层和上下氮化硅层。根据其他实施方式，晶片钝化叠层可以包括 多于或者少于三个材料层，包括氮化硅、二氧化硅、碳化硅及其组合。
根据图中未示出的掩模图案沉积并刻蚀铝层，以形成如图3所示 的铝焊盘或铝帽212。在键合焊盘200和铝焊盘212之间的界面上， 因一种金属材料的原子扩散进入其他金属，会形成金属间化合物。这 样的金属间化合物较脆而容易破裂，从而引起界面导电性的不规则并 使器件性能恶化。为了避免形成金属间层，在铝焊盘212和铜键合焊 盘200之间形成导电阻挡层(图3中未示出)。构成阻挡层的示例材 料包括：钽、氮化钽、以及氮化钛。
根据现有技术，在制造工艺的这一点上，形成图10的最终钝化 层214并图案化(利用光刻掩模技术)以限定图10中的接收凸块下 冶金材料218的开口。最终钝化层214的形成和图案化需要多个工序 以及至少一个掩模层。
根据本发明，凸块下冶金(UBM)结构300(通常为多层结构但 各单个的层在图3中未示出)在衬底198上覆盖沉积，包括在图3所示 的铝焊盘212上方。UBM结构300的上部材料层使得随后形成的焊 料凸块220具有较好的键合性和浸润性以形成具有在机械和热应力下 的机械完整性和可接受的可靠性的粘接键合。UBM结构300的下部 材料层提供对铝焊盘212的良好粘着。中间层充当阻挡层以减少上下 材料层的金属间化合物的形成。UBM结构还限定了随后形成的焊料 凸块220的尺寸。
根据优选实施方式，UBM结构为具有约1.5μm厚度的三层结构 并包括下部的铝层、中间的镍-钒层和上部的铜层。UBM结构的其 他实施方式可以包括铬、钛、钨、镍、钽、难熔材料、钼以及其化合 物的层。
光致抗蚀剂层被沉积并图案化以形成图3中的光致抗蚀剂结构 301。UBM层300根据光致抗蚀剂结构301而被图案化以形成在侧面 212A和上表面212B上延伸以包封铝焊盘212的凸块下冶金结构300A (形状优选为圆形)，见图4。可以使用湿法刻蚀或者干法刻蚀来蚀 刻UBM层300。刻蚀过程优选使用适于去除UBM层300的单个层的 湿法刻蚀。
图5给出了根据公知工艺(通常根据焊料回流工艺)在凸块下冶 金结构300A上形成的焊料凸块302。
本发明取消了第二钝化层，即图10的现有技术中用于倒装芯片 或者焊料凸块键合集成电路的最终钝化层214。从图5可以看出，根 据本发明，凸块下冶金结构300A包封铝焊盘212(称为直接铝凸块)。 对焊盘的彻底包封保护铝焊盘212免受可能会在后续工序中形成的底 切并免于暴露在污染物中。这种通过UBM结构300进行的包封具备 与图10中的现有工艺的最终钝化层214同样的功能。由于具备第一 钝化层即晶片钝化层202保护器件以免受潜在的环境影响，集成电路 的整体性不受影响。
根据本发明，取消最终钝化层214显著节省了成本(例如，根据 晶片尺寸、生产线特征尺寸以及可用的技术节点，每个晶片约 $60-$150)，改善了生产周期(取消了一个完整的用于沉积和图案化 第二或者最终电介质钝化层的加工模块)并改善了使用倒装芯片或者 凸块键合技术的晶片的成品率。
此外，本发明的结构和工艺特征改善了凸块下冶金结构300A对 铝焊盘212的台阶覆盖，原因是用UBM结构300A而不是用最终钝 化层214(见图10)包封铝焊盘212。由于通过UBM结构300A再分布 的电流减少了铝焊盘212中潜在的电流积聚效应，因此改善了电迁移 性能。不同材料层的机械和冶金界面得以改善。由于铝焊盘212被凸 块下冶金结构300A彻底包封，电流容量可望提高。由于UBM结构 300A(与晶片钝化层相接触)彻底包封并减少了金属焊盘的暴露(铜 焊盘200和铝焊盘212)，电蚀行为所引起的腐蚀效应减小。在现有 技术中利用最终钝化层214限定互连和保护集成电路免受杂质的扩散 的需求不再是必须的，因为UBM结构300A提供了这些功能。
本发明的教导不限于使用铜焊盘200，也可用于其他将微电子器 件或者元件连接至封装、组装板或者衬底的导电材料。本发明也不限 于此处所述的铜和铝金属化，对于本利用技术人员而言会认识到也包 括其他可替代的导体系统，包括可用于光学互连系统的导体系统。
尽管结合优选实施方式对本发明进行了说明，但对于本领域技术 人员而言会认识到可以进行各种修正以及在不偏离本发明范畴的前 提下以等效元件替换相应元件。本发明的范围还进一步包括此处提出 的各种实施方式中的元素的任何组合。此外，可以在不偏离本发明主 旨的前提下进行修正，以使特定情况适合于本发明的方法。因此，本 发明不仅限于作为实现本发明的优选实施方式公开的特定实施方式， 而且本发明还包括所附权利要求范围所涵盖的所有实施方式。