用于实现简化媒体独立接口以太网复位的系统和方法转让专利
申请号 : CN200410037707.6
文献号 : CN100593314C
文献日 : 2010-03-03
发明人 : 达丽尔·A·科尔曼
申请人 : 阿尔卡特公司
摘要 :
描述了用于实现对从卡进行简化媒体独立接口(“RMII”)以太网复位的系统和方法。在一个实施例中，本发明包括一种经由RMII以太网物理层设备(“PHY”)对电连接到系统的管理处理器的从卡进行复位的方法。该方法包括：响应于检测到帧指示符开始(“SFI”)，激活移位寄存器；将复位信号数据移入移位寄存器中；把移入移位寄存器中的复位信号数据与比较数据进行比较；以及响应于与比较数据相同的复位信号数据，复位从卡。
权利要求 :
1.一种经由简化媒体独立接口以太网物理层设备对电连接到系 统的管理处理器的从卡进行复位的方法，该方法包括：响应于从简化媒体独立接口以太网物理层设备检测到帧指示符 开始，激活移位寄存器；
将复位信号数据从简化媒体独立接口以太网物理层设备移入移 位寄存器中，其中复位信号数据包括对应于要进行复位的从卡的复位 地址；
把移入移位寄存器中的复位信号数据与比较数据进行比较，其中 比较数据包括对应于从卡的捆绑数据；以及响应于复位信号数据与比较数据相同，复位从卡。
2.根据权利要求1的方法，进一步包括：向从卡提供捆绑数据。
3.根据权利要求1的方法，进一步包括：
检测载波侦听信号；以及
响应于检测到载波侦听信号，等待检测帧指示符开始。
4.根据权利要求3的方法，进一步包括响应于复位信号数据与 比较数据不同：禁用移位寄存器；以及
等待检测载波侦听信号。
5.根据权利要求1-4中任一项的方法，其中捆绑数据标识从卡在 系统中的位置。
6.根据权利要求1-4中任一项的方法，其中复位信号数据包括捆 绑数据，其中捆绑数据标识在其中安装有从卡的背板和背板插槽。
7.根据权利要求1-4中任一项的方法，进一步包括：定义一个非 全局的、本地48比特以太网地址用作复位信号数据。
8.一种用于经由以太网简化媒体独立接口物理层设备对安装在 系统中的从卡进行复位的电路，该电路包括：启用电路，被连接用于从简化媒体独立接口物理层设备接收载波 侦听信号；
与启用电路相连的移位寄存器，其中响应于从简化媒体独立接口 以太网物理层设备收到帧指示符开始，启用电路启用移位寄存器；以 及与移位寄存器相连的比较器，
其中当启用移位寄存器时，将包括对应于要进行复位的从卡的复 位地址的复位信号数据从简化媒体独立接口以太网物理层设备移入 移位寄存器中，并且当复位信号数据等于比较数据时，其中比较数据 包括对应于从卡的捆绑数据，比较器输出复位信号以复位从卡。
9.根据权利要求8的电路，其中当复位信号数据不等于比较数 据时，禁用移位寄存器。
10.根据权利要求8或9的电路，其中经由一对数据线中的第一 条数据线，将一半复位信号数据移入到移位寄存器中，并且经由该对 数据线中的第二条数据线，将剩余的复位信号数据移入到移位寄存器 中。
说明书 :
根据35 U.S.C.§119(e)和37 C.F.R.§1.78的优先权。
本正式申请要求享受以Daryl A.Coleman的名义于2003年4月 29日申请的、申请号为60/466,279、题为RMII Ethernet Reset的在先 美国临时专利申请的优先权，其中该申请被包括在此作为参考用于所 有目的。
技术领域
本发明通常涉及以太网物理层(“PHY”)设备。更具体地说， 并且不作为任何限制，本发明旨在用于经由RMII PHY设备向通过系 统分布的卡提供系统复位的系统和方法。
背景技术
在电信网络中使用信令服务器(“SS”)来处理诸如例如呼叫控 制、会话控制和无线资源控制之类的各种信令功能。信令服务器处理 路由并维护在该网络上的呼叫状态。它接收希望与其他用户代理连接 的用户代理的请求，并且利用适当信令路由这些请求。
至少一种先前的信令服务器设计是使用专有总线接口实现的。当 在信令服务器的背板上的插槽中安装的诸如连接卡之类的从卡需要 被复位时，从信令服务器的管理控制器经由专有总线接口传送系统复 位信号以复位该卡。例如，当卡需要被引导并需要接入服务时，或者 当需要停止服务时，可以发出此类系统复位。在信令服务器的每个背 板的每个插槽中安装的每块卡必须能够根据在管理控制器和卡之间 存在的无论哪一种通信连接进行复位。
如前所述，在现有的信令服务器系统中，通信连接是使用专有接 口实现的。相反，在当前信令服务器系统的一个实施例中，通信连接 是使用以太网连接实现的。此外，在这个实施例中，使用的以太网控 制器需要简化媒体独立接口(“RMII”)标准，而不是媒体独立接口 (“MII”)标准，对于后者来说先前已经开发和使用了复位电路。 两种接口之间的主要区别是：在RMII中，时钟速度为50MHz，数据 宽度为2条串行线，而在MII中，时钟速度为25MHz，数据宽度为 4条串行线。
至少一种先前的信令服务器设计是使用专有总线接口实现的。当 在信令服务器的背板上的插槽中安装的诸如连接卡之类的从卡需要 被复位时，从信令服务器的管理控制器经由专有总线接口传送系统复 位信号以复位该卡。例如，当卡需要被引导并需要接入服务时，或者 当需要停止服务时，可以发出此类系统复位。在信令服务器的每个背 板的每个插槽中安装的每块卡必须能够根据在管理控制器和卡之间 存在的无论哪一种通信连接进行复位。
如前所述，在现有的信令服务器系统中，通信连接是使用专有接 口实现的。相反，在当前信令服务器系统的一个实施例中，通信连接 是使用以太网连接实现的。此外，在这个实施例中，使用的以太网控 制器需要简化媒体独立接口(“RMII”)标准，而不是媒体独立接口 (“MII”)标准，对于后者来说先前已经开发和使用了复位电路。 两种接口之间的主要区别是：在RMII中，时钟速度为50MHz，数据 宽度为2条串行线，而在MII中，时钟速度为25MHz，数据宽度为 4条串行线。
发明内容
因此，需要一种基于RMII的复位电路，用在使用以太网控制器 的信令服务器中，其中以太网控制器使用RMII PHY用于在管理控制 器和在其内安装的连接卡之间进行通信连接。
在一个实施例中，本发明包括一种经由简化媒体独立接口 (“RMII”)以太网物理层设备(“PHY”)对电连接到系统的管理 处理器的从卡进行复位的方法。该方法包括：响应于检测到帧指示符 开始(“SFI”)，激活移位寄存器；将复位信号数据移入移位寄存 器中；把移入移位寄存器中的复位信号数据与比较数据进行比较；以 及响应于与比较数据相同的复位信号数据，复位从卡。
在另一个实施例中，本发明包括一种用于经由以太网简化媒体独 立接口(“RMII”)物理层设备(“PHY”)对安装在系统中的从卡 进行复位的电路。该电路包括：启用电路，连接用于从RMII PHY接 收载波侦听信号；与启用电路相连的移位寄存器，其中响应于收到帧 指示符开始(“SFI”)，启用电路启用移位寄存器；以及与移位寄 存器相连的比较器；其中当启用移位寄存器时，将复位信号数据移入 移位寄存器中；并且当复位信号数据等于比较数据时，比较器输出复 位信号以复位从卡。
在另一个实施例中，本发明包括一种用于经由简化媒体独立接口 (“RMII”)以太网物理层设备(“PHY”)对电连接到系统的管理 处理器的从卡进行复位的电路。该电路包括：用于响应于检测到帧指 示符开始(“SFI”)激活移位寄存器的装置；用于将复位信号数据 移入移位寄存器中的装置；用于把移入移位寄存器中的复位信号数据 与比较数据进行比较的装置；以及用于响应于与比较数据相同的复位 信号数据对从卡进行复位的装置。
在一个实施例中，本发明包括一种经由简化媒体独立接口 (“RMII”)以太网物理层设备(“PHY”)对电连接到系统的管理 处理器的从卡进行复位的方法。该方法包括：响应于检测到帧指示符 开始(“SFI”)，激活移位寄存器；将复位信号数据移入移位寄存 器中；把移入移位寄存器中的复位信号数据与比较数据进行比较；以 及响应于与比较数据相同的复位信号数据，复位从卡。
在另一个实施例中，本发明包括一种用于经由以太网简化媒体独 立接口(“RMII”)物理层设备(“PHY”)对安装在系统中的从卡 进行复位的电路。该电路包括：启用电路，连接用于从RMII PHY接 收载波侦听信号；与启用电路相连的移位寄存器，其中响应于收到帧 指示符开始(“SFI”)，启用电路启用移位寄存器；以及与移位寄 存器相连的比较器；其中当启用移位寄存器时，将复位信号数据移入 移位寄存器中；并且当复位信号数据等于比较数据时，比较器输出复 位信号以复位从卡。
在另一个实施例中，本发明包括一种用于经由简化媒体独立接口 (“RMII”)以太网物理层设备(“PHY”)对电连接到系统的管理 处理器的从卡进行复位的电路。该电路包括：用于响应于检测到帧指 示符开始(“SFI”)激活移位寄存器的装置；用于将复位信号数据 移入移位寄存器中的装置；用于把移入移位寄存器中的复位信号数据 与比较数据进行比较的装置；以及用于响应于与比较数据相同的复位 信号数据对从卡进行复位的装置。
附图说明
通过结合附图参考以下详细说明，可以更完整地理解本发明，其 中附图为：
图1表示根据一个实施例的信令服务器的框图；
图2表示图1中的信令服务器的连接卡的一个实施例的详细框 图；
图3表示图2中的连接卡的复位电路的一个实施例的详细框图； 以及
图4表示根据一个实施例图3中的复位电路的操作流程图。
图1表示根据一个实施例的信令服务器的框图；
图2表示图1中的信令服务器的连接卡的一个实施例的详细框 图；
图3表示图2中的连接卡的复位电路的一个实施例的详细框图； 以及
图4表示根据一个实施例图3中的复位电路的操作流程图。
具体实施方式
在附图中，同样或相似的单元在几个视图中被指定了相同的参考 数字，并且图示的各个单元不必是按照比例绘制的。
图1表示根据一个实施例的信令服务器(“SS”)100的框图。 如图1所示，信令服务器100包括以太网交换机102，它经由一对 100Base-T以太网线路108与多个在图1中由连接卡104表示的从卡 或连接卡中的每一个相连。当将连接卡104插入到在信令服务器100 的背板(图2)上的插槽中时，连接卡104提供到相应T1线路106 的接口。
以太网交换机102还经由一对100Base-T以太网线路112连接到 管理处理器110。如前面说明的那样，当诸如连接卡104之类的一个 连接卡需要被复位时，管理控制器110生成一个系统复位信号。按照 下文将更详细说明的方式，将系统复位信号经由以太网交换机102传 送到各连接卡，以复位连接卡中所选择的一个(例如连接卡104)。
图2表示连接卡104的一个实施例的更详细框图。如图2所示， 连接卡104包括一个变换器200，用于经由100Base-T以太网线路108 将连接卡104的RMII以太网PHY 202与以太网交换机102电耦合。 为了下文还要更详细说明的目的，从RMII PHY 202向复位电路提供 分别由参考数字204和206指定的数据线D0和D1，其中在所示的实 施例中，复位电路被实现为现场可编程门阵列(“FPGA”)208。在 RMII PHY 202和FPGA 208之间提供线路209，用于向FPGA提供 载波侦听信号，以通知FPGA已经开始从以太网交换机102接收有效 帧。当检测到流定界符的开始、继之以以太网前同步和帧指示符开始 (“SFI”)时，由PHY 202激活载波侦听线路209。利用在线路211 上的从时钟210输出的50MHz时钟信号，经由数据线204、206，将 数据从RMII PHY 202读入到FPGA 208中。
如本领域普通技术人员可以认识到的那样，连接卡104被安装在 信令服务器100的可能不只一个背板的其中之一(由背板214表示) 上的多个插槽中的一个(由插槽212表示)中。在一个实施例中，信 令服务器100包括一块或多块背板，每块背板包括多个用于接收连接 卡的插槽。背板214经由地址线216向FPGA 208提供可读捆绑 (strapping)，它标识背板(例如背板214)和在所标识的背板中安 装有连接卡104的插槽(例如插槽212)。在一个实施例中，该捆绑 包括16比特(两字节)数据，其包括用于标识背板位置的10比特的 背板捆绑部分和用于标识插槽位置的6比特的插槽捆绑部分。
在一个实施例中，定义一个非全局的本地48比特(6字节)的以 太网地址用作复位信号。在这个实施例中，该地址从标准的两字节报 头值(48:C0)开始，继之以两字节的零。剩余的两字节包括一个复 位地址，或捆绑数据，它的前10比特标识背板位置，诸如通过背板 ID号来标识，剩余的6比特标识插槽位置，诸如通过插槽ID号来标 识。如下面将要更详细说明的那样，当FPGA 208收到包括与提供给 FPGA 208的捆绑数据相匹配的复位地址的系统复位信号时，FPGA 激活复位线路220以复位连接卡104。
图3是FPGA 208的一个实施例的更详细的框图。如图3所示， FPGA 208包括一个启用电路300，被连接用于接收线路210上的载波 侦听信号和线路204、206上的包括系统复位信号的数据。使用来自 时钟210(图2)的50MHz时钟信号，将数据读入启用电路300中。 启用电路300的主要功能是检测线路210上的载波侦听信号，和 D0/D1(参考数字204/206)上的前同步和SFI，并且响应于这种检测， 通过激活启用线路304来启用移位寄存器302。
一旦启用了移位寄存器302，就将线路204、206上的48比特数 据(包括系统复位信号)移入移位寄存器中。在一个实施例中，经由 线路204移入系统复位信号的偶数比特(如比特0，比特2，比特4 等)，经由线路206移入系统复位信号的奇数比特(如比特1，比特 3，比特5等)，从而累积以太网报头的第一个完整的48比特。
把从背板214提供给FPGA 208的复位报头的值--包括两字节 的零(42:C0:00:00)和捆绑数据(p1:p0)--作为“比较数据”存 储在比较器306的存储设备305中。比较器306把线路310上的从移 位寄存器304中移入比较器中的48比特数据的各个比特与存储设备 305中存储的比较数据进行比较。如果输入到比较器306中的48比特 数据与其中存储的48比特的比较数据匹配，则比较器通过激活复位 线路220上的信号，使连接卡104被复位。
图4是复位FPGA 208的一个实施例的操作流程图。在步骤400 中，响应于使载波侦听线路210有效的RMII PHY 202，等待启用电 路300在数据线204、206上检测到RMII前同步和SFI。在步骤402 中，确定是否已经检测到RMII前同步，特别是SFI。如果没有检测 到，则执行返回到步骤400；否则，执行进行到步骤404。
在步骤404中，启用电路300使启用线路304有效，以启用移位 寄存器。在步骤406中，将每条数据线204、206中的24比特数据移 入移位寄存器302中。在步骤408中，将在步骤406中移入移位寄存 器302中的48比特输入到比较器306中，比较器306把它与存储设 备305中存储的比较数据进行比较。在步骤410中，确定输入到比较 器306中的数据是否与其中存储的数据匹配。如果不匹配，则在步骤 412中禁用移位寄存器302，并且执行返回到步骤400；否则，执行进 行到步骤414。在步骤414中，激活复位线路以复位连接卡104。
根据上述详细说明，很显然本发明有利地提供了用于经由RMII PHY设备向通过系统分布的卡提供系统复位的系统和方法。
根据上述详细说明，本发明的操作和构造是明显的。尽管显示和 描述的本发明的示范性实施例已经被认为是优选的，但是应当很容易 理解，能够对这些例子作出各种改变和修改而不背离所附权利要求书 阐述的本发明的范围。
图1表示根据一个实施例的信令服务器(“SS”)100的框图。 如图1所示，信令服务器100包括以太网交换机102，它经由一对 100Base-T以太网线路108与多个在图1中由连接卡104表示的从卡 或连接卡中的每一个相连。当将连接卡104插入到在信令服务器100 的背板(图2)上的插槽中时，连接卡104提供到相应T1线路106 的接口。
以太网交换机102还经由一对100Base-T以太网线路112连接到 管理处理器110。如前面说明的那样，当诸如连接卡104之类的一个 连接卡需要被复位时，管理控制器110生成一个系统复位信号。按照 下文将更详细说明的方式，将系统复位信号经由以太网交换机102传 送到各连接卡，以复位连接卡中所选择的一个(例如连接卡104)。
图2表示连接卡104的一个实施例的更详细框图。如图2所示， 连接卡104包括一个变换器200，用于经由100Base-T以太网线路108 将连接卡104的RMII以太网PHY 202与以太网交换机102电耦合。 为了下文还要更详细说明的目的，从RMII PHY 202向复位电路提供 分别由参考数字204和206指定的数据线D0和D1，其中在所示的实 施例中，复位电路被实现为现场可编程门阵列(“FPGA”)208。在 RMII PHY 202和FPGA 208之间提供线路209，用于向FPGA提供 载波侦听信号，以通知FPGA已经开始从以太网交换机102接收有效 帧。当检测到流定界符的开始、继之以以太网前同步和帧指示符开始 (“SFI”)时，由PHY 202激活载波侦听线路209。利用在线路211 上的从时钟210输出的50MHz时钟信号，经由数据线204、206，将 数据从RMII PHY 202读入到FPGA 208中。
如本领域普通技术人员可以认识到的那样，连接卡104被安装在 信令服务器100的可能不只一个背板的其中之一(由背板214表示) 上的多个插槽中的一个(由插槽212表示)中。在一个实施例中，信 令服务器100包括一块或多块背板，每块背板包括多个用于接收连接 卡的插槽。背板214经由地址线216向FPGA 208提供可读捆绑 (strapping)，它标识背板(例如背板214)和在所标识的背板中安 装有连接卡104的插槽(例如插槽212)。在一个实施例中，该捆绑 包括16比特(两字节)数据，其包括用于标识背板位置的10比特的 背板捆绑部分和用于标识插槽位置的6比特的插槽捆绑部分。
在一个实施例中，定义一个非全局的本地48比特(6字节)的以 太网地址用作复位信号。在这个实施例中，该地址从标准的两字节报 头值(48:C0)开始，继之以两字节的零。剩余的两字节包括一个复 位地址，或捆绑数据，它的前10比特标识背板位置，诸如通过背板 ID号来标识，剩余的6比特标识插槽位置，诸如通过插槽ID号来标 识。如下面将要更详细说明的那样，当FPGA 208收到包括与提供给 FPGA 208的捆绑数据相匹配的复位地址的系统复位信号时，FPGA 激活复位线路220以复位连接卡104。
图3是FPGA 208的一个实施例的更详细的框图。如图3所示， FPGA 208包括一个启用电路300，被连接用于接收线路210上的载波 侦听信号和线路204、206上的包括系统复位信号的数据。使用来自 时钟210(图2)的50MHz时钟信号，将数据读入启用电路300中。 启用电路300的主要功能是检测线路210上的载波侦听信号，和 D0/D1(参考数字204/206)上的前同步和SFI，并且响应于这种检测， 通过激活启用线路304来启用移位寄存器302。
一旦启用了移位寄存器302，就将线路204、206上的48比特数 据(包括系统复位信号)移入移位寄存器中。在一个实施例中，经由 线路204移入系统复位信号的偶数比特(如比特0，比特2，比特4 等)，经由线路206移入系统复位信号的奇数比特(如比特1，比特 3，比特5等)，从而累积以太网报头的第一个完整的48比特。
把从背板214提供给FPGA 208的复位报头的值--包括两字节 的零(42:C0:00:00)和捆绑数据(p1:p0)--作为“比较数据”存 储在比较器306的存储设备305中。比较器306把线路310上的从移 位寄存器304中移入比较器中的48比特数据的各个比特与存储设备 305中存储的比较数据进行比较。如果输入到比较器306中的48比特 数据与其中存储的48比特的比较数据匹配，则比较器通过激活复位 线路220上的信号，使连接卡104被复位。
图4是复位FPGA 208的一个实施例的操作流程图。在步骤400 中，响应于使载波侦听线路210有效的RMII PHY 202，等待启用电 路300在数据线204、206上检测到RMII前同步和SFI。在步骤402 中，确定是否已经检测到RMII前同步，特别是SFI。如果没有检测 到，则执行返回到步骤400；否则，执行进行到步骤404。
在步骤404中，启用电路300使启用线路304有效，以启用移位 寄存器。在步骤406中，将每条数据线204、206中的24比特数据移 入移位寄存器302中。在步骤408中，将在步骤406中移入移位寄存 器302中的48比特输入到比较器306中，比较器306把它与存储设 备305中存储的比较数据进行比较。在步骤410中，确定输入到比较 器306中的数据是否与其中存储的数据匹配。如果不匹配，则在步骤 412中禁用移位寄存器302，并且执行返回到步骤400；否则，执行进 行到步骤414。在步骤414中，激活复位线路以复位连接卡104。
根据上述详细说明，很显然本发明有利地提供了用于经由RMII PHY设备向通过系统分布的卡提供系统复位的系统和方法。
根据上述详细说明，本发明的操作和构造是明显的。尽管显示和 描述的本发明的示范性实施例已经被认为是优选的，但是应当很容易 理解，能够对这些例子作出各种改变和修改而不背离所附权利要求书 阐述的本发明的范围。