非易失性存储器件及其制造方法转让专利
申请号 : CN200710129485.4
文献号 : CN100593868C
文献日 : 2010-03-10
发明人 : 金台勋
申请人 : 海力士半导体有限公司
摘要 :
权利要求 :
1.一种非易失性存储器件，包括： 第一电极； 电阻层，其在所述第一电极上方沿着所述第一电极的边缘而形成； 绝缘层，所述电阻层分布在所述绝缘层的边缘；以及 第二电极，其形成于所述电阻层和所述绝缘层之上， 其中，所述电阻层具有复合结构，所述复合结构由至少两种不同材料的层的层叠物构成。
2. 根据权利要求l所述的非易失性存储器件，其中，所述第一电极和所述第二电极包括铂族元素。
3. 根据权利要求2所述的非易失性存储器件，其中，所述铂族元素包括铂(Pt)和铱(Ir)。
4. 根据权利要求1所述的非易失性存储器件，其中，所述绝缘层包括具有相切换的第一临界驱动电压的材料，所述第一临界驱动电压不同于所述电阻层的相切换的第二临界驱动电压。
5. 根据权利要求4所述的非易失性存储器件，其中，所述第一临界驱动电压高于所述第二临界驱动电压。
6. 根据权利要求l所述的非易失性存储器件，其中，所述绝缘层包括含铝(A1)氧化物。
7. 根据权利要求6所述的非易失性存储器件，其中，所述含铝氧化物包括A1203。
8. 根据权利要求1所述的非易失性存储器件，其中，所述电阻层包括：第一电阻层，其形成于第一电极的一部分之上；第二电阻层，其形成于所述第一电阻层的一部分之上；以及第三电阻层，其形成于所述第二电阻层的一部分之上。
9. 根据权利要求8所述的非易失性存储器件，其中，所述第一电阻层和所述第三电阻层包括含铌(Nb)氧化物。
10. 根据权利要求9所述的非易失性存储器件，其中，所述含铌氧化物包括Nb02和Nb205。
11. 根据权利要求8所述的非易失性存储器件，其中，所述第二电阻层包括含镍(Ni)氧化物或含钛(Ti)氧化物。
12. 根据权利要求11所述的非易失性存储器件，其中，所述含镍氧化物包括Ni203和Ni02。
13. 根据权利要求ll所述的非易失性存储器件，其中，所述含钛氧化物包括Ti02。
14. 根据权利要求1所述的非易失性存储器件，其中，所述电阻层包括含有至少两种不同材料的层的层叠物。
15. —种制造非易失性存储器件的方法，包括：在半导体基板的一部分之上形成包括第一电极的第一层间绝缘膜；在所述第一层间绝缘膜的一部分之上形成包括接触孔的第二层间绝缘膜，所述接触孔露出所述第一电极；在所述接触孔的侧壁上形成由多个层叠的电阻部分所构成的复合结构；形成绝缘层，使所述复合结构分布在所述绝缘层的边缘；在所述复合结构和所述绝缘层之上形成第二电极；以及在所述第二电极的一部分之上形成带有接触插塞的第三层间绝缘膜，所述接触插塞与所述第一电极重叠。
16. 根据权利要求15所述的方法，其中，所述第一电极和所述第二电极包括铂族元素。
17. 根据权利要求16所述的方法，其中，所述铂族元素包括铂(Pt)和铱(Ir)。
18. 根据权利要求15所述的方法，其中，形成所述复合结构的步骤包括：在包括所述接触孔的整个上表面之上依次形成牺牲氧化膜和硬掩模层；利用露出所述复合结构的预期区域的掩模通过光蚀刻工序蚀刻所述硬掩模层和所述牺牲氧化膜；在所述复合结构的露出的预期区域中形成所述多个电阻部分；以及移除所述硬掩模层和所述牺牲氧化膜。
19. 根据权利要求15所述的方法，还包括：对所述多个电阻部分的每一个进行退火。
20. 根据权利要求15所述的方法，其中，形成包括多个电阻部分的所述复合结构的步骤包括：形成第一电阻层、第二电阻层、第三电阻层。
21. 根据权利要求20所述的方法，其中，形成所述第一电阻层、所述第二电阻层、所述第三电阻层的步骤包括：形成层叠结构。
22. 根据权利要求20所述的方法，其中，所述第一电阻层和所述第三电阻层包括含铌(Nb)氧化物。
23. 根据权利要求22所述的方法，其中，所述含铌氧化物包括Nb02和Nb205。
24. 根据权利要求20所述的方法，其中，所述第二电阻层包括含镍(Ni)氧化物或含钛(Ti)氧化物。
25. 根据权利要求24所述的方法，其中， —所述含镍氧化物包括1^203和Ni02。
26. 根据权利要求24所述的方法，其中，所述含钛氧化物包括Ti02。
27. 根据权利要求15所述的方法，其中，所述绝缘层包括具有相切换的第一临界驱动电压的材料，所述第一临界驱动电压不同于所述电阻层的相切换的第二临界驱动电压。
28. 根据权利要求27所述的方法，其中，所述第一临界驱动电压高于所述第二临界驱动电压。
29. 根据权利要求15所述的方法，其中，所述绝缘层包括含铝(A1)氧化物。
30. 根据权利要求29所述的方法，其中，所述含铝氧化物包括A120
31.根据权利要求20所述的方法，其中，所述第一电阻层、所述第二电阻层、所述第三电阻层采用化学气相沉积(CVD)法或物理气相沉积(PVD)法而形成。
说明书 :
非易失性存储器件及其制造方法
技术领域
及使用电阻相变的电阻切换式随机存取内存（resistance switchingrandom access memory, ReRAM皮术。
背景技术
然而，由于DRAM存储单元在电荷变化方面产生"0"和"1"两个状态，当切断电源时便丧失所有存储的数据(即，易失性存储器件)，因此难以保持数据。
为了便于保持数据，对于新型存储器技术的研究尝试使用新的变量(而非电荷)在DRAM中产生对应于"0"和"1"的二元状态。
目前研究的非易失性存储器件包括磁性随机存取存储器(magnetic random access memory, MRAM)、铁电随机存取存储器(ferroelectric random access memory, FRAM)、相变随机存取存储器(phase-change random access memory, PRAM)等。
MRAM利用隧道结处的磁化方向的变化来存储数据，而FRAM利用铁电物质的极化来存储数据。虽然这两类存储器件各有优缺点，但是基本上已知的是都具有高集成密度、高操作速度，能够低功率操作，并且具有提供良好的数据保持性的潜力。
PRAM利用因特定材料的相变所造成的电阻值变化来存储数据，并且由一个电阻器和一个开关（晶体管)所构成。PRAM所用的电阻器是硫族化物(chalcogenide)电阻器，其取决于形成温度而以晶态或非晶态存在。因为非晶态的电阻大于晶态的电阻，所以可以利用这些特性来制造存储器件。当将DRAM工序用于制造PRAM时，蚀刻操作可能难以执行，甚至要花费较长的时间。此外，虽然存储器件使用晶体管或二极管来进行切换，但是其结构复杂，不容易实现正确的切换操作。而存储器件的简化结构是优选的，也是正在努力追求的。
对于电阻切换式随机存取存储器(ReRAM)的研究和开发正在取得快速的发展，其中可以依据外部施加的电压而可重复地切换高、低电阻值状态。举例而言， 一种ReRAM器件在其本质状态下是作为绝缘体而存在的，但是由于外部施加电压而相变成为金属或半导体状态，因而表现出物理性质的变化。
发明内容
举例而言，非易失性存储器件可以包括：第一电极；电阻层，其沿着所述第一电极的上边缘而形成；绝缘层，其填充所述电阻层的内部；以及第二电极，其形成于所述电阻层和所述绝缘层之上。所述电阻层可以具有由至少两种不同材料的层所构成的层叠结构。
制造非易失性存储器件的方法可以包括：在半导体基板的上方形成包括第一电极的第一层间绝缘膜；在所述第一层间绝缘膜的上方形成包括接触孔的第二层间绝缘膜，所述接触孔露出所述第一电极；在所述接触孔的侧壁上形成由第一电阻层、第二电阻层、第三电阻层所构成的层叠结构；形成填充所述层叠结构内部的绝缘层；在所述层叠结构和所述绝缘层之上形成第二电极；以及在所述第二电极的上方形成带有接触插塞的第三层间绝缘膜，所述接触插塞与所述第一电极重叠。
因此，通过在下方电极的上边缘之上层叠决定ReRAM相的电阻层，而得到稳定的临界驱动电压水平，本发明的非易失性存储器件及
8其制造方法可以有利地用于确保ReRAM的操作特性一致。
根据后面的描述以及文中描述的本发明的实施例将会了解并更 清楚地体会到本发明的其它优点和特征。此外，可以容易地看出，通 过权利要求书所限定的结构、方法及其组合可以实现本发明的优点。
附图说明
存储器件的方法的截面图；
图4是沿着图3g的截取平面A-A'获得的平面图；以及
图5是解释根据本发明优选实施例的非易失性存储器件的工作
原理的平面图。
具体实施方式
图1是示出制造非易失性存储器件的方法的截面图。在半导体 基板11的上方形成第一层间绝缘膜13。利用限定下方电极的接触掩 模通过光蚀刻工序来蚀刻第一层间绝缘膜13，以形成下方电极接触 孔（未显示）。
采用金属膜填充下方电极接触孔而形成下方电极15。在下方电 极15的上方形成第一电阻层17。在第一层间绝缘膜13的不包括第 一电阻层17的部分上方形成第二电阻层19。在第一电阻层17和第 二电阻层19之上形成上方电极21。接下来，在上方电极21之上形 成包括接触插塞25的第二层间绝缘膜23。
图2是解释非易失性存储器件的工作原理的平面图。从图中可 以清楚看到，ReRAM在其本质状态下作为绝缘体而存在（"0"电阻 状态）。然而，当经由接触插塞25从外部施加高于临界驱动电压(Vt) 的电压时，在第一电阻层17内部形成电流通路27，并且ReRAM的
9相改变为金属/半导体状态（"1"电阻状态)。
这里，临界驱动电压(Vt)是足以将ReRAM的相从绝缘体状态改 变成为金属/半导体状态的电压。此时，测量电流速率以决定ReRAM 是否进行读取操作或写入操作，电流速率取决于施加给绝缘体状态下 和金属/半导体状态下的存储器件的电压。
举例而言，如果测量的电流速率大于基准值，则可以指示正在 写入数据。另外，如果测量的电流速率小于基准值，则可以指示正在 读取数据。
然而，在这种非易失性存储器件及其制造方法中，电流通路27 在读取或写入操作期间随机地形成于电阻层17内部，从而导致临界 驱动电压(Vt)的分布范围很广。因此，难以辨别ReRAM是否正在进 行读取操作或写入操作。此外，ReRAM难以获得一致的操作特性。
图3a到3g是逐步示出根据本发明优选实施例的制造非易失性 存储器件的方法的截面图。参考图3a，在半导体基板111的上方形 成第一层间绝缘膜113。利用限定下方电极的接触掩模通过光蚀刻工 序来蚀刻第一层间绝缘膜113，以形成第一接触孔。采用金属膜填充 第一接触孔而形成下方电极115。
下方电极115的金属膜由选自铂族元素的材料所构成，例如Pt、 Ir及其冶金等同物。在下方电极115的上方形成第二层间绝缘膜117。 然后，利用限定下方电极的接触掩模通过光蚀刻工序来蚀刻第二层间 绝缘膜117，以形成第二接触孔118。
参考图3b，在包括第二接触孔118的整个上表面之上依次形成 牺牲氧化膜119、硬掩模层121、光阻123。利用限定第一、第二、 第三电阻层的预期区域的曝光掩模将光阻123曝光和显影，以形成光 阻图案123。
参考图3c，利用光阻图案123作为掩模而蚀刻硬掩模层121和 牺牲氧化膜119。
然后形成复合的电阻结构。复合的电阻结构可以是包括第一电 阻层125a、第二电阻层125b、第三电阻层125c的层叠结构。
参考图3d，在露出的下方电极115的上方形成第一电阻层125a。第一电阻层125a可以由氧化物所形成，并且优选地由含铌(Nb) 氧化物所形成。
举例而言，适合的氧化物可以包括例如Nb02、 Nb205、或其等 同物、或其组合等的材料，并且可以采用任何适当的方法而形成，例 如化学气相沉积(CVD)法或物理气相沉积(PVD)法。接下来，对第一 电阻层125a进行退火处理，以使其成为致密的氧化膜。然后，在第 一电阻层125a的上方形成第二电阻层125b。
第二电阻层125b优选地采用CVD法或PVD法而由含镍(Ni)氧 化物或含钛(Ti)氧化物所形成。含镍(Ni)氧化物可以包括例如Ni203 或Ni02等材料，而含钛(Ti)氧化物可以包括例如Ti02等材料。
对第二电阻层125b进行退火处理，以使其成为致密的氧化膜。 然后，在第二电阻层125b的上方形成第三电阻层125c。此时，第三 电阻层125c优选地采用CVD法或PVD法而由与第一电阻层125a 相同的氧化物(例如，含铌氧化物)所形成。对第三电阻层125c进行 退火处理，以使其成为致密的氧化膜。
参考图3e，移除光阻图案123、硬掩模层121、牺牲氧化膜119。
参考图3f，将绝缘材料施加于整个上表面上，并且执行平坦化 工序，直到第二层间绝缘膜117露出为止。以这种方式，绝缘层127 填充第一电阻层125a、第二电阻层125b、第三电阻层125c的内部。
绝缘材料优选地由例如铝(A1)基氧化物等氧化物所构成，其相切 换的临界驱动电压高于第一电阻层125a、第二电阻层125b、第三电 阻层125c的相切换的临界驱动电压。Al基氧化物可以包括例如A1203 等材料，并且可以采用CVD法或PVD法而形成。
参考图3g，在第三电阻层125c和绝缘层127之上形成上方电极 129。上方电极129由选自铂族元素的材料所构成，例如Pt、 Ir、及 其冶金等同物。接下来，在上方电极129之上形成第三层间绝缘膜 131，该第三层间绝缘膜131具有与下方电极115重叠的接触插塞 133。接触插塞133可以与下方电极115部分地重叠。
图4是沿着图3g的截取平面A-A'获得的平面图。如图所示，第 三电阻层125c形成为环状曲线形，而绝缘层127则形成于第三电阻层125c内部。
图5是解释根据本发明优选实施例的非易失性存储器件的工作 原理的平面图。如图所示，根据本发明的ReRAM的实施例在其本质 状态下作为绝缘体而存在（"0"数据）。然而，当经由接触插塞133 从外部施加高于临界驱动电压(Vt)的电压时，在第一电阻层125a、第 二电阻层125b、第三电阻层125c的内部形成电流通路135，从而使 ReRAM的相改变为金属/半导体状态（"1"数据）。
测量电流速率，以便于决定ReRAM是否进行读取操作或写入操 作，电流速率取决于施加给绝缘体状态下和/或金属/半导体状态下的 存储器件的电压。举例而言，如果第一电阻层125a和第三电阻层125c 由不同于第二电阻层125b的材料所构成，那么它们的电阻值也就彼 此互不相同。因此，当ReRAM是在金属/半导体状态时，则位准（水 平）与电阻值对应的数据(位准为"1"或在"0"和"1"之间的数据) 便被读取或写入。
此外，因为第一电阻层125a、第二电阻层125b、第三电阻层125c 优选地形成于第二接触孔118的侧壁上，所以在从外部施加临界驱动 电压(Vt)时电流通路135便可以保持在边缘处。结果，临界驱动电压 (Vt)的水平变得稳定，并且可以确保器件的操作特性一致。
此外，根据本文所述的本发明的一个或多个实施例及其组合的 ReRAM可以代替DRAM中使用的二极管或晶体管。
虽然己经参照具体实施例描述了本发明，但是对于本领域的技 术人员来说很显然，可以在不偏离下面权利要求书所限定的本发明的 精髓和范围的情况下做出各种的变化和修改。
本申请要求2006年10月4日提交的韩国专利申请 No.10-2006-0097492的优先权，该韩国专利申请的全部内容以引用的 方式并入本文。