存储器接口装置与应用于其上的存储器数据存取方法转让专利
申请号 : CN200710141324.7
文献号 : CN100595842C
文献日 : 2010-03-24
发明人 : 叶明杰 , 杨伟毅
申请人 : 晨星半导体股份有限公司
摘要 :
本发明提供一种存储器接口装置与应用于其上的存储器数据存取方法。该存储器接口装置被应用在一应用电路对一双倍数据传输率的存储器之间所进行的数据存取过程上，而该方法包含下列步骤：于写入时，复制该应用电路所产生的一数据而得到内容相同的一复制数据，并将该数据和该复制数据分别写入该双倍数据传输率的存储器中可被连续读取的一第一位置与一第二位置，并于读取时，将该数据与该复制数据中的部分数据加以舍弃。通过本发明，使得系统在运作时能够选择最适合的方式进行数据存取，除了可以维持既有的效能外，还能够避免系统发生运作错误的情形。
权利要求 :
1.一种存储器数据写入方法，应用在一应用电路通过一存储器接口装置 对一DDR存储器进行数据写入的过程上，而该方法包含下列步骤：接收该应用电路所产生的一数据；
复制该数据而得到内容相同的一复制数据；以及
将该数据和该复制数据分别写入该DDR存储器中的一第一位置与一第 二位置，而该第一位置与该第二位置可被连续读取。
2.一种存储器数据存取方法，应用在一应用电路对一DDR存储器进行数 据存取的过程上，该应用电路可产生出一第一类型数据和一第二类型数据， 而该方法包含下列步骤：根据所进行数据存取的对应识别码、目标地址或目标区域，判断该应用 电路所产生的该第一类型数据和该第二类型数据；
利用一第一存取方式对该DDR存储器进行该第一类型数据的存取；以 及
利用一第二存取方式对该DDR存储器进行该第二类型数据的存取，
其中该第一存取方式与该第二存取方式的存取速度相同，但以该第一存 取方式所存取的数据中有部分内容重复，使得该第一存取方式所存取的有效 数据量小于该第二存取方式所存取的有效数据量。
3.如权利要求2所述的存储器数据存取方法，其中该第一存取方式包含 下列步骤：接收该应用电路所产生的该第一类型数据；
复制该第一类型数据而得到内容相同的一第一类型复制数据；以及
将该第一类型数据与该第一类型复制数据写入该DDR存储器中，
其中该第一类型数据和该第一类型复制数据分别被写入该DDR存储器 中的一第一位置与一第二位置，而该第一位置与该第二位置可被连续读取。
4.如权利要求3所述的存储器数据存取方法，其中该第一存取方式还包 含下列步骤：自该DDR存储器中读取该第一类型数据与该第一类型复制数 据，并将其中的部分数据加以舍弃，而所舍弃的部分数据可为该第一类型数 据或是该第一类型复制数据。
5.一种存储器接口装置，应用在一应用电路与一DDR存储器之间的数据 存取过程上，该存储器接口装置包含有：一第一接口单元，信号连接于该应用电路，用以接收与传送一第一类型 数据；
一第二接口单元，信号连接于该应用电路，用以接收与传送一第二类型 数据；以及一控制单元，信号连接于该第一接口单元、该第二接口单元与该DDR 存储器，其利用一第一存取方式对该DDR存储器进行该第一类型数据的存 取，而利用一第二存取方式对该DDR存储器进行该第二类型数据的存取，其中该第一存取方式与该第二存取方式的存取速度相同，但以该第一存 取方式所存取的数据中有部分内容重复，使得该第一存取方式所存取的有效 数据量小于该第二存取方式所存取的有效数据量，其中该第一类型数据和该 第二类型数据具有进行数据存取的对应识别码、目标地址或目标区域。
6.如权利要求5所述的存储器接口装置，其中该第一存取方式由该控制 单元将该第一类型数据进行复制而得到内容相同的一第一类型复制数据，并 将该第一类型数据与该第一类型复制数据写入该DDR存储器中，而该第一 类型数据和该第一类型复制数据分别被写入该DDR存储器中的一第一位置 与一第二位置，而该第一位置与该第二位置可被连续读取。
7.如权利要求6所述的存储器接口装置，其中该第一存取方式由该控制 单元自该DDR存储器中读取该第一类型数据与该第一类型复制数据，并将 其中的部分数据加以舍弃，而所舍弃的部分数据可为该第一类型数据或是该 第一类型复制数据。
8.一种存储器接口装置，应用在一应用电路与一DDR存储器之间的数据 存取过程上，该存储器接口装置包含有：一检测单元，信号连接于该应用电路，用以检测该应用电路送出的数据 为一第一类型数据或一第二类型数据；以及一控制单元，信号连接于该检测单元与该DDR存储器，其利用一第一 存取方式对该DDR存储器进行该第一类型数据的存取，而利用一第二存取 方式对该DDR存储器进行该第二类型数据的存取，其中该第一存取方式与该第二存取方式的存取速度相同，但以该第一存 取方式所存取的数据中有部分内容重复，使得该第一存取方式所存取的有效 数据量小于该第二存取方式所存取的有效数据量。
9.如权利要求8所述的存储器接口装置，其中该第一存取方式由该控制 单元将该第一类型数据进行复制而得到内容相同的一第一类型复制数据，并 将该第一类型数据与该第一类型复制数据写入该DDR存储器中，而该第一 类型数据和该第一类型复制数据分别被写入该DDR存储器中的一第一位置 与一第二位置，而该第一位置与该第二位置可被连续读取。
10.如权利要求9所述的存储器接口装置，其中该第一存取方式由该控制 单元自该DDR存储器中读取该第一类型数据与该第一类型复制数据，并将 其中的部分数据加以舍弃，而所舍弃的部分数据可为该第一类型数据或是该 第一类型复制数据。
11.一种存储器数据写入装置，应用在一应用电路对一DDR存储器进行 数据写入的过程上，该存储器数据写入装置包含有：一复制单元，接收该应用电路所产生的一数据，并复制该数据而得到内 容相同的一复制数据；以及一写入单元，其将该数据和该复制数据分别写入该DDR存储器中的一 第一位置与一第二位置，而该第一位置与该第二位置可被连续读取。
说明书 :
技术领域
本发明关于一种存储器接口装置与应用于其上的存储器数据存取方法， 尤其关于一种通过一存储器接口装置对一DDR式的存储器所进行的存储器 数据存取方法。
背景技术
一般在数字数据处理系统中都设置有一个重要的元件，便是以动态随机 存取存储器(Dynamic Random Access Memory，简称DRAM)所完成的系统存 储器。就目前技术来说，动态随机存取存储器通常是受系统中的存储器控制 器(例如计算机系统芯片组中的北桥芯片)的控制来进行读写动作。而依照读 写动作方式的不同，目前常见的存储器类型包括有：同步动态随机存取存储 器(Synchronous DRAM，简称SDRAM)、双倍数据传输率的同步动态随机存 取存储器(Double Data Rate SDRAM，简称DDR SDRAM)等。
一般的SDRAM只使用了数据触发信号的上升边缘(rising edge)来进行数 据的读写，但DDR式的存储器，例如上述的DDR SDRAM则是同时使用了 数据触发信号的上升边缘和下降边缘(falling edge)来进行数据的读写；因此， DDR式的存储器便能够对于数据的读写速度上产生两倍的效能。
请参阅图1，其为一DDR式存储器的串行数据信号(DQ信号)和一数据 触发信号(DQS(Data Strobe))的时序示意图。如图所示，该串行数据信号(DQ 信号)产生时同时还发出了一DQS_0信号，该DQS_0信号和该串行数据信号 (DQ信号)同相位，而为了要进行数据读取，我们将该DQS_0信号的相位延 迟四分之一周期而成为该数据触发信号(DQS信号)，使得在该数据触发信号 (DQS信号)的上升边缘和下降边缘的发生时间处都能够对准该串行数据信号 (DQ信号)的正确读取时段。若假设DDR式的存储器运作在一400MHz(百万 赫兹)的频率上，则该数据触发信号(DQS信号)的实际频率为200MHz，如图 所示，该数据触发信号(DQS信号)的周期为5ns(10-9秒)，因此该数据触发信 号(DQS信号)的一上升边缘至一下降边缘的时间便为其周期的一半，即 2.5ns，而当产生每一个数据段所需的时间(包括其电平的转变或过渡的时间) 为2.5ns时，该数据触发信号(DQS信号)会因为相位平移之后和该串行数据 信号(DQ信号)的相位关联而能够得到正确的读取数据。如图中所示，在时间 T0时会读取到数据D0，而在时间T1时会读取到数据D1，以此类推。如此， 便不会造成后续数据的读取遗漏或错误。
然而，当该数据触发信号(DQS信号)与串行数据信号(DQ信号)之间发生 相位偏移时，如图2所示，其为该数据触发信号(DQS信号)的偏移示意图， 其中该数据触发信号(DQS信号)的上升边缘和下降边缘的时间点皆落在该串 行数据信号(DQ信号)的转变或过渡时段上。因此，就此图的示意，依该数据 触发信号(DQS信号)和该串行数据信号(DQ信号)的相位关联因而便无法正 确地读取到数据。另外，如图3所示，则为该串行数据信号(DQ信号)的偏移 示意图；其中若在某两数据段之间，例如在数据D0和数据D1之间，其间的 转变或过渡时段会因为某些不可抗拒的因素，例如来自于电路板或周围环境 的电磁干扰，而造成数据输出上的时间异常时，则也会使得数据的读取无法 正常。此外，若该串行数据信号(DQ信号)与相对应的该数据触发信号(DQS 信号)的频率能运作的愈大时，其相位的正确对准情况或时间上的容错率也就 会愈小，因此，因上述的相位偏差现象而造成的读取不正确的情形便愈可能 产生。
上述两个举例会造成DDR存储器在进行数据处理和读取或传送时的错 误产生，然而，这些例子在某些情况之下，例如该数据可为一种程序代码或 运作一程序所需要读取到的数据等，则这样的错误便会造成系统运作上的严 重影响，使得运作无法正常地进行。
一般的SDRAM只使用了数据触发信号的上升边缘(rising edge)来进行数 据的读写，但DDR式的存储器，例如上述的DDR SDRAM则是同时使用了 数据触发信号的上升边缘和下降边缘(falling edge)来进行数据的读写；因此， DDR式的存储器便能够对于数据的读写速度上产生两倍的效能。
请参阅图1，其为一DDR式存储器的串行数据信号(DQ信号)和一数据 触发信号(DQS(Data Strobe))的时序示意图。如图所示，该串行数据信号(DQ 信号)产生时同时还发出了一DQS_0信号，该DQS_0信号和该串行数据信号 (DQ信号)同相位，而为了要进行数据读取，我们将该DQS_0信号的相位延 迟四分之一周期而成为该数据触发信号(DQS信号)，使得在该数据触发信号 (DQS信号)的上升边缘和下降边缘的发生时间处都能够对准该串行数据信号 (DQ信号)的正确读取时段。若假设DDR式的存储器运作在一400MHz(百万 赫兹)的频率上，则该数据触发信号(DQS信号)的实际频率为200MHz，如图 所示，该数据触发信号(DQS信号)的周期为5ns(10-9秒)，因此该数据触发信 号(DQS信号)的一上升边缘至一下降边缘的时间便为其周期的一半，即 2.5ns，而当产生每一个数据段所需的时间(包括其电平的转变或过渡的时间) 为2.5ns时，该数据触发信号(DQS信号)会因为相位平移之后和该串行数据 信号(DQ信号)的相位关联而能够得到正确的读取数据。如图中所示，在时间 T0时会读取到数据D0，而在时间T1时会读取到数据D1，以此类推。如此， 便不会造成后续数据的读取遗漏或错误。
然而，当该数据触发信号(DQS信号)与串行数据信号(DQ信号)之间发生 相位偏移时，如图2所示，其为该数据触发信号(DQS信号)的偏移示意图， 其中该数据触发信号(DQS信号)的上升边缘和下降边缘的时间点皆落在该串 行数据信号(DQ信号)的转变或过渡时段上。因此，就此图的示意，依该数据 触发信号(DQS信号)和该串行数据信号(DQ信号)的相位关联因而便无法正 确地读取到数据。另外，如图3所示，则为该串行数据信号(DQ信号)的偏移 示意图；其中若在某两数据段之间，例如在数据D0和数据D1之间，其间的 转变或过渡时段会因为某些不可抗拒的因素，例如来自于电路板或周围环境 的电磁干扰，而造成数据输出上的时间异常时，则也会使得数据的读取无法 正常。此外，若该串行数据信号(DQ信号)与相对应的该数据触发信号(DQS 信号)的频率能运作的愈大时，其相位的正确对准情况或时间上的容错率也就 会愈小，因此，因上述的相位偏差现象而造成的读取不正确的情形便愈可能 产生。
上述两个举例会造成DDR存储器在进行数据处理和读取或传送时的错 误产生，然而，这些例子在某些情况之下，例如该数据可为一种程序代码或 运作一程序所需要读取到的数据等，则这样的错误便会造成系统运作上的严 重影响，使得运作无法正常地进行。
发明内容
因此，如何解决此一问题便成为本发明的主要目的。
本发明的目的在于提供一种存储器接口装置与应用于其上的存储器数 据存取方法，使得现有技术中对于DDR式的存储器在进行数据存取时，因 为数据触发信号的相位偏差现象所可能造成的存取错误或系统运作异常的 问题能得到妥善的解决。
本发明为一种存储器数据写入方法，应用在一应用电路通过一存储器接 口装置对一DDR存储器进行数据写入的过程上，而该方法包含下列步骤： 接收该应用电路所产生的一数据；复制该数据而得到内容相同的一复制数 据；以及将该数据和该复制数据分别写入该DDR存储器中的一第一位置与 一第二位置，而该第一位置与该第二位置可被连续读取。
本发明另一方面为一种存储器数据存取方法，应用在一应用电路对一 DDR存储器进行数据存取的过程上，该应用电路系可产生出一第一类型数据 和一第二类型数据，而该方法包含下列步骤：根据所进行数据存取的对应识 别码、目标地址或目标区域，判断该应用电路所产生的该第一类型数据和该 第二类型数据；利用一第一存取方式对该DDR存储器进行该第一类型数据 的存取；以及利用一第二存取方式对该DDR存储器进行该第二类型数据的 存取，其中该第一存取方式与该第二存取方式的存取速度相同，但以该第一 存取方式所存取的数据中有部分内容重复，使得该第一存取方式所存取的有 效数据量小于该第二存取方式所存取的有效数据量。
上述的存储器数据存取方法，其中优选地，该第一存取方式包含下列步骤： 接收该应用电路所产生的该第一类型数据；复制该第一类型数据而得到内容相同 的一第一类型复制数据；以及将该第一类型数据与该第一类型复制数据写入该 DDR存储器中，其中该第一类型数据和该第一类型复制数据分别被写入该DDR 存储器中的一第一位置与一第二位置，而该第一位置与该第二位置可被连续读取。
上述的存储器数据存取方法，其中优选地，该第一存取方式还包含下列 步骤：自该DDR存储器中读取该第一类型数据与该第一类型复制数据，并 将其中的部分数据加以舍弃，而所舍弃的部分数据可为该第一类型数据或是 该第一类型复制数据。
本发明另一方面为一种存储器接口装置，应用在一应用电路与一DDR 存储器之间的数据存取过程上，该存储器接口装置包含有：一第一接口单元， 信号连接于该应用电路，用以接收与传送一第一类型数据；一第二接口单元， 信号连接于该应用电路，用以接收与传送一第二类型数据；以及一控制单元， 信号连接于该第一接口单元、该第二接口单元与该DDR存储器，其利用一 第一存取方式对该DDR存储器进行该第一类型数据的存取，而利用一第二 存取方式对该DDR存储器进行该第二类型数据的存取，其中该第一存取方 式与该第二存取方式的存取速度相同，但以该第一存取方式所存取的数据中 有部分内容重复，使得该第一存取方式所存取的有效数据量小于该第二存取 方式所存取的有效数据量，其中该第一类型数据和该第二类型数据具有进行 数据存取的对应识别码、目标地址或目标区域。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元将 该第一类型数据进行复制而得到内容相同的一第一类型复制数据，并将该第 一类型数据与该第一类型复制数据写入该DDR存储器中，而该第一类型数 据和该第一类型复制数据分别被写入该DDR存储器中的一第一位置与一第 二位置，而该第一位置与该第二位置可被连续读取。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元自该DDR 存储器中读取该第一类型数据与该第一类型复制数据，并将其中的部分数据加以 舍弃，而所舍弃的部分数据可为该第一类型数据或是该第一类型复制数据。
本发明另一方面为一种存储器接口装置，应用在一应用电路与一DDR 存储器之间的数据存取过程上，该存储器接口装置包含有：一检测单元，信 号连接于该应用电路，用以检测该应用电路送出的数据为一第一类型数据或 一第二类型数据；以及一控制单元，信号连接于该检测单元与该DDR存储 器，其利用一第一存取方式对该DDR存储器进行该第一类型数据的存取， 而利用一第二存取方式对该DDR存储器进行该第二类型数据的存取，其中 该第一存取方式与该第二存取方式的存取速度相同，但以该第一存取方式所 存取的数据中有部分内容重复，使得该第一存取方式所存取的有效数据量小 于该第二存取方式所存取的有效数据量。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元将 该第一类型数据进行复制而得到内容相同的一第一类型复制数据，并将该第 一类型数据与该第一类型复制数据写入该DDR存储器中，而该第一类型数 据和该第一类型复制数据分别被写入该DDR存储器中的一第一位置与一第 二位置，而该第一位置与该第二位置可被连续读取。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元自该DDR 存储器中读取该第一类型数据与该第一类型复制数据，并将其中的部分数据加以 舍弃，而所舍弃的部分数据可为该第一类型数据或是该第一类型复制数据。
本发明另一方面为一种存储器数据写入装置，应用在一应用电路对一 DDR存储器进行数据写入的过程上，该存储器数据写入装置包含有：一复制 单元，接收该应用电路所产生的一数据，并复制该数据而得到内容相同的一 复制数据；以及一写入单元，其将该数据和该复制数据分别写入该DDR存储 器中的一第一位置与一第二位置，而该第一位置与该第二位置可被连续读取。
通过本发明，可以充分地解决现有技术所提到的问题，使得系统在运作 时能够选择最适合的方式进行数据存取，除了可以维持既有的效能外，还能 够避免系统发生运作错误的情形。
本发明的目的在于提供一种存储器接口装置与应用于其上的存储器数 据存取方法，使得现有技术中对于DDR式的存储器在进行数据存取时，因 为数据触发信号的相位偏差现象所可能造成的存取错误或系统运作异常的 问题能得到妥善的解决。
本发明为一种存储器数据写入方法，应用在一应用电路通过一存储器接 口装置对一DDR存储器进行数据写入的过程上，而该方法包含下列步骤： 接收该应用电路所产生的一数据；复制该数据而得到内容相同的一复制数 据；以及将该数据和该复制数据分别写入该DDR存储器中的一第一位置与 一第二位置，而该第一位置与该第二位置可被连续读取。
本发明另一方面为一种存储器数据存取方法，应用在一应用电路对一 DDR存储器进行数据存取的过程上，该应用电路系可产生出一第一类型数据 和一第二类型数据，而该方法包含下列步骤：根据所进行数据存取的对应识 别码、目标地址或目标区域，判断该应用电路所产生的该第一类型数据和该 第二类型数据；利用一第一存取方式对该DDR存储器进行该第一类型数据 的存取；以及利用一第二存取方式对该DDR存储器进行该第二类型数据的 存取，其中该第一存取方式与该第二存取方式的存取速度相同，但以该第一 存取方式所存取的数据中有部分内容重复，使得该第一存取方式所存取的有 效数据量小于该第二存取方式所存取的有效数据量。
上述的存储器数据存取方法，其中优选地，该第一存取方式包含下列步骤： 接收该应用电路所产生的该第一类型数据；复制该第一类型数据而得到内容相同 的一第一类型复制数据；以及将该第一类型数据与该第一类型复制数据写入该 DDR存储器中，其中该第一类型数据和该第一类型复制数据分别被写入该DDR 存储器中的一第一位置与一第二位置，而该第一位置与该第二位置可被连续读取。
上述的存储器数据存取方法，其中优选地，该第一存取方式还包含下列 步骤：自该DDR存储器中读取该第一类型数据与该第一类型复制数据，并 将其中的部分数据加以舍弃，而所舍弃的部分数据可为该第一类型数据或是 该第一类型复制数据。
本发明另一方面为一种存储器接口装置，应用在一应用电路与一DDR 存储器之间的数据存取过程上，该存储器接口装置包含有：一第一接口单元， 信号连接于该应用电路，用以接收与传送一第一类型数据；一第二接口单元， 信号连接于该应用电路，用以接收与传送一第二类型数据；以及一控制单元， 信号连接于该第一接口单元、该第二接口单元与该DDR存储器，其利用一 第一存取方式对该DDR存储器进行该第一类型数据的存取，而利用一第二 存取方式对该DDR存储器进行该第二类型数据的存取，其中该第一存取方 式与该第二存取方式的存取速度相同，但以该第一存取方式所存取的数据中 有部分内容重复，使得该第一存取方式所存取的有效数据量小于该第二存取 方式所存取的有效数据量，其中该第一类型数据和该第二类型数据具有进行 数据存取的对应识别码、目标地址或目标区域。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元将 该第一类型数据进行复制而得到内容相同的一第一类型复制数据，并将该第 一类型数据与该第一类型复制数据写入该DDR存储器中，而该第一类型数 据和该第一类型复制数据分别被写入该DDR存储器中的一第一位置与一第 二位置，而该第一位置与该第二位置可被连续读取。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元自该DDR 存储器中读取该第一类型数据与该第一类型复制数据，并将其中的部分数据加以 舍弃，而所舍弃的部分数据可为该第一类型数据或是该第一类型复制数据。
本发明另一方面为一种存储器接口装置，应用在一应用电路与一DDR 存储器之间的数据存取过程上，该存储器接口装置包含有：一检测单元，信 号连接于该应用电路，用以检测该应用电路送出的数据为一第一类型数据或 一第二类型数据；以及一控制单元，信号连接于该检测单元与该DDR存储 器，其利用一第一存取方式对该DDR存储器进行该第一类型数据的存取， 而利用一第二存取方式对该DDR存储器进行该第二类型数据的存取，其中 该第一存取方式与该第二存取方式的存取速度相同，但以该第一存取方式所 存取的数据中有部分内容重复，使得该第一存取方式所存取的有效数据量小 于该第二存取方式所存取的有效数据量。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元将 该第一类型数据进行复制而得到内容相同的一第一类型复制数据，并将该第 一类型数据与该第一类型复制数据写入该DDR存储器中，而该第一类型数 据和该第一类型复制数据分别被写入该DDR存储器中的一第一位置与一第 二位置，而该第一位置与该第二位置可被连续读取。
上述的存储器接口装置，其中优选地，该第一存取方式由该控制单元自该DDR 存储器中读取该第一类型数据与该第一类型复制数据，并将其中的部分数据加以 舍弃，而所舍弃的部分数据可为该第一类型数据或是该第一类型复制数据。
本发明另一方面为一种存储器数据写入装置，应用在一应用电路对一 DDR存储器进行数据写入的过程上，该存储器数据写入装置包含有：一复制 单元，接收该应用电路所产生的一数据，并复制该数据而得到内容相同的一 复制数据；以及一写入单元，其将该数据和该复制数据分别写入该DDR存储 器中的一第一位置与一第二位置，而该第一位置与该第二位置可被连续读取。
通过本发明，可以充分地解决现有技术所提到的问题，使得系统在运作 时能够选择最适合的方式进行数据存取，除了可以维持既有的效能外，还能 够避免系统发生运作错误的情形。
附图说明
图1为一DDR式存储器的串行数据信号DQ和一数据触发信号DQS的 时序示意图。
图2为数据触发信号DQS的偏移示意图。
图3为串行数据信号DQ的偏移示意图。
图4为本发明概念的存储器存取系统的示意图。
图5为在本发明第一较佳实施例中的存储器接口装置20的构成与应用 示意图。
图6为第一存取方式的数据写入与读取时序的示意图。
图7为另一数据触发信号DQS’的数据写入与读取时序的示意图。
图8为在本发明第二较佳实施例中的存储器接口装置40的构成与应用 示意图。
图9为在本发明第三较佳实施例中的存储器数据写入装置50的构成与 应用示意图。
图10为本发明第一较佳实施例的流程图。
图11为本发明第二较佳实施例的流程图。
图12为本发明第三较佳实施例的流程图。
其中，附图标记说明如下：
DQ、DQ’～串行数据信号
D0～D7、D0’～D3’、D0”～D3”～数据
DQS_0～信号、DQS、DQS’～数据触发信号
T0～T7、T0’～T7’～时间 10～DDR存储器
20、40～存储器接口装置 21～第一接口单元
22～第二接口单元 23、43、53～控制单元
30～应用电路 44、54～检测单元
50～存储器数据写入装置 501～复制单元
502～写入单元 55～选择单元
W1、W2、R1、R2～路线
图2为数据触发信号DQS的偏移示意图。
图3为串行数据信号DQ的偏移示意图。
图4为本发明概念的存储器存取系统的示意图。
图5为在本发明第一较佳实施例中的存储器接口装置20的构成与应用 示意图。
图6为第一存取方式的数据写入与读取时序的示意图。
图7为另一数据触发信号DQS’的数据写入与读取时序的示意图。
图8为在本发明第二较佳实施例中的存储器接口装置40的构成与应用 示意图。
图9为在本发明第三较佳实施例中的存储器数据写入装置50的构成与 应用示意图。
图10为本发明第一较佳实施例的流程图。
图11为本发明第二较佳实施例的流程图。
图12为本发明第三较佳实施例的流程图。
其中，附图标记说明如下：
DQ、DQ’～串行数据信号
D0～D7、D0’～D3’、D0”～D3”～数据
DQS_0～信号、DQS、DQS’～数据触发信号
T0～T7、T0’～T7’～时间 10～DDR存储器
20、40～存储器接口装置 21～第一接口单元
22～第二接口单元 23、43、53～控制单元
30～应用电路 44、54～检测单元
50～存储器数据写入装置 501～复制单元
502～写入单元 55～选择单元
W1、W2、R1、R2～路线
具体实施方式
请参阅图4，其为本发明概念的一存储器存取系统的示意图。该存储器 存取系统包含有：一存储器(在本发明的实施概念中使用如现有技术中所述的 DDR式的存储器，在此以一DDR存储器10表示)、一应用电路30、以及本 发明特征的一存储器接口装置20。该应用电路30能于此一系统中运作出相 关主要功能，该应用电路30可为如现有技术中所提到的可对该动态随机存 取存储器进行存取、读写控制的存储器存取控制器，或是具有存储器存取控 制功能的芯片组，甚或是具有存储器存取控制功能的北桥芯片等。而该应用 电路30通过本发明特征的该存储器接口装置20来对该DDR存储器10进行 数据存取。本发明特征在于，我们能根据该应用电路30对DDR存储器10 欲写入或读取的数据类型，而能由该存储器接口装置20对该DDR存储器10 进行不同方式的数据存取控制。详细实施说明如后。
请参阅图5，其为在本发明第一较佳实施例中的该存储器接口装置20的 构成与应用示意图。基于图4的概念示意，在此例中，该存储器接口装置20 设置于该DDR存储器10和该应用电路30之间，以控制数据存取的传输。 该存储器接口装置20包含有：一第一接口单元21、一第二接口单元22和一 控制单元23，其中，该第一接口单元21和该第二接口单元22信号连接于该 应用电路30。在本发明中，该应用电路30所产生或输出不同种类或类型的 数据，能分别通过该第一接口单元21或该第二接口单元22进行传输，也就 是该第一接口单元21和该第二接口单元22在此实施例中可分别对应该应用 电路30所产生或输出的一第一类型数据和一第二类型数据进行接收与传送。
如上所述，在此实施例中，我们将该应用电路30所进行数据存取的种 类属于重要的，归类为该第一类型数据，而所进行数据存取的种类为非重要 的，归类为该第二类型数据。而数据的重要与否，举例来说，当该应用电路 30要在系统中执行一种程序代码或执行一系统程序而需要对存储器进行数 据存取时，则该数据便是属于重要性较高的数据，因为此时若产生出如现有 技术中所述的信号转变或相位偏差时，则便容易造成整体系统的运作受到影 响而无法正常；而另一方面举例来说，当该应用电路30要在系统中对存储 器存取一影音数据时，则该数据便是较不具重要性的数据，因为在存取此类 数据产生出如前述的信号转变或相位偏差时，不会影响系统的正常运作，进 一步来说，其相位偏差所可能造成的影响仅为其影像显示输出时呈现出短暂 延迟或部分像素的显示错误而已，因而这样的错误是可以被忽略的，不至于 影响系统整体的主要运作。
由于在进行存取的数据都会具有可供判断的识别码或是将要写入的目 标地址或目标区域，所以，我们可以根据数据上是否具有这些特殊的识别码 或指定了要写入的特别地址，来判断该数据为第一类型数据或第二类型数 据。
因此，当我们以此概念来对所存取的数据作分类时，便可得知其数据是 属于较重要的该第一类型数据，或是较不重要的该第二类型数据；另外，根 据目前的技术，上述的重要数据(例如存取程序代码或运作系统程序)在进行 存取时，会通过特定的接口或路径，例如：在一般的嵌入式系统(Embedded System)中，具有内建的中央处理单元(CPU)与存储器，而中央处理单元在对 存储器进行某些重要程序的数据存取过程时，其数据便可归类于上述的该第 一类型数据，而嵌入式系统也可外接一些影音信号源，其传输的信号对存储 器进行某些影音数据的存取过程时，其数据便可归类于上述的该第二类型数 据。
因此，在此第一较佳实施例中，本发明方法为当该应用电路30要写入 该第一类型数据至该DDR存储器10时，该应用电路30便通过该第一接口 单元21进行传输，而当该应用电路30要写入该第二类型数据至该DDR存 储器10时，该应用电路30则通过该第二接口单元22进行传输，而该控制 单元23便能根据该数据是来自于该第一接口单元21或该第二接口单元22， 而能对应地采取一第一存取方式或一第二存取方式来对该DDR存储器10进 行该第一类型数据或该第二类型数据的写入。
如上所述，本发明的特征便是在于对于较重要数据的处理所使用的该第 一存取方式，和对于较不重要数据的处理所使用的该第二存取方式两者有所 不同。在此实施例中，该第一存取方式由该控制单元23在进行数据写入之 前先加以处理，也就是将该第一类型数据进行复制而得到内容相同的一第一 类型复制数据，并将该第一类型数据(即原始的数据)与该第一类型复制数据 (即复制的数据)分别写入该DDR存储器10中可被连续读取的位置上；另外， 在对于较不重要数据的处理所使用的该第二存取方式，则是仍维持着常用的 双倍数据传输率的存取方式而不作改变，也就是如现有技术中于图1中所示 所使用的存取技术。而对于此实施例的该第一存取方式的描述详细说明如 下。
如图6所示，为该第一存取方式的数据写入与读取时序的示意图；在此 实施例中我们针对现有技术中的图1的串行数据信号(DQ信号)为基础来进 行特定的数据处理方式，并利用相同周期与触发时间点的该数据触发信号 (DQS信号)进行存取；而在此实施例中，若待处理的数据属于第一类型数据 时，该控制单元23将图1的串行数据信号(DQ信号)中的每一个数据段，例 如：数据D0、D1、D2、D3等，都加以复制一份，并分别跟随着原始的各数 据段写入至其下一个数据段上，而成为如图6的串行数据信号(DQ信号)中所 示的数据D0’、D1’、D2’、D3’等，换句话说相较于该图1，在相同周期的该 数据触发信号(DQS信号)的存取下，时间T0所会对应读到的仍为数据D0， 但在时间T1所会对应读到的数据D1在此实施例的图6中却成为该数据D0 经复制之后所产生内容相同的数据D0’，而原本的数据D1则顺延至时间T2 才会被读到，其余依此类推。
因此，通过此一复制处理，在时间T0与时间T1的上升边缘和下降边缘 所对应的存取对象皆为数据D0(和数据D0’是相同的内容)，在时间T2与时间 T3的上升边缘和下降边缘所对应的存取对象则皆为数据D1(和数据D1’是相 同的内容)，因而使得相较于现有技术中在相同时间下(或相同的存取速度、 频率)的存取方式(等同于此例中的该第二存取方式)，该第一存取方式对该 DDR存储器10所存取的数据量中有部分内容是重复的，所以其有效的数据 存取内容会小于现有技术的存取方式(也为此例的该第二存取方式)有效的数 据存取内容，例如：在此实施例中，该第一存取方式所存取的数据内容便仅 为现有存取方式(或该第二存取方式)的一半而已。
如图6所示，在时间长度为5ns(10-9秒)内，该数据触发信号(DQS信号) 的一个周期内的上升边缘和下降边缘所进行存取的有效数据为内容完全相 同的两笔数据，同理后续数据也可依此类推，如此使得该串行数据信号(DQ 信号)便可视为一个新的串行数据信号(DQ’信号，其中包含有原始的第一类 型数据D0、D1、D2、D3等与复制后的第一类型复制数据D0’、D1’、D2’、D3’ 等)，而其中的每一个新的数据段，如图6中所示的数据D0”、D1”、D2”、 D3”等，便是各自由两笔内容完全相同的数据所构成，且因为数据内容(原始 加复制)的完全相同，使得原始数据与复制数据之间便不会存在有相位的转变 或过渡的区间，也就是其相位转变或过渡的现象会消失。因而在此实施例中， 相较于现有的串行数据信号(DQ信号)中两数据段的有效长度总合，该串行数 据信号(DQ’信号)的每个数据段拥有更长的有效长度，因此该数据触发信号 (DQS信号)对每一个数据段的存取时间较以往更为充裕。
因此，此实施例的复制处理其实就是将双倍数据传输率(Double Data Rate)的效果转换成为单一数据传输率(Single Data Rate)的效果，从对该DDR 存储器10以相同的存取速度(或相同的存取频率)，该第一存取方式所能存取 的有效数据内容仅为该第二存取方式的一半的结果来看，便可了解。其次， 在读取数据阶段，由该控制单元23自该DDR存储器10中读取出该第一类 型数据与该第一类型复制数据(即以该数据触发信号(DQS信号)触发该串行 数据信号(DQ’信号))，正如上述的说明使得所读取到的有效数据会有一半的 内容是重复的，即此实施例中的该数据触发信号(DQS信号)的上升边缘和下 降边缘所分别对应的原始数据与复制数据，例如：数据D0”中的D0与D0’， 便会读取到两次内容相同的数据。
如上所述，我们便设定该控制单元23将所读取到的部分数据加以舍弃 (可为该第一类型数据或该第一类型复制数据中的其中之一)，以还原出正确 的数据。虽然在最后要输出至该应用电路30上时必须要舍弃其中的一部分 数据，但在输出至该应用电路30之前的读取阶段，无论是该第一类型数据 或是该第一类型复制数据都会被该控制单元23成功读取出，而之后才进行 舍弃的选取。在此实施例中我们所舍弃掉的为每一个数据段中的复制数据部 分，换句话说，我们可使该控制单元23加以判断所读取到的第一笔数据(即 原始数据，如数据D0、D1、D2、D3等)是我们要的，而紧跟着的第二笔数据(即 复制数据，如数据D0’、D1’、D2’、D3’等)是多余的，因而设计在输出上只保 留我们要的部分，并且把多余的部分加以舍弃。
因此，在此第一较佳实施例，当该应用电路30要从该DDR存储器10 读取出数据时，则视数据的种类为该第一类型数据或该第二类型数据而采用 该第一存取方式或该第二存取方式；若数据是较不重要的数据时，该控制单 元23便依常用DDR存取技术而不作任何特别处理，直接通过该第二接口单 元22将数据读取出并输出至该应用电路30，而若数据是重要的数据时，该 控制单元23便会在该第一类型数据与该第一类型复制数据两者之间舍弃其 中的一笔数据(此实施例舍弃该第一类型复制数据)，并通过该第一接口单元 21将数据读取出并输出至该应用电路30。
利用本发明的概念，虽然在进行重要数据的存取时会降低其有效数据的 存取率(此实施例变成原本的一半)，然而由于相对的增加了数据触发信号对 每一个数据段的存取时段，因此便能够有效地确保在存取重要数据时，不会 因为数据触发信号产生如现有技术中所提到的相位偏移问题而造成数据读 取错误的情况发生，较大的存取时段能够容许数据触发信号所可能产生的相 位偏移现象，使得系统可以因为较大的容错率而能有效地避免因为重要数据 的存取错误造成系统运作不正常的情形发生，因而能成功地解决现有技术所 提出的问题。
此外，我们还可将该第一较佳实施例中的读取阶段作一变化，也就是将 该数据触发信号(DQS信号)的相位作一读取上的相位平移，而成为如图7中 所示的另一数据触发信号(DQS’信号)，因而在时间T0’处便为信号的上升边 缘而在时间T1’处便为信号的下降边缘，使得在时间T0’所读取到的数据D0” 才为正确的读取结果(其时间点位在读取该数据D0”的中央)，而在时间T1’ 所读取到的结果则会因为此时段大多为相位发生转变或过渡的时段，因此便 会被视为数据读取不正确的结果。
如此，对于所读取到的该数据D0”而言，我们便能控制以该数据触发信 号(DQS’信号)的时间T0’的上升边缘进行读取，而也能够提高对于读取上可 能出现的相位偏移影响的容忍度以增加数据读取的正确性，同时，数据触发 信号(DQS’信号)的时间T1’的下降边缘所作的读取则便因为整体信号的相位 平移而一定会落在相位转变或过渡的时段上，其读取结果便可设计将其加以 舍弃；同理，在对之后的每一个数据段的读取，便仅以信号的上升边缘(即时 间T2’、T4’、T6’等)的读取结果为主，并且直接舍弃信号的下降边缘(即时间 T1’、T3’、T5’、T7’等)的读取结果，因此，我们便可直接就信号的上升边缘或 下降边缘来加以指定与选择，配合该数据触发信号(DQS’信号)的相位平移方 式而能正确地读取到数据，而不用指定要舍弃的数据是读取到的原始数据或 复制数据，且其读取出的数据也能维持连续性。
基于本发明概念的存储器存取系统示意图(图4)，我们可以将其中的该存 储器接口装置20的构成加以改变，但仍可达到如第一较佳实施例的效果。 例如请参阅图8，其为本发明第二较佳实施例的一存储器接口装置40的构成 与应用示意图。在此实施例中，该存储器接口装置40同样设置于该DDR存 储器10和该应用电路30之间以控制数据存取的传输，相较于第一较佳实施 例中的该存储器接口装置20，此第二较佳实施例中的该存储器接口装置40 除了设置有一控制单元43外，还设置有一检测单元44，该检测单元44信号 连接于该应用电路30与该控制单元43之间；在此实施例中，该检测单元44 可检测该应用电路30所输出的数据为该第一类型数据(较重要)或者是该第 二类型数据(较不重要)，使得该控制单元43能根据检测结果，而将所接收到 的数据对该DDR存储器10采用对应的第一存取方式或第二存取方式进行数 据存取，而关于其第一存取方式或第二存取方式，以至于采用该第一存取方 式时对于所读取到的数据的选择，或是该数据触发信号的相位平移等过程， 则都和该第一较佳实施例相同。
请参阅图9，其为在本发明第三较佳实施例中的一存储器数据写入装置 50的构成与应用示意图。在此实施例中，我们以该存储器数据写入装置50 来呈现出本发明概念示意的存储器接口装置。此实施例的该存储器数据写入 装置50内设置有：一复制单元501、一写入单元502和一选择单元55，并 还设置有一检测单元54和一控制单元53，而其中，该控制单元53分别和该 复制单元501、该写入单元502、该选择单元55和该DDR存储器10作信号 连接。相较于第一、第二较佳实施例的说明与附图，同样的在此实施例中， 该控制单元53可根据该检测单元54的检测结果，而对该应用电路30所欲 写入或读取的数据采用该第一存取方式或该第二存取方式。
当采用该第一存取方式(对于较重要的数据)时，于数据写入阶段，该控 制单元53便通过路线W1传输数据而由该复制单元501进行数据复制，并 利用该写入单元502进行数据写入(其复制和写入的方式皆和第一较佳实施 例相同)，而之后当要将数据从该DDR存储器10读取出时，该控制单元53 便能控制将所读取到的数据由路线R1将数据输入至该选择单元55，而由该 选择单元55将所读取到的数据进行选取或舍弃(其选取方式和第一较佳实施 例相同)，以还原出原始的数据。
当采用该第二存取方式(对于非重要的数据)时，于数据写入阶段，该控 制单元53便通过路线W2传输数据而不须通过该复制单元501进行复制， 并直接利用该写入单元502进行数据写入(其写入的方式和第一较佳实施例 相同)，而之后当要将数据从该DDR存储器10读取出时，该控制单元53便 能控制将所读取到的数据由路线R2进行输出，而不须通过该选择单元55进 行选取或舍弃。
请参阅图10，其为本发明第一较佳实施例的流程图。首先，应用电路 30对DDR存储器10进行数据写入，当所写入的数据为第一类型数据时，由 第一接口单元21接收数据，并由控制单元23以第一存取方式对DDR存储 器10进行处理；若所写入的数据为第二类型数据时，由第二接口单元22接 收数据，并由控制单元23以第二存取方式对DDR存储器10进行处理；接 着，应用电路30对DDR存储器10进行数据读取，当应用电路30要读取第 一类型数据时，由控制单元23以第一存取方式对DDR存储器10进行处理， 并通过第一接口单元21将数据输出至应用电路30上，若当应用电路30要 读取第二类型数据时，由控制单元23以第二存取方式对DDR存储器10进 行处理，并通过第二接口单元22将数据输出至应用电路30上。
请参阅图11，其为本发明第二较佳实施例的流程图。首先，应用电路 30对DDR存储器10进行数据写入，并且由检测单元44对所写入的数据进 行检测。当所写入的数据为第一类型数据时，由控制单元43以第一存取方 式对DDR存储器10进行处理；若所写入的数据为第二类型数据时，由控制 单元43以第二存取方式对DDR存储器10进行处理。接着，应用电路30对 DDR存储器10进行数据读取，当应用电路30要读取第一类型数据时，由控 制单元43以第一存取方式对DDR存储器10进行处理，并将数据输出至应 用电路30上，若当应用电路30要读取第二类型数据时，由控制单元43以 第二存取方式对DDR存储器10进行处理，并将数据输出至应用电路30上。
请参阅图12，其为本发明第三较佳实施例的流程图。首先，应用电路 30对DDR存储器10进行数据写入，并且由检测单元54对所写入的数据进 行检测，当所写入的数据为第一类型数据时，由控制单元53以第一存取方 式并通过复制单元501和写入单元502对DDR存储器10进行处理；若所写 入的数据为第二类型数据时，由控制单元53以第二存取方式并直接通过写 入单元502对DDR存储器10进行处理；接着，应用电路30对DDR存储器 10进行数据读取，当应用电路30要读取第一类型数据时，由控制单元53以 第一存取方式对DDR存储器10进行处理，并通过选择单元55将数据进行 输出；若当应用电路30要读取第二类型数据时，由控制单元43以第二存取 方式对DDR存储器10进行处理，并直接将数据进行输出。
综上所述，通过本发明的概念可以充分地解决现有技术所提到的问题， 使得系统在运作时能够选择最适合的方式进行数据存取，除了可以维持既有 的效能外，还能够避免系统发生运作错误的情形。因此，成功地达成本发明 的主要目的。
虽然本发明已以较佳实施例揭示如上，然而其并非用以限定本发明，任 何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润 饰，因此本发明的保护范围当视权利要求所界定的范围为准。
请参阅图5，其为在本发明第一较佳实施例中的该存储器接口装置20的 构成与应用示意图。基于图4的概念示意，在此例中，该存储器接口装置20 设置于该DDR存储器10和该应用电路30之间，以控制数据存取的传输。 该存储器接口装置20包含有：一第一接口单元21、一第二接口单元22和一 控制单元23，其中，该第一接口单元21和该第二接口单元22信号连接于该 应用电路30。在本发明中，该应用电路30所产生或输出不同种类或类型的 数据，能分别通过该第一接口单元21或该第二接口单元22进行传输，也就 是该第一接口单元21和该第二接口单元22在此实施例中可分别对应该应用 电路30所产生或输出的一第一类型数据和一第二类型数据进行接收与传送。
如上所述，在此实施例中，我们将该应用电路30所进行数据存取的种 类属于重要的，归类为该第一类型数据，而所进行数据存取的种类为非重要 的，归类为该第二类型数据。而数据的重要与否，举例来说，当该应用电路 30要在系统中执行一种程序代码或执行一系统程序而需要对存储器进行数 据存取时，则该数据便是属于重要性较高的数据，因为此时若产生出如现有 技术中所述的信号转变或相位偏差时，则便容易造成整体系统的运作受到影 响而无法正常；而另一方面举例来说，当该应用电路30要在系统中对存储 器存取一影音数据时，则该数据便是较不具重要性的数据，因为在存取此类 数据产生出如前述的信号转变或相位偏差时，不会影响系统的正常运作，进 一步来说，其相位偏差所可能造成的影响仅为其影像显示输出时呈现出短暂 延迟或部分像素的显示错误而已，因而这样的错误是可以被忽略的，不至于 影响系统整体的主要运作。
由于在进行存取的数据都会具有可供判断的识别码或是将要写入的目 标地址或目标区域，所以，我们可以根据数据上是否具有这些特殊的识别码 或指定了要写入的特别地址，来判断该数据为第一类型数据或第二类型数 据。
因此，当我们以此概念来对所存取的数据作分类时，便可得知其数据是 属于较重要的该第一类型数据，或是较不重要的该第二类型数据；另外，根 据目前的技术，上述的重要数据(例如存取程序代码或运作系统程序)在进行 存取时，会通过特定的接口或路径，例如：在一般的嵌入式系统(Embedded System)中，具有内建的中央处理单元(CPU)与存储器，而中央处理单元在对 存储器进行某些重要程序的数据存取过程时，其数据便可归类于上述的该第 一类型数据，而嵌入式系统也可外接一些影音信号源，其传输的信号对存储 器进行某些影音数据的存取过程时，其数据便可归类于上述的该第二类型数 据。
因此，在此第一较佳实施例中，本发明方法为当该应用电路30要写入 该第一类型数据至该DDR存储器10时，该应用电路30便通过该第一接口 单元21进行传输，而当该应用电路30要写入该第二类型数据至该DDR存 储器10时，该应用电路30则通过该第二接口单元22进行传输，而该控制 单元23便能根据该数据是来自于该第一接口单元21或该第二接口单元22， 而能对应地采取一第一存取方式或一第二存取方式来对该DDR存储器10进 行该第一类型数据或该第二类型数据的写入。
如上所述，本发明的特征便是在于对于较重要数据的处理所使用的该第 一存取方式，和对于较不重要数据的处理所使用的该第二存取方式两者有所 不同。在此实施例中，该第一存取方式由该控制单元23在进行数据写入之 前先加以处理，也就是将该第一类型数据进行复制而得到内容相同的一第一 类型复制数据，并将该第一类型数据(即原始的数据)与该第一类型复制数据 (即复制的数据)分别写入该DDR存储器10中可被连续读取的位置上；另外， 在对于较不重要数据的处理所使用的该第二存取方式，则是仍维持着常用的 双倍数据传输率的存取方式而不作改变，也就是如现有技术中于图1中所示 所使用的存取技术。而对于此实施例的该第一存取方式的描述详细说明如 下。
如图6所示，为该第一存取方式的数据写入与读取时序的示意图；在此 实施例中我们针对现有技术中的图1的串行数据信号(DQ信号)为基础来进 行特定的数据处理方式，并利用相同周期与触发时间点的该数据触发信号 (DQS信号)进行存取；而在此实施例中，若待处理的数据属于第一类型数据 时，该控制单元23将图1的串行数据信号(DQ信号)中的每一个数据段，例 如：数据D0、D1、D2、D3等，都加以复制一份，并分别跟随着原始的各数 据段写入至其下一个数据段上，而成为如图6的串行数据信号(DQ信号)中所 示的数据D0’、D1’、D2’、D3’等，换句话说相较于该图1，在相同周期的该 数据触发信号(DQS信号)的存取下，时间T0所会对应读到的仍为数据D0， 但在时间T1所会对应读到的数据D1在此实施例的图6中却成为该数据D0 经复制之后所产生内容相同的数据D0’，而原本的数据D1则顺延至时间T2 才会被读到，其余依此类推。
因此，通过此一复制处理，在时间T0与时间T1的上升边缘和下降边缘 所对应的存取对象皆为数据D0(和数据D0’是相同的内容)，在时间T2与时间 T3的上升边缘和下降边缘所对应的存取对象则皆为数据D1(和数据D1’是相 同的内容)，因而使得相较于现有技术中在相同时间下(或相同的存取速度、 频率)的存取方式(等同于此例中的该第二存取方式)，该第一存取方式对该 DDR存储器10所存取的数据量中有部分内容是重复的，所以其有效的数据 存取内容会小于现有技术的存取方式(也为此例的该第二存取方式)有效的数 据存取内容，例如：在此实施例中，该第一存取方式所存取的数据内容便仅 为现有存取方式(或该第二存取方式)的一半而已。
如图6所示，在时间长度为5ns(10-9秒)内，该数据触发信号(DQS信号) 的一个周期内的上升边缘和下降边缘所进行存取的有效数据为内容完全相 同的两笔数据，同理后续数据也可依此类推，如此使得该串行数据信号(DQ 信号)便可视为一个新的串行数据信号(DQ’信号，其中包含有原始的第一类 型数据D0、D1、D2、D3等与复制后的第一类型复制数据D0’、D1’、D2’、D3’ 等)，而其中的每一个新的数据段，如图6中所示的数据D0”、D1”、D2”、 D3”等，便是各自由两笔内容完全相同的数据所构成，且因为数据内容(原始 加复制)的完全相同，使得原始数据与复制数据之间便不会存在有相位的转变 或过渡的区间，也就是其相位转变或过渡的现象会消失。因而在此实施例中， 相较于现有的串行数据信号(DQ信号)中两数据段的有效长度总合，该串行数 据信号(DQ’信号)的每个数据段拥有更长的有效长度，因此该数据触发信号 (DQS信号)对每一个数据段的存取时间较以往更为充裕。
因此，此实施例的复制处理其实就是将双倍数据传输率(Double Data Rate)的效果转换成为单一数据传输率(Single Data Rate)的效果，从对该DDR 存储器10以相同的存取速度(或相同的存取频率)，该第一存取方式所能存取 的有效数据内容仅为该第二存取方式的一半的结果来看，便可了解。其次， 在读取数据阶段，由该控制单元23自该DDR存储器10中读取出该第一类 型数据与该第一类型复制数据(即以该数据触发信号(DQS信号)触发该串行 数据信号(DQ’信号))，正如上述的说明使得所读取到的有效数据会有一半的 内容是重复的，即此实施例中的该数据触发信号(DQS信号)的上升边缘和下 降边缘所分别对应的原始数据与复制数据，例如：数据D0”中的D0与D0’， 便会读取到两次内容相同的数据。
如上所述，我们便设定该控制单元23将所读取到的部分数据加以舍弃 (可为该第一类型数据或该第一类型复制数据中的其中之一)，以还原出正确 的数据。虽然在最后要输出至该应用电路30上时必须要舍弃其中的一部分 数据，但在输出至该应用电路30之前的读取阶段，无论是该第一类型数据 或是该第一类型复制数据都会被该控制单元23成功读取出，而之后才进行 舍弃的选取。在此实施例中我们所舍弃掉的为每一个数据段中的复制数据部 分，换句话说，我们可使该控制单元23加以判断所读取到的第一笔数据(即 原始数据，如数据D0、D1、D2、D3等)是我们要的，而紧跟着的第二笔数据(即 复制数据，如数据D0’、D1’、D2’、D3’等)是多余的，因而设计在输出上只保 留我们要的部分，并且把多余的部分加以舍弃。
因此，在此第一较佳实施例，当该应用电路30要从该DDR存储器10 读取出数据时，则视数据的种类为该第一类型数据或该第二类型数据而采用 该第一存取方式或该第二存取方式；若数据是较不重要的数据时，该控制单 元23便依常用DDR存取技术而不作任何特别处理，直接通过该第二接口单 元22将数据读取出并输出至该应用电路30，而若数据是重要的数据时，该 控制单元23便会在该第一类型数据与该第一类型复制数据两者之间舍弃其 中的一笔数据(此实施例舍弃该第一类型复制数据)，并通过该第一接口单元 21将数据读取出并输出至该应用电路30。
利用本发明的概念，虽然在进行重要数据的存取时会降低其有效数据的 存取率(此实施例变成原本的一半)，然而由于相对的增加了数据触发信号对 每一个数据段的存取时段，因此便能够有效地确保在存取重要数据时，不会 因为数据触发信号产生如现有技术中所提到的相位偏移问题而造成数据读 取错误的情况发生，较大的存取时段能够容许数据触发信号所可能产生的相 位偏移现象，使得系统可以因为较大的容错率而能有效地避免因为重要数据 的存取错误造成系统运作不正常的情形发生，因而能成功地解决现有技术所 提出的问题。
此外，我们还可将该第一较佳实施例中的读取阶段作一变化，也就是将 该数据触发信号(DQS信号)的相位作一读取上的相位平移，而成为如图7中 所示的另一数据触发信号(DQS’信号)，因而在时间T0’处便为信号的上升边 缘而在时间T1’处便为信号的下降边缘，使得在时间T0’所读取到的数据D0” 才为正确的读取结果(其时间点位在读取该数据D0”的中央)，而在时间T1’ 所读取到的结果则会因为此时段大多为相位发生转变或过渡的时段，因此便 会被视为数据读取不正确的结果。
如此，对于所读取到的该数据D0”而言，我们便能控制以该数据触发信 号(DQS’信号)的时间T0’的上升边缘进行读取，而也能够提高对于读取上可 能出现的相位偏移影响的容忍度以增加数据读取的正确性，同时，数据触发 信号(DQS’信号)的时间T1’的下降边缘所作的读取则便因为整体信号的相位 平移而一定会落在相位转变或过渡的时段上，其读取结果便可设计将其加以 舍弃；同理，在对之后的每一个数据段的读取，便仅以信号的上升边缘(即时 间T2’、T4’、T6’等)的读取结果为主，并且直接舍弃信号的下降边缘(即时间 T1’、T3’、T5’、T7’等)的读取结果，因此，我们便可直接就信号的上升边缘或 下降边缘来加以指定与选择，配合该数据触发信号(DQS’信号)的相位平移方 式而能正确地读取到数据，而不用指定要舍弃的数据是读取到的原始数据或 复制数据，且其读取出的数据也能维持连续性。
基于本发明概念的存储器存取系统示意图(图4)，我们可以将其中的该存 储器接口装置20的构成加以改变，但仍可达到如第一较佳实施例的效果。 例如请参阅图8，其为本发明第二较佳实施例的一存储器接口装置40的构成 与应用示意图。在此实施例中，该存储器接口装置40同样设置于该DDR存 储器10和该应用电路30之间以控制数据存取的传输，相较于第一较佳实施 例中的该存储器接口装置20，此第二较佳实施例中的该存储器接口装置40 除了设置有一控制单元43外，还设置有一检测单元44，该检测单元44信号 连接于该应用电路30与该控制单元43之间；在此实施例中，该检测单元44 可检测该应用电路30所输出的数据为该第一类型数据(较重要)或者是该第 二类型数据(较不重要)，使得该控制单元43能根据检测结果，而将所接收到 的数据对该DDR存储器10采用对应的第一存取方式或第二存取方式进行数 据存取，而关于其第一存取方式或第二存取方式，以至于采用该第一存取方 式时对于所读取到的数据的选择，或是该数据触发信号的相位平移等过程， 则都和该第一较佳实施例相同。
请参阅图9，其为在本发明第三较佳实施例中的一存储器数据写入装置 50的构成与应用示意图。在此实施例中，我们以该存储器数据写入装置50 来呈现出本发明概念示意的存储器接口装置。此实施例的该存储器数据写入 装置50内设置有：一复制单元501、一写入单元502和一选择单元55，并 还设置有一检测单元54和一控制单元53，而其中，该控制单元53分别和该 复制单元501、该写入单元502、该选择单元55和该DDR存储器10作信号 连接。相较于第一、第二较佳实施例的说明与附图，同样的在此实施例中， 该控制单元53可根据该检测单元54的检测结果，而对该应用电路30所欲 写入或读取的数据采用该第一存取方式或该第二存取方式。
当采用该第一存取方式(对于较重要的数据)时，于数据写入阶段，该控 制单元53便通过路线W1传输数据而由该复制单元501进行数据复制，并 利用该写入单元502进行数据写入(其复制和写入的方式皆和第一较佳实施 例相同)，而之后当要将数据从该DDR存储器10读取出时，该控制单元53 便能控制将所读取到的数据由路线R1将数据输入至该选择单元55，而由该 选择单元55将所读取到的数据进行选取或舍弃(其选取方式和第一较佳实施 例相同)，以还原出原始的数据。
当采用该第二存取方式(对于非重要的数据)时，于数据写入阶段，该控 制单元53便通过路线W2传输数据而不须通过该复制单元501进行复制， 并直接利用该写入单元502进行数据写入(其写入的方式和第一较佳实施例 相同)，而之后当要将数据从该DDR存储器10读取出时，该控制单元53便 能控制将所读取到的数据由路线R2进行输出，而不须通过该选择单元55进 行选取或舍弃。
请参阅图10，其为本发明第一较佳实施例的流程图。首先，应用电路 30对DDR存储器10进行数据写入，当所写入的数据为第一类型数据时，由 第一接口单元21接收数据，并由控制单元23以第一存取方式对DDR存储 器10进行处理；若所写入的数据为第二类型数据时，由第二接口单元22接 收数据，并由控制单元23以第二存取方式对DDR存储器10进行处理；接 着，应用电路30对DDR存储器10进行数据读取，当应用电路30要读取第 一类型数据时，由控制单元23以第一存取方式对DDR存储器10进行处理， 并通过第一接口单元21将数据输出至应用电路30上，若当应用电路30要 读取第二类型数据时，由控制单元23以第二存取方式对DDR存储器10进 行处理，并通过第二接口单元22将数据输出至应用电路30上。
请参阅图11，其为本发明第二较佳实施例的流程图。首先，应用电路 30对DDR存储器10进行数据写入，并且由检测单元44对所写入的数据进 行检测。当所写入的数据为第一类型数据时，由控制单元43以第一存取方 式对DDR存储器10进行处理；若所写入的数据为第二类型数据时，由控制 单元43以第二存取方式对DDR存储器10进行处理。接着，应用电路30对 DDR存储器10进行数据读取，当应用电路30要读取第一类型数据时，由控 制单元43以第一存取方式对DDR存储器10进行处理，并将数据输出至应 用电路30上，若当应用电路30要读取第二类型数据时，由控制单元43以 第二存取方式对DDR存储器10进行处理，并将数据输出至应用电路30上。
请参阅图12，其为本发明第三较佳实施例的流程图。首先，应用电路 30对DDR存储器10进行数据写入，并且由检测单元54对所写入的数据进 行检测，当所写入的数据为第一类型数据时，由控制单元53以第一存取方 式并通过复制单元501和写入单元502对DDR存储器10进行处理；若所写 入的数据为第二类型数据时，由控制单元53以第二存取方式并直接通过写 入单元502对DDR存储器10进行处理；接着，应用电路30对DDR存储器 10进行数据读取，当应用电路30要读取第一类型数据时，由控制单元53以 第一存取方式对DDR存储器10进行处理，并通过选择单元55将数据进行 输出；若当应用电路30要读取第二类型数据时，由控制单元43以第二存取 方式对DDR存储器10进行处理，并直接将数据进行输出。
综上所述，通过本发明的概念可以充分地解决现有技术所提到的问题， 使得系统在运作时能够选择最适合的方式进行数据存取，除了可以维持既有 的效能外，还能够避免系统发生运作错误的情形。因此，成功地达成本发明 的主要目的。
虽然本发明已以较佳实施例揭示如上，然而其并非用以限定本发明，任 何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润 饰，因此本发明的保护范围当视权利要求所界定的范围为准。