本发明主要涉及对网络通信设备中传输管理与控制信息的封装方法和装置。在本发明中，通过对FPGA初始化使其两端分别提供标准的MII接口与UTOPIA接口，从而实现ATM交换器件与ARM处理器之间的接口连接；利用以太网的格式对AAL5 PDU数据包进行二次封装，即利用以太网帧中的VLAN标签标记AAL5PDU数据包；利用MII接口实现带内网管数据与主控CPU之间的通讯。本发明通过采用高性能、低成本的ARM处理器作为管理核心，仅在交换芯片与处理器之间做少量必要的接口转换，将大部分协议处理交给CPU完成，从而具有成本低、效率高、灵活性好、实现简单等多方面的优势。
1.一种在通信设备内部二次封装信息的方法，其特征在于，采用FPGA实现ATM交换器件与ARM处理器之间的接口转换，利用以太网帧中的VLAN标签标记各种AAL5PDU数据包，利用MII接口以实现带内网管数据与ARM处理器之间的通讯；
对于从ATM交换器件通过UTOPIA接口交换到FPGA中的信元，进行如下处理步骤：剥除信元头、重组为AAL5 CPCS-PDU、在AAL5 CPCS-PDU外面封装以太网包头、根据VPI/VCI打上相应的VLAN标签，之后利用MII接口送往ARM处理器；
对于来自ARM处理器的数据，在ARM处理器中，先将数据按照ATM信元格式封装，再将其封装进以太网帧，标记上VLAN标签，通过MII接口送往FPGA，然后在FPGA内进行如下处理步骤：剥离以太网包头，将得到的CPCS-PDU分片、填充，按照VLAN标签与PVC的对应关系封装信元头，之后通过UTOPIA接口送往ATM交换器件。
2.根据权利要求1所述的在通信设备内部二次封装信息的方法，其特征在于，还包括如下步骤：
步骤一：初始化FPGA，使在该FPGA两端分别提供标准的MII接口与UTOPIA接口，并且使该MII接口与ARM处理器之间、该UTOPIA接口与ATM交换器件之间双向连接；
步骤二：在FPGA内部实现ATM的逻辑通道PVC与以太网帧头部中的VLAN标签的一一映射。
3.根据权利要求2所述的在通信设备内部二次封装信息的方法，其特征在于，在剥除信元头、重组为AAL5 CPCS-PDU之前，还包括：根据信元中的VPI/VCI查找映射表的步骤；
剥除信元头、重组为AAL5 CPCS-PDU、在AAL5 CPCS-PDU外面封装以太网包头、根据VPI/VCI打上相应的VLAN标签，之后利用MII接口送往ARM处理器的步骤包括：如果在表内没有查找到匹配表项，则将此信元丢弃；如果查找到匹配表项，则剥除信元头、重组为AAL5 CPCS-PDU、根据映射表中对应的VLAN标签进入其所在的专用队列，当队列接收到一个完整的CPCS-PDU后，对其进行以太网格式的封装，然后经所述MII接口送往所述ARM处理器。
4.根据权利要求2所述的在通信设备内部二次封装信息的方法，其特征在于，对于来自ARM处理器的数据，在FPGA内进行处理步骤之前，还包括：根据VLAN标签查找映射表，如果在表内没有查找到匹配表项，则将此数据丢弃的步骤；
如果查找到匹配表项，则在FPGA内进行的处理步骤包括：去除以太网的包头，对净荷部分以48字节为单位进行分片、填充，同时按照VLAN标签与PVC的映射表，对其封装信元头，填入对应的VPI/VCI，放入专用队列，通过UTOPIA接口送往所述ATM交换器件。
5.根据权利要求3或4所述的在通信设备内部二次封装信息的方法，其特征在于，通过对所述专用队列设定优先级来进行调度。
6.根据权利要求3或4所述的在通信设备内部二次封装信息的方法，其特征在于，对所述专用队列采用ROUND ROBIN调度。
7.一种在通信设备内部二次封装信息的装置，包括ATM交换器件、FPGA、处理器，其中ATM交换器件与FPGA之间通过UTOPIA接口双向连接，其特征在于，所述的处理器是ARM处理器，该FPGA与该ARM处理器之间通过MII接口双向连接，在该FPGA内部利用以太网的格式对AAL5 PDU进行二次封装；
其中，当从所述ATM交换器件将信元交换到所述FPGA中时，在所述FPGA内部根据信元中的VPI/VCI查找映射表，如果在表内没有查找到匹配表项，则将此信元丢弃，如果查找到匹配表项，则剥除信元头、重组为AAL5 CPCS-PDU、根据映射表中对应的VLAN标签进入其所在的专用队列，当队列接收到一个完整的CPCS-PDU后，对其进行以太网格式的封装，然后经所述MII接口送往所述ARM处理器；
对于来自ARM处理器的数据，在ARM处理器中，先将数据按照ATM信元格式封装，再将其封装进以太网帧，标记上VLAN标签，通过MII接口送往FPGA，然后在FPGA内进行如下处理步骤：剥离以太网包头，对净荷部分以48字节为单位进行分片、填充，按照VLAN标签与PVC的对应关系封装信元头，之后通过UTOPIA接口送往ATM交换器件。
8.根据权利要求7所述的在通信设备内部二次封装信息的装置，其特征在于，在ARM处理器内，先将数据按照ATM信元格式封装，再将其封装进以太网帧，标记上VLAN标签的步骤包括：对接收到的从所述MII接口进入FPGA的数据，先进行ATM信元格式的封装，再用以太网格式封装，标记FPGA接口的MAC地址以及VLAN标签；
根据VLAN标签查找映射表，如果在表内没有查找到匹配表项，则将此数据丢弃的步骤；
如果查找到匹配表项，则在FPGA内进行的处理步骤包括：去除以太网的包头，对净荷部分以48字节为单位进行分片、填充，按照VLAN标签与PVC的映射表，对其封装信元头，填入对应的VPI/VCI，放入专用队列，通过UTOPIA接口送往所述ATM交换器件。
9.根据权利要求7或8所述的在通信设备内部二次封装信息的装置，其特征在于，通过对所述专用队列设定优先级来进行调度。
10.根据权利要求7或8所述的在通信设备内部二次封装信息的装置，其特征在于，对所述专用队列采用ROUND ROBIN调度。
一种在通信设备内部二次封装信息的方法及装置
技术领域
[0001] 本发明涉及通信领域封装信息的方法及装置，更具体地说，涉及一种在通信设备内部封装传输管理与控制信息的方法及装置。
背景技术
[0002] 在当今的网络通信设备中，带内管理是必不可少的功能。如果网络通信设备是以ATM(Asynchronous Transfer Mode异步传送模式)为交换核心，那么在处理带内网管数据的时候必然要用到ATM适配层中的SAR(segmentation andreassembly分段和重组)功能，即将从网管中心发来的数据(信元格式)通过重组，转换成以太网或者IP数据包，处理器在接收到数据包之后，对其进行相应的处理；对于从处理器发出的涉及带内网管的数据包，则必须经历上述的逆过程。
[0003] 最常见的设计方案是在处理器与ATM交换器件之间增加一个专门做SAR处理的SAR器件，但是SAR器件往往带来系统难以承受的成本，并且SAR器件往往除了在ATM交换器件侧提供UTOPIA(Universal Test and Operations PhyInterface for ATM ATM通用测试操作物理层接口)接口之外，在管理侧仅提供PCI(Peripheral Component Interconnect外部设备互连)接口，这样就要求处理器也必须带有PCI接口，从而在无形中进一步增加了系统的成本，增大了调试难度。如图1a所示，该图为采用专门SAR器件的现有技术示意图，图中ATM交换器件与SAR器件之间采用标准的UTOPIA接口通信，SAR器件与CPU之间采用PCI接口通信。
[0004] 另一种设计方案是直接采用带部分ATM功能的处理器，如MOTOROLA的POWERPC系列。但这种方案一方面会有成本的问题，因为这种类型的处理器本身价格昂贵，另外可能还要实现UTOPIA接口的转换，这样价格将更高；另一方面，还需要对处理器内部的微码部分进行仔细的调试，这样才能满足最基本的效率要求，因此也存在设计起来不方便的问题。如图1b所示，该图为采用 带ATM功能的CPU的现有技术示意图，图中ATM交换器件与一片FPGA(FieldProgrammable Gate Array，现场可编程逻辑阵列)通过UTOPIA接口连接，在FPGA内部进行必要的接口转换以UTOPIA接口与带部分ATM功能的CPU连接。 [0005] 目前市面上很多通用处理器具有较高的处理性能，并且价格也很便宜，但由于其通用性，往往不带有PCI或者UTOPIA接口，只有一般的DMA(DirectMemory Access存储器直接访问)数据传输接口或者MII(Media IndependentInterface媒质独立接口)接口，例如ARM系列的处理器。如果网络通信设备内部使用这种类型的处理器，虽然在处理器的MII接口与ATM交换器件的UTOPIA接口之间可以增加同时带有SAR功能以及协议处理的硬件逻辑，但为了实现多种封装格式的带内通道连接方式。此硬件逻辑需要实现多种封装协议与转发协议，这样实现的硬件逻辑非常复杂，成本反而更高，抵消了使用通用处理器的低成本效益。
[0006] 发明公开
[0007] 本发明的目的是提供一种精简成本的、尤其适用于以ATM为核心的网络通信设备的二次封装传输管理与控制信息的方法及装置。
[0008] 为实现上述目的，本发明提供一种在通信设备内部二次封装信息的方法，该方法采用FPGA实现ATM交换器件与ARM处理器之间的接口转换连接；用以太网帧中的VLAN(Virtual Local Area Network虚拟局域网)标签标记各种AAL(ATM adaptation layer ATM，适配层)5 PDU(Protocol Data Unit，协议数据单元)数据包，实现对其二次封装；利用MII接口以实现带内网管数据与ARM处理器之间的通讯。
[0009] 一方面，根据本发明的上述方法，包括如下步骤：步骤一：初始化FPGA，使在该FPGA两端分别提供标准的MII接口与UTOPIA接口，并且使该MI I接口与ARM处理器之间、该UTOPIA接口与ATM交换器件之间双向连接；步骤二：在FPGA内部，实现ATM的逻辑通道PVC(Permanent Virtual Circuit永久虚电路)与以太网帧头部中的VLAN标签的一一映射；步骤三：对于从ATM交换器件通过UTOPIA接口交换到FPGA中的信元，做如下操作：剥除信元头、重组 为AAL5 CPCS(Common Part Convergence Sublayer公共部分会聚子层)-PDU、在AAL5 CPCS-PDU外面封装以太网包头、根据VPI(Virtual Path Identifier虚通道标识符)/VCI(Virtual Channel Identifier虚通路标识符)打上相应的VLAN标签，之后利用MII接口送往ARM处理器。
[0010] 根据本发明的上述方法，在所述的步骤三，对从所述ATM交换器件交换到FPGA中的信元做如下操作：根据信元中的VPI/VCI查找映射表，如果在表内没有查找到匹配表项，则将此信元丢弃；如果查找到匹配表项，则剥除信元头、重组为AAL5 CPCS(Common Part Convergence Sublayer公共部分会聚子层)-PDU、根据映射表中对应的VLAN标签进入其所在的专用队列，当队列接收到一个完整的CPCS-PDU后，对其进行以太网格式的封装，然后经所述MII接口送往所述ARM处理器。
[0011] 另一方面，根据本发明的上述方法，包括如下步骤：步骤一：初始化FPGA，使在该FPGA两端分别提供标准的MII接口与UTOPIA接口，并且使该MII接口与ARM处理器之间、该UTOPIA接口与ATM交换器件之间双向连接；步骤二：在FPGA内部，实现ATM的逻辑通道PVC(Permanent Virtual Circuit永久虚电路)与以太网帧头部中的VLAN标签的一一映射；步骤三：对于经ARM处理器标记有VLAN标签的数据从MII接口进入到FPGA中的数据在ARM处理器中，先将数据按照ATM信元格式封装，再将其封装进以太网帧，标记上VLAN标签，然后在FPGA内对其做如下操作：剥离以太网包头，将得到的CPCS-PDU分片、填充，按照VLAN标签与PVC的对应关系封装信元头，之后通过UTOPIA接口送往ATM交换器件。 [0012] 根据本发明的上述方法，在所述步骤三，在FPGA内做如下操作：根据VLAN标签查找映射表，如果在表内没有查找到匹配表项，则将此数据丢弃；如果查找到匹配表项，则去除以太网的包头，对净荷部分以48字节为单位进行分片、填充，同时按照VLAN标签与PVC的映射表，对其封装信元头，填入对应的VPI/VCI，放入专用队列，通过UTOPIA接口送往所述ATM交换器件。
[0013] 根据的上述方法，通过对所述队列设定优先级来进行调度或者对所述队列采用ROUND ROBIN调度。
[0014] 本发明还提供一种在通信设备内部二次封装信息的装置，该装置包括ATM交换器件、FPGA、处理器，其中ATM交换器件与FPGA之间通过UTOPIA接口双向连接，其特征在于，所述的处理器是ARM处理器，该FPGA与该ARM处理器之间通过MII接口双向连接，在该FPGA内部，能够实现ATM的逻辑通道PVC与以太网帧头部中的VLAN标签的一一映射。 [0015] 根据本发明的装置，其中当从所述ATM交换器件将信元交换到所述FPGA中时，在所述FPGA内部，对的信元做如下操作：根据信元中的VPI/VCI查找映射表，如果在表内没有查找到匹配表项，则将此信元丢弃；如果查找到匹配表项，则剥除信元头、重组AAL5 CPCS-PDU、根据映射表中对应的VLAN标签进入其所在的专用队列，当队列接收到一个完整的CPCS-PDU后，对其进行以太网格式的封装，然后经所述MII接口送往所述ARM处理器。 [0016] 根据本发明的装置，其中当数据从所述MII接口进入FPGA中时，在进入FPGA之前，ARM处理器先对其进行ATM信元格式的封装，然后再用以太网格式封装，标记FPGA接口的MAC地址以及VLAN标签，在FPGA内部，根据VLAN标签查找映射表，如果在表内没有查找到匹配表项，则将此数据丢弃；如果查找到匹配表项，则去除以太网的包头，对净荷部分以48字节为单位进行分片、填充按照VLAN标签与PVC的映射表，对其封装信元头，填入对应的VPI/VCI，放入专用队列，通过UTOPIA接口送往所述ATM交换器件。
[0017] 根据本发明的上述装置，其中通过对所述队列设定优先级来进行调度或对所述队列采用ROUND ROBIN调度。
[0018] ARM处理器完成CPCS-PDU中封装的数据的相应处理，这样即可以通过软件灵活地实现多种协议封装(例如基于LLC SNAP或者VC MUX的RFC2684Bridged封装或者Routed封装)的处理，从而做到使用单一、简单的物理接口即可满足多种封装功能的实现。 [0019] 本发明采用高性能而低成本的ARM处理器作为管理核心，仅在交换器件与处理器之间做少量必要的接口转换，将大部分协议处理交给处理器完成，从而具有成本低、效率高、灵活性好、实现简单等多方面的优势。
[0020] 附图说明
[0021] 图1a为采用专门SAR器件的现有技术示意图；
[0022] 图1b为采用带ATM功能的CPU的现有技术示意图；
[0023] 图2a为本发明的系统结构图；
[0024] 图2b为本发明的FPGA内部框架示意图；
[0025] 图3为本发明ATM交换器件至ARM处理器的数据处理流程图；
[0026] 图4为本发明ARM处理器至ATM交换器件的数据处理流程图。
[0027] 具体实施方式
[0028] 下面结合附图详细地描述本发明的实施例。
[0029] 如图2a所示，将FPGA初始化，使得FPGA在ATM侧，按照ATM论坛标准af-phy-0039实现一个UTOPIA L2从设备的接口(图中所示的UTOPIA L2SLAVE)与ATM交换器件相连；在ARM处理器侧，按照标准802.3实现一个MII接口与ARM处理器相连。
[0030] 如图2b所示，在FPGA内部，实现一张映射表，用于ARM侧以太网数据包的VLAN标签与ATM侧信元的PVC的映射，以实现相互隔离的双向连接(管理通道)。根据要终结、处理的实际管理通道的实际数目在MII侧以及UTOPIA侧实现多个队列，并且两侧的队列一一对应，MII侧的队列由VLAN标签唯一确定，由于队列存放的都是管理数据，所以采用了ROUND ROBIN的等权重轮询算法，但是根据实际需要，也可以调节队列的权重。 [0031] 如图3所示，网管报文在经过分段以信元格式进入网络通信设备后，在ATM交换器件内部被交换到与FPGA相连的接口，FPGA通过UTOPIA接口接收到信元后，根据信元中的VPI/VCI查找映射表，如果在表内没有查找到匹配表项，则将此信元丢弃；如果查找到匹配表项，剥离信元头，根据映射表中对应的VLAN标签进入其所在的专用队列，当队列接收到一个完整的CPCS-PDU后，对其进行以太网格式的封装(标记ARM的MAC(Media Access Control介质访问控制)地址以及VLAN标签，并重新计算校验和，等待调度以通过MII接口送往ARM处理器。在以太网帧到达ARM处理器后，在其内部分离出CPCS-PDU， 同时根据头部的LLC(Logical Link Control，逻辑链路控制)域确定管理报文的封装格式(例如以太网格式封装)，根据不同封装格式进行相应的处理。
[0032] 如图4所示，对于来自ARM处理器的管理报文，先在ARM处理器中按照与网管中心对应的格式进行封装，再将其封装进一个以太网帧(标记FPGA接口的MAC地址以及VLAN标签，重新计算校验和)，通过MII接口送往FPGA。FPGA从MII接口接收到从ARM处理器发出的管理报文后，根据VLAN标签查找映射表，如果在表内没有查找到匹配表项，则将此报文丢弃；如果查找到匹配表项，则去除以太网的包头，对净荷部分以48字节为单位进行分片、填充，同时根据映射表加上信元头，填入对应的VPI/VCI，放入专用队列，等待调度以通过UTOPIA接口送往ATM交换器件，最终从系统中交换出去。
[0033] 图3和图4只是表示了两个方向数据的大致处理流程，对于组包超时，队列溢出等异常情况可按现技术方案进行处理。
[0034] 在本发明中，在物理出口处，采用简单的ROUND ROBIN对管理通道中的数据进行公平调度输出。根据需要，还可以将队列进行优先级配置和调度，以保证高优先级的数据流的服务质量。本方案将分片、重组等计算量较大但需要效率的工作安排在硬件FPGA内部完成而对应的封装处理则由ARM处理器完成具有简单、高效、灵活的特点，在成本上也特别具有优势。
[0035] 工业应用性
[0036] 本发明主要用于网络通信设备中对传输管理与控制信息的封装。本发明通过采用高性能、低成本的ARM处理器作为管理核心，用一片FPGA实现ATM交换器件与ARM处理器之间的接口，利用以太网的格式对AAL5 PDU进行二次封装，利用MII接口以实现带内网管数据与主控CPU之间的通讯，从而将大部分协议处理交给处理器来完成，使得本发明具有成本低、效率高、灵活性好、实现简单等多方面的优势。
