本发明公开了一种新颖的MOSFET制备工艺，对整个晶体管的形成做了大的调整，沟道调节注入到需要注入的地方，栅氧化层生长也只发生在特定区域，而不是整个衬底有源区，使湿法刻蚀工序得以减少，既提高了工艺质量又降低工艺成本；刻蚀多晶硅形成凹陷结构，解决了形成硅化物过程中大家担心的桥联现象。另外，侧墙保护栅氧化层不受刻蚀影响从而提高了氧化层可靠性。通过对侧墙工艺的调节，可以控制LDD和HDD之间的重合区，为晶体管调节提供了空间，硅化物在源漏区的生长也可以通过侧墙工艺调节，减少了结漏电。为优化器件特性提供了工艺选择。
1.一种MOSFET制备工艺，其特征在于包括以下步骤：
1)在原始硅片(1)的基础上，通过光刻、刻蚀和填充形成STI浅槽隔离(2)结构，定义晶体管在硅片内的有源区面积；
2)CVD淀积一层介质一(3)氧化层在平面硅片(1)上，该氧化层厚度为70-500nm，决定MOSFET栅极的高度；
3)通过光刻工艺定义将来淀积多晶硅栅极的有效区域；
4)通过刻蚀工艺，将介质一(3)氧化层刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部的宽度决定了晶体管的物理沟道长度；
5)无掩膜进行沟道掺杂注入，形成沟道掺杂注入区域(6)；
7)淀积多晶硅(8)，多晶硅厚度大于沟槽深度，填满沟槽；
8)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在介质一(3)氧化层表面上；
9)通过光刻将多晶硅上表面暴露出来，再等离子体刻蚀或直接用回蚀工艺将表面多晶硅腐蚀掉一部分，腐蚀厚度为5-30nm，然后去除光刻胶；
11)选取对介质一(3)氧化层有腐蚀作用的溶液，或者使用等离子体刻蚀进行选择性刻蚀，去除硅片(1)表面以上的氧化层，留下多晶硅和侧墙结构，然后进行低掺杂漏极(9)注入；
12)进行源漏区域大剂量注入掺杂(10)，如果多晶硅未掺杂，同时对多晶硅(8)进行掺杂，去胶，然后高温激活掺杂；
13)淀积15-30nm的LOCSAL氧化层(11)，作为局部形成硅化物的掩膜；
15)等离子体刻蚀LOCSAL氧化层(11)到硅片表面后去胶；
16)进行清洗后，淀积金属(12)，便于形成硅化物；
17)进行RTP快速热处理，选择性刻蚀，形成硅化物(13)，对淀积金属为Ni，则无须再次RTP；
18)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。
2.一种MOSFET制备工艺，其特征在于包括以下步骤：
1)在原始硅片(1)的基础上，通过光刻、刻蚀和填充形成STI浅槽隔离(2)结构，定义晶体管在硅片内的有源区面积；
2)CVD淀积一层介质一(3)氧化层在平面硅片(1)上，该氧化层厚度为70-500nm，决定MOSFET栅极的高度；
3)通过光刻工艺定义将来淀积多晶硅栅极的有效区域；
4)通过刻蚀工艺，将介质一(3)氧化层刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部的宽度决定了晶体管的物理沟道长度；
5)无掩膜进行沟道掺杂注入，形成沟道掺杂注入区域(6)；
7)淀积多晶硅(8)，多晶硅厚度大于沟槽深度，填满沟槽；
8)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在介质一(3)氧化层表面上；
9)通过光刻将多晶硅上表面暴露出来，再等离子体刻蚀或直接用回蚀工艺将表面多晶硅腐蚀掉一部分，腐蚀厚度为5-30nm，然后去除光刻胶；
11)选取对介质一(3)氧化层有腐蚀作用的溶液，或者使用等离子体刻蚀进行选择性刻蚀，去除硅片(1)表面以上的氧化层，留下多晶硅和侧墙结构，然后进行低掺杂漏极(9)注入；
12)再淀积一层介质二(14)氮化硅(SiN)，厚度为30-50nm；
13)通过回蚀工艺，将介质二(14)刻蚀到硅片(1)衬底；
14)进行源漏区域大剂量注入掺杂(10)，如果多晶硅未掺杂，同时对多晶硅(8)进行掺杂，去胶，然后高温激活掺杂；
15)淀积15-30nm的LOCSAL氧化层(11)，作为局部形成硅化物的掩膜；
17)等离子体刻蚀LOCSAL氧化层(11)到硅片表面后去胶；
18)进行清洗后，淀积金属(12)，便于形成硅化物；
19)进行RTP快速热处理，选择性刻蚀，形成硅化物(13)，对淀积金属为Ni，则无须再次RTP；
20)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。
3.一种MOSFET制备工艺，其特征在于包括以下步骤：
1)在原始硅片(1)的基础上，通过光刻、刻蚀和填充形成STI浅槽隔离(2)结构，定义晶体管在硅片内的有源区面积；
2)CVD淀积一层介质一(3)氧化层在平面硅片(1)上，该氧化层厚度为70-500nm，决定MOSFET栅极的高度；
3)通过光刻工艺定义将来淀积多晶硅栅极的有效区域；
4)通过刻蚀工艺，将介质一(3)氧化层刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部的宽度决定了晶体管的物理沟道长度；
5)无掩膜进行沟道掺杂注入，形成沟道掺杂注入区域(6)；
7)淀积多晶硅(8)，多晶硅厚度大于沟槽深度，填满沟槽；
8)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在介质一(3)氧化层表面上；
9)通过湿法或干法选择性刻蚀将介质一(3)氧化层去除，直到停止在硅片(1)表面，然后进行低掺杂漏极注入；
10)淀积一层15-20nm厚的介质三(15)二氧化硅(SiO2)，再淀积一层25-50nm厚的介质四(16)氮化硅(SiN)；
12)进行源漏区域大剂量注入掺杂(10)，如果多晶硅未掺杂，同时对多晶硅(8)进行掺杂，去胶，然后高温激活掺杂；
13)淀积15-30nm的LOCSAL氧化层(11)，作为局部形成硅化物的掩膜；
15)等离子体刻蚀LOCSAL氧化层(11)到硅片表面后去胶；
16)进行清洗后，淀积金属(12)，便于形成硅化物；
17)进行RTP快速热处理，选择性刻蚀，形成硅化物(13)，若淀积金属为Ni，则无须再次RTP；
18)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。
4.如权利要求2或3所述的MOSFET制备工艺，其特征在于最终形成硅化物的多晶硅表面低于侧墙。
5.如权利要求1、2或3所述的MOSFET制备工艺，其特征在于介质一(3)在以下三种介质中选择-氮氧化硅、氧化硅、碳氧化硅。
6.如权利要求1、2或3所述的MOSFET制备工艺，其特征在于介质一(3)采用氮化硅或碳化硅替换氧化层。
7.如权利要求2述的MOSFET制备工艺，其特征在于介质二(14)选择-碳化硅、氮氧化硅、氧化硅或碳氧化硅之一替换氮化硅，且介质一(3)、介质二(14)相同。
8.如权利要求2述的MOSFET制备工艺，其特征在于介质二(14)选择-碳化硅、氮氧化硅、氧化硅或碳氧化硅之一替换氮化硅，且介质一(3)、介质二(14)不同。
9.如权利要求3所述的MOSFET制备工艺，其特征在于介质三(15)选择-氮化硅、碳化硅、氮氧化硅或碳氧化硅之一替换二氧化硅，介质四(16)选择-碳化硅、氮氧化硅、氧化硅或碳氧化硅之一替换氮化硅，且介质三(15)与介质四(16)不同。
10.如权利要求1、2或3所述的MOSFET制备工艺，其特征在于所用硅片(1)含CZ片、FZ片、外延片和SOI硅片。
11.如权利要求1、2或3所述的MOSFET制备工艺，其特征在于形成硅化物需要淀积的金属是Ti、Co或Ni。
一种金属氧化物硅场效应晶体管制备工艺
技术领域
[0001] 本发明属于集成电路制造工艺领域，具体涉及形成MOSFET(金属-氧化物-半导体场效应晶体管)晶体管的制备工艺。
背景技术
[0002] 集成电路的快速发展令电子技术获得迅速普及，形成巨大产业规模。目前集成电路技术的主体是MOSFET集成电路，MOSFET的工作离不开栅极、源极、漏极的形成。这些电极要工作，不仅需要通过离子注入获取高掺杂并用退火来激活这些杂质，而且需要定义出相应的区域并对非电极区域做出有效的隔离。电极有效区域的大小属于设计规则中最小线宽之列。集成电路快速发展的一个主要标志或者主要障碍就是晶体管设计规则定义的尺寸尤其是栅极尺寸的不断缩小，这对刻蚀、淀积尤其是光刻工艺提出非常高的要求，目前传统光学曝光技术已经接近于物理极限。为了满足晶体管尺寸不断缩小的要求，人们在工艺技术和器件结构方面做了很多尝试，开发出新的光刻技术和许多三维器件结构，出现了不同的MOS工艺流程，但总的趋势都是大大增加了工艺的复杂性。
发明内容
[0003] 本发明的目的在于提供一种新颖的MOSFET制备工艺，以改善硅化物的形成质量，使得晶体管的特性获得提升。
[0004] 本发明的技术方案一包括如下步骤：
[0005] 1)在原始硅片的基础上，通过光刻、刻蚀和填充形成STI浅槽隔离 结构，定义晶体管在硅片内的有源区面积，如图1所示；
[0006] 2)CVD淀积一层介质一(氧化层)在平面硅片上，该氧化层厚度为70-500nm，可决定MOSFET栅极的高度，如图2所示；
[0007] 3)通过光刻工艺定义将来淀积多晶硅栅极的有效区域；
[0008] 4)通过刻蚀工艺，将介质一(氧化层)刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部的宽度决定了晶体管的物理沟道长度，如图3所示；
[0009] 5)无掩膜进行沟道掺杂注入，如图4所示；
[0010] 6)生长栅氧化层1-10nm，如图5所示；
[0011] 7)淀积多晶硅，多晶硅厚度大于沟槽深度，填满沟槽，如图6所示； [0012] 8)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在介质一(氧化层)表面上，如图7所示；
[0013] 9)通过光刻将多晶硅上表面暴露出来，再等离子体刻蚀或直接用回蚀工艺将表面多晶硅腐蚀掉一部分，腐蚀厚度为5-30nm，然后去除光刻胶，如图8所示； [0014] 10)进行光刻，定义需要留下的侧墙区域，如图9所示；
[0015] 11)选取对介质一(氧化层)有腐蚀作用的溶液，或者使用等离子体刻蚀进行选择性刻蚀，去除硅片表面以上的氧化层，留下多晶硅和侧墙结构，然后进行低掺杂漏极LDD注入，如图10所示；
[0016] 12)进行源漏区域大剂量注入掺杂，如果多晶硅未掺杂，同时对多晶硅进行掺杂，去胶，然后高温激活掺杂，如图11所示；
[0017] 13)淀积15-30nm的LOCSAL氧化层，作为局部形成硅化物的掩膜，如图12所示； [0018] 14)定义LOCSAL形成区域，如图13所示；
[0019] 15)等离子体刻蚀LOCSAL氧化层到硅片表面后去胶；
[0020] 16)进行清洗后，淀积金属，如Ti、Co、Ni，便于形成硅化物，如图15所示； [0021] 17)进行RTP快速热处理，选择性刻蚀，形成硅化物，对淀积金属为Ni，则无须再次RTP，如图16所示；
[0022] 18)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。技术方案二包括以下步骤：
[0023] 1)在原始硅片的基础上，通过光刻、刻蚀和填充形成STI浅槽隔离结构，定义晶体管在硅片内的有源区面积，如图1所示；
[0024] 2)CVD淀积一层介质一(氧化层)在平面硅片上，该氧化层厚度为70-500nm，可决定MOSFET栅极的高度，如图2所示；
[0025] 3)通过光刻工艺定义将来淀积多晶硅栅极的有效区域；
[0026] 4)通过刻蚀工艺，将介质一(氧化层)刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部的宽度决定了晶体管的物理沟道长度，如图3所示；
[0027] 5)无掩膜进行沟道掺杂注入，如图4所示；
[0028] 6)生长栅氧化层1-10nm，如图5所示；
[0029] 7)淀积多晶硅，多晶硅厚度大于沟槽深度，填满沟槽，如图6所示； [0030] 8)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在介 质一(氧化层)表面上，如图7所示；
[0031] 9)通过光刻将多晶硅上表面暴露出来，再等离子体刻蚀或直接用回蚀工艺将表面多晶硅腐蚀掉一部分，腐蚀厚度为5-30nm，然后去除光刻胶，如图8所示； [0032] 10)进行光刻，定义需要留下的侧墙区域，如图9所示；
[0033] 11)选取对介质一(氧化层)有腐蚀作用的溶液，或者使用等离子体刻蚀进行选择性刻蚀，去除硅片表面以上的氧化层，留下多晶硅和侧墙结构，然后进行低掺杂漏极LDD注入，如图10所示；
[0034] 12)再淀积一层介质二氮化硅(SiN)，厚度为30-50nm，如图11(I)所示； [0035] 13)通过回蚀工艺，将介质二刻蚀到硅片衬底，如图12(I)所示； [0036] 14)进行源漏区域大剂量注入掺杂，如果多晶硅未掺杂，同时对多晶硅进行掺杂，去胶，然后高温激活掺杂，如图13(I)所示；
[0037] 15)淀积15-30nm的LOCSAL氧化层，作为局部形成硅化物的掩膜； [0038] 16)定义LOCSAL形成区域，如图15(I)所示；
[0039] 17)等离子体刻蚀LOCSAL氧化层到硅片表面后去胶，如图16(I)所示； [0040] 18)进行清洗后，淀积金属，便于形成硅化物，如Ti、Co、Ni，如图17(I)所示； [0041] 19)进行RTP快速热处理，选择性刻蚀，形成硅化物，如图18(I)所示，对淀积金属为Ni，则无须再次RTP；
[0042] 20)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。 [0043] 技术方案一、二中的第9)步可根据需要省略。技术方案二需要考虑介质(14)与LOCSAL氧化物(11)之间的刻蚀选择性。
[0044] 技术方案三包括如下步骤：
[0045] 1)在原始硅片的基础上，通过光刻、刻蚀和填充形成STI浅槽隔离结构，定义晶体管在硅片内的有源区面积，如图1所示；
[0046] 2)CVD淀积一层介质一(氧化层)在平面硅片上，该氧化层厚度为70-500nm，可决定MOSFET栅极的高度，如图2所示；
[0047] 3)通过光刻工艺定义将来淀积多晶硅栅极的有效区域；
[0048] 4)通过刻蚀工艺，将介质一(氧化层)刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部的宽度决定了晶体管的物理沟道长度，如图3所示，；
[0049] 5)无掩膜进行沟道掺杂注入，如图4所示；
[0050] 6)生长栅氧化层1-10nm，如图5所示；
[0051] 7)淀积多晶硅，多晶硅厚度大于沟槽深度，填满沟槽，如图6所示； [0052] 8)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在介质一(氧化层)表面上，如图7所示；
[0053] 9)通过湿法或干法选择性刻蚀将介质一(氧化层)去除，直到停止在硅片(1)表面，并进行低掺杂漏极LDD注入，如图8(II)所示；
[0054] 10)淀积一层15-20nm厚的介质三二氧化硅(SiO2)，再淀积一层25-50nm厚的介质四(氮化硅(SiN)，如图9(II)所示；
[0055] 11)进行回蚀，形成栅极侧墙，如图10(II)所示；
[0056] 12)进行源漏区域大剂量注入掺杂，如果多晶硅未掺杂，同时对多 晶硅进行掺杂，去胶，然后高温激活掺杂；
[0057] 13)淀积15-30nm的LOCSAL氧化层，作为局部形成硅化物的掩膜； [0058] 14)定义LOCSAL形成区域；
[0059] 15)等离子体刻蚀LOCSAL氧化层到硅片表面后去胶；
[0060] 16)进行清洗后，淀积金属，便于形成硅化物；
[0061] 17)进行RTP快速热处理，选择性刻蚀，形成硅化物，如图18(II)所示，若淀积金属为Ni，则无须再次RTP；
[0062] 18)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。 [0063] 上述三种方案中所述的介质一可在以下五种介质中选择-氮化硅、碳化硅、氮氧化硅、氧化硅、碳氧化硅；所用硅片含CZ片、FZ片、外延片和SOI硅片；形成硅化物需要淀积的金属可以是Ti、Co或Ni。
[0064] 上述第二种技术方案中所述的介质二可以选择-氮化硅、碳化硅、氮氧化硅、氧化硅和碳氧化硅之一，介质一、介质二可以相同也可以不同；
[0065] 上述第三种方案所述的介质三、介质四可以选择-氮化硅、碳化硅、氮氧化硅、氧化硅和碳氧化硅之一，介质三与介质四不同。
[0066] 本发明的有益效果是：提出一种新的MOSFET制备工艺，对传统的工艺流程做出了比较大的相应改进，多晶硅栅极通过填充和CMP或回蚀形成于预先刻蚀好的沟槽中，形成沟槽只需要一种介质，随后被去掉或成为侧墙的一部分，栅极的高度由该介质厚度决定；沟道调节注入只能注入到需要注入的地方，而现有技术的工艺影响到整个衬底有源区；栅氧化层生长也只发生在特定区域，而不是整个衬底有源区，使湿法刻蚀工序得以减少，既提高工艺质量又降低工艺成本；侧墙保护栅氧化层不受 刻蚀影响提高了氧化层可靠性；由于栅极凹槽避免了硅化物反应时的桥连现象(bridging)；通过对侧墙工艺的调节，可以控制LDD和HDD之间的重合区，为晶体管调节提供了空间；硅化物在源漏区的生长也可以通过侧墙工艺调节，减少了结漏电；LOCSAL氧化层可以成为侧墙的一部分，减少了栅极形成后介质的淀积次数。因此本发明有效地提升了一些工艺性能，同时为调节晶体管性能提供了很大的工艺空间。通过工艺改进改善了硅化物的形成质量，使得晶体管的特性得到了极大地提升。
附图说明
[0067] 图1是硅片形成STI(浅槽隔离)后的示意图；
[0068] 图2是在硅片表面淀积一层介质一氧化物后的示意图；
[0069] 图3是涂敷光刻胶，曝光后刻蚀到衬底表面的示意图；
[0070] 图4是进行沟道调节注入的示意图；
[0071] 图5是生长栅氧化层后的示意图；
[0072] 图6是CVD淀积多晶硅的示意图；
[0073] 图7是多晶硅CMP或回蚀后的示意图；
[0074] 图8是进一步回蚀或带胶等离子体刻蚀形成低于侧墙的多晶硅表面的示意图； [0075] 图9是光刻后定义LDD注入区图形的示意图；
[0076] 图10为刻蚀到衬底后进行大角度LDD注入的示意图；
[0077] 图11为随后进行小角度HDD注入的示意图；
[0078] 图12为淀积LOCSAL氧化层后的示意图；
[0079] 图13为光刻准备进行LOCSAL刻蚀的示意图，注意栅极区域为回蚀 区域； [0080] 图14为去胶后形成的晶体管区域示意图；
[0081] 图15为淀积形成硅化物所需金属的示意图；
[0082] 图16为经过RTP后形成硅化物后的示意图；
[0083] 图11(I)为方案二LDD注入后再淀积一层介质二(SiN)的示意图； [0084] 图12(I)为方案二回蚀(etchback)后，刻蚀到衬底表面的示意图； [0085] 图13(I)为方案二进行小角度HDD注入的示意图；
[0086] 图14(I)为方案二淀积LOCSAL氧化层后的示意图；
[0087] 图15(I)为方案二光刻准备进行LOCSAL刻蚀的示意图，注意栅极区域为回蚀区域；
[0088] 图16(I)为方案二去胶后形成的晶体管区域示意图；
[0089] 图17(I)为方案二为淀积形成硅化物所需金属的示意图；
[0090] 图18(I)为方案二经过RTP形成硅化物后的示意图；
[0091] 图8(II)为方案三形成多晶硅栅极后进行大角度LDD注入的示意图； [0092] 图9(II)为方案三淀积形成侧墙所需的SiO2，SiN两层介质后的示意图； [0093] 图10(II)为方案三刻蚀形成侧墙后的示意图；
[0094] 图18(II)为方案三在图9(II)后采用传统的MOS工艺流程形成了硅化物后的示意图；
[0095] 方案三从第11)步后的流程均为方案一相应步骤相同，且示意图与 传统工艺流程一致，故未专门画出。
[0096] 图中标号：1为硅片，2为STI隔离结构，3为硅片上的介质一(氧化层)，4为光刻胶，5为离子注入，6为沟道调制注入区域，7为栅氧化层(SiO2)，8为(掺杂)多晶硅，9为LDD注入区，10为HDD注入区域，11为LOCSAL氧化层，12为形成硅化物所需的金属，13为硅化物，14为介质二(SiN)，15为介质三(SiO2)，16为介质四(SiN)。
[0097] 本实施例只示意了一个晶体管的形成过程，如NMOS，另一种晶体管的形成过程，如PMOS，只需多加几道掩膜即可实现，只须对示意图稍加改动即可。注入掩膜为介质时，可以重新生长也可以采用刻蚀残余的介质。
具体实施方式
[0098] 以下结合附图和具体实施例对本发明作详细说明。
[0099] 本实施例以形成NMOS为例：
[0100] 第1)步如图1，在p型硅片1的基础上，通过光刻、刻蚀和填充形成STI(浅槽隔离)结构2，有源区域为浅槽结构当中的硅片部分。
[0101] 第2)步如图2，PECVD淀积200nm厚度的介质一氧化层3(oxide)，氧化层的厚度可以决定栅极的高度。
[0102] 第3)第4)步如图3，通过光刻工艺定义出宽度为0.18um的多晶硅栅极有效区域(也就是图示的沟槽宽度为0.18um)。通过刻蚀工艺，刻蚀到距离硅片表面10nm，去除光刻胶4，对硅片1进行清洗，硅片底部的宽度决定了晶体管的物理沟道长度，此10nm的氧化层oxide为注入的掩膜。
[0103] 第5)步如图4，无掩膜进行沟道掺杂注入，形成沟道掺杂注入区域6，注入掺杂为离子为硼(B)，能量为35keV，剂量为1E13/cm2，6为沟道调制注入区域。 [0104] 第6)步如图5，生长栅氧化层7，厚度为4nm。
[0105] 第7)步如图6，淀积350nm多晶硅8，并填满沟槽。
[0106] 第8)步如图7，通过CMP工艺，将沟槽外的多晶硅去除，并停在氧化层3上。 [0107] 第9)步如图8，直接用回蚀工艺将表面多晶硅腐蚀掉20nm，使其向下凹陷，然后去除光刻胶。
[0108] 第10)步如图9，进行光刻(光刻胶为图中的4)，定义将要留下的侧墙部分。 [0109] 第11)步如图10，使用等离子体刻蚀进行选择性刻蚀，去除硅片表面以上的氧化层，在距离硅片1表面10nm处停下，留下40nm的氧化层3的部分，形成侧壁。然后进行LDD(低掺杂漏极9)注入，砷(As)，能量为30keV，剂量为3E14/cm2，注入角度为27度或更大。第12)步如图11，进行源漏区域(S/D)大剂量注入HDD(高掺杂漏极10)， [0110] 砷(As)的能量为70keV，剂量为4E15/cm2，角度为7度。
[0111] 第13)步如图12，CVD淀积45nm的氧化层11，作为局部形成硅化物的掩膜(LOCSAL)。
[0112] 第14)步如图13，定义LOCSAL形成区域。用光刻胶4遮挡不需刻蚀的氧化层区域，即掩模区域。
[0113] 第15)步如图14，等离子体刻蚀未被光刻胶遮挡的区域，并刻蚀到衬底后去除光刻胶。
[0114] 第16)步如图15，硅片清洗后，淀积金属层12，淀积金属为Ti和Co，厚度分别可以为8和15nm。金属Ti下有金属Co，Co优先反应，而Ti不反应，所以此处的Ti并不参与形成硅化物，如公知常识所知，此处的Ti做如图9(II)所示顶覆盖层用，
[0115] 第17)步如图16，进行540C/60s快速热处理(RTP)，选择性刻蚀，再进行850C/30s快速热退火形成CoSi2硅化物13。
[0116] 最后一步，完成随后常规集成电路工序，形成接触孔，金属层和层间介质。 [0117] 从方案一的第12)步开始，还可采取以下步骤：
[0118] 第12)步，再淀积一层介质二14氮化硅SiN，厚度为30-50nm，如图11(I)所示； [0119] 第13)步通过回蚀工艺，将介质二刻蚀到基片衬底，如图12(I)所示； [0120] 第14)步进行源漏区域(S/D)大剂量注入(HDD)，同时对多晶硅进行掺杂，砷(As)的能量为70keV，剂量为4E15/cm2，角度为7度。去胶，然后高温激活，如图13(I)所示； [0121] 第15)步淀积oxide15-30nm，作为局部形成硅化物的掩膜(LOCSAL)，如图14(I)所示；
[0122] 第16)步定义LOCSAL形成区域，如图15(I)所示；
[0123] 第17)步等离子体刻蚀到衬底后去胶，如图16(I)所示
[0124] 第18)步进行清洗后，淀积金属层12，淀积金属为Ti和Co，厚度分别可以为8和15nm。如图17(I)所示；
[0125] 第19)步进行540C/60s快速热处理(RTP)，选择性刻蚀，再进行850C/30s快速热退火形成CoSi2硅化物13。如图18(I)所示。
[0126] 最后一步则与方案一相同，完成随后常规集成电路工序，形成接触孔，金属层和层间介质。
[0127] 另外，方案一的第9)到11)步可替换为以下步骤：
[0128] 第9)步，通过湿法或干法选择性刻蚀将氧化层3去除，直到停止在硅片表面，并进行低掺杂漏极LDD注入，如图8(II)所示
[0129] 第10)步，淀积一层15-20nm后的介质三15(SiO2)，再淀积一层25-50nm厚的介质四16(SiN)，如图9(II)所示；
[0130] 第11)步，进行回蚀，形成栅极侧墙，如图10(II)所示。
[0131] 而该方案的其他步骤与本实施例中方案一均相同，但由于第9)到11)步的不同，最后生成的硅化物示意图为图18(II)。
