连续时间Σ-△模数转换器的输入共模电压反馈电路和方法

摘要

使用新颖的电路来监视连续时间∑-ΔADC中的第一积分器的求和点处的共模电压，其中该电路产生调节反馈DAC的静态电流以补偿任何共模偏移电流的控制电压。由于调节在反馈DAC内进行，因此不对差分信号路径添加额外的噪声。这种实现不导致转换器SNR的降低。

权利要求

1.一种用于在连续时间∑-Δ模数转换器中隔开反馈DAC的方法，所述方法包括以下步骤：在负反馈回路中包括所述反馈DAC的至少一部分；以及经由所述负反馈回路使连续时间积分器的求和点处的共模电压稳定，其中所述连续时间积分器是所述连续时间∑-Δ模数转换器的一部分。

2.如权利要求1所述的方法，其特征在于，所述使共模电压稳定的步骤还包括以下步骤：监视所述连续时间积分器的求和点处的共模电压；以及基于所监视的共模电压生成调节所述反馈DAC的静态电流的控制电压，所述控制电压补偿共模偏移电流。

3.如权利要求2所述的方法，其特征在于，所述对静态电流的调节在所述反馈DAC内进行。

4.如权利要求2所述的方法，其特征在于，所述共模电压经由三输入放大器监视，所述三输入放大器具有接收正向求和点电压的第一输入端、接收负向求和点电压的第二输入端以及接收基准电压的第三输入端，所述三输入放大器为所述反馈DAC生成偏压。

5.如权利要求1所述的方法，其特征在于，所述DAC是温度计编码DAC。

6.如权利要求1所述的方法，其特征在于，所述DAC是二进制加权DAC。

7.如权利要求1所述的方法，其特征在于，所述方法还包括经由补偿网络增强所述负反馈回路的稳定性的步骤。

8.如权利要求7所述的方法，其特征在于，所述补偿网络使用一对电容器和一对电阻器来实现。

9.如权利要求7所述的方法，其特征在于，所述反馈DAC和所述负反馈回路抑制由于电阻器失配导致的积分器求和点处的共模电压变化。

10.一种用于在连续时间∑-Δ模数转换器中隔开反馈DAC的方法，所述连续时间∑-Δ模数转换器在第一级中包括连续时间积分器和所述反馈DAC，所述方法包括以下步骤：在负反馈回路中包括所述反馈DAC的至少一部分；以及监视所述连续时间积分器的求和点处的共模电压；以及基于所监视的共模电压来生成调节电路的控制电压，所述电路生成所述反馈DAC的静态电流。

11.如权利要求10所述的方法，其特征在于，所述对静态电流的调节部分地在所述反馈DAC内进行。

12.如权利要求10所述的方法，其特征在于，所述共模电压经由带有输入SJP、SJN和Vref的三输入放大器监视，所述三输入放大器为所述反馈DAC输出偏压。

13.如权利要求10所述的方法，其特征在于，所述DAC是温度计编码DAC。

14.如权利要求10所述的方法，其特征在于，所述DAC是二进制加权DAC。

15.如权利要求10所述的方法，其特征在于，所述方法还包括经由补偿网络增强所述负反馈回路的稳定性的步骤。

16.如权利要求15所述的方法，其特征在于，所述补偿网络使用一对电容器和一对电阻器来实现.

17.一种用于在连续时间∑-Δ模数转换器中隔开反馈DAC的方法，所述方法包括以下步骤：在负反馈回路中包括所述反馈DAC的非信号相关部分；以及经由所述负反馈回路来纠正所述DAC的静态电流或积分器的共模偏移电流或两者，其中所述共模偏移电流是经由所述负反馈回路调节的，所述积分器是所述连续时间∑-Δ模数转换器的一部分。

18.如权利要求17所述的方法，其特征在于，所述DAC是温度计编码DAC。

19.如权利要求17所述的方法，其特征在于，所述DAC是二进制加权DAC。

20.如权利要求17所述的方法，其特征在于，所述方法还包括经由补偿网络使所述负反馈回路稳定的步骤。

21.如权利要求20所述的方法，其特征在于，所述补偿网络经由一对电容器和一对电阻器来实现。

22.一种调节连续时间∑-Δ模数转换器中的反馈DAC的偏压的方法，所述方法包括：在负反馈回路中包括所述反馈DAC的至少一部分；以及经由所述负反馈回路使作为所述连续时间∑-Δ模数转换器的一部分的连续时间积分器的输入共模电压稳定，其中所述反馈DAC的偏压被改变以使所述共模电压稳定。

23.一种嵌入在连续时间∑-Δ模数转换器中的负反馈回路中的放大器，所述连续时间∑-Δ模数转换器在第一级中包括连续时间积分器和反馈DAC，所述放大器包括：接收正向求和点电压的输入装置SJP；

接收负向求和点电压的输入装置SJN；

接收基准电压的输入装置Vref；

调节所述反馈DAC的静态电流的输出装置，其中所述放大器监视所述连续时间积分器的求和点处的共模电压并基于所监视的共模电压生成调节所述反馈DAC的静态电流的控制电压。

24.如权利要求23所述的放大器，其特征在于，所述放大器的稳定性经由补偿网络来增强。

25.如权利要求24所述的放大器，其特征在于，所述补偿网络包括一对电阻器和一对电容器。

26.如权利要求23所述的放大器，其特征在于，所述放大器使用各自分别接收SJP、SJN和Vref作为输入的三个PMOS、结合所述PMOS器件来工作以输出电压Vbias的两个NMOS器件、以及电流源I来实现，其中所述电流源I为所述放大器提供偏流。

说明书

技术领域

本发明涉及∑-Δ噪声整形型混合信号转换器，尤其涉及采用共模电压反馈电路的混合信号模数转换器。

背景技术

∑-Δ模数转换器(ADC)提供与传统Nyquist转换器相比以相对较低的成本实现高分辨率和低失真的手段。高分辨率是通过对输入信号过采样并将所关注的频带中的量化噪声整形至较高的频率范围来实现的。较高频率的噪声然后可由随后的数字滤波器级被数字滤除。得到的数据然后在转换器的输出处被欠采样成期望的采样速率。
一般，为以下理由而使用诸如开关电容器等离散时间电路来实现音频∑-ΔADC。开关电容器电路提供对时钟抖动的较低敏感性并可容易地随采样速率缩放。而且，对回路系数的跟踪由于电容器的良好匹配而固有地良好。然而，由于离散时间的本质，转换器遭受主要由第一积分器的采样电容器捕捉的信号相关毛刺引起的谐波失真。在诸如数字信号处理器(DSP)等带有片上转换器的高度集成电路中，因为DSP以远高于转换器的时钟速率运行，因此很难包含这些不被期望的毛刺。而且，对信噪比(SNR)高于100dB的高性能转换器而言，采样电容器必须较大以减少热噪声。这一较大的采样网络将电流毛刺发回至信号源，这导致电磁干扰(EMI)。
∑-Δ模数转换器通常使用全差分电路来设计以实现良好的供电抑制比；对片上耦合、时钟馈通、电荷注入、偶次谐波失真和其它二阶非理想效应的抗干扰性。这样的全差分电路需要定义的共模电压来建立合适的工作点。
在带有电流导引反馈DAC的传统全差分连续时间∑-Δ转换器中，转换器的第一级中的积分器的内部共模电压当输入信号为AC耦合时未定义。当输入是DC耦合时，该公共电压由外部电路定义。该电压可能与期望的内部共模不同，且可能显著地降低转换器的性能。
全差分连续时间ADC的另一问题在于来自反馈DAC的共模偏移电流。由于不存在用于纠正该偏移的机制，因此差分积分器的正向和负向输出两者均可栓(peg)至正向或负向电源两者。
又一问题在于积分器的输入电阻器是在片上建造的，因此它们可能具有多达百分之一的失配。当即使来自平衡源的差分输入信号被施加到ADC时，电阻失配也将造成在积分器中的放大器的求和点摆动的共模电压。这种电压摆动是转换器中谐波失真的重要来源。
图1示出带有本发明中所使用的连续时间第一级的4位、2阶∑-Δ模数转换器。该设置主要包括第一求和器电路101、连续时间积分器102、第二求和器电路103、开关电容器DAC 106、开关电容器积分器104以及电流导引DAC 108.该转换器中的第一级的连续时间实现与开关电容器实现相比，远不易于受片上耦合的影响.因此，该转换器可使用深亚微米工艺来集成到更大规模的电路内而没有性能上的显著降低.
而且，由于输入阻抗是纯电阻性的，因此电路不会将高频电流毛刺发回给外部源。这与开关电容器实现相比产生低得多的电磁干扰(EMI)。因此，该转换器更易于在诸如汽车系统等EMI敏感的应用中使用。
图2a-b示出实现转换器第一级的两种不同方法。图2a示出第一种方法，它包括带有内建的输出共模电压控制电路的全差分放大器202、一对积分电容器204和206、以及一对输入电阻208和210。图1中的电流导引反馈DAC也作为第一级的一部分被包括在内。
图2b示出第二种方法，它包括两个单端放大器212和214、一对电容器216和218、一对电阻器220和222、以及反馈DAC。放大器的正向输入端被连接至基准电压Vref224。
图3示出在这种设计中用作反馈DAC的典型的温度计编码DAC的实现。它由2个PMOS器件MP1302和MP2304以及16个NMOS器件MN0306到MN15308(这形成一组开关电流单元，诸如16单元温度计式DAC实现)组成。PMOS器件302和304由电压Vbias1 305偏置，而NMOS器件306和308由电压Vbias2310向上偏置。PMOS器件MP1 302和MP2304分别被连接至正向312和负向314DAC输出端。这些PMOS器件302和304中的每一个传导1/2量的电流。NMOS器件MN0306到MN15308中的每一个经由数据位316或互补(complimentary)数据位318控制的开关来分别连接至正向312或负向314DAC输出。每一NMOS器件306或308传导1/16量的电流。
在正常工作中，当DAC温度计编码数据输入处于逻辑值0时，八位被置为“1”，八位被置为“0”。从而，由DAC传递的净输出电流理论上是0。然而，实际上，在DAC输出318处存在净CM偏移电流。这是由于在推挽电流源之间存在失配。
图2a的方法至少有两个问题。首先，尽管积分器的输出具有由反馈电路定义的共模(CM)电压，但输入CM电压取决于输入源。当DC耦合电源被连接至转换器的输入时，该电源的CM将定义转换器输入处的工作点。然而，DAC由于电路的不完美而具有净CM偏移电流，其中该电流产生电阻器R1208和R2 210两端的电压。在这种情况中，放大器求和点处的电压可能不同于预期值，且可能使放大器越出线性范围。而且，DAC被设计成给出最佳热噪声性能，因为它是转换器中主要的噪声源之一。这暗示NMOS器件的饱和电压最接近内部CM值。放大器求和点处的DM电压的任何显著下降都将使DAC越出饱和区，且将显著地使转换器失真测量劣化。
其次，由于工艺不完美以及布局失配，R1 208与R2 210可能相差多达1％的误差。当对ADC输入施加差分信号时，放大器的求和点将看到CM摆动。该CM摆动将引起ADC输出中的二次谐波失真。
图2b示出了仪器式实现。图2b中的方法不会遭受上述与图1的电路相关联的电阻器失配问题，但它要求输出和输入CM反馈电路。而且，它消耗更多的功率和硅面积，且比(图1的)第一种方法多出3dB的噪声。从而，在ADC设计中实现第一种方法是更有利的。
偏移低电压系统中的共模电压的技术在Duque-Carillo等人题为“Inputcommon-mode feedback technique for very low CMOS amplifiers(超低CMOS放大器的输入共模反馈技术)”的论文中提出.由Duque-Carillo等人描述的电路具有作为电流的源和宿的能力且用作CM电流衰减器，使得求和点可在不同于外部信号源的CM电压上操作.然而，在连续时间积分器中实现这样的电路显著地降低了转换器的信噪比(SNR).这种性能损失直接来自于在所述技术中添加推挽电流源的结果.由于这些设备的噪声增益是单一的，因此CM衰减器电路的全噪声强度将在输出处出现.
在ADC设计中，主要噪声源是反馈DAC和输入电阻器。这些组件被优化来产生目标SNR。如果实现所述技术，则必须重新优化DAC来满足目标噪声性能。这导致更大的芯片面积和更高的功耗。在诸如0.18u及以下的较小几何工艺中，这种影响尤其显著。
无论以上所引用参考文献的精确优点、特征和长处是什么，它们均未达到或实现本发明的目的。本发明经由小型反馈电路使第一积分器的共模电压稳定并将其设置成合适的电平来解决上述问题。

发明内容

本发明提供一种监视与连续时间∑-Δ模数转换器相关联的第一级积分器的求和点处的共模电压的控制电路和方法。该电路产生调节反馈DAC的静态电流以补偿任何共模偏移电流的控制电压。由于调节在反馈DAC内进行，因此不对差分信号路径添加额外的噪声。而且，本发明的电路不引起信噪比(SNR)的降低。
本发明还提供一种用于隔开连续时间∑-Δ模数转换器中的反馈DAC(诸如温度计编码DAC或二进制加权DAC)的方法，其中该方法包括在负反馈回路中包括所述反馈DAC的至少一部分以及经由该负反馈回路使连续时间积分器的求和点处的共模(CM)电压稳定的步骤。使CM电压稳定的步骤还包括监视连续时间积分器的求和点处的共模(CM)电压(即，经由三输入放大器监视，它带有SJP、SJN和Vref三个输入以及调节静态电流的单个输出)以及基于所监视的CM电压生成调节反馈DAC的静态电流的控制电压的步骤，其中控制电压补偿CM偏移电流。本发明还能够通过经由一对电容器和一对电阻器实现的补偿网络来使负反馈回路稳定。

附图说明

图1示出带有本发明中所使用的连续时间第一级的4位、2阶∑-Δ模数转换器的简化模型。
图2a-b示出实现转换器的第一级的两种不同的现有技术方法。
图3示出设计中用作反馈DAC的典型的温度计编码DAC的实现。
图4a-b示出本发明的差分和仪器实现电路。
图5示出图4a-b中所示的放大器A2的实现。
图6示出补偿网络结合本发明的使用。
图7示出提供静态或偏移电流的CM伺服回路。
图8示出本发明的技术的变型，其中一对PMOS器件MP1和MP2(图6)被分成两对平行的PMOS。

具体实施方式

尽管参考本发明的若干较佳实施例示出并描述了本发明，但可在其中对其形式和细节进行各种改变、省略和添加，而不背离本发明的精神和范围。
在图3中，变化的Vbias1 305可调节DAC的净共模(CM)电流.本发明的设计包括监视放大器求和点处的电压的电路.本发明的电路拒绝任何差分电压并将CM电压与基准Vref比较.本发明的电路以负反馈方式调节Vbias1以使放大器求和点处的CM电压稳定.
图4a-b示出本发明的一对实现。图4a示出本发明的差分式实现电路。图4b示出本发明的差分和仪器实现电路。
应注意，尽管附图中所示的DAC是温度计编码DAC，但DAC的类型不应限制本发明的范围。例如，也可使用二进制加权DAC来实现本发明。然而，应注意，这样的实现可能遇到元件失配问题从而不是最佳选择。
图4a-b中的放大器A2402和404的实现在图5中示出。MP3502的尺寸为2x，MP4504和MP5506的尺寸为be，MN1508和MN2510的尺寸为Ix。通过以这种方式对它们定尺寸，可以看到电路形成平衡三输入单输出放大器。如图4中所示，SJP和SJN被连接至放大器的正向和负向求和点。电流源512为图4a和4b的三输入放大器提供偏流。
图4a示出第一种方法，它包括带有内建的输出共模电压控制电路的全差分放大器401、三输入放大器402、一对积分电容器403和405、一对输入电阻器407和409、以及反馈DAC 411。在图4a中，SJP 406和SJN 408分别被连接至放大器A1401的正向和负向求和点。三输入端放大器402比较SJP 406、SJN 408和Vref410。电路不响应于施加于SJP 406和SJN 408的任何差分信号。如果SJP 406和SJN 408处的CM变化，则Vbias 1改变。由于电路被连接至DAC 411以形成负反馈回路，因此Vbias以使SJP 406和SJN 408处的CM稳定的方式改变。
图4b示出本发明的仪器式实现。图4b的电路包括两个单端放大器412和414、三输入放大器404、一对电容器416和418、一对电阻器420和422以及反馈DAC424。放大器的正向输入端被连接至基准电压Vref 224。三输入端放大器404比较SJP 424、SJN 426和Vref 428。如图4a中一样，电路不响应于施加于SJP 424和SJN 426的任何差分信号。如果SJP 424和SJN 426处的CM变化，则Vbias 1改变。由于电路被连接至DAC 424以形成负反馈回路，因此Vbias以使SJP 424和SJN 426处的CM稳定的方式改变。
图6示出补偿网络结合本发明的使用，其中补偿网络用于增强负反馈回路的稳定性。没有该补偿网络，则回路可能变得不稳定。补偿网络包括电阻器R3 606和R4 608以及C3 610和C4 612，其中补偿网络耦合至一对PMOS器件MP1 602和MP2 604。
本发明的CM稳定技术的优点在于图4a-b的电路不将任何额外的噪声添加到主ADC内。
本发明的技术的另一优点是低功耗。由于回路仅需使用输入信号带宽工作，因此三输入放大器的增益带宽需求至多与输入相同。从而，功耗是可忽略的。
本发明的技术的又一优点在于回路增益不必很大，因为它仅需抑制放大器求和点处已经很小的CM变化。
此外，图4a-b的电路不需要无噪声(clean)的Vref，因为Vref在回路带宽内的任何变化均会将一CM信号注入到ADC内且将被差分电路拒绝。
而且，连续时间积分器的加电时间由于CM反馈回路对主回路的协助而缩短。
应注意，代替调节图3的Vbias1 305，可调节图2的Vbias2 310以获得类似的结果，且Vbias1 305或Vbias2 310之间的选择不应限制本发明的范围.然而，也应注意到，调节Vbias1是有利的，因为这不会导致任何调幅效果.
而且，本发明也不限于调节反馈DAC的偏压以使放大器的求和点处的CM电压稳定。例如，DAC可被隔开，使得它仅由信号相关开关电流源组成。静态或偏移电流则可由诸如图7中的CM伺服回路提供。图7中的电路假定反馈DAC仅由16个NMOS器件组成，如图3中的MN0到MN15。如图可见，三输入放大器将SJP和SJN处的CM与Vref比较，并在其输出处产生电压。该输出被缓冲来驱动一对电阻器R3和R4。通过这些电阻器的电流补偿开关NMOS DAC所需的静态电流。
本发明的技术的又一变型如图8中所示。在此示例中，图6中的一对PMOS器件MP1802和MP2804被分成两对平行的PMOS器件。第一对MP6-MP7具有连接至固定偏压的栅极。该对提供DAC所需的静态电流的一半。第二对MP1-MP2具有连接至图5的放大器的输出(Vbias1)的栅极。三输入放大器和一对MP1-MP2的操作如上所述。该变型在负反馈回路中产生更低的回路增益从而更易于补偿。然而，这种结果以较小CM稳定范围为代价。