复合存储器芯片

摘要

本发明揭示一种复合存储器芯片。该复合存储器芯片包含一第一电压接脚、一第二电压接脚、一电压产生器、一快闪存储器以及一静态随机存取存储器。该第一电压接脚用以提供一第一电压。该第二电压接脚用以提供较该第一电压为低的一第二电压，以与该第一电压共同界定出一工作电压。该电压产生器通过该第一电压产生一第三电压，其中该第三电压大于该第一电压。该快闪存储器及该静态随机存取存储器均是于该工作电压下运作。且该快闪存储器通过该第三电压执行一数据擦除动作。

权利要求

1.一种复合存储器芯片，包含：

一第一电压接脚，用以提供一第一电压；

一第二电压接脚，用以提供较该第一电压为低的一第二电压，以与该第一电压共同界定出一工作电压；

一电压产生器，通过该第一电压产生一第三电压，其中该第三电压大于该第一电压；

一快闪存储器，通过该第三电压执行一数据擦除动作；以及一静态随机存取存储器；

其中，该快闪存储器及该静态随机存取存储器均是于该工作电压下运作。

2.根据权利要求1所述的复合存储器芯片，其特征在于该电压产生器是设置于该快闪存储器中。

3.根据权利要求1所述的复合存储器芯片，其特征在于还包含一地址接脚，该快闪存储器及该静态随机存取存储器皆经由该地址接脚传输一地址信号。

4.根据权利要求3所述的复合存储器芯片，其特征在于该地址信号是该快闪存储器的地址信号及该静态随机存取存储器的地址信号其中之一。

5.根据权利要求1所述的复合存储器芯片，其特征在于还包含一数据接脚，该快闪存储器及该静态随机存取存储器皆经由该数据接脚传输一数据信号。

6.根据权利要求5所述的复合存储器芯片，其特征在于该数据信号是该快闪存储器的数据信号及该静态随机存取存储器的数据信号其中之一。

7.根据权利要求5所述的复合存储器芯片，其特征在于该快闪存储器的一操作状态信号是经由该数据接脚传输。

8.根据权利要求7所述的复合存储器芯片，其特征在于该操作状态信号是一读取状态信号、一写入状态信号及一数据擦除状态信号其中之一。

9.根据权利要求1所述的复合存储器芯片，其特征在于还包含一控制信号接脚，该快闪存储器及该静态随机存取存储器皆经由该控制信号接脚传输一控制信号。

10.根据权利要求9所述的复合存储器芯片，其特征在于该控制信号接脚是一输出致能接脚及一写入致能接脚其中之一。

11.一种复合存储器芯片，包含：

一第一电压接脚，用以提供一第一电压；

一第二电压接脚，用以提供较该第一电压为低的一第二电压，以与该第一电压共同界定出一工作电压；

一数据接脚；

一快闪存储器，经由该数据接脚传输一操作状态信号；以及一静态随机存取存储器；

其中，该快闪存储器及该静态随机存取存储器均是于该工作电压下运作，且共同经由该数据接脚传输一数据信号。

12.根据权利要求11所述的复合存储器芯片，其特征在于该数据信号是该快闪存储器的数据信号及该静态随机存取存储器的数据信号其中之一。

13.根据权利要求11所述的复合存储器芯片，其特征在于该快闪存储器的操作状态信号是一读取状态信号、一写入状态信号及一数据擦除状态信号其中之一。

14.根据权利要求11所述的复合存储器芯片，其特征在于还包含一地址接脚，该快闪存储器及该静态随机存取存储器皆经由该地址接脚传输一地址信号。

15.根据权利要求14所述的复合存储器芯片，其特征在于该地址信号是该快闪存储器的地址信号及该静态随机存取存储器的地址信号其中之一。

16.根据权利要求11所述的复合存储器芯片，其特征在于还包含一控制信号接脚，该快闪存储器及该静态随机存取存储器皆经由该控制信号接脚传输一控制信号。

17.根据权利要求16所述的复合存储器芯片，其特征在于该控制信号接脚是一输出致能接脚及一写入致能接脚其中之一。

说明书

技术领域

本发明有关一种复合存储器芯片；具体说，是关于一种不需要高电压输入接脚以及专用的操作状态输出接脚的复合存储器芯片。

背景技术

近年来，随着快闪存储器(flash memory)与静态随机存取存储器(static random access memory；SRAM)的应用层面的增广以及需求的增加，已有越来越多的制造厂商将快闪存储器与静态随机存取存储器封装在一起，进而形成一复合存储器芯片，以一次性地满足使用厂商的需求。
然而，由于快闪存储器与静态随机存取存储器都有其各自的信号输出接脚与信号输入接脚，因此若是不将这些接脚加以整合，而将快闪存储器与静态随机存取存储器直接封装在一起，将会使得复合存储器芯片的信号输出/输入接脚显得繁多且复杂，并且因此提高了制造厂商在布线(layout)上的困难度。因此，各家厂商无不绞尽脑汁，整合这些信号的输出/输入接脚，以减少这些接脚的数目。
目前市面上有一种技术是将快闪存储器与静态随机存取存储器的地址接脚与数据接脚整合在一起，如此能够大幅度地减少复合存储器芯片的信号输出/输入接脚，然而此种复合存储器芯片仍未臻理想。图1是绘示现有的复合存储器芯片内部的快闪存储器1的电路图。标号102所指的方框即为一个引接到该复合存储器芯片外部的高电压输入接脚Vpp，该高电压输入接脚Vpp即提供此快闪存储器在执行数据擦除动作的过程中所必须要使用到的高电压。然而，此种做法必须额外提供此高电压，增加了供应电源的接脚的数目与种类。
另外，还存在一种存储器芯片，也整合了两种不同存储器的数据接脚与地址接脚，但却额外使用了一个专用的操作状态输出接脚，用以输出存储器的操作状态信号。故使用此种存储器芯片的制造厂商又必须再针对此专用的操作状态输出接脚而发展对应地数据传输的通讯协议，也增加了复合存储器芯片的接脚数目，并造成相当大的麻烦。
上述的二种存储器芯片，虽然都大幅度地整合了信号输入与输出接脚，然而却碍于现有的技术条件限制，仍无法将高电压输入接脚与操作状态输出接脚进行适当地整合，造成了使用厂商必须额外去对应地发展相关硬件设备，甚至是发展相关的通讯协议，徒增成本及应用范围的限制。

发明内容

本发明的一目的在于提供一种不需要高电压输入接脚以及专用的操作状态输出接脚的复合存储器芯片。
根据本发明一方面的一种复合存储器芯片，其包含一第一电压接脚、一第二电压接脚、一电压产生器、一快闪存储器以及一静态随机存取存储器。该第一电压接脚用以提供一第一电压。该第二电压接脚用以提供较该第一电压为低的一第二电压，以与该第一电压共同界定出一工作电压。该电压产生器通过该第一电压产生一第三电压，其中该第三电压大于该第一电压。该快闪存储器及该静态随机存取存储器均是于该工作电压下运作。且该快闪存储器通过该第三电压执行一数据擦除动作。
根据本发明另一方面的一种复合存储器芯片，其包含一第一电压接脚、一第二电压接脚、一数据接脚、一快闪存储器以及一静态随机存取存储器。该第一电压接脚用以提供一第一电压。该第二电压接脚用以提供较该第一电压为低的一第二电压，以与该第一电压共同界定出一工作电压。该快闪存储器及该静态随机存取存储器均是于该工作电压下运作，且共同经由该数据接脚传输一数据信号。且该快闪存储器是经由该数据接脚传输一操作状态信号。
本发明的复合存储器芯片，是通过提升其工作电压而得到快闪存储器在执行数据擦除动作的过程中所需要的高电压。故本发明的复合存储器芯片不需要额外提供一高电压输入接脚来接收高电压。再者，本发明的复合存储器芯片的数据操作状态信号，是通过一般的数据接脚来向外传递，故不需要专用的操作状态输出接脚。综上所述，本发明的复合存储器芯片不需要供应高电压的接脚以及专用的操作状态输出接脚，故减少了接脚的数目。
在参阅附图及随后描述的实施方式后，该技术领域具有通常知识者便可了解本发明的其他目的，以及本发明的技术手段及实施态样。

附图说明

图1为现有的快闪存储器的示意图；以及
图2为本发明的较佳实施例的示意图。

具体实施方式

本发明的较佳实施例如图2所示，其是一种复合存储器芯片2。复合存储器芯片2包含一第一电压接脚201、一第二电压接脚203、一电压产生器205、一快闪存储器207、一静态随机存取存储器209、一地址接脚组211、一数据接脚组213以及多个控制信号接脚215。快闪存储器207可以是任何存储器制造商所生产并于市面上销售的快闪存储器，在本实施例中，快闪存储器207是美商Intel公司所生产的快闪存储器。而静态随机存取存储器209也可以是任何存储器制造商所生产的静态随机存取存储器，还可以是一虚拟静态随机存取存储器(pseudo static random access memory；PSRAM)。
第一电压接脚201提供一第一电压Vcc，且第二电压接脚203提供一第二电压VGND，其中第二电压VGND的电压电位低于第一电压Vcc，且第一电压Vcc以及第二电压VGND共同界定出一工作电压。快闪存储器207以及静态随机存取存储器209则依此工作电压来运作。在本实施例中，第二电压VGND的电压电位是0伏特，因此，第一电压Vcc的电压电位即为工作电压。
电压产生器205则接收第一电压Vcc，并通过提升第一电压Vcc的电压电位来产生一第三电压VDD。其中当快闪存储器207欲进行数据擦除动作时，即是通过第三电压VDD来驱动快闪存储器207以进行数据擦除。如此一来，不需要多增加接脚数目，也可以将快闪存储器207的数据擦除。需注意的是，虽然图2所绘示的电压产生器205是放置于复合存储器芯片2中，但其也可以放置于快闪存储器207中，此技术领域具有通常知识者可通过前述的说明以明了本发明并不限制电压产生器205所置放的位置，故不再赘述。
地址接脚组211则是如同一般的复合存储器芯片2，可以用来传输快闪存储器207的地址信号或者是静态随机存取存储器209的地址信号。此技术领域具有通常知识者可轻易明了其传输地址信号的原理，故不再赘述。
数据接脚组213也如同一般的复合存储器芯片2，可以用来传输快闪存储器207的数据信号或者是静态随机存取存储209的数据信号。除了传输快闪存储器207的数据信号或是静态随机存取存储器209的数据信号，数据接脚组213同时可以传输快闪存储器207的操作状态信号。操作状态信号则为读取状态信号、写入状态信号以及数据擦除状态信号其中之一。如此一来，不需要多增加接脚数目，也可以将快闪存储器207的操作状态传送出去。
而控制信号接脚215则可以传输用以控制快闪存储器207以及静态随机存取存储器209的各种控制信号，其包含一输出致能接脚2151以及一写入致能接脚2153。其中输出致能接脚2151以及写入致能接脚2153可以为控制快闪存储器207以及静态随机存取存储器209共用，其分别可以传输一输出致能信号OE#以及一写入致能信号WE#。其它控制信号的接脚则由于快闪存储器207以及静态随机存取存储器209的特性而不能共用。例如，用以控制静态随机存取存储器209的一较低位组致能信号LB#、一较高位组致能信号UB#以及一静态随机存取存储器芯片致能信号S-CE#。或者是用以控制快闪存储器207的一写入保护信号WP#、一快闪存储器芯片致能信号F-CE#与以及一重置信号Reset#。因此复合存储器芯片2仍需要传输这些控制信号的接脚。
而本发明并不限制控制信号接脚215的数目及其功用，其可视需要另外增加接脚数目，以传输不同形式的控制信号。此技术领域具有通常知识者可通过前述的说明，明了本发明的运作原理，故不再赘述。
由上述可知，本发明的复合存储器芯片2，是通过提升从复合存储器芯片2的外部所输入的第一电压Vcc以及第二电压VGND，而得到快闪存储器207在数据擦除过程中所需要的高电压，故本发明的复合存储器芯片2不需要额外提供高电压输入接脚来接收高电压以提供快闪存储器207使用。同时，由于本发明的复合存储器芯片2所使用的快闪存储器207的数据操作状态是通过一般的数据接脚来向外传递，因此本发明的复合存储器芯片2以及复合存储器芯片2所使用的快闪存储器207更不需要额外设计专用的操作状态信号输出接脚。
故采用本发明的复合存储器芯片2，不仅可以简化接脚的复杂性，降低了使用厂商在布线时的难度，并且使用厂商也不必额外提供高电压给复合存储器芯片2中的快闪存储器207，而增加了必须供应电源的接脚的数目与种类。再者，使用厂商也不必再针对专用的操作状态信号输出接脚而对应地发展数据传输的通讯协议，省却了相当大的麻烦，并达到所需的技术突破目的。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以本申请权利要求范围为准。