蚀刻高k电解质材料的方法

摘要

本发明提供了用含卤气体和还原气体化学品对高介电常数(高k)材料进行蚀刻的装置和方法。本方法的一种实施方式是通过用两种蚀刻气体化学品在独立的步骤中对层进行蚀刻来完成的。第一蚀刻气体化学品包含不含氧的气体以对高介电常数材料进行穿透蚀刻，从而清除从前面的多晶硅蚀刻工艺留下任何残余物以减轻高k脚效应，并且还使与下方的硅氧化物层相关的硅凹陷问题得到控制。第二过度蚀刻气体化学品提供了高介电常数材料相对硅氧化物材料的高蚀刻选择性，其与低源功率相结合而进一步减轻硅衬底氧化的问题。

权利要求

1.一种蚀刻具有含高k材料的层的衬底的方法，所述方法包括：使所述含高k材料的层暴露于由包括第一含卤气体而不向蚀刻室内引入含氧气体的第一处理气体混合物形成的等离子体中；

在第一蚀刻步骤中蚀刻所述含高k材料的层的至少一部分，其中，所述衬底温度保持在100℃和500℃之间；和在所述蚀刻室中，在第二蚀刻步骤中用由包括第二含卤气体和一氧化碳的第二处理气体混合物形成的等离子体来蚀刻所述层。

2.如权利要求1的方法，其中所述高k材料包含选自二氧化铪、二氧化锆、氧化硅锆、二氧化钽、氧化铝、掺铝二氧化铪及其组合的材料。

3.如权利要求2的方法，其中所述层还包括选自钽、氮化钽、氮化硅钽、氮化钛及其组合的用于栅电极的材料。

4.如权利要求1的方法，其中所述第一含卤气体包括含氯气体。

5.如权利要求4的方法，其中所述含氯气体选自氯气(Cl2)、氯化硼(BCl3)、氯化氢(HCl)及其组合。

6.如权利要求1的方法，其中所述第一处理气体混合物还包括还原剂。

7.如权利要求6的方法，其中所述还原剂是选自甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)及其组合的气体。

8.如权利要求1的方法，其中所述第一处理气体混合物还包含选自氦气(He)、氩气(Ar)、氮气(N2)及其组合的气体。

9.如权利要求1的方法，其中所述第二含卤气体包含含氯气体。

10.如权利要求9的方法，其中所述含氯气体选自氯气(Cl2)、氯化硼(BCl3)、氯化氢(HCl)及其组合。

11.如权利要求1的方法，其中所述第二处理气体混合物还包含选自氦气(He)、氩气(Ar)、氮气(N2)及其组合的气体。

12.如权利要求1的方法，其中在小于100瓦特的低偏压功率下对所述层的至少一部分进行蚀刻而不氧化所述衬底。

13.如权利要求12的方法，其中所述偏压功率被设置为零。

14.如权利要求1的方法，其中所述第一蚀刻步骤是在150℃至350℃的高衬底温度下进行的。

15.如权利要求1的方法，其中所述第二蚀刻步骤是在200瓦特至800瓦特的源功率下进行的。

16.一种蚀刻具有含高k材料的层的衬底的方法，所述方法包括：在蚀刻室内，在100瓦特或更小的衬底偏压功率下，用由包括第一含卤气体而没有含氧气体的第一处理气体混合物形成的等离子体来蚀刻所述含高k材料的层的至少一部分，其中，所述衬底温度保持在100℃和500℃之间；和在200瓦特至800瓦特的源功率下，用由包括第二含卤气体和一氧化碳的对所述层具有蚀刻选择性的第二处理气体混合物形成的等离子体来蚀刻所述层。

17.如权利要求16的方法，其中所述高k材料包含选自二氧化铪、二氧化锆、氧化硅铪、氧化硅锆、二氧化钽、氧化铝、掺铝二氧化铪及其组合的材料。

18.如权利要求17的方法，其中所述层还包括选自钽、氮化钽、氮化硅钽、氮化钛及其组合的用于栅电极的材料。

19.如权利要求16的方法，其中所述第一含卤气体包括选自氯气(Cl2)、氯化硼(BCl3)、氯化氢(HCl)及其组合的含氯气体。

20.如权利要求16的方法，其中所述第一处理气体混合物还包括选自甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)及其组合的还原剂。

21.如权利要求16的方法，其中所述第二含卤气体包括选自氯气(Cl2)、氯化硼(BCl3)、氯化氢(HCl)及其组合的含氯气体。

22.如权利要求16的方法，其中用由所述第一处理气体混合物形成的所述等离子体对所述层的至少一部分进行的蚀刻是在零衬底偏压功率下进行的。

23.如权利要求16的方法，其中用由所述第一处理气体混合物形成的所述等离子体对所述层的至少一部分进行的蚀刻是在150℃与350℃之间的高衬底温度下进行的。

24.如权利要求16的方法，其中用于所述层的所述第二处理气体混合物对于硅氧化物的蚀刻选择性大于30∶1。

25.一种蚀刻具有含高k材料的层的衬底的方法，所述方法包括：使所述含高k材料的层暴露于由包括第一含卤气体以及还原剂而不向蚀刻室内引入含氧气体的第一处理气体混合物形成的等离子体中；

在第一蚀刻步骤中蚀刻所述含高k材料的层的至少一部分；和在第二蚀刻步骤中用由包括第二含卤气体和一氧化碳的第二处理气体混合物形成的等离子体来蚀刻所述层。

26.如权利要求25的方法，所述还原剂是选自甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)及其组合的气体。

说明书

蚀刻高k电解质材料的方法

技术领域

[0001] 本发明的实施方式一般地涉及干蚀刻半导体衬底的方法。更具体地，本发明涉及用含卤气体和还原气体的气体混合物来蚀刻高k电介质材料的方法。

[0002] 背景技术

[0003] 用于形成集成电路的场效应晶体管通常采用沉积在栅极电介质上的多晶硅栅电极，该栅极电介质使电极与源极区和漏极区之间的沟道分离。在现有的晶体管结构中，栅极电介质通常由二氧化硅(SiO2)制造。然而，随着集成电路晶体管变得越来越小(宽度为100纳米量级)，栅极结构中电介质材料的厚度已变得小于10埃米。在如此薄的电介质下，电子可从多晶硅栅电极传透至晶体管沟道中，从而导致晶体管工作不正常或损坏。 [0004] 电子从栅电极通过栅极氧化物泄漏，这促使研究人员对使用更稳定的高k电介质材料作为栅极电介质材料进行研究。一种具有高介电常数的十分稳定的电介质材料是铪氧化物(HfO2)。但是，大多数高k材料是如此稳定，以致于使用传统的硅氧化物蚀刻剂很难对即使高k材料的薄层进行蚀刻，以形成栅极结构而不损坏或蚀刻位于含高k材料的层上方或下方的其它材料的层。因此，高k材料对栅极结构上的其它材料(例如硅氧化物、多晶硅和硅)的蚀刻选择性必须很高，以便于保护或钝化上方多晶硅层的侧壁或下方硅氧化物层的表面。

[0005] 此外，当含高k材料的层位于硅氧化物层之上时，传统蚀刻工艺中的氧气也可穿透衬底表面上的硅氧化物层并对硅衬底进行氧化，在蚀刻后的氢氟酸浸湿清洁处理之后，在下方的硅氧化物层中形成空隙空间(也称为硅凹陷)。此外，含高k材料的层的未掩蔽部分也许不能被均一地蚀刻，并通常导致残余的高k材料从含高k材料的层的掩蔽部分延伸至衬底表面的未掩蔽区域，这也称为高k脚效应(high-k foot)。当衬底表面上残存多晶硅栅电极材料时，高k脚效应可能很严重。

[0006] 因此，需要一种高k材料的蚀刻方法，该方法对其它材料具有很高的选择性并且可对硅凹陷和高k脚问题进行良好地控制。

发明内容

[0007] 本发明一般地提供用于使用含卤气体和还原气体的化学品来蚀刻高介电常数材料的装置和方法。在一种实施方式中，等离子体蚀刻具有含高k材料的层的衬底的方法包括使该层暴露于由具有第一含卤气体而不向蚀刻室内引入含氧气体的第一处理气体混合物形成的等离子体，然后在不氧化衬底任一部分的条件下蚀刻该层的至少一部分。此方法还包括用由具有第二含卤气体和一氧化碳的第二处理气体混合物形成的等离子体来蚀刻该层。

[0008] 在另一种实施方式中，等离子体蚀刻具有含高k材料的层的衬底的方法包括在100瓦特(W)或更小的衬底偏压功率下用由具有第一含卤气体的第一处理气体形成的等离子体来蚀刻该层的至少一部分，然后在源功率为约200W至约800W的条件下，用由包含第二含卤气体和一氧化碳对该层具有高选择性的第二处理气体混合物形成的等离子体来蚀刻该层。

附图说明

[0009] 因此，参考实施例，可以详细了解本发明的上述特征，并且对于上面总结的本发明进行了更具体的描述，其中的一些实施例被示于附图中。但是，应该注意，附图仅仅示出了本发明的典型实施例，因此不应被认为是对本发明的范围的限制，因为本发明可以允许其他等效的实施例。

[0010] 图1示出了用于进行根据本发明的一种实施方式的蚀刻方法的等离子体处理装置的示意图。

[0011] 图2示出了与本发明的一种实施方式结合的第一个方法的流程图。 [0012] 图3示出了与本发明的一种实施方式结合的第二个方法的流程图。 [0013] 图4示出了与本发明的一种实施方式结合的第三个方法的流程图。 [0014] 图5A示出了用于进行根据本发明的一种实施方式的蚀刻方法的具有含高k材料的层的衬底的剖面示意图。

[0015] 图5B示出了具有用传统方法蚀刻的高介电常数材料层的存在高k脚控制和硅凹陷问题的栅极结构的剖面示意图。

[0016] 图5C示出了根据本发明实施方式已在对高k脚和硅凹陷进行良好控制的条件下蚀刻的具有图5A的高介电常数材料层栅极结构的剖面示意图。

[0017] 图6A示出了用现有方法而存在的高k脚。

[0018] 图6B示出了根据本发明的一种实施方式而减小的高k脚。

[0019] 图7A示出了用现有方法而存在的硅凹陷。

[0020] 图7B示出了根据本发明的一种实施方式而不存在硅凹陷。

[0021] 图8A示出了用现有方法而存在的高k脚和硅凹陷问题。

[0022] 图8B示出了根据本发明的实施方式而消除了高k脚和硅凹陷问题。 具体实施方式

[0023] 本发明一般地涉及用于蚀刻其上沉积高k材料的衬底的方法和装置。本方法包括使用一种或更多种蚀刻气体化学品(气体混合物)在一个或更多个步骤中等离子体蚀刻含高k材料的层的一个或更多个部分。本方法可作为单步蚀刻工艺或两步蚀刻工艺来实现。两步蚀刻工艺包括穿透蚀刻(break through etch)步骤和过蚀刻(overetch)步骤，其中第一穿透蚀刻步骤使用不含氧的蚀刻化学品来防止氧气(O2)扩散通过含高k材料的层进入下方的硅(Si)衬底。这种氧气扩散不期望地使晶体管的沟道、源区极和漏极区中生成二氧化硅(SiO2)。过蚀刻步骤包括与其它材料(例如多晶硅和硅氧化物)相比对蚀刻高k材料具有高选择性的蚀刻化学品。本发明的蚀刻工艺可在任何等离子体蚀刻室中进行，例如CENTUR 蚀刻系统中的去耦等离子源(DPS)蚀刻处理室或DPS-II蚀刻室，上述两者可从California的Santa Clara的Applied Materials公司得到。

[0024] 图1示出了DPS蚀刻处理室100的示意图，所述DPS蚀刻处理室包括定位于电解质的半球形顶120(本文称为圆顶120)外部的至少一个电感线圈天线部分112。其它室可具有其它类型的顶，例如平顶。天线部分112通过匹配网络119与射频(RF)源118耦合。在一种实施方式中，对电感线圈天线112施加的RF源功率在约50kHz与13.56MHz之间的频率下为约200瓦特至约2500瓦特。在另一种实施方式中，对电感线圈天线112施加的RF源功率在约200瓦特至约800瓦特的范围内，例如约400瓦特。

[0025] 处理室100还包括与第二(偏压)RF源122耦合的衬底支座116(偏压元件)，第二RF源122通常能够生成RF信号，以产生频率约13.56MHz的约500瓦特或更小(例如，无偏压功率)的偏压功率。偏压源122通过匹配网络123与衬底支座116耦合。施加到衬底支座116的偏压功率可以是DC或RF。室100还包括与电地面134相连的导电的室壁130。包括中央处理单元(CPU)144、存储器142和用于CPU 144的辅助电路146的控制器140与DPS蚀刻处理室100的各种组件耦合，以方便地对蚀刻工艺进行控制。

[0026] 操作中，衬底114被置于衬底支座116上，并通过传统技术将衬底114保持在衬底支座116上，例如通过衬底114的静电卡紧或机械夹紧。气体组分从气体面板138通过入口126供给至处理室100中，从而形成气体混合物150。在处理室100中，通过分别对天线112和衬底支座116施加来自RF源118和122的RF功率而将气体混合物150点火形成等离子体152。用处于室100与真空泵136之间的节流阀127来控制蚀刻室100内部的压力。
用位于室100的室壁130中的含有液体的管道(未示出)来控制室侧壁130的表面处的温度。

[0027] 通过使衬底支座116的温度稳定以及使氦气从源148经由管道149流至由衬底114的背面和支座表面的凹槽(未示出)形成的沟道来控制衬底114的温度。氦气被用来促进衬底支座116和衬底114之间的热交换。在蚀刻工艺中，通过DC功率源124用衬底支座116内的电阻加热器125将衬底114加热至稳态温度，并且氦气使衬底114受热均匀。通过对圆顶120和衬底支座116二者进行热控制，衬底114被保持在约100℃与约500℃之间的温度。

[0028] 本领域的技术人员应认识到，可以使用其它形式的蚀刻室来实施本发明。例如，也可使用具有远程等离子源的室、微波等离子体室、电子回旋共振(ECR)等离子体室等来实施本发明。

[0029] 为了便于对如上所述的室进行控制，CPU144是可用于工业设置中对各种室和子处理器进行控制的任意形式的通用计算机处理器中的一种。存储器142与CPU144耦合。存储器142，或计算机可读介质，可以是一种或更多种可获得的存储器，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或任何其它形式的数字存储器，可以是本地的或远程的。辅助电路146与CPU144耦合，用于以传统方式辅助处理器。这些电路包括缓存、功率供用装置、时钟电路、输入/输出电路以及子系统等。蚀刻工艺通常作为软件程序存储在存储器142中。也可以通过与CPU144控制的硬件相距遥远的第二CPU(未示出)来存储和/或执行该软件程序。

[0030] 通过用图2-4所示的方法来蚀刻具有高介电常数的材料，本发明克服了与现有技术相伴的高k脚和硅凹陷问题。本发明的高k材料包括那些介电常数大于4.0的材料，包括二氧化铪(HfO2)、二氧化锆(ZrO2)、氧化硅铪(HfSiO2)、氧化硅锆(ZrSiO2)、二氧化钽(TaO2)、氧化铝、掺铝二氧化铪、铋锶钛(BST)、铂锆钛(PZT)，等等。含高k材料的层还可在用于形成栅极结构的高k材料之上包括作为栅电极的金属材料，包括钽、氮化钽、氮化硅钽、氮化钛，等等。

[0031] 图2示出了一种示例性的蚀刻方法200。方法200包括在步骤210将具有含高介电常数(高k)材料的层的衬底置于蚀刻室中。该衬底可以是任何半导体衬底、硅晶片或玻璃衬底。为了蚀刻，使含高k材料的层的至少一部分暴露，例如通过图案化掩模的一个或更多个开口。

[0032] 在步骤220，处理气体混合物被供应至蚀刻室。处理气体混合物可包含不含任何氧的第一含卤气体。第一含卤气体可以是含氯气体，包括(但不限于)氯气(Cl2)、氯化硼(BCl3)、氯化氢(HCl)等等。而且，氯气(Cl2)和氯化硼(BCl3)二者均可包含于第一气体混合物中。选择含卤气体的类型(例如，Cl2、BCl3或二者)以便于最佳地从含高k材料的层去 除金属(例如，铪、锆等)。

[0033] 步骤220的处理气体混合物还可包含不含氧的还原剂。合适的还原剂包括(但不限于)烃类气体，例如甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)及其组合。最好选择烃(例如甲烷)作为聚合气体以结合蚀刻工艺中生成的副产物。特别地，甲烷被用来抑制硅材料的蚀刻，从而得到高k材料(例如，HfO2或HfSiO2)相对于硅材料的高蚀刻选择性。而且，处理气体混合物还可包含一种或更多种附加气体，例如氦气(He)、氩气(Ar)、氮气(N2)等等。 [0034] 本发明试图通过使处理气体混合物中不包含含有氧的气体，以使位于含高k材料的层下方的部分衬底不会被氧气侵蚀形成硅氧化物并被蚀刻。例如，当硅氧化物层位于含高k材料的层下方时，硅凹陷问题可以减弱。此外，用处理气体混合物中的第一含卤气体和还原剂作为第一蚀刻化学品能够使含高k材料的层能够进行各向同性的穿透蚀刻，以便在前面的蚀刻工艺(例如，多晶硅蚀刻)之后清除残余物以及在蚀刻该层时控制高k材料残余物的形成(高k脚)。作为一个实例，向蚀刻室中引入由氯气、甲烷和氩气组成的处理气体混合物。作为另一个实例，由氯气、氯化硼和氩气组成的处理气体混合物被用作蚀刻化学品。而在另一个实例中，以约5sccm至约300sccm的氯气(Cl2)速率和约2sccm至约200sccm的甲烷气体(CH4)速率将处理气体混合物供应至蚀刻室。这些流率规定了Cl2与CH4的流率比在(0.025∶1)至(150∶1)的范围内；例如，所用的Cl2与CH4的流率比为20∶1。 [0035] 在步骤230，在蚀刻室内存在处理气体混合物的条件下调节室压力。通常，蚀刻室中的压力被调节为约2mTorr至约100mTorr。例如，室压力可被保持在约10mTorr。 [0036] 在步骤240，施加低偏压功率。通常对衬底支座施加的衬底偏压功率在0与300瓦特之间。偏压功率可以是DC、脉冲DC或RF功率的形式。在一种实施方式中，施加约100瓦特或更小的低偏压功率。在另一种实施方式中，使用零偏压功率。

[0037] 在步骤250，施加RF源功率，以从处理气体混合物形成等离子体， 从而蚀刻含高k材料的层的至少一部分。例如，可对电感耦合天线源施加约200瓦特至约3000瓦特的功率来点火蚀刻室内的等离子体。

[0038] 在步骤260，衬底温度被保持在约100℃至500℃的范围内。在一种实施方式中，使用约150℃至约350℃的高衬底温度以及第一气体混合物来各向同性地蚀刻含高k材料的层的至少一部分并且减少高k脚残余物，而不氧化下方的硅衬底。因此，在步骤270，含高k材料的层的一部分在蚀刻室内被蚀刻。

[0039] 图3示出了另一种示例性的蚀刻方法300。方法300包括在步骤310将具有含高介电常数(高k)材料的层的衬底置于蚀刻室中。在步骤320，处理气体混合物被供应到蚀刻室。处理气体混合物可包含与上述方法200中所述含卤气体相同或不同的含卤气体，以便从含高k材料的层蚀刻金属(例如，铪、锆等)。含卤气体可以是含氯气体，包括(但不限于)氯气(Cl2)、氯化硼(BCl3)、氯化氢(HCl)等等。

[0040] 用于方法300的处理气体混合物还可包含还原剂，例如一氧化碳(CO)。选择处理气体混合物中的还原气体以最好地从高介电常数(高k)材料去除氧，例如从含铪氧化物(HfO2)的层去除氧。而且，用于方法300的处理气体混合物还可包含附加气体，例如氦气(He)、氩气(Ar)、氮气(N2)等等。在一种实施方式中，氯气、一氧化碳和氩气作为处理气体混合物被加入蚀刻室，使得对于含高k材料的层具有高蚀刻选择性。例如，高k材料相对于硅氧化物的处理气体混合物的蚀刻选择性可大于约30∶1。作为实例，以约20sccm至约300sccm的氯气(Cl2)速率和约2sccm至约200sccm的一氧化碳气体(CO)速率将处理气体混合物供应至蚀刻室。这些流率规定了Cl2与CO的流率比在(1∶1)至(100∶1)的范围内。在一种实施方式中，所用的Cl2与CO的流率比为20∶1。在另一种实施方式中，所用的Cl2与CO的流率比为1∶1。

[0041] 在步骤330，蚀刻室内的处理气体混合物的室压力被调节为约2mTorr至约100mTorr。在步骤340，施加约300瓦特或更小的偏压功率。在一种实施方式中，施加约100瓦特或更小的低偏压功率。在另一种实施方式中，使用零偏压功率。

[0042] 在步骤350，对一个源施加约200瓦特至约2500瓦特的RF源功率，以从处理气体混合物形成等离子体，从而蚀刻含高k材料的层的至少一部分。在一种实施方式中，本发明试图通过使用约200瓦特至约800瓦特(例如约400瓦特)的低源功率以及第二气体混合物来蚀刻含高k材料的层的至少一部分并且控制高k脚和硅凹陷的形成。 [0043] 在步骤360，衬底温度被保持在约100℃至500℃的范围内。此外，在步骤370，含高k材料的层的一部分在蚀刻室内被蚀刻。

[0044] 根据本发明的一种实施方式，通过在用于蚀刻高k栅极电介质结构的多步蚀刻工艺中使用不含氧的各向同性的化学品以及高选择性的蚀刻化学品，来实现其它改进。如图4所示，图2和图3的步骤的组合提供了本发明的另一种实施方式。

[0045] 在图4中，方法400包括在步骤402将具有含高介电常数(高k)材料的层的衬底置于蚀刻室中，以及在步骤404将第一气体混合物作为不含氧的各向同性的蚀刻化学品供应到蚀刻室。第一气体混合物可以是与上述步骤220中所供给气体混合物相同，并且可以包含例如作为各向同性蚀刻化学品的氯气和甲烷以及可选的氩气。作为另一个实例，第一气体混合物可包含氯气和氯化硼以及可选的氩气。在一种实施方式中，施加约100瓦特或更小的低偏压功率。在另一种实施方式中，使用零偏压功率。

[0046] 在步骤406，在蚀刻室内存在第一气体混合物的条件下调节室压力，并且在步骤408施加偏压功率。在步骤410，施加RF源功率，以从第一气体混合物形等离子体，从而蚀刻含高k材料的层的至少一部分。在步骤412，使用约150℃至约350℃的高衬底温度以及不含氧的第一气体混合物来各向同性地蚀刻含高k材料的层，并且减少高k脚残余物而不氧化下方的硅衬底。因此，在步骤414，含高k材料的层的至少一部分在蚀刻室内被蚀刻。 [0047] 在步骤416，停止供给第一气体混合物，并且在步骤418将第二气体混合物供应至蚀刻室。第二气体混合物可以与上述步骤320中供给的气体混合物相同，并可包括氯气、一氧化碳和氩气，与多晶硅和硅氧化物材料相比，对含高k材料的层具有高蚀刻选择性。在步骤420，蚀刻室内第二 气体混合物的室压力被调节，然后在步骤422，施加约200瓦特至约
800瓦特的低源功率以从第二气体混合物形成等离子体，从而蚀刻含高k材料的层。接着，在步骤424，衬底温度被保持在约100℃至约500℃的范围内，在步骤426，含高k材料的层的至少一部分(例如剩余的未掩蔽部分)在蚀刻室内被蚀刻。

[0048] 通过图2-4所示的方法蚀刻含高k材料的层持续一段时间，例如，持续等离子体蚀刻直到含高k材料的层的未掩蔽部分被去除。蚀刻时间的终止取决于特定的光学发射发生、特定的持续时间后或其它可确定含高k材料的层已被去除的指示。应当注意，前述方法200、300和400中的步骤不需要按顺序进行，并且本发明的实施方式不要求这些步骤以本文所述的顺序进行。例如，这些步骤中的某些或全部可以同时或以其它顺序进行来蚀刻含二氧化铪、硅酸铪或其它高k电介质材料的层。作为实例，可以同时或以其它顺序进行施加低偏压功率和施加RF源功率的步骤以便形成等离子体。

[0049] 此外，这些步骤可作为衬底114被置于衬底支座116上之后执行的软件程序来进行。当由CPU 144执行时，该软件程序将通用计算机转换成具有特定用途的计算机(控制器140)，可对室操作进行控制以使蚀刻方法200、300和400可以进行。尽管本文讨论本发明的方法可作为软件程序来实施，但是其中公开的某些方法步骤可通过硬件以及软件控制器来完成。因而，本发明可以在计算机系统上执行的软件的方式实施、以具有特定用途的集成电路或其它类型的硬件的方式实施，或以软件和硬件相结合的方式实施。 [0050] 本发明的方法的一种说明性实施方式被用于蚀刻含图5A和图5C的薄膜叠层的衬底以便形成晶体管的栅极结构。图5A示出了具有含高k电介质材料的层506的衬底114的剖面示意图，根据图2-4所示的方法200、300和400，对该层进行蚀刻工艺。薄膜叠层包括硅衬底502、可选的二氧化硅层504、具有高k电介质材料的层506、多晶硅层508和蚀刻掩模510。含高k电介质材料的层506可选地包括在多晶硅层508下面的用于形成栅电极的金属层516。按照由蚀刻掩模510定义的图案预先对多晶硅层 508进行蚀刻，以使含高k电介质材料的层506的一部分512暴露于本发明的蚀刻化学品中。在区域212中的层506被去除之后，对下方的二氧化硅层504进行传统蚀刻。

[0051] 如图5B所示，被传统蚀刻的具有高k电介质材料的层506留下了高k脚520和二氧化硅层504中的空隙空间530(硅凹陷)。参见图5C所示的栅极结构，本发明的蚀刻方法所得的结果是十分令人满意的。如图5C所示，栅极结构可由具有多晶硅层508和含高k材料的层506的薄膜叠层来形成，其中层506是通过本发明的方法蚀刻的，在二氧化硅层504上并未形成高k脚520和/或空隙空间530。如上所述，二氧化硅层504可被进一步蚀刻。含高k材料的层506确保在晶体管工作期间，电子不会从栅电极流向沟道。 [0052] 以下实施例阐明了本发明的优点。用图1所示的DPS室来蚀刻含高k材料的层，该DPS室为集成的加工平台的一部分，可从California的SantaClara的Applied Materials公司得到。

[0053] 实施例1：

[0054] 将衬底装载到蚀刻室的衬底支座上，在室压力为约4mTorr和衬底温度为约250℃的条件下，使用由约40sccm的氯气和约40sccm的一氧化碳以及氩气组成的气体混合物来蚀刻铪氧化物的层。对衬底支座不施加偏压功率并且对天线源施加频率为13.56MHz的约1100瓦特的RF功率，从而形成等离子体。在约 的蚀刻速率下，用对于SiO2的蚀刻选择性大于30∶1的Cl2/CO化学品来蚀刻铪氧化物的层。对于多晶硅的蚀刻选择性大于3∶1。

[0055] 蚀刻工艺的结果示于图6A，图中示出了二氧化硅衬底604、经蚀刻的高k电介质材料层606和多晶硅层608。如图6A所示，经蚀刻的高k电介质材料层606包括对某些半导体应用不期望的高k脚620。

[0056] 作为对比，多步工艺的结果示于图6B。多步工艺包括作为第一穿透步骤的额外蚀刻步骤，该步骤在使用含氯气(Cl2)和一氧化碳(CO)的 第二蚀刻化学品之前使用含氯气(Cl2)和甲烷(CH4)的第一蚀刻化学品。如图6B所示，经蚀刻的高k电介质材料层606具有减少的或不具有高k电介质材料残余物625。

[0057] 实施例2：

[0058] 将衬底装载到蚀刻室的衬底支座上，在室压力为约4mTorr和衬底温度为约250℃的条件下，使用由约40sccm的氯气和约40sccm的一氧化碳以及氩气组成的气体混合物来蚀刻铪氧化物的层。对衬底支座不施加偏压功率并且对天线源施加约1000瓦特的高RF功率，从而形成等离子体。

[0059] 蚀刻工艺的结果示于图7A，图中示出了二氧化硅衬底704、经蚀刻的高k电介质材料层706和多晶硅层708。经蚀刻的高k电介质材料层706包括空隙空间730(硅凹陷)，表明二氧化硅衬底被蚀刻工艺侵蚀，这对大多数半导体应用是不期望的。 [0060] 作为对比，除了使用与图7A所述相同的工艺参数下的Cl2/CO化学品以外，还使用约400瓦特的源功率，结果示于图7B。如图7B所示，经蚀刻的高k电介质材料层706在区域735附近不包含空隙空间(无硅凹陷)。

[0061] 实施例3：

[0062] 将衬底装载到蚀刻室的衬底支座上，并用两步蚀刻工艺来蚀刻铪氧化物的层。蚀刻工艺包括由约100sccm的氯气和约5sccm的甲烷组成的第一气体混合物，室压力为约10mTorr，衬底温度为约250℃。使用第一气体混合物而不施加偏压功率，形成等离子体，从而蚀刻铪氧化物的层的一部分。在约 的蚀刻速率下，用对于SiO2的蚀刻选择性大于10∶1的Cl2/CH4化学品来蚀刻铪氧化物的层。对于多晶硅的蚀刻选择性大于
3∶1。

[0063] 接下来，在约400瓦特的RF源功率的存在下，用包含约40sccm的氯气和约40sccm的一氧化碳以及氩气的第二气体混合物来形成等离子体。在约 的蚀刻速率下，用对于SiO2的蚀刻选择性大于10∶1的 Cl2/CO化学品来蚀刻铪氧化物。对于多晶硅的蚀刻选择性大于3∶1。蚀刻工艺的结果示于图8B，图中示出了二氧化硅衬底804、经蚀刻的高k电介质材料层806和多晶硅层808。

[0064] 作为比较，传统工艺的结果示于图8A。用传统方法蚀刻的高k电介质材料含有高k脚820和空隙空间830，表明用现有的蚀刻方法会出现高k残余物和硅凹陷的问题。相反地，从图8B中可清楚地看出，用本发明的方法则在区域825附近没有高k电介质材料残余物(无高k脚)，并且在区域835附近不存在硅凹陷问题。

[0065] 在不脱离本发明的精神的前提下，本领域的技术人员可利用本文公开的教导，在其它蚀刻设备中实施本发明，其中加工参数被调节以获得可接受的蚀刻特性。虽然前文涉及本发明的实施方式，但是可以在不偏离本发明的基本范围的条件下，设计本发明的其它和进一步的实施例，本发明的范围由所附的权利要求来确定。