半导体结构和制造电阻器的方法转让专利
申请号 : CN200710108814.7
文献号 : CN101110418B
文献日 : 2010-07-21
发明人 : 库纳尔·威地 , 埃尼尔·K.·奇恩萨肯迪 , 约翰·E.·弗洛克 , 埃比尼泽·E.·埃尚 , 道格拉斯·D.·库尔鲍 , 罗伯特·M.·拉塞尔
申请人 : 国际商业机器公司
摘要 :
本申请涉及半导体结构和制造电阻器的方法。本发明提供的一种含多晶硅电阻器包括：(1)从硼和氟化硼中选出的一种p型掺杂剂；以及(2)从砷和磷中选出的一种n型掺杂剂。每一个所述p型掺杂剂和n型掺杂剂的掺杂剂浓度从每立方厘米大约1e18到大约1e21个掺杂剂原子。本发明的一种用于形成所述多晶硅电阻器的方法使用从每平方厘米大约1e14到大约1e16个掺杂剂离子的相应的注入剂量。可以同时或顺序提供所述p型掺杂剂和n型掺杂剂。对于具有大约100到大约5000欧姆每平方的表面电阻的多晶硅电阻器，所述方法提供了具有小于大约1.5％的表面电阻百分数标准差的特定多晶硅电阻器。
权利要求 :
1.一种半导体结构，包括：
位于衬底上的含多晶硅层，包括：
从由硼掺杂剂和二氟化硼掺杂剂构成的组中选出的至少一种p型掺杂剂，总的p型掺杂剂浓度为1e18到1e21个掺杂剂原子每立方厘米；以及由磷掺杂剂构成的n型掺杂剂，总的n型掺杂剂浓度为1e18到1e21个掺杂剂原子每立方厘米，所述总的p型掺杂剂浓度和所述总的n型掺杂剂浓度在浓度上的差别为至少1e19个掺杂剂原子每立方厘米，其中所述含多晶硅层具有小于1.5％的表面电阻百分数标准差。
2.如权利要求1所述的半导体结构，还包括到所述含多晶硅层的相对端的一对接点。
3.如权利要求1所述的半导体结构，其中所述含多晶硅层的厚度为200埃到5000埃。
4.如权利要求1所述的半导体结构，其中所述含多晶硅层具有100到5000欧姆每平方的表面电阻。
5.如权利要求1所述的半导体结构，其中所述衬底包括半导体材料。
6.如权利要求1所述的半导体结构，其中所述衬底包括电介质材料。
7.如权利要求6所述的半导体结构，其中所述电介质材料包括隔离区。
8.如权利要求1所述的半导体结构，其中所述含多晶硅层包括多晶硅。
9.如权利要求1所述的半导体结构，其中所述含多晶硅层包括多晶硅-锗合金。
10.一种用于制造含多晶硅电阻器的方法，包括：向位于衬底上的含多晶硅层注入以下掺杂剂：
从由硼掺杂剂和二氟化硼掺杂剂构成在组中选出的至少一种p 型掺杂剂，总的p型掺杂剂剂量为1e14到1e16个掺杂剂离子每平方厘米；和由磷掺杂剂构成的n型掺杂剂，总的n型掺杂剂剂量为1e14到1e16个掺杂剂离子每平方厘米；以及对所述含多晶硅层进行退火以激活所述p型掺杂剂和n型掺杂剂，其中总的p型掺杂剂剂量和总的n型掺杂剂剂量之间的差别为至少5e14个掺杂剂离子每平方厘米，并且所述注入和退火使含多晶硅电阻器具有小于1.5％的表面电阻百分数标准差。
11.如权利要求10所述的方法，其中所述p型掺杂剂和所述n型掺杂剂的注入顺序进行。
12.如权利要求10所述的方法，其中所述p型掺杂剂和所述n型掺杂剂的注入同时进行。
13.如权利要求10所述的方法，其中使用炉内退火方法执行所述退火。
14.如权利要求10所述的方法，其中使用快速热退火方法执行所述退火。
15.如权利要求10所述的方法，其中使用激光退火方法执行所述退火。
16.如权利要求10所述的方法，其中所述注入和所述退火使含多晶硅电阻器具有100到5000欧姆每平方的表面电阻。
17.如权利要求10所述的方法，其中所述注入使用厚度为200埃到5000埃的含多晶硅层。
说明书 :
技术领域
本发明总体上涉及半导体结构中的电阻器。更具体地，本发明涉及半导体结构中的含多晶硅电阻器。
背景技术
除了晶体管、二极管和电容器之外，半导体结构和半导体电路通常还包括电阻器。在半导体电路中，电阻器可以用作信号处理元件、耗能(power dissipative)元件以及电阻性负载元件。
尽管在半导体电路中电阻器是常规元件，但是希望电阻器像其它半导体电路元件一样被制造为在尺寸缩小的同时具有提升的性能。在电阻器制造中，提升的性能常常由电阻器的体电阻率精度或表面电阻(薄膜电阻，薄层电阻)精度来表示，因为体电阻率精度或表面电阻精度对电路性能往往至关重要。
可以使用几种电阻材料中的任何一种制造半导体电路中的电阻器。但是，特别常用的电阻材料是含多晶硅电阻材料。只要掺杂不同水平和类型的掺杂剂，含多晶硅电阻材料可以被制造为具有不同的体电阻率或表面电阻。可以在淀积多晶硅材料时，本征地(intrinsically)掺入所述掺杂剂。或者，在形成多晶硅电阻器时，常规地离子注入这样的掺杂剂。
在半导体制造领域中已经公开了用于形成多晶硅电阻器的各种方法。
例如，在美国专利No.4,489,104中，Lee教授了一种可以使用顺序共掺杂方法(sequential co-doping method)形成的多晶硅电阻器。在此现有技术文献中，使用顺序共掺杂方法形成的所述多晶硅电阻器具有被抑制的横向扩散。
此外，在美国专利No.6,242,314中，Chen等人教授了一种可以用于形成多晶硅电阻器的同时共掺杂方法(concurrent co-dopingmethod)。在此现有技术文献中，使用同时共掺杂方法形成的多晶硅电阻器可以被用作温度控制器。
随着半导体技术持续进步且半导体器件尺寸不断缩小，仍然存在制造提升了性能的半导体器件比如含多晶硅电阻器的需要。尤其是，仍然存在制造具有提高的电阻率精度或表面电阻精度的含多晶硅电阻器的需要。
尽管在半导体电路中电阻器是常规元件，但是希望电阻器像其它半导体电路元件一样被制造为在尺寸缩小的同时具有提升的性能。在电阻器制造中，提升的性能常常由电阻器的体电阻率精度或表面电阻(薄膜电阻，薄层电阻)精度来表示，因为体电阻率精度或表面电阻精度对电路性能往往至关重要。
可以使用几种电阻材料中的任何一种制造半导体电路中的电阻器。但是，特别常用的电阻材料是含多晶硅电阻材料。只要掺杂不同水平和类型的掺杂剂，含多晶硅电阻材料可以被制造为具有不同的体电阻率或表面电阻。可以在淀积多晶硅材料时，本征地(intrinsically)掺入所述掺杂剂。或者，在形成多晶硅电阻器时，常规地离子注入这样的掺杂剂。
在半导体制造领域中已经公开了用于形成多晶硅电阻器的各种方法。
例如，在美国专利No.4,489,104中，Lee教授了一种可以使用顺序共掺杂方法(sequential co-doping method)形成的多晶硅电阻器。在此现有技术文献中，使用顺序共掺杂方法形成的所述多晶硅电阻器具有被抑制的横向扩散。
此外，在美国专利No.6,242,314中，Chen等人教授了一种可以用于形成多晶硅电阻器的同时共掺杂方法(concurrent co-dopingmethod)。在此现有技术文献中，使用同时共掺杂方法形成的多晶硅电阻器可以被用作温度控制器。
随着半导体技术持续进步且半导体器件尺寸不断缩小，仍然存在制造提升了性能的半导体器件比如含多晶硅电阻器的需要。尤其是，仍然存在制造具有提高的电阻率精度或表面电阻精度的含多晶硅电阻器的需要。
发明内容
本发明提供一种含多晶硅电阻器结构和用于制造该含多晶硅电阻器结构的方法。所述含多晶硅电阻器结构和用于制造所述含多晶硅电阻器的方法在特定浓度范围(对于含多晶硅电阻器来说)和特定剂量范围(对于制造含多晶硅电阻器的方法来说)内使用：(1)硼掺杂剂和二氟化硼(boron difluoride)掺杂剂中的至少一种；以及(2)磷掺杂剂和砷掺杂剂中的至少一种。就(1)硼掺杂剂和二氟化硼掺杂剂中的至少一种；以及(2)仅磷掺杂剂(不一定有砷掺杂剂)而言，所述含多晶硅电阻器具有相当低(例如，小于大约1.5％)的表面电阻百分数标准差。此低百分数标准差表示形成了精密电阻器。
根据本发明的多晶硅电阻器结构包括位于衬底上的含多晶硅层。该含多晶硅层包括：(1)从硼掺杂剂和二氟化硼掺杂剂中选出的至少一种p型掺杂剂，总的p型掺杂剂浓度从每立方厘米大约1e18到大约1e21个掺杂剂原子；以及(2)从磷掺杂剂和砷掺杂剂中选出的至少一种n型掺杂剂，总的n型掺杂剂浓度从每立方厘米大约le18到大约1e21个掺杂剂原子。所述多晶硅电阻器结构使得总的p型掺杂剂浓度和总的n型掺杂剂浓度在浓度上的差别为至少每立方厘米大约1e19个掺杂剂原子。
根据本发明的一种方法包括向位于衬底上的含多晶硅层注入从硼掺杂剂和二氟化硼掺杂剂中选出的至少一种p型掺杂剂，总的p型掺杂剂剂量从大约1e14到大约1e16个掺杂剂离子每平方厘米。所述方法还包括向位于衬底上的含多晶硅层注入从磷掺杂剂和砷掺杂剂中选出的至少一种n型掺杂剂，总的n型掺杂剂剂量从大约1e14到大约1e16个掺杂剂离子每平方厘米。所述方法还包括对所述含多晶硅层进行退火以激活所述p型掺杂剂和所述n型掺杂剂。
根据本发明的多晶硅电阻器结构包括位于衬底上的含多晶硅层。该含多晶硅层包括：(1)从硼掺杂剂和二氟化硼掺杂剂中选出的至少一种p型掺杂剂，总的p型掺杂剂浓度从每立方厘米大约1e18到大约1e21个掺杂剂原子；以及(2)从磷掺杂剂和砷掺杂剂中选出的至少一种n型掺杂剂，总的n型掺杂剂浓度从每立方厘米大约le18到大约1e21个掺杂剂原子。所述多晶硅电阻器结构使得总的p型掺杂剂浓度和总的n型掺杂剂浓度在浓度上的差别为至少每立方厘米大约1e19个掺杂剂原子。
根据本发明的一种方法包括向位于衬底上的含多晶硅层注入从硼掺杂剂和二氟化硼掺杂剂中选出的至少一种p型掺杂剂，总的p型掺杂剂剂量从大约1e14到大约1e16个掺杂剂离子每平方厘米。所述方法还包括向位于衬底上的含多晶硅层注入从磷掺杂剂和砷掺杂剂中选出的至少一种n型掺杂剂，总的n型掺杂剂剂量从大约1e14到大约1e16个掺杂剂离子每平方厘米。所述方法还包括对所述含多晶硅层进行退火以激活所述p型掺杂剂和所述n型掺杂剂。
附图说明
从下面对优选的实施方式的描述中将理解本发明的目的、特征和优点。结合构成本说明书的实质性部分的附图理解对所述优选的实施方式的描述。附图中：
图1到图8图示了一系列示意横截面图，图解了根据本发明优选的实施方式制造包括含多晶硅电阻器的半导体结构的各渐进阶段的结果。
图9的图表列出了根据本发明形成的含多晶硅电阻器的表面电阻百分数标准差以及其他数据。
图10的曲线图包括根据本发明形成的含多晶硅电阻器的另外的表面电阻百分数标准差数据。
图1到图8图示了一系列示意横截面图，图解了根据本发明优选的实施方式制造包括含多晶硅电阻器的半导体结构的各渐进阶段的结果。
图9的图表列出了根据本发明形成的含多晶硅电阻器的表面电阻百分数标准差以及其他数据。
图10的曲线图包括根据本发明形成的含多晶硅电阻器的另外的表面电阻百分数标准差数据。
具体实施方式
下面进一步具体说明本发明，并需结合上面对附图的描述来理解本发明。本发明包括含多晶硅电阻器和用于制造该含多晶硅电阻器的方法。由于所述附图的目的是用于说明，它们不一定是按比例绘制的。
首先，参见图1到图8，其图示了一系列示意横截面图，图解了根据本发明的优选的实施方式制造含多晶硅电阻器的各渐进阶段的结果。
图1图示了根据所述实施方式在制造含多晶硅电阻器的初始阶段的含多晶硅电阻器的示意横截面图。具体地，图1图示了半导体衬底10，包括位于所述半导体衬底10中的隔离沟槽(图中隐含)中的隔离区12。含多晶硅层14位于该隔离区12上。
上述半导体衬底10、隔离区12和含多晶硅层14中的每一个可以包括半导体制造领域中的传统材料并具有半导体制造领域中的常规尺寸。上述半导体衬底10、隔离区12和含多晶硅层14中的每一个可以通使用过半导体制造领域中的传统方法形成。
半导体衬底10包含半导体材料。该半导体材料的非限制性例子包括：硅、锗、硅锗合金、碳化硅、碳化硅锗合金和化合物半导体材料。化合物半导体材料的非限制性例子包括：砷化镓、砷化铟和磷化铟半导体材料。
半导体衬底10可以包括体半导体衬底。或者，半导体衬底10可以包括绝缘体上半导体衬底构成。绝缘体上半导体衬底包含基础半导体衬底、位于其上的隐埋电介质层和位于该隐埋电介质层上的表面半导体层。最后，半导体衬底10可以包括混合晶向衬底。混合晶向衬底包括多个不同晶向的半导体区。
绝缘体上半导体衬底和混合晶向衬底可以使用下述但不限于下述方法形成：层压法、层转移法和注氧隔离(SIMOX)法。
隔离区12包括隔离材料。隔离材料一般为电介质隔离材料。这样的电介质隔离材料可以包括但不限于：硅的氧化物、氮化物和氮氧化物。不排除其它元素的氧化物、氮化物和氮氧化物。所述电介质隔离材料可以是晶体或无定形电介质隔离材料。所述电介质隔离材料可以使用但不限于以下方法形成：热或等离子体氧化或氮化方法、化学汽相淀积方法和物理汽相淀积方法。一般，隔离区12至少部分地包括氧化硅电介质隔离材料，其形成到填充所述隔离沟槽的厚度。一般，这样的厚度从大约2000到大约6000埃。本领域普通技术人员理解，这样的隔离层不是实现本发明的先决条件，随后的多晶硅层14可以位于并直接淀积到半导体衬底10上。
含多晶硅层14包括多晶硅材料。希望含多晶硅材料仅包括多晶硅材料，以及包括一定浓度的其它元素比如锗的多晶硅财力，从而形成例如多晶硅-锗合金材料。可以使用几种方法中的任何一种形成所述含多晶硅材料。这几种方法包括化学汽相淀积方法和物理汽相淀积方法。化学汽相淀积方法尤其常用于形成包括含多晶硅层14的含多晶硅材料。一般，含多晶硅层14包括未掺杂的含多晶硅材料，厚度从大约200到大约5000埃，更具体地，从大于大约1000埃到大约2500埃。
图2图示了对图1的半导体结构的进一步处理的结果。具体地，图2图示了注入到含多晶硅层14中以提供含多晶硅层14’的一定剂量的第一掺杂剂离子16。所述剂量的第一掺杂剂离子16包括p型掺杂剂离子和n型掺杂剂离子其中之一。所述p型掺杂剂包括从硼掺杂剂离子和二氟化硼掺杂剂离子中选出的至少一种掺杂剂。所述n型掺杂剂包括从磷掺杂剂离子和砷掺杂剂离子中选出的至少一种掺杂剂。优选地，所述第一掺杂剂离子16的剂量为大约1e14到大约1e16个掺杂剂离子每平方厘米(更优选地，对于硼和/或二氟化硼为大约le15到大约1e16个掺杂剂离子每平方厘米，对于磷和/或砷为大约5e14到大约5e15个掺杂剂离子每平方厘米)。上述的剂量相当于在多晶硅层14’中的大约1e18到大约1e21个掺杂剂原子每立方厘米的总的p或n型掺杂剂浓度。一般使用大约1到大约100Kev的离子注入能量。
图3图示了对图2的半导体结构进一步处理的结果。具体地，图3图示了注入到多晶硅层14’中以提供多晶硅层14”的第二掺杂剂离子18剂量。 所述剂量的第二掺杂剂离子18包括根据当前实施方式的上述p型掺杂剂离子和上述n型掺杂剂离子中的另一种。一般，第二掺杂剂离子18的剂量也为1e14到大约1e16个掺杂剂离子每平方厘米，其也相当于在含多晶硅层14’’中的从大约1e18到大约1e21个第二掺杂剂原子每立方厘米的浓度。更优选的范围也和上面针对第一掺杂剂离子16公开的一样。
在所述实施方式和本发明中，所述第一掺杂剂离子16剂量和所述第二掺杂剂离子18剂量产生的浓度上的差别为至少大约1 e19个掺杂剂原子每立方厘米，而剂量上的差别为至少大约5e14个掺杂剂离子每平方厘米。
上面指出的第一掺杂剂离子16和第二掺杂剂离子18的剂量差别和所得到的浓度差别在当前实施方式中是为了在对含多晶硅层14”进行退火之后，提供范围从大约100到大约5000欧姆每平方的表面电阻。如下面在进一步描述和实验数据中将说明的一样，上述浓度范围和互补离子注入的使用对于根据本发明制造的具体含多晶硅电阻器也提供了相当低(例如，小于大约1.5％)的表面电阻百分数标准差。
图4图示了一种替代实施方式(和图2和图3的工艺顺序相比)，其也形成和图3的半导体结构相同的半导体结构。具体地，图4图解了用所述第一掺杂剂离子16剂量和第二掺杂剂离子18剂量进行同时共掺杂以形成含多晶硅层14”。图4中图解的使用所述第一掺杂剂离子16剂量和所述第二掺杂剂离子18剂量的所述共掺杂是使用和图2中的单独的第一掺杂剂离子16步骤和图3中的单独的第二掺杂剂离子18步骤中使用的各参数相同的参数来进行的。
图5图示了在热退火环境19中对图4的半导体结构进行热退火以形成多晶硅电阻器14’’’的结果。可以使用几种方法中的任何一种来进行所述热退火。所述方法包括更传统的热退火方法比如炉内退火方法。所述方法还包括在更短时间尺度(一般为毫秒级)内进行的热退火方法。这些更短时间尺度的热退火方法包括快速热退火、快速加热退火(flash anneal)、脉冲退火(尖峰退火，spike anneal)和激光退火方法。上述四种方法中的至少后三种还使用光照和辐射而不是纯热退火和辐射。一般地，使用本领域公知的标准热退火方法中的任何一种对图4的半导体结构进行热退火以提供图5的半导体结构，所述标准热退火方法包括但不限于：炉内退火、快速热退火或激光退火。
图6图示了对准多晶硅电阻器14’’’的标称中心形成的硅化物阻挡层20。可以使用几种淀积方法中的任何一种形成的几种材料中的任何一种来形成硅化物阻挡层20。所述材料的非限制性例子包括：硅的氧化物、氮化物和氮氧化物，尽管也不排除其它元素的氧化物、氮化物和氮氧化物。淀积方法的非限制性的例子包括化学汽相淀积方法和物理汽相淀积方法。化学汽相淀积方法尤其常用。如图4的示意性横截面图所示，硅化物阻挡层20暴露出多晶硅电阻器14’’’的端部。一般，硅化物阻挡层20的厚度从大约10到大约500埃。
图7图示了位于并形成在多晶硅电阻器14’’’的暴露部份上的硅化物层22。硅化物层22可以由几种硅化物形成金属中的任何一种形成。非限制性的例子包括：钛、钨、铂、钴和镍硅化物形成金属。所述硅化物形成金属可以使用但不限于以下方法淀积：化学汽相淀积方法和物理汽相淀积方法(例如溅镀方法)。物理汽相淀积方法尤其常用。一般，硅化物层22用自对准硅化物方法(也就是salicide方法)形成，该方法包括盖层硅化物形成金属层淀积、热退火和多余未反应硅化物形成金属层剥离。不排除其它用于形成硅化物22层的方法。一般，硅化物层22的厚度从大约100到大约200埃。
图8首先图示了在覆盖图7的半导体结构的位置的钝化层24。钝化层24包括电介质钝化材料。电介质钝化材料可以包括但不限于：硅的氧化物、氮化物和氮氧化物。不排除其它元素的氧化物、氮化物和氮氧化物。钝化层24可以使用几种方法中的任何一种形成。所述几种方法包括化学汽相淀积方法和物理汽相淀积方法。化学汽相淀积方法尤其常用。一般地，钝化层24在硅化物阻挡层20上的厚度从大约500到大约10000埃。
图8还图示了接触层26。接触层26穿过钝化层以接触硅化物层22。这样，接触层26提供到多晶硅电阻器14’’’的相对端接触。接触层26可以包括几种导体接触材料中的任何一种。非限制性的例子包括特定金属、金属合金、金属氮化物和金属硅化物。所述导体接触材料可以使用但不限于使用以下方法形成：电镀方法、化学汽相淀积方法和物理汽相淀积方法。一般，接触层26包括铜、铝或钨导体接触材料，以及适合的阻挡材料。合适的阻挡材料的非限制性的例子一般包括氮化物材料，但这不是对本发明的限制。
图8图解了根据本发明的实施方式的半导体结构的示意横截面图。所述半导体结构包括使用接触层26在两端连接的含多晶硅电阻器1 4’’’和硅化物层22。如后面的其它实验数据所示，含多晶硅电阻器14’’’具有提升的表面电阻精度(即，小于大约1.5％的降低的表面电阻百分数标准差)，这是由于上面公开的多种相反极性的掺杂剂离子注入产生的结果。
图9的图表图示了可以用来根据图2到图3的离子注入处理方案或者根据图4的离子注入处理方案形成含多晶硅电阻器的硼和磷或砷掺杂剂的平均值、标准差值和百分数标准差值。图9所示的数据有：(1)单独注入磷掺杂剂，剂量为4.4e15；(2)单独注入硼掺杂剂，剂量为7e1 5、4e15和le15；(3)联合注入剂量为4e15的硼掺杂剂和剂量为le15的磷掺杂剂；以及(4)联合注入剂量为7e15的硼掺杂剂和剂量为3e15的砷掺杂剂(单位都为掺杂剂离子每平方厘米)。向厚度为大约1000到2000埃的多晶硅层进行离子注入工艺。然后使用快速热退火来激活掺杂剂。请尤其注意用于联合注入硼掺杂剂和磷掺杂剂的数据，其对于每单位平均值的表面电阻具有1.23％的特别低的百分数标准差。
平均值按简单算术平均值计算。标准差按各数据点相对于平均值的偏差的平方和的平方根来计算。平均值的百分数标准差使用上面的平均值及其标准差来计算。上面的值源自穿过晶片的20个数据点。
图9还图示了硼和砷共掺杂实验的结果，其显示了多晶硅电阻器的百分数标准差为2.72％。可以提供其它的实验以在所请求保护的范围中进行优化。
图9的表列数据还进一步通过图10的其它相关图形数据被放大。图10显示了单独用剂量为1e15和4e15个硼掺杂剂原子每平方厘米的硼掺杂剂而形成的多晶硅电阻器的表面电阻值。图10还显示了剂量为4e15个掺杂剂离子每平方厘米的硼掺杂剂结合剂量为le15或2e15个掺杂剂离子每平方厘米的磷掺杂剂量。如图9中的图表所示，硼和磷共掺杂的例子具有小于1.5％的表面电阻百分数标准差，且表面电阻的范围从大约500到大约1000欧姆每平方。本发明一般适用于范围从大约100到大约5000欧姆每平方的表面电阻。
图9的列表数据和图10的图形数据清楚地说明了根据所述实施方式的含多晶硅电阻器和使用硼和磷掺杂剂进行相反导电类型的多种离子注入的本发明提供的含多晶硅电阻器具有小于大约1.5的相当低的表面电阻百分数标准差。当制造集成电路时，希望有这样的相当低的表面电阻百分数标准差，因为这样的相当低的表面电阻百分数标准差提供了提升的半导体电路性能。
本发明优选的实施方式是为了说明本发明，而不是对本发明的限制。可以对根据本发明优选的实施方式的多晶硅电阻器的方法、材料、结构和尺度做出更改和修改，而仍能提供根据本发明、进一步根据所附权利要求的多晶硅电阻器。
首先，参见图1到图8，其图示了一系列示意横截面图，图解了根据本发明的优选的实施方式制造含多晶硅电阻器的各渐进阶段的结果。
图1图示了根据所述实施方式在制造含多晶硅电阻器的初始阶段的含多晶硅电阻器的示意横截面图。具体地，图1图示了半导体衬底10，包括位于所述半导体衬底10中的隔离沟槽(图中隐含)中的隔离区12。含多晶硅层14位于该隔离区12上。
上述半导体衬底10、隔离区12和含多晶硅层14中的每一个可以包括半导体制造领域中的传统材料并具有半导体制造领域中的常规尺寸。上述半导体衬底10、隔离区12和含多晶硅层14中的每一个可以通使用过半导体制造领域中的传统方法形成。
半导体衬底10包含半导体材料。该半导体材料的非限制性例子包括：硅、锗、硅锗合金、碳化硅、碳化硅锗合金和化合物半导体材料。化合物半导体材料的非限制性例子包括：砷化镓、砷化铟和磷化铟半导体材料。
半导体衬底10可以包括体半导体衬底。或者，半导体衬底10可以包括绝缘体上半导体衬底构成。绝缘体上半导体衬底包含基础半导体衬底、位于其上的隐埋电介质层和位于该隐埋电介质层上的表面半导体层。最后，半导体衬底10可以包括混合晶向衬底。混合晶向衬底包括多个不同晶向的半导体区。
绝缘体上半导体衬底和混合晶向衬底可以使用下述但不限于下述方法形成：层压法、层转移法和注氧隔离(SIMOX)法。
隔离区12包括隔离材料。隔离材料一般为电介质隔离材料。这样的电介质隔离材料可以包括但不限于：硅的氧化物、氮化物和氮氧化物。不排除其它元素的氧化物、氮化物和氮氧化物。所述电介质隔离材料可以是晶体或无定形电介质隔离材料。所述电介质隔离材料可以使用但不限于以下方法形成：热或等离子体氧化或氮化方法、化学汽相淀积方法和物理汽相淀积方法。一般，隔离区12至少部分地包括氧化硅电介质隔离材料，其形成到填充所述隔离沟槽的厚度。一般，这样的厚度从大约2000到大约6000埃。本领域普通技术人员理解，这样的隔离层不是实现本发明的先决条件，随后的多晶硅层14可以位于并直接淀积到半导体衬底10上。
含多晶硅层14包括多晶硅材料。希望含多晶硅材料仅包括多晶硅材料，以及包括一定浓度的其它元素比如锗的多晶硅财力，从而形成例如多晶硅-锗合金材料。可以使用几种方法中的任何一种形成所述含多晶硅材料。这几种方法包括化学汽相淀积方法和物理汽相淀积方法。化学汽相淀积方法尤其常用于形成包括含多晶硅层14的含多晶硅材料。一般，含多晶硅层14包括未掺杂的含多晶硅材料，厚度从大约200到大约5000埃，更具体地，从大于大约1000埃到大约2500埃。
图2图示了对图1的半导体结构的进一步处理的结果。具体地，图2图示了注入到含多晶硅层14中以提供含多晶硅层14’的一定剂量的第一掺杂剂离子16。所述剂量的第一掺杂剂离子16包括p型掺杂剂离子和n型掺杂剂离子其中之一。所述p型掺杂剂包括从硼掺杂剂离子和二氟化硼掺杂剂离子中选出的至少一种掺杂剂。所述n型掺杂剂包括从磷掺杂剂离子和砷掺杂剂离子中选出的至少一种掺杂剂。优选地，所述第一掺杂剂离子16的剂量为大约1e14到大约1e16个掺杂剂离子每平方厘米(更优选地，对于硼和/或二氟化硼为大约le15到大约1e16个掺杂剂离子每平方厘米，对于磷和/或砷为大约5e14到大约5e15个掺杂剂离子每平方厘米)。上述的剂量相当于在多晶硅层14’中的大约1e18到大约1e21个掺杂剂原子每立方厘米的总的p或n型掺杂剂浓度。一般使用大约1到大约100Kev的离子注入能量。
图3图示了对图2的半导体结构进一步处理的结果。具体地，图3图示了注入到多晶硅层14’中以提供多晶硅层14”的第二掺杂剂离子18剂量。 所述剂量的第二掺杂剂离子18包括根据当前实施方式的上述p型掺杂剂离子和上述n型掺杂剂离子中的另一种。一般，第二掺杂剂离子18的剂量也为1e14到大约1e16个掺杂剂离子每平方厘米，其也相当于在含多晶硅层14’’中的从大约1e18到大约1e21个第二掺杂剂原子每立方厘米的浓度。更优选的范围也和上面针对第一掺杂剂离子16公开的一样。
在所述实施方式和本发明中，所述第一掺杂剂离子16剂量和所述第二掺杂剂离子18剂量产生的浓度上的差别为至少大约1 e19个掺杂剂原子每立方厘米，而剂量上的差别为至少大约5e14个掺杂剂离子每平方厘米。
上面指出的第一掺杂剂离子16和第二掺杂剂离子18的剂量差别和所得到的浓度差别在当前实施方式中是为了在对含多晶硅层14”进行退火之后，提供范围从大约100到大约5000欧姆每平方的表面电阻。如下面在进一步描述和实验数据中将说明的一样，上述浓度范围和互补离子注入的使用对于根据本发明制造的具体含多晶硅电阻器也提供了相当低(例如，小于大约1.5％)的表面电阻百分数标准差。
图4图示了一种替代实施方式(和图2和图3的工艺顺序相比)，其也形成和图3的半导体结构相同的半导体结构。具体地，图4图解了用所述第一掺杂剂离子16剂量和第二掺杂剂离子18剂量进行同时共掺杂以形成含多晶硅层14”。图4中图解的使用所述第一掺杂剂离子16剂量和所述第二掺杂剂离子18剂量的所述共掺杂是使用和图2中的单独的第一掺杂剂离子16步骤和图3中的单独的第二掺杂剂离子18步骤中使用的各参数相同的参数来进行的。
图5图示了在热退火环境19中对图4的半导体结构进行热退火以形成多晶硅电阻器14’’’的结果。可以使用几种方法中的任何一种来进行所述热退火。所述方法包括更传统的热退火方法比如炉内退火方法。所述方法还包括在更短时间尺度(一般为毫秒级)内进行的热退火方法。这些更短时间尺度的热退火方法包括快速热退火、快速加热退火(flash anneal)、脉冲退火(尖峰退火，spike anneal)和激光退火方法。上述四种方法中的至少后三种还使用光照和辐射而不是纯热退火和辐射。一般地，使用本领域公知的标准热退火方法中的任何一种对图4的半导体结构进行热退火以提供图5的半导体结构，所述标准热退火方法包括但不限于：炉内退火、快速热退火或激光退火。
图6图示了对准多晶硅电阻器14’’’的标称中心形成的硅化物阻挡层20。可以使用几种淀积方法中的任何一种形成的几种材料中的任何一种来形成硅化物阻挡层20。所述材料的非限制性例子包括：硅的氧化物、氮化物和氮氧化物，尽管也不排除其它元素的氧化物、氮化物和氮氧化物。淀积方法的非限制性的例子包括化学汽相淀积方法和物理汽相淀积方法。化学汽相淀积方法尤其常用。如图4的示意性横截面图所示，硅化物阻挡层20暴露出多晶硅电阻器14’’’的端部。一般，硅化物阻挡层20的厚度从大约10到大约500埃。
图7图示了位于并形成在多晶硅电阻器14’’’的暴露部份上的硅化物层22。硅化物层22可以由几种硅化物形成金属中的任何一种形成。非限制性的例子包括：钛、钨、铂、钴和镍硅化物形成金属。所述硅化物形成金属可以使用但不限于以下方法淀积：化学汽相淀积方法和物理汽相淀积方法(例如溅镀方法)。物理汽相淀积方法尤其常用。一般，硅化物层22用自对准硅化物方法(也就是salicide方法)形成，该方法包括盖层硅化物形成金属层淀积、热退火和多余未反应硅化物形成金属层剥离。不排除其它用于形成硅化物22层的方法。一般，硅化物层22的厚度从大约100到大约200埃。
图8首先图示了在覆盖图7的半导体结构的位置的钝化层24。钝化层24包括电介质钝化材料。电介质钝化材料可以包括但不限于：硅的氧化物、氮化物和氮氧化物。不排除其它元素的氧化物、氮化物和氮氧化物。钝化层24可以使用几种方法中的任何一种形成。所述几种方法包括化学汽相淀积方法和物理汽相淀积方法。化学汽相淀积方法尤其常用。一般地，钝化层24在硅化物阻挡层20上的厚度从大约500到大约10000埃。
图8还图示了接触层26。接触层26穿过钝化层以接触硅化物层22。这样，接触层26提供到多晶硅电阻器14’’’的相对端接触。接触层26可以包括几种导体接触材料中的任何一种。非限制性的例子包括特定金属、金属合金、金属氮化物和金属硅化物。所述导体接触材料可以使用但不限于使用以下方法形成：电镀方法、化学汽相淀积方法和物理汽相淀积方法。一般，接触层26包括铜、铝或钨导体接触材料，以及适合的阻挡材料。合适的阻挡材料的非限制性的例子一般包括氮化物材料，但这不是对本发明的限制。
图8图解了根据本发明的实施方式的半导体结构的示意横截面图。所述半导体结构包括使用接触层26在两端连接的含多晶硅电阻器1 4’’’和硅化物层22。如后面的其它实验数据所示，含多晶硅电阻器14’’’具有提升的表面电阻精度(即，小于大约1.5％的降低的表面电阻百分数标准差)，这是由于上面公开的多种相反极性的掺杂剂离子注入产生的结果。
图9的图表图示了可以用来根据图2到图3的离子注入处理方案或者根据图4的离子注入处理方案形成含多晶硅电阻器的硼和磷或砷掺杂剂的平均值、标准差值和百分数标准差值。图9所示的数据有：(1)单独注入磷掺杂剂，剂量为4.4e15；(2)单独注入硼掺杂剂，剂量为7e1 5、4e15和le15；(3)联合注入剂量为4e15的硼掺杂剂和剂量为le15的磷掺杂剂；以及(4)联合注入剂量为7e15的硼掺杂剂和剂量为3e15的砷掺杂剂(单位都为掺杂剂离子每平方厘米)。向厚度为大约1000到2000埃的多晶硅层进行离子注入工艺。然后使用快速热退火来激活掺杂剂。请尤其注意用于联合注入硼掺杂剂和磷掺杂剂的数据，其对于每单位平均值的表面电阻具有1.23％的特别低的百分数标准差。
平均值按简单算术平均值计算。标准差按各数据点相对于平均值的偏差的平方和的平方根来计算。平均值的百分数标准差使用上面的平均值及其标准差来计算。上面的值源自穿过晶片的20个数据点。
图9还图示了硼和砷共掺杂实验的结果，其显示了多晶硅电阻器的百分数标准差为2.72％。可以提供其它的实验以在所请求保护的范围中进行优化。
图9的表列数据还进一步通过图10的其它相关图形数据被放大。图10显示了单独用剂量为1e15和4e15个硼掺杂剂原子每平方厘米的硼掺杂剂而形成的多晶硅电阻器的表面电阻值。图10还显示了剂量为4e15个掺杂剂离子每平方厘米的硼掺杂剂结合剂量为le15或2e15个掺杂剂离子每平方厘米的磷掺杂剂量。如图9中的图表所示，硼和磷共掺杂的例子具有小于1.5％的表面电阻百分数标准差，且表面电阻的范围从大约500到大约1000欧姆每平方。本发明一般适用于范围从大约100到大约5000欧姆每平方的表面电阻。
图9的列表数据和图10的图形数据清楚地说明了根据所述实施方式的含多晶硅电阻器和使用硼和磷掺杂剂进行相反导电类型的多种离子注入的本发明提供的含多晶硅电阻器具有小于大约1.5的相当低的表面电阻百分数标准差。当制造集成电路时，希望有这样的相当低的表面电阻百分数标准差，因为这样的相当低的表面电阻百分数标准差提供了提升的半导体电路性能。
本发明优选的实施方式是为了说明本发明，而不是对本发明的限制。可以对根据本发明优选的实施方式的多晶硅电阻器的方法、材料、结构和尺度做出更改和修改，而仍能提供根据本发明、进一步根据所附权利要求的多晶硅电阻器。