一种制造图像传感器设备(5)的方法，该图像传感器设备将辐射(1)的强度转换为取决于所述光强度的电流(i1，i2)，其包括在真空沉积设备中的下述步骤：在介电的绝缘表面上沉积导电衬垫(7a，7b)的矩阵作为背面电接触，等离子体辅助暴露所述带有衬垫的表面给不加入包含硅的气体的施主供给气体，沉积来自硅供给气体的本征硅层(15)，沉积掺杂层(17)并布置对于所述辐射(1)为透明的导电层(19)作为前面接触。所述制造图像传感器设备的方法和所述图像传感器设备避免了现有技术的缺点。这意味着本发明的图像传感器设备具有良好的欧姆接触，低的暗电流，没有像素串扰以及可再现的制造工艺。
1.一种制造图像传感器设备的方法，该图像传感器设备将辐射(1)的强度转换为取决于所述强度的电流(i1，i2)，所述方法包括在真空沉积设备中的下述步骤：在介电绝缘的表面上沉积导电衬垫(7a，7b)的矩阵作为背面电接触，
等离子体辅助暴露具有衬垫的所述表面至不加入包含硅的气体的施主供给气体，沉积来自硅供给气体的本征硅层(15)，沉积掺杂层(17)，和
布置对于所述辐射(1)为透明的透明导电层(19)作为前面接触。
2.如权利要求1所述的方法，其特征在于通过所述等离子体辅助暴露产生厚度为
1-10nm的掺杂区域(13)，与矩阵维度相关的掺杂区域的厚度是以给定在衬垫(7a，7b)和光敏薄膜结构(5)之间的欧姆接触但是在衬垫(7a，7b)之间不产生导电的方式被选择的，所述光敏薄膜结构(5)由所述掺杂区域(13)、所述本征硅层(15)和所述掺杂层(17)组成，其中所述矩阵维度指的是衬垫之间的距离。
3.如权利要求2所述的方法，其特征在于使用PECVD(等离子体增强化学气相)技术沉积光敏薄膜层结构(5)，而使用PVD(物理气相沉积)技术沉积透明导电层(19)。
4.如权利要求1至3任一项所述的方法，其特征在于衬垫(7a，7b)端接CMOS半导体结构(3)，所述CMOS半导体结构(3)被介电层(9)覆盖。
5.如权利要求1至3任一项所述的方法，其特征在于等离子体暴露的施主供给气体供给一种化学周期表第V族元素或具有化学周期表第V族元素的至少一种化合物作为施主。
6.如权利要求1至3任一项所述的方法，其特征在于在PECVD反应器中在下面的条件下以射频频率生成等离子体：温度在150℃到350℃之间，压力在0.1mbar到10mbar之间，在H2中稀释为2％的PH3气体的流速在10sccm到1000sccm之间，处理时间在10sec到
7.如权利要求1至3任一项所述的方法，其特征在于在PECVD反应器中在下面的条件下沉积本征硅层(15)：温度在150℃到350℃之间，SiH3气体流速在10sccm到500sccm之间，压力在0.1mbar到10mbar之间。
8.如权利要求1至3任一项所述的方法，其特征在于在PECVD反应器中在下面的条件下沉积掺杂层(17)作为P掺杂层：温度在150℃到350℃之间，SiH3气体流率在10sccm到
500sccm之间和在H2中稀释为2％的三甲基硼气体(TMB气体)的流率在10sccm到500sccm之间。
9.如权利要求1至3任一项所述的方法，其特征在于在掺杂层(17)的沉积期间，通过加入流速在10sccm到500sccm之间的CH4气体而将碳加入该层中。
10.如权利要求1至3任一项所述的方法，其特征在于在具有PECVD和PVD反应器的聚合工具中在不需要将图像传感器暴露于空气的情况下沉积掺杂区域(13)、本征硅层(15)、掺杂层(17)和透明导电层(19)。
11.一种图像传感器设备，其将辐射(1)的强度转换为取决于所述强度的电流(i1，i2)，该图像传感器设备包括：在电绝缘的介电层(9)的表面上沉积的作为背面电接触的导电衬垫(7a，7b)的矩阵，在所述介电层(9)的所述表面上的厚度为1-10nm的超薄导电区域(13)，跟随所述超薄导电区域(13)的本征硅层(15)，掺杂层(17)，以及
其特征在于：电绝缘的介电层(9)包含所述衬垫(7a，7b)，且所述超薄导电区域(13)是通过等离子体辅助暴露所述介电层的所述表面给不加入包含硅的气体的施主供给气体而生成的超薄导电区域(13)。
12.如权利要求11所述的图像传感器设备，其特征在于集成CMOS半导体电路结构(3)的电路，所述电绝缘的介电层(9)覆盖至少部分所述电路结构(3)，所述衬垫(7a，7b)电耦合到所述电路结构(3)。
13.如权利要求12所述的图像传感器设备，其特征在于透明导电层(19)作为顶层，其中超薄导电区域(13)、本征硅层(15)、掺杂层(17)和透明导电层(19)是光敏薄膜层结构(5)，所述光敏薄膜层结构(5)被所述来自CMOS半导体结构(3)的介电层(9)电隔离，以给定在导电衬垫(7a，7b)和光敏薄膜层结构(5)之间的欧姆接触但是在衬垫(7a，7b)之间不产生导电的方式选择所述超薄导电区域(13)的厚度和矩阵维度，其中所述矩阵维度指的是衬垫之间的距离。
14.如权利要求11至13任一项所述的图像传感器设备，其特征在于掺杂层是p型掺杂层(17)，并且本征硅层(15)和所述p型掺杂层(17)由非晶硅或微晶硅或多晶硅构成。
15.如权利要求14所述的图像传感器设备，其特征在于本征硅层(15)是厚度在200nm到1000nm之间的非晶硅。
16.如权利要求14所述的图像传感器设备，其特征在于掺杂层(17)是厚度在5nm到
17.如权利要求14所述的图像传感器设备，其特征在于掺杂层(17)还掺杂有碳。
18.如权利要求11至13任一项所述的图像传感器设备，其特征在于透明导电层(19)是厚度在10nm到100nm之间的铟锡氧化物(ITO)。
19.如权利要求11至13任一项所述的图像传感器设备，其特征在于布置在本征硅层和作为p型掺杂层的掺杂层之间的中间层，其具有从i层到p层的p掺杂浓度的梯度变化。
制造具有减小的像素串扰的图像传感器设备的方法
技术领域
[0001] 本发明涉及一种制造图像传感器设备的方法，该设备将光的照明强度转换成取决于所述强度的电流。
背景技术
[0002] 图像传感器包括集成半导体电路结构的电路，这些集成半导体电路结构被应用于例如数码相机，蜂窝电话，摄像机，以及鼠标传感器等。
[0003] 现时已经完成的两个主要技术是：CCD(电荷耦合器件)和CMOS(互补金属氧化物半导体)图像传感器。在这两种技术中，传感器由像素阵列组成。像素被布置在列和列中。每个像素包含将光转换成电荷的光敏元件。在CMOS技术中，CMOS电路被集成到紧邻于光电二极管。集成电路允许像素的单个读取。而在CCD技术中，逐线和逐像素地传输电荷到公共读取放大器。近来市场的发展已经产生了对高数量像素和低成本图像传感器的需求。
CMOS图像传感器技术已经降低了部分成本，因为其具有CMOS大量生产的优势。此外，CMOS还具有优势在于随着CMOS工艺技术发展，越来越多的复杂功能可以被加入到每个像素。这样允许了噪声的减少和灵敏度的增加，导致更多的像素集成在同一表面区域以及等效的性能。
[0004] 然而，传统的CMOS图像技术具有局限性。实际上，紧邻于电路的光敏元件通常是注入硅衬底的pn结。由于堆叠在衬底表面上的CMOS电路所需要金属能级的数量增加，pn结被放置在深阱的底部。为了避免光色串扰，光束必须平行地聚焦到阱壁以到达相应的传感器。昂贵又复杂的光学部件例如微透镜已经在近来被研发了。
[0005] 克服上述问题的一个办法是在CMOS电路上沉积薄的光电二极管。使用该技术可以解决色串扰问题，并且进而光电二极管占据传感器表面区域的100％(100％填充因数)导致增强的灵敏度，因而允许进一步减小像素尺寸。这样的器件已经在US6501065B1；US6791130B2和WO02/50921中描述了。
[0006] 在这样的器件中的一个主要困难在于在相邻像素之间具有足够好的电隔离。差的隔离将导致所谓的像素串扰。
[0007] 为了克服这个问题，US6501065B1讲授了可以在本征层的沉积之后和之前对底部n掺杂层进行构图和蚀刻。缺点是在n掺杂层和本征层之间没有可控的界面。实际上，在n掺杂层的沉积之后，集成半导体电路结构的衬底已经被移出沉积系统而进入标准大气压下，然后抗蚀剂必须被旋涂和构图，然后n掺杂层必须被干法蚀刻或湿法蚀刻，并且最终抗蚀剂必须被剥离。所有这些工艺步骤导致在本征层的沉积之前的层的不可控表面。这个不可控表面将导致更低的二极管灵敏度和更高的暗电流。
[0008] 在US6791130B2中描述了两种结构。看其中一个例子，US6791130的叠层与US6501065的结构相比具有相反的结构，因而底层是p型。实际上，p型层是在a-Si:H中自然地弱掺杂。缺点在于当最近的沉积导致弱p-i结和导致弱二极管特性时，已知p型原子例如硼扩散进本征层。此外，光吸收必须在顶掺杂层中被最小化，其中在掺杂区域中电场弱因而载流子复合高。因此在顶部具有n掺杂层将需要加入原子例如碳以最小化光吸收。这将导致更高的暗电流(＝电子注入)和差的欧姆接触。
[0009] US6791130B2的另一个结构是在底部具有n掺杂层，通过在该层加入碳而有意地将其恶化。缺点在于n掺杂层起到差的欧姆接触的作用，这将恶化载流子(＝电子)的收集。此外，当二极管反向偏置时，它还可以对少数载流子(＝空穴)起到弱的势垒作用，导致高的暗电流(＝当二极管没有发光时的高噪声)。
[0010] 在EP1344259中提出了不同的光电二极管叠层。提出了肖特基-i-p结构以替代p-i-n或n-i-p结。必须选择具有适当的费米能级以形成肖特基势垒的金属和a-Si:H(例如铬)。缺点在于肖特基势垒的性能非常依赖于金属/半导体界面态。在构图之后和本征层沉积之前定义金属的表面将不好控制和再现。
发明内容
[0011] 本发明的目的是提供一种制造图像传感器设备的方法和图像传感器设备，其避免了现有技术中的缺点。这意味着图像传感器设备具有良好的欧姆接触，低的暗电流，没有像素串扰以及可再现的制造工艺。
[0012] 上述目的是通过在真空沉积中制造图像传感器设备而达到的，包括下述步骤：
[0013] 在介电的绝缘表面上沉积导电衬垫矩阵作为后背面电接触。然后完成等离子体辅助暴露所述带衬垫的表面至不加入含硅气体的施主供给气体。通过硅供给气体沉积本征硅层。然后p掺杂层被沉积并且透明的导电层被安排作为前面接触。
[0014] 等离子体辅助暴露沉积一个超薄掺杂区域。该薄区的厚度和矩阵的维度，即衬垫之间的距离，以给定在衬垫和下面描述的光敏薄膜结构之间的欧姆接触但是在衬垫之间不产生导电的方式而被选择。为了获得该结果，不得不考虑两个相邻像素之间的距离(通常几个微米)，其与该超薄掺杂区域的厚度(通常为1nm到10nm)相比是非常大的。界面处的掺杂原子将提高了“垂直”欧姆接触，而界面处的横向阻抗将几乎不受影响。
[0015] 超薄掺杂区域、本征硅层和掺杂层形成光敏薄膜结构，每个衬垫是一个电极，透明的电覆盖是保护和其他电极。该光敏薄膜结构是光检测器的独立阵列。但是优先地，该光敏薄膜结构可以与作为例如放大器的半导体结构一起作用，如前面开始处描述的CMOS半导体结构。
[0016] 本发明的方法不局限于CMOS光电二极管；其他半导体器件也是可能的。等离子体辅助暴露表面至不加入包含硅的气体施主供给气体不仅仅对于制造超薄掺杂区域有用。
[0017] 等离子体暴露的施主供给气体供给一种元素或具有化学周期表第V族的元素的至少一种化合物作为施主。化学周期表第V族包括元素氮，磷，砷，锑，铋。通常使用前两种元素。利用没有稀释的气体例如PH3或稀释的气体例如氩(Ar)或氢气(H2)都可以获得好的结果。还可以使用纯的或稀释的NH3。n型等离子体处理的持续时间优选为1到10分钟。所使用的射频功率与沉积光敏薄膜结构的层所使用的射频功率在同一范围内。
[0018] 优选地，使用PECVD(等离子体增强化学气相沉积)技术沉积光敏薄膜层结构，而使用PVD(物理气相沉积)技术沉积透明导电层。使用PECVD技术沉积特别是本征硅层和掺杂(优先为p掺杂)层，而使用PVD技术沉积透明导电层。在具有PECVD和PVD反应器的聚合工具(clustertool)中进行沉积而不需要将图像传感器暴露于空气中。这样组合的PECVD/PVD反应器例如来自Unaxi s的CLN200。PECVD使用的温度在200℃到400℃之间。
[0019] 这样的组合装备具有所谓的聚合配置，在真空密闭容器中围绕中心处理操作器布置了不同的工作台。通常一个或两个装载板作为对外界大气的闸门存在用来提供晶片。优选地，图像传感器设备在8英寸晶片上制造，但是别的尺寸也是可能的。在对装载板抽真空之后，操作器抓住其中一个晶片将其送到选定的工作台。这些工作台通常是适用于特殊应用的单一衬底台。应用可以是CVD，PVD，加热台，冷却台，测量台，RTP(快速热处理，例如退火)等。受到程序控制，晶片经过对应的工作台并且在多个个处理步骤之后被定位在选定的装载板以将其送回周围大气中。
[0020] 下述详细描述和所有的权利要求将给出本发明的特征的更进一步的优选实施例和组合。
附图说明
[0021] 本发明的原理、目的和优点在结合下述附图考虑详细描述之后，对本领域的技术人员来说将更加清楚，其中：
[0022] 图1展示了本发明的半导体电路的叠层的横截面示意图，并且
[0023] 图2是本发明的优选实施例的电流特性图。
具体实施方式
[0024] 在下面对优选实施例的描述中，参考附图，这些附图通过解释本发明的特定实施例的方式被示出。本领域技术人员可以理解也可以利用其他实施例和结构，不背离本发明的范围而作出程序上的变化。
[0025] 图1展示了依据照明辐射1的强度将辐射1的强度转换为对应的电流i1和i2的图像传感器。图像传感器设备是由CMOS半导体结构3和光敏薄膜层结构5构成的半导体结构。光敏薄膜层结构5被沉积在CMOS半导体结构3上。CMOS半导体结构3端接排列于矩阵中的导电衬垫，图1只展示了所述矩阵排列衬垫的两个7a和7b。衬垫7a和7b通过电隔离层9被电隔离。介电层9被沉积在CMOS电路3上，在其中对于背面电极11a和11b作为衬垫7a和7b的电接触的通孔已经被蚀刻了。背面电极11a和11b与衬垫7a和7b例如是TiN，铬或铝。
[0026] 在第一个工艺步骤中产生超薄掺杂区域13。在该第一步骤中，包含所述衬垫7a和7b的介电层9的表面被等离子体辅助暴露到不加入包含硅的气体的施主供给气体。通过在PECVD反应器中在150℃到350℃之间的温度下通过射频频率生成等离子体。反应器中的压力在0.1mbar到10mbar之间。施主供给气体供给一种元素或具有化学周期表第V族的元素的至少一种化合物作为施主。优选使用磷或氮，其中所使用的气体可以是PH3(在Ar或H2的气体流中稀释或没有稀释)。使用在H2中稀释为2％的PH3气体在流速为10sccm到
1000sccm(每分钟标准立方厘米)之间处理10sec到10min的时间可以获得好的结果。
[0027] 超薄掺杂区域13的厚度和矩阵的维度，即衬垫之间的距离，以给定在衬垫和下面描述的光敏薄膜结构之间的欧姆接触但是在衬垫之间不产生导电的方式而被选择。推测的物理和/或化学解释是因为两个相邻衬垫之间的距离(通常为几个微米)与该掺杂区域的厚度(通常为1nm到10nm之间)相比是非常大的，界面处的掺杂原子将提高“垂直”欧姆接触，而界面处的横向阻抗将几乎不受影响。
[0028] 在第二个工艺步骤中，在超薄掺杂区域13中上沉积本征层15。在第三个工艺步骤中，在本征层15上沉积掺杂层17，进而在第四个工艺步骤中沉积导电的顶层19，该顶层19对于照明辐射是透明的。通过PECVD技术产生光敏薄膜层结构与区域13和层15、17，而通过PVD技术产生透明导电层19。对于该工艺，优选使用上面提到的来自Unaxis的CLN200，这是因为可以不需暴露在周围大气中而完成制造图像传感器。
[0029] 在第二个工艺步骤中，对于本征层15，使用非晶硅或微晶硅或多晶硅作为基底。本征意味着层15没有被掺杂。使用SiH4气体流在150℃到350℃的温度下在0.1mbar到
10mbar之间的气压下进行PECVD处理，从而可以到达层厚度在100nm到1000nm之间，优选为200nm到1000nm之间。该厚度是典型值。在光敏薄膜层结构5的量子效率之间的折衷，即在入射光子(辐射)上产生的电荷载流子的比率和衬垫7a和7b的老化之间的折衷产生适当的厚度。太薄，则层15将影响光敏薄膜层结构5的量子效率，而太厚，则层15将导致光敏薄膜层结构5更快得老化。
[0030] 在第三个工艺步骤中，对于掺杂层17使用与对于本征层15使用的基本气体流(SiH4)相同，不同之处仅在于以在10sccm到500sccm之间的流速使用稀释到2％的三甲基硼气体流用于掺杂以得到硼掺杂。层17的厚度在5nm到50nm之间。在该第三个工艺步骤中，除了三甲基硼气体以外还加入流速在10sccm到500sccm之间的CH4。来自CH4的碳将被加入到p型层17中以最小化在该层17中的光吸收，在其中由于在p型层17中的弱电场，电子-空穴复合的可能性高。层17的典型厚度为5nm到50nm，优选为10nm到50nm。
[0031] 利用PECVD技术沉积本征层15和掺杂层17与产生区域13的等离子体辅助暴露有很大区别。使用PECVD技术沉积该层。为了接收掺杂层，使用包含硅的气体和用于掺杂的匹配气体流。通过等离子体的辅助，沉积被接收。电子能量、起始气体的气流和处理时间决定了层的厚度。相反地，没有用于沉积该层的气体的等离子体辅助暴露只和掺杂气体一起工作，所谓没有用于沉积该层的气体意味着没有加入包含硅的气体。现有技术中已知真实层没有被沉积。
[0032] 在第四个工艺步骤，对于透明导电层19，使用PVD技术沉积厚度在10nm到100nm之间的铟锡氧化物。
[0033] 依据设备的环境和精确规格，以及依赖于已使用的工艺系统，上述每一层的物理性质可以变化，并且因此在这里没有给出包含精确工艺参数的表。本领域的技术人员可以在本发明的范围内，不需要创造性劳动就确定哪个步骤必须执行以获得期望结果。
[0034] 在操作期间，光敏薄膜层结构5通常反向偏置。电极是衬垫7a/b和层19。层19可以具有光学滤波器性质。因而层19可以只对选定的特定区域(颜色)透明。当结构5被照明时，吸收的光子产生电子/空穴对。所产生的载流子沿电场向p掺杂层17和n掺杂区域13漂移(朝向p型层的是空穴，朝向n型区域的是电子)。然后载流子被收集到电极上。本征层15必须具有低缺陷密度以最小化电子/空穴复合，并且最大化电子信号。为了增强在电极上的载流子收集，层17和区域13必须导致良好的欧姆接触。当结构5没有被辐射1照明时，残留的暗电流具有两个来源。一个是由于来自低能量状态的载流子的热产生。需要高质量的本征层15尽可能的好并且在层17和区域13之间有可控的界面。第二个是由于来自金属电极(衬垫7a/b和层19)的少数载流子注入到区域13和层17。区域13和层17对少数载流子允许为有效的势垒。此外，通常在这样的结构5中主要困难之一是在相邻衬垫之间尽可能好的电隔离。差的电隔离将导致所谓的像素串扰。上述的本发明的衬垫之间的电隔离是好的。
[0035] 中间层可以被布置在本征层15和掺杂层17之间，该中间层不是强制必须有的。该未示出的中间层具有从本征层15到掺杂层17的掺杂浓度的梯度。中间层允许在结构5中有更好的电场分布以提高在蓝色光谱区域由辐射1产生的载流子收集。
[0036] 本发明的优点是
[0037] ＞良好的欧姆接触，因为n型等离子体处理(区域13)展示了有效的掺杂效果，[0038] ＞低的暗电流，因为n型等离子体处理展示了有效的掺杂效果，导致有效的势垒，避免少数载流子的注入，
[0039] ＞没有像素串扰，因为与n型层相对的n型等离子体处理没有导致两个相邻衬垫之间的任何电短路，
[0040] ＞可再现的工艺技术归功于n型等离子体处理，并且归功于弱的背面电接触，取决于参数例如在PECVD工艺之前的衬垫的金属的表面态，
[0041] ＞n型本征界面的良好控制，因为在没有将晶片从反应器移出到周围大气中的n型等离子体处理之后，沉积本征层15，
[0042] ＞任何金属可以被用于后侧接触(对照EP1344259中的提议)。
[0043] 本发明的光敏薄膜层结构5的优选实施例的电流特性在图2中显示。在反向模式2
中非常低的暗电流为2pA/cm，清楚地展示了n型等离子体处理的效率(等离子体辅助暴露至不加入包含硅的气体的施主供给气体)以阻止少数载流子注入。在前向模式中的电流的急剧增加展示了良好的欧姆接触。
