内部电极图案的形成方法以及使用该方法的叠层陶瓷电子部件的制造方法

摘要

本发明提供一种形成规定图案形状的内部电极的方法，包括：在第1支承体(20)上涂布以金属粉末为主要成分的金属膏而形成导电体层(12)的步骤；在第2支承体(30)上形成相对于规定内部电极图案为负片图案形状的树脂层(13)的步骤；将第1支承体(20)上的导电体层(12)和第2支承体(30)上的树脂层(13)相对地重合并压接的步骤以及从被压接的第1支承体(20)将第2支承体(30)剥离的步骤，通过将负片图案形状的导电体层(121)转印至第2支承体(30)上，在第1支承体(20)上形成规定的内部电极图案(14)。能够以规定的形状精确地形成厚度偏差小且极为平坦的内部电极图案。

权利要求

1.一种形成规定图案形状的内部电极的方法，包括：第1步骤，在第1支承体上涂布包含金属粉末和粘合剂的金属膏而形成导电体层；

第2步骤，在第2支承体上形成相对于内部电极的所述规定图案为负片图案形状的树脂层；

第3步骤，在所述导电体层与所述树脂层以相对的状态重合的状态下，将所述第1支承体和所述第2支承体压接；

剥离步骤，从被压接的所述第1支承体剥离所述第2支承体，通过将所述负片图案形状的导电体层转印至所述第2支承体上，在所述第1支承体上形成内部电极图案。

2.一种陶瓷电子部件的制造方法，是将陶瓷生片与内部电极图案交替重叠而叠层的陶瓷电子部件的制造方法，所述内部电极图案的制作包括：

第1步骤，在第1支承体上涂布包含金属粉末和粘合剂的金属膏而形成导电体层；

第2步骤，在第2支承体上形成相对于内部电极的所述规定图案为负片图案形状的树脂层；

第3步骤，在所述导电体层与所述树脂层以相对的状态重合的状态下，将所述第1支承体和所述第2支承体压接；

第4步骤，通过剥离互相被压接的所述第1支承体和所述第2支承体，并且将所述负片图案形状的导电体层转印至所述第2支承体上，从而在所述第1支承体上形成内部电极图案，还包括：

陶瓷生片形成步骤，在薄膜上形成包含陶瓷粉体和粘合剂的陶瓷生片；

叠层体形成步骤，将所述内部电极图案和所述陶瓷生片交替叠层，形成叠层体；

烧结步骤，烧结所述叠层体。

说明书

内部电极图案的形成方法以及使用该方法的叠层陶瓷电子

部件的制造方法

技术领域

[0001] 本发明涉及例如用于叠层陶瓷电容器等叠层陶瓷电子部件的内部电极图案的形成方法以及使用该方法的叠层陶瓷电子部件的制造方法。

背景技术

[0002] 以往，作为具有代表性的叠层陶瓷电子部件的叠层陶瓷电容器的内部电极图案的形成方法，一般被大众所熟悉的是，将金属膏通过网版印刷或凹版印刷等印刷方法而形成的方法。例如，日本特许公开公报平2-192707号中记述了利用网版印刷形成内部电极图案的方法，另外，日本特许公开公报2004-111729号中记述了利用凹版印刷形成内部电极图案的方法。

[0003] 特别在近些年来，对小型且电容大的叠层陶瓷电容器的需求越来越强烈。并且为了实现叠层陶瓷电容器的大电容，要求陶瓷层以及内部电极层的进一步薄层化以及高叠层化。但是，使用上述印刷方法形成内部电极图案的方法容易在印刷的内部电极图案的表面产生凹凸。由于内部电极的表面不平坦，在形成薄的内部电极的情况下，会产生内部电极层不连续，电极断裂，而不能得到所期望的电容的问题，因此存在很难使内部电极层变薄的问题。

发明内容

[0004] 本发明是形成规定图案形状的内部电极的方法，通过下述步骤在第1支承体上形成规定图案形状的内部电极：在第1支承体上涂布以金属粉末为主要成分的金属膏而形成导电体层的步骤；在第2支承体上形成相对于内部电极图案为负片图案形状的树脂层的步骤；将第1支承体上的导电体层和第2支承体上的树脂层相对重合并压接支承体的步骤；以及将第2支承体进行剥离，将负片图案形状的导电体层转印至第2支承体上。

[0005] 由此，能够以所期望的形状精确地形成厚度偏差小且极为平坦的内部电极图案。

[0006] 另外，本发明是使用本发明的内部电极图案形成方法来制造内部电极，将制得的内部电极和陶瓷生片交替重叠并进行叠层的陶瓷电子部件的制造方法，具有以下步骤：在薄膜上形成包合陶瓷粉体和粘合剂的陶瓷生片的步骤；通过本发明的内部电极图案形成方法，在支承体上形成内部电极图案的步骤；将形成了内部电极的支承体和形成了陶瓷生片的薄膜交替叠层形成叠层体的步骤；烧结制得的叠层体的步骤。

[0007] 由此，能够实现厚度偏差小且极为平坦的内部电极图案。结果，内部电极不会物理地进入到陶瓷生片中，因此不会发生短路不良。另外，烧结后的内部电极层是连续形成的，因此内部电极不会断裂，能够以高合格率制造出优异品质的电子部件。

附图说明

[0008] 图1是本发明第一实施方式中在薄膜上形成的陶瓷生片的剖面图。

[0009] 图2是本发明第一实施方式中在第1支承体上形成的导电体层的剖面图。

[0010] 图3是本发明第一实施方式中在第2支承体上形成的树脂层的剖面图。

[0011] 图4是本发明第一实施方式中对内部电极图案的形成方法进行说明的剖面图。

[0012] 图5是本发明第一实施方式中在第1支承体上形成的内部电极图案的剖面图。

[0013] 图6是本发明第一实施方式中的叠层体的剖面图。

[0014] 图7是表示本发明第一实施方式中的陶瓷电子部件的制造方法的流程图。

[0015] 附图标记说明

[0016] 10薄膜

[0017] 11陶瓷生片

[0018] 12导电体层

[0019] 121负片图案形状的导电体层

[0020] 13树脂层

[0021] 14内部电极图案

[0022] 15叠层体

[0023] 20第1支承体

[0024] 30第2支承体

具体实施方式

[0025] 下面，以叠层陶瓷电容器的制造方法为例，参照附图对本发明实施方式中的内部电极图案形成方法以及使用该方法的叠层陶瓷电子部件的制造方法进行详细说明。

[0026] (实施方式)

[0027] 参照图7对本发明的实施方式中的叠层陶瓷电容器的制造方法进行说明。

[0028] 首先，以钛酸钡作为主要成分，向其中混合加入稀土元素的氧化物、SiO2、MgO、MnO2等添加物的陶瓷原料粉末，根据需要通过焙烧或粉碎制造陶瓷粉体。

[0029] 将该陶瓷粉体与聚乙烯醇缩丁醛树脂或丙烯酸树脂等粘合剂、邻苯二甲酸酯等可塑剂以及醋酸丁酯等溶剂混合，制造陶瓷浆料。

[0030] 如图1所示，使用刮刀涂布法等方法将陶瓷浆料涂布在聚对苯二甲酸乙二醇酯(以下简称PET)等薄膜10上并干燥，制造出陶瓷生片11(S10)。此时，陶瓷生片11的厚度为3.0μm。当烧结该陶瓷生片11时有机物消失，形成叠层陶瓷电容器的电介质层。

[0031] 接着，对内部电极14的制造步骤(S20)进行说明。

[0032] 首先，将作为主要成分的金属镍粉末与聚乙烯醇缩丁醛树脂或丙烯酸树脂等粘合剂、邻苯二甲酸酯等可塑剂、以及醋酸丁酯等溶剂混合，制得镍膏。如图2所示，使用模具涂料机等装置将镍膏涂布在PET薄膜等第1支承体20上，并干燥从而形成导电体层12。此时的导电体层12的厚度为1.5μm(第1步骤S21)。

[0033] 另一方面，制造包含聚乙烯醇缩丁醛树脂和可塑剂等的树脂膏，如图3所示，通过凹版印刷等方法在PET薄膜等第2支承体30上制造与内部电极非形成部分对应的图案的树脂层13(第2步骤S22)。与内部电极非形成部分对应的图案是指相对于规定形状的内部电极图案为负片形状的图案，以下简称负片图案部分。

[0034] 接着，在导电体层12和树脂层13相对的状态下，将第1支承体20和第2支承体30重合后，对第1支承体20和第2支承体30施压并压接(第3步骤S23)。压接的形态如图4左半部分所示。

[0035] 随后，如图4所示，从第1支承体20剥离第2支承体30。通过剥离，与树脂层13固接的内部电极非形成部分(负片图案部分)的导电体层121附着在第2支承体30并一同被移除(第4步骤S24)。其结果为，第1支承体20上仅残留没有与树脂层13固接的部分的电极图案14，从而形成内部电极图案14(图5)。换言之，相对于内部电极图案14为负片图案形状的导电体层电介质层121被转印到第2支承体30上，并从第1支承体20移除。

[0036] 该内部电极图案14在烧结后成为叠层陶瓷电容器的内部电极。

[0037] 此处，对负片图案部分的导电体层121的移除进行说明。在本实施方式中，导电体层12由金属镍粉末与粘合剂树脂的组成物构成。即，与通过蒸镀等形成的金属薄膜相比，导电体层12中金属粉末间的结合力极小，因此可以很容易地移除负片图案部分的导电体层121。另外，在观察移除负片图案部分之后的内部电极图案14时，没有被多余地转印到导电体层121一侧的部分，从而得到精确的图案形状。使用表面粗糙度测量仪测量内部电极图案14的厚度的结果是内部电极的厚度在1.5±0.02μm范围内，从而得到极为平坦的内部电极图案。

[0038] 在本实施方式中，将上述制得的陶瓷生片11和内部电极图案14交替叠层，制得内部电极图案14层数为300层的叠层体15(叠层体形成步骤S30)。另外，为了便于说明，图6只显示9层内部电极图案14。

[0039] 烧结后，将叠层体切割成3.2mm×1.6mm的规定尺寸，得到单片烧结体(烧结步骤S40)。

[0040] 在露出有该烧结体的内部电极的两个端面上形成外部电极，得到本实施方式1中的叠层陶瓷电容器的成品。

[0041] 另一方面，在比较例中，使用以金属镍粉末为主要成分的镍膏，通过网版印刷方法在PET薄膜上形成并制得与本实施方式相同图案形状的内部电极图案。并且同样使用表面粗糙度测量仪测定该内部电极图案的厚度。测得的厚度是1.5±0.14μm。

[0042] 从上述测定结果可以确定，与现有制造方法制得的内部电极相比，使用本实施方式的制造方法制得的内部电极的内部电极图案的厚度偏差小，且凹凸少。

[0043] 将比较例中的内部电极图案和陶瓷生片11交替叠层，制得内部电极图案14的层数为300层的叠层体，通过切割、烧结得到尺寸为3.2mm×1.6mm的烧结体。在露出有该烧结体的内部电极的两个端面形成外部电极，得到比较例中的叠层陶瓷电容器。

[0044] 对得到的本实施方式中的叠层陶瓷电容器以及比较例中的叠层陶瓷电容器的静电电容的偏差和短路不良率进行评价。

[0045] 关于短路不良率，使用绝缘电阻测试仪测定200个样品的电阻值，将电阻值在103Ω以下的样品个数以百分比形式表示，以其作为短路不良率。

[0046] 关于静电电容，在20℃的恒温槽中，在频率1kHz、1.0Vrms的输入信号水平的条件下，对在上述评价中除了短路不良的样品之外的100个样品的静电电容进行测定，将其最大值与最小值之差R作为静电电容的偏差。

[0047] 表1表示本实施方式1以及比较例中的叠层陶瓷电容器的静电电容的偏差和短路不良率的评价结果，以及内部电极图案厚度的测定结果。

[0048] 表1

[0049]

[0050] 如表1结果所示，比较例的叠层陶瓷电容器的静电电容的偏差R比较大，为1.4μF，而且短路不良率非常高，达到12％。另一方面，本实施方式的叠层陶瓷电容器，不仅其静电电容的偏差R非常小，为0.2μF，而且短路不良率完全为0％，因此能够以高合格率制作优异品质的产品。

[0051] 由于比较例中的叠层陶瓷电容器的内部电极图案是使用现有的网版印刷法形成的，因此内部电极的厚度偏差较大且内部电极的表面凹凸也很大。因此，内部电极会物理地进入陶瓷生片中从而导致短路不良。并且，由于烧结后的内部电极层不连续，从而导致内部电极断裂，因此不能得到所期望的电容，静电电容偏差增大。

[0052] 另一方面，在本实施方式的叠层陶瓷电容器中，通过将形成在第1支承体20上的导电体层12中的负片图案部分的导电体层121与第2支承体30上的树脂层13一同移除，从而在第1支承体20上形成内部电极图案14。其结果为得到电极的厚度偏差小且非常平坦的电极。因此，电极不会物理地进入陶瓷生片中从而不会产生短路不良。另外，即使使内部电极图案的厚度平均值与比较例的厚度同样薄，由于烧结后的内部电极层连续形成，因此内部电极不会断裂，从而能够得到所期望的电容。

[0053] 另外，在本实施方式中，是以使用以金属镍粉末为主要成分的镍膏制造形成内部电极图案的导电体层为例的，但是除镍以外使用银、铜、钯、铂等金属膏也可得到同样效果。

[0054] 而且，以叠层陶瓷电子部件为例对叠层陶瓷电容器的制造方法进行了说明，但是除叠层陶瓷电容器以外，在叠层热敏电阻、叠层压敏电阻、叠层电感器等叠层陶瓷电子部件的制造中也可得到同样效果。

[0055] 另外，图7的流程图的各步骤不是完全按照时间顺序排列的。在有关压接的第3步骤S23之后是有关剥离的第4步骤S24、以及在叠层体形成步骤S30之后是烧结步骤S40，它们的顺序是不能颠倒的。另一方面，例如：第1步骤S21和第2步骤S22的顺序以及陶瓷生片形成步骤S10和内部电极形成步骤S20的顺序是可以互换的。

[0056] 通过使用本发明的内部电极图案形成方法，能够以所期望的形状精确地形成厚度偏差较小且极为平坦的内部电极图案。另外，通过使用本发明的叠层陶瓷电子部件制造方法，能够提供厚度偏差较小且极为平坦的内部电极图案。另外，电极材料不会物理地进入陶瓷生片中因此不会产生短路不良。并且，即使在形成较薄的内部电极图案的情况下，由于烧结后的内部电极层是连续形成的，因此内部电极不会断裂，能够制造出品质优异且成品率高的产品。

[0057] 工业利用可能性

[0058] 本发明涉及的内部电极图案的形成方法以及使用该方法的叠层陶瓷电子部件的制造方法，特别适合于要求薄层化、高叠层化的叠层陶瓷电子部件的制造方法。