像素结构的制作方法

摘要

本发明提供一种像素结构的制作方法，该方法包括：提供基板；在基板上形成栅极与像素电极；依序在基板上形成覆盖于该基板上的介电层以及半导体层；图案化介电层以及半导体层，以在栅极上形成图案化介电层与图案化半导体层；在基板上形成导电层；利用光掩模进行第一光刻工艺以图案化导电层，以在半导体层上形成源极与漏极，其中漏极电性连接于像素电极；在基板上形成保护层；利用该光掩模进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖源极、漏极以及半导体层，并暴露出部分像素电极。本发明使用同一光掩模进行两次光刻工艺，分别定义出源极/漏极以及保护层的图案，因此可减少光掩模数量、有效提高产能与产品品质并降低工艺成本。

权利要求

1.一种像素结构的制造方法，包含以下步骤：提供基板；

在该基板上形成栅极与像素电极；

依序形成覆盖于该基板上的介电层以及半导体层；

图案化该介电层以及该半导体层，以在该栅极上形成图案化介电层以及图案化半导体层；

在该基板上形成导电层；

提供光掩模，并利用该光掩模进行第一光刻工艺以图案化该导电层，以在该图案化半导体层上形成源极与漏极，其中该漏极电性连接于该像素电极；

在该基板上形成保护层；以及

利用该光掩模进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖该源极、该漏极以及该半导体层，并暴露出部分该像素电极，其中利用该第二光刻工艺形成该图案化保护层的步骤包含以下步骤：在该保护层上形成光致抗蚀剂层；

利用该光掩模图案化该光致抗蚀剂层，其中通过调整工艺参数以使得图案化的该光致抗蚀剂层具有比该源极与该漏极更宽的图案；

以图案化的该光致抗蚀剂层为掩模对该保护层进行蚀刻工艺，以除去未被该光致抗蚀剂层所覆盖的部分该保护层；以及除去剩余的该光致抗蚀剂层。

2.如权利要求1所述的制造方法，其中该图案化保护层覆盖该源极与该漏极的侧壁表面。

3.如权利要求1所述的制造方法，其中该图案化保护层比该源极或该漏极的边缘至少宽0.5微米。

4.如权利要求1所述的制造方法，其中该工艺参数包含总曝光量、该光致抗蚀剂层的预烘烤温度以及显影时间。

5.一种像素结构的制造方法，包含以下步骤：提供基板；

在该基板上形成栅极与像素电极；

依序形成覆盖于该基板上的介电层以及半导体层；

图案化该介电层以及该半导体层，以在该栅极上形成图案化介电层以及图案化半导体层；

在该基板上形成导电层；

提供光掩模，并利用该光掩模进行第一光刻工艺以图案化该导电层，以在该图案化半导体层上形成源极与漏极，其中该漏极电性连接于该像素电极；

在该基板上形成保护层；以及

利用该光掩模进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖该源极、该漏极以及该半导体层，并暴露出部分该像素电极，其中该保护层包含感光材料，且利用该第二光刻工艺形成该图案化保护层的步骤包含以下步骤：利用该光掩模在该保护层上定义出该光掩模的图案；以及进行显影工艺，以除去该保护层上不具有该光掩模的图案的部分。

6.如权利要求5所述的制造方法，还包括使得具有该光掩模图案的该保护层部分再流动。

7.如权利要求1所述的制造方法，其中在该基板上形成该栅极与该像素电极的步骤包含以下步骤：在该基板上形成透明导电层；

在该透明导电层上形成金属层；以及

图案化该透明导电层与该金属层以形成该栅极与该像素电极，其中该栅极包括该透明导电层与该金属层，而该像素电极包括该透明导电层。

8.如权利要求1所述的制造方法，还包含在该图案化半导体层上形成沟道保护层。

9.一种像素结构的制造方法，包含以下步骤：提供基板；

在该基板上依序形成透明导电层与金属层；

图案化该透明导电层与该金属层，以形成栅极与像素电极叠层，其中该栅极与该像素电极叠层分别包括该透明导电层与该金属层；

依序形成覆盖于该基板上的介电层以及半导体层；

图案化该介电层以及该半导体层，以在该栅极上形成图案化介电层以及图案化半导体层；

形成覆盖于该基板上的导电层；

提供光掩模，并利用该光掩模进行第一光刻工艺以图案化该导电层与该金属层，以在该半导体层上形成源极与漏极并暴露出该像素电极叠层的部分的该透明导电层作为像素电极；

在该基板上形成保护层；以及

利用该光掩模而进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖该源极、该漏极以及该半导体层，并暴露出部分该像素电极，其中利用该第二光刻工艺形成该图案化保护层的步骤包含以下步骤：在该保护层上形成光致抗蚀剂层；

利用该光掩模图案化该光致抗蚀剂层，其中通过调整工艺参数以使得图案化的该光致抗蚀剂层具有比该源极与该漏极更宽的图案；

以图案化的该光致抗蚀剂层为掩模对该保护层进行蚀刻工艺，以除去未被该光致抗蚀剂层所覆盖的该保护层；以及除去剩余的该光致抗蚀剂层。

10.如权利要求9所述的制造方法，其中该图案化保护层覆盖该源极与该漏极的侧壁表面。

11.如权利要求9所述的制造方法，其中该图案化的保护层比该源极或该漏极的边缘至少宽0.5微米。

12.一种像素结构的制造方法，包含以下步骤：提供基板；

在该基板上依序形成透明导电层与金属层；

图案化该透明导电层与该金属层，以形成栅极与像素电极叠层，其中该栅极与该像素电极叠层分别包括该透明导电层与该金属层；

依序形成覆盖于该基板上的介电层以及半导体层；

图案化该介电层以及该半导体层，以在该栅极上形成图案化介电层以及图案化半导体层；

形成覆盖于该基板上的导电层；

提供光掩模，并利用该光掩模进行第一光刻工艺以图案化该导电层与该金属层，以在该半导体层上形成源极与漏极并暴露出该像素电极叠层的部分的该透明导电层作为像素电极；

在该基板上形成保护层；以及

利用该光掩模而进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖该源极、该漏极以及该半导体层，并暴露出部分该像素电极，其中该保护层包含有机感光材料，且利用该第二光刻工艺形成该图案化保护层的步骤包含以下步骤：利用该光掩模在该保护层上定义出该光掩模的图案；

进行显影工艺，以除去该保护层上不具有该光掩模的图案的部分；以及使得具有该光掩模图案的该保护层部分再流动。

13.如权利要求9所述的制造方法，还包含在该半导体层上形成沟道保护层。

14.如权利要求9所述的制造方法，还包含在该基板上形成电容，其中形成该电容的步骤包括以下步骤：在图案化该透明导电层与该金属层时，在该基板上形成电容下电极；

在图案化该介电层与该半导体层时，同时在该电容下电极上形成该图案化介电层与该图案化半导体层；以及在图案化该导电层与该金属层时，在该图案化半导体层上形成由该导电层构成的电容上电极。

15.如权利要求14所述的制造方法，其中该电容下电极包括该透明导电层与该金属层。

16.如权利要求9所述的制造方法，还包含在该基板上形成电容，其中形成该电容的步骤包括以下步骤：在图案化该透明导电层与该金属层时，在该基板上形成电容下电极；

在图案化该介电层与该半导体层时，同时在该电容下电极上形成该图案化介电层；以及在图案化该导电层与该金属层时，同时在该图案化介电层上形成由该导电层构成的电容上电极。

17.如权利要求16所述的制造方法，其中该图案化介电层与该半导体层是经由半色调式光掩模工艺、灰色调式光掩模工艺或经由曝光能量不同的两张光掩模制成的。

18.如权利要求9所述的制造方法，还包含在该基板上形成接垫，其中形成该接垫的步骤包括以下步骤：在图案化该透明导电层与该金属层时，在该基板上形成由该透明导电层与该金属层构成的接垫叠层；以及在图案化该导电层与金属层时，暴露出该接垫叠层部分中的该透明导电层，以作为该接垫。

说明书

技术领域

本发明提供一种像素结构的制作方法，特别提供一种利用单一光掩模进行两次光刻工艺以定义不同图案的像素结构的制作方法。

背景技术

随着科技发展，平面显示器已普遍应用于各种信息产品中，其中尤以薄膜晶体管液晶显示器(TFT-LCD)的发展最为成熟，因其具有外型轻薄、耗电量少以及无辐射污染等特性，所以被广泛地应用在笔记本型电脑、个人数字助理(personal digital assistant，PDA)等便携式信息产品上，甚至已逐渐取代传统阴极射线管显示器。排列成阵列状的像素结构为TFT-LCD的主要元件，其包括薄膜晶体管、电容、接垫(pad)等电子元件，以驱动液晶像素从而产生丰富亮丽的影像。
传统TFT-LCD的像素结构的工艺共需进行五次光刻工艺，亦即使用五张光掩模以定义出薄膜晶体管等元件的图案。然而，由于光掩模成本对于显示面板工艺成本的影响极大，因此为了降低工艺成本，目前在显示面板工艺中，已研究使用包含有半色调式光掩模(half-tone mask)或灰色调式光掩模的四张光掩模来完成像素结构的制作。
请参考图1至图6，图1至图6为传统使用四张光掩模制作像素阵列的工艺示意图。如图1所示，首先在透明基板10表面上依序形成第一导电层与光致抗蚀剂层，然后进行第一光刻蚀刻工艺(photolithography-etching process，PEP)，以形成栅极电极12以及导线图案14。
接着如图2所示，在透明基板10表面依序形成绝缘层16、半导体层18、N+掺杂层20、第二导电层22以及光致抗蚀剂层24。然后如图3所示，使用半色调式光掩模26，进行第二光刻工艺。半色调式光掩模26的半透射区26a对应于栅极电极12上的预定沟道图案处，以图案化光致抗蚀剂层24。
请参考图4，接着利用图案化的光致抗蚀剂层24当作蚀刻掩模，对透明基板10依序进行湿式蚀刻与干式蚀刻，除去部分半导体层18、N+掺杂层20以及第二导电层22，以形成半导体岛32、源极28与漏极30。如图5所示，然后在透明基板10上沉积保护层34，进行第三光刻蚀刻工艺，而在漏极30上形成设于保护层34内的接触洞36。最后，如图6所示，在透明基板10上形成透明导电层(transparent conductive layer)，并进行第四光刻蚀刻工艺，除去部分位于半导体岛32上方的透明导电层，从而形成像素电极38，其中像素电极38经由接触洞36而电连接于漏极30。
由上述可知，传统薄膜晶体管工艺在第二光刻蚀刻工艺中使用半色调式光掩模，并利用半色调式光掩模的半透射区定义出薄膜晶体管的沟道图案。由于沟道图案的尺寸极为精密，因此以半透射区定义出沟道图案的半色调式光掩模也必须非常精细，所以其制造成本非常高，为一般光掩模成本的两倍左右。此外，在利用半色调式光掩模进行第二光刻蚀刻工艺时，一旦发生沟道图案的图案转移瑕疵，则会严重影响薄膜晶体管的电性并且难以修补，进而影响到薄膜晶体管的电性表现。
因此，如何以成本较低且可具体实施的工艺来制作薄膜晶体管，仍为业界持续研究的议题。

发明内容

本发明的目的在于提供一种像素结构的制作方法，其通过重复使用光掩模的方法，可减少工艺中的光掩模数目，降低工艺成本，从而解决传统方法中的高工艺成本等问题。
本发明公开一种像素结构的制作方法，首先提供基板，在该基板上形成栅极与像素电极，接着依序在基板上形成覆盖于该基板上的介电层以及半导体层，再图案化该介电层以及半导体层，以在栅极上形成图案化介电层与图案化半导体层。接着，在基板上形成导电层，然后利用光掩模进行第一光刻工艺以图案化该导电层，以在半导体层上形成源极与漏极，其中漏极电性连接于像素电极。之后，在基板上形成保护层，再利用该光掩模进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖源极、漏极以及半导体层，并暴露出部分像素电极。
上述制造方法中，该图案化保护层可覆盖该源极与该漏极的侧壁表面。
上述制造方法中，该图案化保护层可比该源极或该漏极的边缘至少宽0.5微米。
上述制造方法中，利用该第二光刻工艺形成该图案化保护层的步骤可包含以下步骤：在该保护层上形成光致抗蚀剂层；利用该光掩模图案化该光致抗蚀剂层，其中通过调整工艺参数以使得图案化的该光致抗蚀剂层具有比该源极与该漏极更宽的图案；以图案化的该光致抗蚀剂层为掩模对该保护层进行蚀刻工艺，以除去未被该光致抗蚀剂层所覆盖的部分该保护层；以及除去剩余的该光致抗蚀剂层。
上述制造方法中，该工艺参数可包含总曝光量、该光致抗蚀剂层的预烘烤温度以及显影时间。
上述制造方法中，该保护层可包含感光材料，且利用该第二光刻工艺形成该图案化保护层的步骤可包含以下步骤：利用该光掩模在该保护层上定义出该光掩模的图案；以及进行显影工艺，以除去该保护层上不具有该光掩模的图案的部分。
上述制造方法还可包括使得具有该光掩模图案的该保护层部分再流动。
上述制造方法中，在该基板上形成该栅极与该像素电极的步骤可包含以下步骤：在该基板上形成透明导电层；在该透明导电层上形成金属层；以及图案化该透明导电层与该金属层以形成该栅极与该像素电极，其中该栅极包括该透明导电层与该金属层，而该像素电极包括该透明导电层。
上述制造方法还可包含在该图案化半导体层上形成沟道保护层。
本发明还公开一种像素结构的制造方法，包含以下步骤：提供基板；在该基板上依序形成透明导电层与金属层；图案化该透明导电层与该金属层，以形成栅极与像素电极叠层，其中该栅极与该像素电极叠层分别包括该透明导电层与该金属层；依序形成覆盖于该基板上的介电层以及半导体层；图案化该介电层以及该半导体层，以在该栅极上形成图案化介电层以及图案化半导体层；形成覆盖于该基板上的导电层；提供光掩模，并利用该光掩模进行第一光刻工艺以图案化该导电层与该金属层，以在该半导体层上形成源极与漏极并暴露出该像素电极叠层的部分的该透明导电层作为像素电极；在该基板上形成保护层；以及利用该光掩模而进行第二光刻工艺，以形成图案化保护层，该图案化保护层覆盖该源极、该漏极以及该半导体层，并暴露出部分该像素电极。
上述制造方法中，该图案化保护层可覆盖该源极与该漏极的侧壁表面。
上述制造方法中，该图案化的保护层可比该源极或该漏极的边缘至少宽约0.5微米。
上述制造方法中，利用该第二光刻工艺形成该图案化保护层的步骤可包含以下步骤：在该保护层上形成光致抗蚀剂层；利用该光掩模图案化该光致抗蚀剂层，其中通过调整工艺参数以使得图案化的该光致抗蚀剂层具有比该源极与该漏极更宽的图案；以图案化的该光致抗蚀剂层为掩模对该保护层进行蚀刻工艺，以除去未被该光致抗蚀剂层所覆盖的该保护层；以及除去剩余的该光致抗蚀剂层。
上述制造方法中，该保护层可包含有机感光材料，且利用该第二光刻工艺形成该图案化保护层的步骤可包含以下步骤：利用该光掩模在该保护层上定义出该光掩模的图案；进行显影工艺，以除去该保护层上不具有该光掩模的图案的部分；以及使得具有该光掩模图案的该保护层部分再流动。
上述制造方法还可包含在该半导体层上形成沟道保护层。
上述制造方法还可包含在该基板上形成电容，其中形成该电容的步骤可包括以下步骤：在图案化该透明导电层与该金属层时，在该基板上形成电容下电极；在图案化该介电层与该半导体层时，同时在该电容下电极上形成该图案化介电层与该图案化半导体层；以及在图案化该导电层与该金属层时，在该图案化半导体层上形成由该导电层构成的电容上电极。
上述制造方法中，该电容下电极可包括该透明导电层与该金属层。
上述制造方法还可包含在该基板上形成电容，其中形成该电容的步骤可包括以下步骤：在图案化该透明导电层与该金属层时，在该基板上形成电容下电极；在图案化该介电层与该半导体层时，同时在该电容下电极上形成该图案化介电层；以及在图案化该导电层与该金属层时，同时在该图案化介电层上形成由该导电层构成的电容上电极。
上述制造方法中，该图案化介电层与该半导体层可经由半色调式光掩模工艺、灰色调式光掩模工艺或经由曝光能量不同的两张光掩模制成。
上述制造方法还可包含在该基板上形成接垫，其中形成该接垫的步骤可包括以下步骤：在图案化该透明导电层与该金属层时，在该基板上形成由该透明导电层与该金属层构成的接垫叠层；以及在图案化该导电层与金属层时，暴露出该接垫叠层部分中的该透明导电层，以作为该接垫。
本发明还公开一种像素结构，其包含基板、设置于基板上的图案化的透明导电层、位于部分透明导电层上的金属层、设置于作为栅极的金属层及部分透明导电层上的图案化介电层与图案化半导体层、分别设置于图案化半导体层的两侧的源极与漏极以及设置于源极、漏极、半导体层上的保护层，且保护层完全覆盖源极与漏极的侧壁表面，并暴露出部分的作为像素电极的另一部分透明导电层。
上述像素结构中，该保护层可比该源极或该漏极至少宽0.5微米。
上述像素结构中，该漏极可覆盖于部分该像素电极的表面。
上述像素结构中，该栅极可包含透明导电层以及位于该透明导电层上的金属层。
上述像素结构还可包含：沟道保护层，设置于该半导体层之上。
由于本发明使用同一光掩模进行第一与第二光刻工艺，以分别定义出源极/漏极结构以及保护层的图案，因此可以减少工艺所使用的光掩模数量，降低成本。此外，根据本发明方法所制作出的像素结构，其保护层会完全覆盖于源极/漏极的侧壁表面，可保护源极/漏极避免在后续组装或操作时因暴露而产生的损害，可以有效提高像素结构的稳定性与操作性能。

附图说明

图1至图6为传统使用四张光掩模制作薄膜晶体管的工艺示意图。
图7至图12为本发明像素结构制作方法的第一实施例的工艺示意图。
图13至图14为本发明像素结构制作方法的第二实施例的工艺示意图。
图15至图17为本发明像素结构制作方法的第三实施例的工艺示意图。
其中，附图标记说明如下：
10透明基板          12栅极电极
14导线图案          16绝缘层
18半导体层          20N+掺杂层
22第二导电层        24光致抗蚀剂层
26半色调式光掩模    26a半透射区
28源极              30漏极
32半导体岛          34保护层
36接触洞           38像素电极
50透明基板         52透明导电层
54金属层           56栅极
58像素电极         60接垫
62扫描线           64介电层
66半导体层         68光致抗蚀剂层
70源极             72漏极
74保护层           100透明基板
102像素电极        104金属层
106绝缘层          108半导体层
112氮氧化硅层      114N+掺杂层
116金属层          118有机保护层
120源极/漏极       200基板
202透明导电层      204金属层
206栅极            208、208′像素电极
210电容下电极      212、212′接垫
214图案化介电层    216图案化半导体层
218图案化N+掺杂层  220半导体岛
222电容介电层      224光掩模
226导电层          228光致抗蚀剂层
230源极/漏极图案   232电容图案
234源极            236漏极
237薄膜晶体管      238电容上电极
240保护层          242光致抗蚀剂层
244保护层图案      246电容
248像素结构        250半色调式光掩模
250a不透光区       250b半透射区
300透明基板        302栅极
304像素电极        306电容下电极
308接垫            310透明导电层
312金属层            314介电层
316半导体层          318半色调式光掩模
318a不透光区         318b半透射区
320沟道保护层        322导电层
324光致抗蚀剂层      326光掩模
326a源极/漏极图案    326b电容图案
328源极/漏极         330电容上电极
332有机保护层        334像素结构

具体实施方式

请参考图7至图12。图7至图12为本发明像素结构的制作方法的工艺示意图。请参考图7，首先提供基板200，其可为玻璃、石英或包含其他材料的透明基板。然后在基板200上依序形成透明导电层202与金属层204。接着，进行光刻蚀刻工艺从而图案化透明导电层202与金属层204，以形成像素区域薄膜晶体管的栅极206、像素电极208叠层、电容下电极210以及周边电路区的接垫212叠层。在本发明的其他实施例中，栅极206与像素电极208叠层或接垫212叠层也可分开制作，例如先形成金属层204，加以图案化从而形成栅极206，然后再沉积透明导电层202，进行光刻蚀刻工艺从而形成像素电极208。
请参考图8，在基板200上沉积介电层、半导体层与N+掺杂层，其中该半导体层可包含非晶硅层。然后进行另一光刻蚀刻工艺，从而形成图案化介电层214、图案化半导体层216与图案化N+掺杂层218，以定义出半导体岛220的图案，其中图案化介电层214覆盖住栅极206的表面，并在电容下电极210上形成电容介电层222。
接着，如图9所示，在基板200上全面沉积低阻值的导电层226与光致抗蚀剂层228。导电层226可包含金属材料，而光致抗蚀剂层228可包含无机感光材料。然后利用光掩模224来进行第一光刻工艺，以图案化光致抗蚀剂层228，其中光掩模224包含源极/漏极图案230与电容图案232。之后，以图案化的光致抗蚀剂层228当作蚀刻掩模，对导电层226与N+掺杂层218进行蚀刻工艺从而形成源极234、漏极236以及电容上电极238，以制作出薄膜晶体管237与电容246，并暴露出部分半导体层216以当作薄膜晶体管237的沟道。源极234与漏极236设置于图案化半导体层216的两侧。此外，在此蚀刻工艺中还同时除去像素电极208叠层与接垫212叠层的部分金属层204，暴露出部分透明导电层202而分别作为像素电极208′与接垫212′，且漏极236电性连接于像素电极208′。
请参考图10，除去剩下的图案化光致抗蚀剂层228，在基板200上形成保护层240，保护层240可包含氮化硅或氧化硅等无机材料。接着，如图11所示，利用光掩模224进行第二光刻工艺，以图案化保护层240。进行第二光刻工艺的方法是先在基板200上沉积光致抗蚀剂层242，再将光掩模224的图案光刻至光致抗蚀剂层242上，经显影后，图案化的光致抗蚀剂层242具有保护层图案244。然而，保护层图案244必须稍大于下方的电性元件，如源极234、漏极236或电容上电极238等电性元件，以提供保护，而用来图案化光致抗蚀剂层242的又是包含源极/漏极图案230与电容图案232的同一个光掩模224，因此在第二光刻工艺时，必须通过调整工艺参数以使得定义于光致抗蚀剂层242上的保护层图案244稍大或较宽于源极234、漏极236与电容上电极238。上述工艺参数包括总曝光量(exposure dose tuning)、光致抗蚀剂层242的预烘烤温度以及显影时间。举例而言，在光刻工艺中，若总曝光量越大，则光致抗蚀剂层242上形成的图案线宽就会越小；若预烘烤温度较低，则光致抗蚀剂层242上曝出的线宽也较小；而若显影时间较短，则会使得图案化的光致抗蚀剂层242具有较大的线宽。因此，通过调整工艺参数条件，显影后的光致抗蚀剂层242所具有的保护层图案244就比源极234、漏极236与电容上电极238更宽，如图11所示。此外，加宽图案化的光致抗蚀剂层242的步骤也可利用再流动(reflow)方法来达成。
接着，请参考图12，以图案化的光致抗蚀剂层242当作蚀刻掩模，进行蚀刻工艺，除去未被光致抗蚀剂层242所覆盖的部分保护层240，并暴露出部分像素电极208′。之后，除去剩下的光致抗蚀剂层242，便完成本发明像素结构248的制作。图案化的保护层240完全覆盖住薄膜晶体管元件，例如覆盖住源极234、漏极236的侧壁表面，且比源极234、漏极236的边缘至少宽约0.5微米，如图中宽度差距w所示。然而，在其他实施例中，也可使得具有光掩模图案的保护层240再流动从而增加其图案宽度。
请参考图13和图14。图13和图14为本发明像素结构制作方法的第二实施例的工艺示意图，为便于说明，本实施例中大部分的元件沿用图7至图12的元件符号。图13为接续图7后的工艺，在制作完栅极206、像素电极208叠层、电容下电极210以及接垫212叠层之后，依序在基板200上沉积介电层214、半导体层216及N+掺杂层218。接着，提供用来定义半导体岛与电容介电层图案的半色调式光掩模250或灰色调式光掩模(图中未示)。半色调式光掩模250包含不透光区250a与半透射区250b，其中不透光区250a用来定义半导体岛，而半透射区250b对应于电容介电层的图案。使用半色调式光掩模250进行光刻工艺蚀刻工艺，以图案化介电层214、半导体层216与N+掺杂层218，在介电层214上方形成半导体岛220，同时暴露出电容下电极210上方的介电层214从而形成电容介电层222。在本发明的其他实施例中，图案化介电层214、半导体层216及N+掺杂层218的步骤也可经由曝光能量不同的两张光掩模来进行。
接着，以类似第一实施例图10至图12的方法，经由数道沉积工艺，并利用光掩模224与第一、第二光刻工艺，在半导体岛220上制作源极234、漏极236与电容上电极238以及覆盖于薄膜晶体管237与电容246上的保护层240，如图14所示，以完成本发明第二实施例的像素结构248。
在本发明的其他实施例中，还可利用有机感光材料来取代前述实施例中所使用的无机保护层材料，以省略第二光刻工艺中制作光致抗蚀剂层的步骤。请参考图15至图17，图15至图17为本发明像素结构制作方法的第三实施例的工艺示意图。首先，如图15所示，在透明基板300上制作薄膜晶体管的栅极302、像素电极304叠层、电容下电极306以及接垫308，它们均为由透明导电层310与金属层312构成的叠层结构。然后，依序在透明基板300上形成第一介电层314、半导体层316及第二介电层，其中第一介电层314与第二介电层可包含氮化硅、氮氧化硅或氧化硅等材料。接着使用半色调式光掩模318或灰色调式光掩模(图中未示)进行光刻蚀刻工艺，以图案化第一介电层314、半导体层316与该第二介电层，使得半导体层316在栅极302上形成半导体岛，第一介电层314则形成薄膜晶体管中的栅极绝缘层与电容介电层，而剩下的第二介电层则覆盖于薄膜晶体管的沟道区域，当作沟道保护层320。如图15所示，半色调式光掩模318具有不透光区318a与半透射区318b，分别对应于沟道保护层320和图案化的半导体层316。
接着，请参考图16，依次在透明基板300上形成包含金属材料的导电层322与包含无机感光材料的光致抗蚀剂层324。使用包含源极/漏极图案326a与电容图案326b的光掩模326进行第一光刻工艺，以图案化光致抗蚀剂层324，并利用图案化的光致抗蚀剂层324当作掩模，蚀刻未被光致抗蚀剂层324覆盖的部分导电层322与其下方的金属层312，以形成源极/漏极328与电容上电极330，同时除去像素电极304叠层与接垫308叠层中的部分金属层312。
最后，如图17所示，除去图案化光致抗蚀剂层324，再在透明基板300上沉积具有感光性的有机保护层332，使用光掩模326进行第二光刻工艺以图案化有机保护层332。由于有机保护层332本身即具有感光性质，因此不需在其上方另行制作光致抗蚀剂层，可直接对有机保护层332曝光而通过曝光将光掩模326的图案光刻至有机保护层332上，经显影后使得有机保护层332图案化，除去有机保护层332上不具有光掩模326的源极/漏极图案326a和电容图案326b的部分。在第二光刻工艺中，可经由调整总曝光量、曝光时间等工艺参数条件而使得图案化的有机保护层332的图案比源极/漏极328与电容上电极330的图案更宽，例如至少宽约0.5微米，以使有机保护层332覆盖于源极/漏极328的侧壁表面。或者，也可在显影后，使得具有光掩模236的图案的有机保护层332部分再流动(reflow)，从而加宽有机保护层332的图案，以完成本发明第三实施例的像素结构334的制作。
由于本发明使用同一光掩模来进行第一与第二光刻工艺，以分别定义出源极/栅极、电容以及保护层的图案，因此可以节省整体工艺中的光掩模总数量。此外，在前述本发明的第一实施例工艺中，不需要使用半色调式光掩模或灰色调式光掩模，因此还能降低光掩模的制作成本。此外，在第二光刻工艺中所定义出的保护层会完整地覆盖源极/漏极与电容等电子元件，因此可以提升像素结构的操作性能。与现有技术相比，本发明的工艺只需使用三张光掩模来进行像素结构的制作，因此能降低整体工艺的机台使用数量，节省材料与硬件设备，又可减少如半色调式光掩模等精细设备的使用，故能有效提高产能与产品品质，进而降低整体工艺成本。
虽然本发明已通过实施例公开如上，然而所公开内容并非用以限定本发明，任何本发明所属技术领域普通技术人员，在不脱离本发明的精神和范围内，应可作各种更动与修改，因此本发明的保护范围应以所附权利要求为准。