一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统

摘要

一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统，所述的时钟恢复系统置于载波同步环路之前，它包括：模数转换ADC、成型滤波器、定时误差检测器TED、环路滤波器LF、控制信号发生器CSG、压控晶体振荡器VCXO，其中TED根据成型滤波器的输出数据计算出鉴相误差信号P值，然后对连续的两个鉴相误差信号P值进行差分处理，将乘法因子与差分处理结果相乘，并将相乘结果送入环路滤波器LF，直到捕获采样频率偏移，最后将鉴相误差信号P值送入环路滤波器LF，实现采样频率偏移跟踪。经过环路不断的修正，VCXO的振荡频率最终与发送端采样时钟锁定，实现时钟恢复。本发明具有动态范围宽，时钟恢复快速的优点。

权利要求

1.一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统，其特征在于：所述的时钟恢复系统置于载波同步环路之前，它包括：

模数转换ADC，基带模拟信号x(t)经过ADC完成模数转换后被送入成型滤波器；

成型滤波器，对ADC来的采样数据进行抑制符号间干扰处理，恢复出最佳采样点；

定时误差检测器TED，用来对成型滤波器输出的信号进行鉴频和鉴相处理，产生定时误差信号，实现过程为：(1)根据成型滤波器的输出数据计算出鉴相误差信号P值，鉴相误差信号P值计算公式为其中L为计算P所截取的数据符号长度，N为ADC过采样倍数，m为采样的序号，rm为成型滤波器的输出数据；(2)对连续的两个鉴相误差信号P值进行差分处理，将乘法因子与差分处理结果相乘，并将相乘结果送入环路滤波器LF，直到捕获采样频率偏移，采样频率偏移表示为其中L为计算P所截取的数据符号长度，Δf为采样频率偏移；(3)将鉴相误差信号P值送入环路滤波器LF，实现采样频率偏移跟踪；

环路滤波器LF，用来对定时误差检测器TED输出的误差信号作低通滤波，以去除误差信号中的高频分量；

控制信号发生器CSG，根据环路滤波器LF输出的误差信号产生修正压控晶体振荡器VCXO的控制信号；

压控晶体振荡器VCXO，根据控制信号产生修正的频率，该频率与发送端晶体振荡器的频率更加接近，并被用作ADC的采样频率；

经过环路不断的修正，VCXO的振荡频率最终与发送端采样时钟锁定，实现时钟恢复。

2.根据权利要求1所述的基于压控晶体振荡器的大动态范围的快速时钟恢复系统，其特征在于：所述的成型滤波器采用根升余弦滤波器RRCF，其时域冲激响应为：$h\left(t\right)=\frac{\sin [\mathrm{\pi t}(1-\alpha )/T]+4\alpha t\cos [\mathrm{\pi t}(1+\alpha )/T]/T}{(\mathrm{\pi t}/T){(1-4\mathrm{\alpha t}/T)}^2}$其中α为滚降系数，其中T为符号周期。

3.根据权利要求1所述的基于压控晶体振荡器的大动态范围的快速时钟恢复系统，其特征在于：所述的乘法因子的取值范围为2-15。

4.根据权利要求1所述的基于压控晶体振荡器的大动态范围的快速时钟恢复系统，其特征在于：所述的控制信号发生器CSG为脉冲占空比控制器，它根据环路滤波器LF的输出产生针对VCXO的负反馈控制信号，即如果LF输出正值，则增加VCXO的控制电压，如果LF输出负值，则降低VCXO的控制电压，再利用该电压控制VCXO的振荡频率，最终实现定时恢复。

5.根据权利要求1所述的基于压控晶体振荡器的大动态范围的快速时钟恢复系统，其特征在于：所述的压控晶体振荡器VCXO采用通用的压控晶体振荡器，它包括四个引脚：即输入控制信号引脚、电源引脚、接地引脚和输出时钟信号引脚。

说明书

技术领域

本发明涉及一种通信信号的时钟恢复系统，特别是采用基于压控晶体振荡器(VCXO)的模数混合方式的时钟恢复系统。

背景技术

在通信系统中，发送端和接收端的时钟失配(mismatch)会导致接收机解调时出现符号间干扰(Inter-symbol Interference，ISI)，并严重降低系统性能，所以必须在接收端完成时钟恢复，以消除或缓解ISI。时钟恢复的原理是，首先从接收信号中提取定时信息，然后利用该定时信息再生出采样时钟或者采样数据，从而实现时钟恢复。时钟恢复主要有三种方式：模拟方式、模数混合方式(如图1所示)、数字方式(如图2所示)。模拟方式一般出现在早期的接收机应用中，它对环境因素敏感，实现复杂度相对较高。当前的接收机大多采用模数混合方式或数字方式实现时钟恢复。数字方式恢复出的是采样数据，并没有重建采样时钟，所以在需要采样时钟的场合下该方法的应用受到限制。
模数混合方式一般由成型滤波器、相位检测器、环路滤波器、DDS芯片(或VCO+DAC)等部分构成(见图1)。根据相位检测器中的鉴相算法的区别可将模数混合时钟恢复系统分为两种：(1)鉴相算法依赖于载波同步的时钟恢复系统；(2)鉴相算法独立于载波同步的时钟恢复系统。在(1)和(2)中，鉴相过程一般在载波同步环路内部进行，这种结构增加了载波同步环路的时间延迟，降低了时钟恢复系统抵抗大采样频率偏移的能力，并且使解调中的大部分运算都处在高速状态。

发明内容

本发明要解决的技术问题：提供一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统，该系统的动态范围宽，时钟恢复快速。
本发明的技术解决方案：基于压控晶体振荡器的大动态范围的快速时钟恢复系统，其特点在于：所述的时钟恢复系统置于载波同步环路之前，它包括：
模数转换ADC，基带模拟信号x(t)经过ADC完成模数转换后被送入成型滤波器；
成型滤波器，对ADC来的采样数据进行抑制符号间干扰处理，恢复出最佳采样点；
定时误差检测器TED，用来对成型滤波器输出的信号进行鉴频和鉴相处理，产生定时误差信号，实现过程为：(1)根据成型滤波器的输出数据计算出鉴相误差信号P值；(2)对连续的两个鉴相误差信号P值进行差分处理，将乘法因子与差分处理结果相乘，并将相乘结果送入环路滤波器LF，直到捕获采样频率偏移；(3)将鉴相误差信号P值送入环路滤波器LF，实现采样频率偏移跟踪；
环路滤波器LF，用来对定时误差检测器TED输出的误差信号作低通滤波，以去除误差信号中的高频分量；
控制信号发生器CSG，根据环路滤波器LF输出的误差信号产生修正VCXO的控制信号；
压控晶体振荡器VXCO，根据控制信号产生修正的频率，该频率与发送端晶体振荡器的频率更加接近，并被用作ADC的采样频率；
经过环路不断的修正，VCXO的振荡频率最终与发送端采样时钟锁定，实现时钟恢复。
本发明与现有技术相比具有如下优点：
(1)本发明的TED在捕获采样频率偏移时，每L个符号产生一个定时误差信号，并引入加速收敛乘法因子，提高了采样频率偏移的捕获速度；将时钟恢复过程TED分为捕获和跟踪两个步骤实现，进一步增大了采样频率偏移的捕获范围；最终，使时钟恢复时间小于70ms，采样频率偏移的捕获范围超过200ppm。
(2)本发明采用控制信号发生器CSG的控制方法，简单易行；
(3)本发明将时钟恢复部分置于载波同步环路之前，使时钟恢复与载波同步之间相互独立，降低了载波同步环路内的环路延迟和工作频率；
(4)本发明避免了采用DDS芯片，降低了硬件复杂度和硬件成本；
(5)根据测试结果，本发明在S/N大于4dB、载波频率偏移小于1.1MHz和高动态的情况下能顺利实现时钟恢复。

附图说明

图1为现有的模数混合方式示意图；
图2为现有的数字方式示意图；
图3为本发明的组成框图；
图4为本发明的RRCF输出信号示意图；
图5为本发明的TED原理示意图；
图6为本发明的LF结构框图。

具体实施方式

如图3所示，本发明适合在FPGA或者DSP+FPGA平台实现。如果采用FPGA实现，则图3中除ADC和VCXO两个模块外，其余模块都在FPGA中实现；如果采用DSP+FPGA实现，则图3中的定时误差检测器TED可以在DSP中实现，其它除ADC和VCXO的模块在FPGA中实现。成型滤波器采用根升余弦滤波器(Root Raised Cosine Filter，RRCF)；压控晶体振荡器VXCO采用通用的压控晶体振荡器，它包括四个引脚：即输入控制信号引脚、电源引脚、接地引脚和输出时钟信号引脚。
如图3所示，时钟恢复环路的工作过程为：(1)根升余弦滤波器(RootRaised Cosine Filter，RRCF)对ADC的采样信号进行成型滤波，恢复出最佳采样点；(2)定时误差检测器(Timing Error Detector，TED)根据RRCF的输出信号进行鉴频和鉴相处理，产生定时误差信号；(3)环路滤波器(LoopFilter，LF)滤除定时误差信号中的高频分量；(4)控制信号发生器(Control Signal Generator，CSG)根据LF输出信号产生VCXO的电压控制信号；(5)VCXO根据电压控制信号产生恢复出的采样时钟；(6)ADC根据恢复出的采样时钟进行模数转换。环路通过不断修正VCXO的振荡频率，使得VCXO的输出时钟与调制时钟锁定，实现时钟恢复。
在实现时，成型滤波器采用普通的RRCF，其时域冲激响应为：
$h\left(t\right)=\frac{\sin [\mathrm{\pi t}(1-\alpha )/T]+4\alpha t\cos [\mathrm{\pi t}(1+\alpha )/T]/T}{(\mathrm{\pi t}/T){(1-4\mathrm{\alpha t}/T)}^2}$
其中α为滚降系数，T为符号周期，它输出类似于图4所示的钝化信号(假定输入为QPSK/BPSK信号)，该信号被送入TED，用来恢复最佳采样点。
本发明的TED实现为：如果采样频率存在偏移，那么实际采样时刻和理想采样时刻之间有如图5所示的关系，每隔符号，采样相位变化一个周期，则利用该采样相位变化的周期性，可以估计出鉴相误差信号P，其表达式为
$\frac{1}{2\pi }\left(\underset{m=0}{\overset{\mathrm{LN}-1}{\Sigma }}{\left|r_m\right|}^2\exp \left(\frac{-j2\mathrm{\pi m}}{N}\right)\right)$
其中L为计算P所截取的数据符号长度，N为ADC过采样倍数，m为采样的序号，rm为输入的采样序列。采样频率偏移的估计可以表示为
$\mathrm{\Delta f}=\frac{p_i-p_{i-1}}{L}$
其中L为截取的符号长度，Δf为采样频率偏移。在捕获阶段，直接对连续的P值作差分处理，并引入一个用于加速收敛的乘法因子，即乘法系数，一般取值范围为：2-15，将该乘法因子与差分结果相乘，然后送到LF，最终实现采样频率偏移的快速捕获；在跟踪阶段，直接将P值送到LF，最终实现采样频率偏移的跟踪。
如图6所示为环路滤波器LF，TED产生的误差信号被送入LF，以保留误差信号中的直流分量和一次谐波分量，去除高频分量。
本发明的CSG模块是一个脉冲占空比控制器，它首先根据环路滤波器的输出对占空比寄存器的值进行累加或递减，再根据该占空比寄存器的值产生针对VCXO的方波控制信号(即如果LF输出正值，则累加占空比寄存器的值，如果LF输出负值，则递减占空比寄存器的值)，通过不断调整方波控制信号修正VCXO的振荡频率，最终实现定时恢复。