一种LED彩色显示控制方法和系统转让专利
申请号 : CN200710125197.1
文献号 : CN101183510B
文献日 : 2010-07-21
发明人 : 王昊翔 , 陈平 , 吴涵渠 , 卓元元
申请人 : 深圳市奥拓电子股份有限公司
摘要 :
一种涉及控制的LED彩色显示控制方法和系统，其方法采用如下步骤：A、计算机主机向全彩屏控制器输出DVI数据，主控模块将DVI数据缓冲存储于存储芯片中，B、主控模块根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI数据完成协议打包处理，产生扫描显示卡的视频数据包，将其通过千兆以太网芯片或高速串行接口芯片发送至LED全彩显示屏中的视频数据分配器，C、视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道，所述传输通道中的扫描显示卡完成相应的显示，本发明安装、维护简便，稳定性高，实用性强。
权利要求 :
1.一种LED彩色显示控制方法，其特征在于：它采用如下步骤：
A、计算机主机向全彩屏控制器输出DVI数据，主控模块将DVI数据缓冲存储于存储芯片中；
B、主控模块根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI数据完成协议打包处理，产生扫描显示卡的视频数据包，将其通过千兆以太网芯片或高速串行接口芯片发送至LED全彩显示屏中的视频数据分配器；
C、视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道，所述传输通道中的扫描显示卡完成相应的显示；
所述的步骤A包括如下步骤：
A1、计算机主机通过DVI接口芯片向主控模块输出以行为单位的24-bit RGBDVI数据；
A2、主控模块将每两个相邻的24-bitDVI数据转变为一个48-bit数据，在每两个DVI输入数据的时钟周期内，主控模块录入一次两倍于DVI数据宽度的数据；
A3、主控模块将DVI数据缓存于存储芯片的两个相同大小的数据存储区，两个数据存储区分别用于存储一个奇数帧的DVI数据和一个偶数帧的DVI数据。
2.根据权利要求1所述的LED彩色显示控制方法，其特征在于：所述的步骤B包括如下步骤：B1、主控模块读取一个数据存储区中的一帧DVI数据；
B2、主控模块根据扫描显示卡的横向和纵向排列信息，依次产生对应于各个扫描显示卡的视频数据包并将其发送至视频数据分配器，所述的每个视频数据包中的数据对应于单块扫描显示卡的全部点阵。
3.根据权利要求2所述的LED彩色显示控制方法，其特征在于：所述的步骤B2包括如下步骤：B2A、主控模块根据扫描显示卡的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵；
B2B、主控模块依次将各个扫描显示卡内的所有点阵数据读出，并随即将所读出的每个扫描显示卡数据分别打包后产生的视频数据包发送至千兆以太网芯片或高速串行接口芯片，对于其中每个扫描显示卡内点阵数据读出的顺序则是根据点阵按照先行后列的顺序读出；
B2C、视频数据分配器接收视频数据包。
4.根据权利要求2所述的LED彩色显示控制方法，其特征在于：所述的步骤B2包括如下步骤：B2a、主控模块根据扫描显示卡的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵；
B2b、主控模块对于不同扫描显示卡内的点阵数据交替读出，并将所读出的不同扫描显示卡内的数据打包后产生的视频数据包分别发送至千兆以太网芯片的两个不同的以太网端口；
B2c、视频数据分配器的两个以太网连接端口分别接收不同扫描显示卡的视频数据包。
5.根据权利要求1所述的LED彩色显示控制方法，其特征在于：所述的步骤C包括如下步骤：C1、视频数据分配器解析视频数据包，获取其中的扫描显示卡的横向排列信息；
C2、视频数据分配器根据横向排列信息将视频数据包发送至对应的传输通道；
C3、传输通道中的扫描显示卡根据视频数据包中纵向排列信息，判断视频数据包的扫描显示卡归属，相应的扫描显示卡完成该视频数据包的显示。
6.根据权利要求1-5中任意一项所述的LED彩色显示控制方法，其特征在于：所述的步骤A之前还包括如下步骤：A01、计算机主机通过RS232串口芯片向主控模块发送LED全彩显示屏中所有扫描显示卡的排列信息；
A02、主控模块将扫描显示卡的排列信息保存于临时存储区。
7.一种LED彩色显示系统，包括一台计算机主机、全彩屏控制器和LED全彩显示屏；
所述的全彩屏控制器包括主控模块、RS232串口芯片、DVI接口芯片、存储芯片、千兆以太网芯片，以及高速串行接口芯片，所述的主控模块与RS232串口芯片、DVI接口芯片、存储芯片、千兆以太网芯片和高速串行接口芯片分别相连，完成对各功能模块的控制与数据处理，其中，所述的DVI接口芯片与计算机主机相连接，完成与计算机主机输出的DVI信号的对接，将DVI数据发送至主控模块进行处理；
所述的RS232串口芯片与计算机主机相连接，完成计算机主机与主控模块之间的控制数据的传输；
所述的存储芯片实现对DVI数据的缓冲存储；
所述的千兆以太网芯片或高速串行接口芯片通过千兆以太网络或光纤网络与LED全彩显示屏相连接，向LED全彩显示屏发送视频数据和控制指令；
所述的LED全彩显示屏中包含一个扫描显示卡矩阵，扫描显示卡之间相连接，所述的扫描显示卡根据接收到的视频数据进行相应显示；
其特征在于：所述的LED全彩显示屏中还包括一个视频数据分配器，该LED全彩显示屏输入端通过千兆以太网络或光纤网络与千兆以太网芯片或高速串行接口芯片相连接；
所述的扫描显示卡矩阵中，处于同一行的扫描显示卡依次相串接，构成LED全彩显示屏的多路传输通道，所述视频数据分配器的输出端与各路传输通道分别相连接；
所述的主控模块将接收到的DVI信号通过存储芯片缓存，根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI信号完成协议打包处理，产生扫描显示卡的视频数据包，通过千兆以太网芯片或高速串行接口芯片将所述的视频数据包传输至视频数据分配器；
所述的视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道。
8.根据权利要求7所述的LED彩色显示系统，其特征在于：所述的存储芯片包括大小相等的两个数据存储区，所述的两个数据存储区分别用于存储奇数帧的DVI数据和偶数帧的DVI数据，所述的主控模块从一个数据存储区的一帧DVI数据中读取对应于一块扫描显示卡的数据块，经打包处理产生扫描显示卡的视频数据包。
9.根据权利要求8所述的LED彩色显示系统，其特征在于：所述的存储芯片中还包括一个临时存储区，所述的临时存储区用于保存LED全彩显示屏中所有扫描显示卡的排列信息。
10.根据权利要求7-9中任意一项所述的LED彩色显示系统，其特征在于：所述的视频数据包至少包括数据包头和扫描显示卡数据块，所述的数据包头包含数据包的起始标志、该数据包对应的显示屏扫描显示卡的行列位置、该数据包的帧序号、控制指令类型、数据包长度；扫描显示卡数据块为扫描显示卡的显示数据。
11.根据权利要求7-9中任意一项所述的LED彩色显示系统，其特征在于：所述的千兆以太网芯片包括两个以太网端口且均与主控模块相连，相应地，所述的视频数据分配器具有两个以太网连接端口分别与千兆以太网芯片相连，主控模块向两个以太网端口分别发送不同扫描显示卡的视频数据包，视频数据分配器的两个以太网连接端口分别接收不同扫描显示卡的视频数据包。
说明书 :
技术领域
本发明涉及控制，尤其涉及一种LED彩色显示控制方法和系统。
背景技术
现有的LED彩色显示系统，基本结构如图1所示，包括计算机主机1、全彩屏控制器2和LED全彩显示屏3，全彩屏控制器2和LED全彩显示屏3之间通过千兆以太网络或光纤网络相连。
如图2所示，全彩屏控制器2包括主控模块21、RS232串口芯片22、DVI接口芯片23、SDRAM存储芯片24、千兆以太网芯片25，以及高速串行接口芯片26，主控模块21与RS232串口芯片22、DVI(Digital Visual Interface：数字视频接口)接口芯片23、存储芯片24、千兆以太网芯片25和高速串行接口芯片26分别相连，完成对各功能模块的控制与数据处理。
如图3所示，LED全彩显示屏3中包含一个扫描显示卡31矩阵，所有的扫描显示卡31之间依次相串接，第一个扫描显示卡31通过千兆以太网络与千兆以太网芯片25相连，扫描显示卡31根据接收到的视频数据进行相应显示。
图3中的LED全彩显示屏3只需要一根千兆网线即可，千兆以太网芯片25可以具有两个千兆以太网端口，则在实际应用中，全彩屏控制器2与LED全彩显示屏3之间可以提供两根千兆网线，其中一根千兆网线可以作为备份之用。
由于需要显示的图像的分辨率越来越高，当按照最大分辨率为宽1280×高1024点阵的要求进行设计时，如果按照每秒传输60帧图像计算，传输链路内的数据传输速率可以达到1.8Gbps。如此高速的数据传输，单通道的千兆网络已经不能满足要求，此时，必须用两根千兆网线同时传输数据，如图4所示，当传输的图像数据带宽大于单个千兆以太网带宽时，此时，用两根千兆网络线并行传输，扫描显示卡31矩阵则被分割成上、下两部分，这两部分扫描显示卡各用一根千兆网络线传输数据。在这种情况下，千兆以太网芯片25的两个千兆以太网端口都被占用，不再有备份网络端口/线。但被分割出来的上、下两部分中，仍然是各自所有的扫描显示卡31之间依次相串接。
无论是采用图3还是图4的系统结构，其基本拓扑结构是一致的，对应于单个千兆以太网带宽均为所有的扫描显示卡31之间依次相串接。在这种连接结构中，两行扫描显示卡之间都有一根长度很长的网络线相连接，这种连接方式在实际施工中不大方便，而且，对整个显示屏的维护也不利。
另一方面，对于这种扫描显示卡31的连接方式，在任何时刻，扫描显示卡3的数据处理速率都不小于全彩屏控制器2到LED全彩显示屏3的主传输以太网线的数据传输速率，也就是说，每块扫描显示卡31都具有LED全彩显示屏3总线接口的数据处理能力。当有数据发往最后一块扫描显示卡时，每块位于串联队列中的扫描显示卡31都充当了接力队员的角色。在高速传输数据的情况下，对整个LED全彩显示屏3的每一块扫描显示卡31的要求都异常严格，而在这种情况下，系统的稳定性能较低。
因此，现有技术安装不便且稳定性能低。
如图2所示，全彩屏控制器2包括主控模块21、RS232串口芯片22、DVI接口芯片23、SDRAM存储芯片24、千兆以太网芯片25，以及高速串行接口芯片26，主控模块21与RS232串口芯片22、DVI(Digital Visual Interface：数字视频接口)接口芯片23、存储芯片24、千兆以太网芯片25和高速串行接口芯片26分别相连，完成对各功能模块的控制与数据处理。
如图3所示，LED全彩显示屏3中包含一个扫描显示卡31矩阵，所有的扫描显示卡31之间依次相串接，第一个扫描显示卡31通过千兆以太网络与千兆以太网芯片25相连，扫描显示卡31根据接收到的视频数据进行相应显示。
图3中的LED全彩显示屏3只需要一根千兆网线即可，千兆以太网芯片25可以具有两个千兆以太网端口，则在实际应用中，全彩屏控制器2与LED全彩显示屏3之间可以提供两根千兆网线，其中一根千兆网线可以作为备份之用。
由于需要显示的图像的分辨率越来越高，当按照最大分辨率为宽1280×高1024点阵的要求进行设计时，如果按照每秒传输60帧图像计算，传输链路内的数据传输速率可以达到1.8Gbps。如此高速的数据传输，单通道的千兆网络已经不能满足要求，此时，必须用两根千兆网线同时传输数据，如图4所示，当传输的图像数据带宽大于单个千兆以太网带宽时，此时，用两根千兆网络线并行传输，扫描显示卡31矩阵则被分割成上、下两部分，这两部分扫描显示卡各用一根千兆网络线传输数据。在这种情况下，千兆以太网芯片25的两个千兆以太网端口都被占用，不再有备份网络端口/线。但被分割出来的上、下两部分中，仍然是各自所有的扫描显示卡31之间依次相串接。
无论是采用图3还是图4的系统结构，其基本拓扑结构是一致的，对应于单个千兆以太网带宽均为所有的扫描显示卡31之间依次相串接。在这种连接结构中，两行扫描显示卡之间都有一根长度很长的网络线相连接，这种连接方式在实际施工中不大方便，而且，对整个显示屏的维护也不利。
另一方面，对于这种扫描显示卡31的连接方式，在任何时刻，扫描显示卡3的数据处理速率都不小于全彩屏控制器2到LED全彩显示屏3的主传输以太网线的数据传输速率，也就是说，每块扫描显示卡31都具有LED全彩显示屏3总线接口的数据处理能力。当有数据发往最后一块扫描显示卡时，每块位于串联队列中的扫描显示卡31都充当了接力队员的角色。在高速传输数据的情况下，对整个LED全彩显示屏3的每一块扫描显示卡31的要求都异常严格，而在这种情况下，系统的稳定性能较低。
因此，现有技术安装不便且稳定性能低。
发明内容
本发明的目的在于提供一种LED彩色显示控制方法和系统，以克服现有技术中安装不便、稳定性能低的缺点。
本发明所采用的LED彩色显示控制方法采用如下步骤：
A、计算机主机向全彩屏控制器输出DVI数据，主控模块将DVI数据缓冲存储于存储芯片中；
B、主控模块根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI数据完成协议打包处理，产生扫描显示卡的视频数据包，将其通过千兆以太网芯片或高速串行接口芯片发送至LED全彩显示屏中的视频数据分配器；
C、视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道，所述传输通道中的扫描显示卡完成相应的显示。
所述的步骤A包括如下步骤：
A1、计算机主机通过DVI接口芯片向主控模块输出以行为单位的24-bit RGB DVI数据；
A2、主控模块将每两个相邻的24-bit DVI数据转变为一个48-bit数据，在每两个DVI输入数据的时钟周期内，主控模块录入一次两倍于DVI数据宽度的数据；
A3、主控模块将DVI数据缓存于存储芯片的两个相同大小的数据存储区，两个数据存储区分别用于存储一个奇数帧的DVI数据和一个偶数帧的DVI数据。
所述的步骤B包括如下步骤：
B1、主控模块读取一个数据存储区中的一帧DVI数据；
B2、主控模块根据扫描显示卡的横向和纵向排列信息，依次产生对应于各个扫描显示卡的视频数据包并将其发送至视频数据分配器，所述的每个视频数据包中的数据对应于单块扫描显示卡的全部点阵。
所述的步骤B2包括如下步骤：
B2A、主控模块根据扫描显示卡的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵；
B2B、主控模块依次将各个扫描显示卡内的所有点阵数据读出，并随即将所读出的每个扫描显示卡数据分别打包后产生的视频数据包发送至千兆以太网芯片或高速串行接口芯片，对于其中每个扫描显示卡内点阵数据读出的顺序则是根据点阵按照先行后列的顺序读出；
B2C、视频数据分配器接收视频数据包。
所述的步骤B2包括如下步骤：
B2a、主控模块根据扫描显示卡的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵；
B2b、主控模块对于不同扫描显示卡内的点阵数据交替读出，并将所读出的不同扫描显示卡内的数据打包后产生的视频数据包分别发送至千兆以太网芯片的两个不同的以太网端口；
B2c、视频数据分配器的两个以太网连接端口分别接收不同扫描显示卡的视频数据包。
所述的步骤C包括如下步骤：
C1、视频数据分配器解析视频数据包，获取其中的扫描显示卡的横向排列信息；
C2、视频数据分配器根据横向排列信息将视频数据包发送至对应的传输通道；
C3、传输通道中的扫描显示卡根据视频数据包中纵向排列信息，判断视频数据包的扫描显示卡归属，相应的扫描显示卡完成该视频数据包的显示。
所述的步骤A之前还包括如下步骤：
A01、计算机主机通过RS232串口芯片向主控模块发送LED全彩显示屏中所有扫描显示卡的排列信息；
A02、主控模块将扫描显示卡的排列信息保存于临时存储区。
本发明所采用的LED彩色显示系统，包括一台计算机主机、全彩屏控制器和LED全彩显示屏；
所述的全彩屏控制器包括主控模块、RS232串口芯片、DVI接口芯片、存储芯片、千兆以太网芯片，以及高速串行接口芯片，所述的主控模块与RS232串口芯片、DVI接口芯片、存储芯片、千兆以太网芯片和高速串行接口芯片分别相连，完成对各功能模块的控制与数据处理，其中，
所述的DVI接口芯片与计算机主机相连接，完成与计算机主机输出的DVI信号的对接，将DVI数据发送至主控模块进行处理；
所述的RS232串口芯片与计算机主机相连接，完成计算机主机与主控模块之间的控制数据的传输；
所述的存储芯片实现对DVI数据的缓冲存储；
所述的千兆以太网芯片或高速串行接口芯片通过千兆以太网络或光纤网络与LED全彩显示屏相连接，向LED全彩显示屏发送视频数据和控制指令；
所述的LED全彩显示屏中包含一个扫描显示卡矩阵，扫描显示卡之间相连接，所述的扫描显示卡根据接收到的视频数据进行相应显示；
其特征在于：所述的LED全彩显示屏中还包括一个视频数据分配器，该LED全彩显示屏输入端通过千兆以太网络或光纤网络与千兆以太网芯片或高速串行接口芯片相连接；
所述的扫描显示卡矩阵中，处于同一行的扫描显示卡依次相串接，构成LED全彩显示屏的多路传输通道，所述视频数据分配器的输出端与各路传输通道分别相连接；
所述的主控模块将接收到的DVI信号通过存储芯片缓存，根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI信号完成协议打包处理，产生扫描显示卡的视频数据包，通过千兆以太网芯片或高速串行接口芯片将所述的视频数据包传输至视频数据分配器；
所述的视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道。
所述的存储芯片包括大小相等的两个数据存储区，所述的两个数据存储区分别用于存储奇数帧的DVI数据和偶数帧的DVI数据，所述的主控模块从一个数据存储区的一帧DVI数据中读取对应于一块扫描显示卡的数据块，经打包处理产生扫描显示卡的视频数据包。
所述的存储芯片中还包括一个临时存储区，所述的临时存储区用于保存LED全彩显示屏中所有扫描显示卡的排列信息。
所述的视频数据包至少包括数据包头和扫描显示卡数据块，所述的数据包头包含数据包的起始标志、该数据包对应的显示屏扫描显示卡的行列位置、该数据包的帧序号、控制指令类型、数据包长度；扫描显示卡数据块为扫描显示卡的显示数据。
所述的千兆以太网芯片包括两个以太网端口且均与主控模块相连，相应地，所述的视频数据分配器具有两个以太网连接端口分别与千兆以太网芯片相连，主控模块向两个以太网端口分别发送不同扫描显示卡的视频数据包，视频数据分配器的两个以太网连接端口分别接收不同扫描显示卡的视频数据包。
本发明的有益效果为：在本发明的扫描显示卡矩阵中，处于同一行的扫描显示卡依次相串接，构成LED全彩显示屏的多路传输通道，主控根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI信号完成协议打包处理，产生扫描显示卡的视频数据包，将其传输至视频数据分配器，视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道，这样，本发明免除了两行扫描显示卡之间长度很长的网络线，便于系统安装与维护，本发明中的视频分配器将视频数据包发往LED全彩显示屏中对应的传输通道，而在该时刻，其他扫描显示卡通道实际上处于空闲状态，这样，当有N个扫描显示卡传输通道时，每个扫描显示卡的数据传输速率为显示屏总线接口的1/N，与现有技术相比，本发明提高了整个系统的工作稳定性。
在本发明中，DVI输入数据为24-bit RGB格式，在主控模块内部经过处理，将每两个相邻的24-bit数据变为一个48-bit数据，这样，在每两个DVI输入数据的时钟周期内，主控模块录入一次两倍于DVI数据宽度的数据，相当于将输入的DVI数据速率降低了一半，从而有效降低了总线速度，进一步提高了本发明工作稳定性。
在本发明中，计算机主机通过RS232串口芯片向主控模块发送LED全彩显示屏中所有扫描显示卡的排列信息，主控模块将扫描显示卡的排列信息保存于临时存储区，这样，可以使得全彩屏控制器直接通过串口配置主控模块，使主控模块根据配置进行相应协议处理，从而提高系统的灵活性，同时，使LED全彩显示屏内的视频数据分配器对于数据处理过程得以简化，进一步提高了本发明的实用性。
本发明所采用的LED彩色显示控制方法采用如下步骤：
A、计算机主机向全彩屏控制器输出DVI数据，主控模块将DVI数据缓冲存储于存储芯片中；
B、主控模块根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI数据完成协议打包处理，产生扫描显示卡的视频数据包，将其通过千兆以太网芯片或高速串行接口芯片发送至LED全彩显示屏中的视频数据分配器；
C、视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道，所述传输通道中的扫描显示卡完成相应的显示。
所述的步骤A包括如下步骤：
A1、计算机主机通过DVI接口芯片向主控模块输出以行为单位的24-bit RGB DVI数据；
A2、主控模块将每两个相邻的24-bit DVI数据转变为一个48-bit数据，在每两个DVI输入数据的时钟周期内，主控模块录入一次两倍于DVI数据宽度的数据；
A3、主控模块将DVI数据缓存于存储芯片的两个相同大小的数据存储区，两个数据存储区分别用于存储一个奇数帧的DVI数据和一个偶数帧的DVI数据。
所述的步骤B包括如下步骤：
B1、主控模块读取一个数据存储区中的一帧DVI数据；
B2、主控模块根据扫描显示卡的横向和纵向排列信息，依次产生对应于各个扫描显示卡的视频数据包并将其发送至视频数据分配器，所述的每个视频数据包中的数据对应于单块扫描显示卡的全部点阵。
所述的步骤B2包括如下步骤：
B2A、主控模块根据扫描显示卡的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵；
B2B、主控模块依次将各个扫描显示卡内的所有点阵数据读出，并随即将所读出的每个扫描显示卡数据分别打包后产生的视频数据包发送至千兆以太网芯片或高速串行接口芯片，对于其中每个扫描显示卡内点阵数据读出的顺序则是根据点阵按照先行后列的顺序读出；
B2C、视频数据分配器接收视频数据包。
所述的步骤B2包括如下步骤：
B2a、主控模块根据扫描显示卡的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵；
B2b、主控模块对于不同扫描显示卡内的点阵数据交替读出，并将所读出的不同扫描显示卡内的数据打包后产生的视频数据包分别发送至千兆以太网芯片的两个不同的以太网端口；
B2c、视频数据分配器的两个以太网连接端口分别接收不同扫描显示卡的视频数据包。
所述的步骤C包括如下步骤：
C1、视频数据分配器解析视频数据包，获取其中的扫描显示卡的横向排列信息；
C2、视频数据分配器根据横向排列信息将视频数据包发送至对应的传输通道；
C3、传输通道中的扫描显示卡根据视频数据包中纵向排列信息，判断视频数据包的扫描显示卡归属，相应的扫描显示卡完成该视频数据包的显示。
所述的步骤A之前还包括如下步骤：
A01、计算机主机通过RS232串口芯片向主控模块发送LED全彩显示屏中所有扫描显示卡的排列信息；
A02、主控模块将扫描显示卡的排列信息保存于临时存储区。
本发明所采用的LED彩色显示系统，包括一台计算机主机、全彩屏控制器和LED全彩显示屏；
所述的全彩屏控制器包括主控模块、RS232串口芯片、DVI接口芯片、存储芯片、千兆以太网芯片，以及高速串行接口芯片，所述的主控模块与RS232串口芯片、DVI接口芯片、存储芯片、千兆以太网芯片和高速串行接口芯片分别相连，完成对各功能模块的控制与数据处理，其中，
所述的DVI接口芯片与计算机主机相连接，完成与计算机主机输出的DVI信号的对接，将DVI数据发送至主控模块进行处理；
所述的RS232串口芯片与计算机主机相连接，完成计算机主机与主控模块之间的控制数据的传输；
所述的存储芯片实现对DVI数据的缓冲存储；
所述的千兆以太网芯片或高速串行接口芯片通过千兆以太网络或光纤网络与LED全彩显示屏相连接，向LED全彩显示屏发送视频数据和控制指令；
所述的LED全彩显示屏中包含一个扫描显示卡矩阵，扫描显示卡之间相连接，所述的扫描显示卡根据接收到的视频数据进行相应显示；
其特征在于：所述的LED全彩显示屏中还包括一个视频数据分配器，该LED全彩显示屏输入端通过千兆以太网络或光纤网络与千兆以太网芯片或高速串行接口芯片相连接；
所述的扫描显示卡矩阵中，处于同一行的扫描显示卡依次相串接，构成LED全彩显示屏的多路传输通道，所述视频数据分配器的输出端与各路传输通道分别相连接；
所述的主控模块将接收到的DVI信号通过存储芯片缓存，根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI信号完成协议打包处理，产生扫描显示卡的视频数据包，通过千兆以太网芯片或高速串行接口芯片将所述的视频数据包传输至视频数据分配器；
所述的视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道。
所述的存储芯片包括大小相等的两个数据存储区，所述的两个数据存储区分别用于存储奇数帧的DVI数据和偶数帧的DVI数据，所述的主控模块从一个数据存储区的一帧DVI数据中读取对应于一块扫描显示卡的数据块，经打包处理产生扫描显示卡的视频数据包。
所述的存储芯片中还包括一个临时存储区，所述的临时存储区用于保存LED全彩显示屏中所有扫描显示卡的排列信息。
所述的视频数据包至少包括数据包头和扫描显示卡数据块，所述的数据包头包含数据包的起始标志、该数据包对应的显示屏扫描显示卡的行列位置、该数据包的帧序号、控制指令类型、数据包长度；扫描显示卡数据块为扫描显示卡的显示数据。
所述的千兆以太网芯片包括两个以太网端口且均与主控模块相连，相应地，所述的视频数据分配器具有两个以太网连接端口分别与千兆以太网芯片相连，主控模块向两个以太网端口分别发送不同扫描显示卡的视频数据包，视频数据分配器的两个以太网连接端口分别接收不同扫描显示卡的视频数据包。
本发明的有益效果为：在本发明的扫描显示卡矩阵中，处于同一行的扫描显示卡依次相串接，构成LED全彩显示屏的多路传输通道，主控根据多路传输通道中扫描显示卡排列信息，对存储芯片中的DVI信号完成协议打包处理，产生扫描显示卡的视频数据包，将其传输至视频数据分配器，视频数据分配器将视频数据包传递至LED全彩显示屏中相应的传输通道，这样，本发明免除了两行扫描显示卡之间长度很长的网络线，便于系统安装与维护，本发明中的视频分配器将视频数据包发往LED全彩显示屏中对应的传输通道，而在该时刻，其他扫描显示卡通道实际上处于空闲状态，这样，当有N个扫描显示卡传输通道时，每个扫描显示卡的数据传输速率为显示屏总线接口的1/N，与现有技术相比，本发明提高了整个系统的工作稳定性。
在本发明中，DVI输入数据为24-bit RGB格式，在主控模块内部经过处理，将每两个相邻的24-bit数据变为一个48-bit数据，这样，在每两个DVI输入数据的时钟周期内，主控模块录入一次两倍于DVI数据宽度的数据，相当于将输入的DVI数据速率降低了一半，从而有效降低了总线速度，进一步提高了本发明工作稳定性。
在本发明中，计算机主机通过RS232串口芯片向主控模块发送LED全彩显示屏中所有扫描显示卡的排列信息，主控模块将扫描显示卡的排列信息保存于临时存储区，这样，可以使得全彩屏控制器直接通过串口配置主控模块，使主控模块根据配置进行相应协议处理，从而提高系统的灵活性，同时，使LED全彩显示屏内的视频数据分配器对于数据处理过程得以简化，进一步提高了本发明的实用性。
附图说明
图1为现有技术LED彩色显示系统总体结构示意图；
图2为现有技术中全彩屏控制器的内部结构示意图；
图3为现有技术中LED全彩显示屏的内部连接结构示意图；
图4为现有技术中LED全彩显示屏的另一种内部连接结构示意图；
图5为本发明实施例1的LED彩色显示系统总体结构示意图；
图6为本发明实施例1的全彩屏控制器的内部结构示意图；
图7为本发明实施例1的LED全彩显示屏的内部连接结构示意图；
图8为本发明实施例1的DVI数据写入与打包数据读出过程示意图；
图9为本发明基本控制流程示意图；
图10为本发明实施例1具体控制流程示意图；
图11为本发明实施例2的LED彩色显示系统总体结构示意图；
图12为本发明实施例2的全彩屏控制器的内部结构示意图；
图13为本发明实施例2的LED全彩显示屏的内部连接结构示意图；
图14为本发明实施例2的DVI数据写入与打包数据读出过程示意图。
图2为现有技术中全彩屏控制器的内部结构示意图；
图3为现有技术中LED全彩显示屏的内部连接结构示意图；
图4为现有技术中LED全彩显示屏的另一种内部连接结构示意图；
图5为本发明实施例1的LED彩色显示系统总体结构示意图；
图6为本发明实施例1的全彩屏控制器的内部结构示意图；
图7为本发明实施例1的LED全彩显示屏的内部连接结构示意图；
图8为本发明实施例1的DVI数据写入与打包数据读出过程示意图；
图9为本发明基本控制流程示意图；
图10为本发明实施例1具体控制流程示意图；
图11为本发明实施例2的LED彩色显示系统总体结构示意图；
图12为本发明实施例2的全彩屏控制器的内部结构示意图；
图13为本发明实施例2的LED全彩显示屏的内部连接结构示意图；
图14为本发明实施例2的DVI数据写入与打包数据读出过程示意图。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明：
实施例1：
根据图5、图6和图7，本发明包括一台计算机主机1、全彩屏控制器2和LED全彩显示屏3。
如图6所示，全彩屏控制器2包括主控模块21、RS232串口芯片22、DVI接口芯片23、SDRAM存储芯片24、千兆以太网芯片25，以及高速串行接口芯片26，主控模块21与RS232串口芯片22、DVI接口芯片23、存储芯片24、千兆以太网芯片25和高速串行接口芯片26分别相连，完成对各功能模块的控制与数据处理。
如图5和图6所示，DVI接口芯片23与计算机主机1相连接，完成与计算机主机1输出的DVI信号的对接，将DVI数据发送至主控模块21进行处理。
如图5和图6所示，RS232串口芯片22与计算机主机1相连接，完成计算机主机1与主控模块21之间的控制数据的传输。
如图5和图6所示，存储芯片24实现对DVI数据的缓冲存储，存储芯片24包括大小相等的两个数据存储区241、242和一个临时存储区243，两个数据存储区241、242分别用于存储奇数帧的DVI数据和偶数帧的DVI数据，主控模块21从一个数据存储区241的一帧DVI数据中读取对应于一块扫描显示卡31的数据块，经打包处理产生扫描显示卡31的视频数据包。临时存储区243用于保存LED全彩显示屏3中所有扫描显示卡31的排列信息。
如图6和图7所示，千兆以太网芯片25或高速串行接口芯片26通过千兆以太网络或光纤网络与LED全彩显示屏3相连接，向LED全彩显示屏3发送视频数据和控制指令。
如图7所示，LED全彩显示屏3中包含一个扫描显示卡31矩阵和一个视频数据分配器30，扫描显示卡31根据接收到的视频数据进行相应显示。如图6和图7所示，视频数据分配器30输入端通过千兆以太网络或光纤网络与千兆以太网芯片25或高速串行接口芯片26相连接。
如图7所示，扫描显示卡31矩阵中，处于同一行的扫描显示卡31依次相串接，构成LED全彩显示屏3的多路传输通道，视频数据分配器30的输出端与各路传输通道分别相连接。
如图6和图7所示，主控模块21将接收到的DVI信号通过存储芯片24缓存，根据多路传输通道中扫描显示卡31排列信息，对存储芯片24中的DVI信号完成协议打包处理，产生扫描显示卡31的视频数据包，通过千兆以太网芯片25或高速串行接口芯片26将视频数据包传输至视频数据分配器30，视频数据分配器30将视频数据包传递至LED全彩显示屏3中相应的传输通道。
如图5、图6、图7和图9所示，本发明的基本控制流程如下：
1)计算机主机1向全彩屏控制器2输出DVI数据，主控模块21将DVI数据缓冲存储于存储芯片24中。
2)主控模块21根据多路传输通道中扫描显示卡31排列信息，对存储芯片24中的DVI数据完成协议打包处理，产生扫描显示卡31的视频数据包，将其通过千兆以太网芯片25或高速串行接口芯片26发送至LED全彩显示屏3中的视频数据分配器30。
3)视频数据分配器30将视频数据包传递至LED全彩显示屏3中相应的传输通道，所述传输通道中的扫描显示卡31完成相应的显示。
如图5、图6、图7和图10所示，本发明的具体控制流程如下：
1、计算机主机1通过RS232串口芯片22向主控模块21发送LED全彩显示屏3中所有扫描显示卡31的排列信息。
2、主控模块21将扫描显示卡31的排列信息保存于临时存储区243中。
3、计算机主机1通过DVI接口芯片23向主控模块21输出以行为单位的24-bit RGBDVI数据。
4、主控模块21将每两个相邻的24-bit DVI数据转变为一个48-bit数据，在每两个DVI输入数据的时钟周期内，主控模块21录入一次两倍于DVI数据宽度的数据。
5、主控模块21将DVI数据缓存于存储芯片24的两个相同大小的数据存储区241、242，两个数据存储区241、242分别用于存储一个奇数帧的DVI数据和一个偶数帧的DVI数据。
在本发明中，SDRAM存储芯片24采用“BANK-行-列”的存储方式。首先，SDRAM有四个BANK(由BANK选择地址线BA0、BA1确定)，每个BANK内含有相同数目的存储单元。
每个BANK内部存储单元的选择由行地址ROW和列地址COL确定。而行地址和列地址信号线是复用的，控制逻辑首先向SDRAM发送行地址，然后发送列地址，就可以实现对具体存储单元的操作。SDRAM的内部存储单元格式如下表1所示。
行 列 BANK0 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255
行 列 行2047 0 1 2 3 4 … 255 BANK1 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255 行2047 0 1 2 3 4 … 255 BANK2 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255 行2047 0 1 2 3 4 … 255 BANK3 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255 行2047 0 1 2 3 4 … 255
表1
在本发明中，可以采用两片32-bit数据宽度的SDRAM并行工作，单片SDRAM的存储容量为：4×32×2048×256＝64Mbit，两片SDRAM的存储容量为128Mbit。实际采用48-bit方式工作，因此总的可用容量为96Mbit。
如果按照最大分辨率1280×1024点阵计算，一帧画面需要的存储容量为：
1280×1024×24＝30Mbit
可见，根据缓存一帧数据的要求，此种组织架构的两片SDRAM可以满足设计要求。实际工作中，SDRAM存储芯片24的存储区域被划分成两个大小相等的数据存储区241、242，一半存储奇数帧的数据，另一半存储偶数帧的数据。
对于LED彩色显示，所期望的理想存储方式是：DVI输入数据与LED显示屏点阵之间在物理地址上是一一对应的，这样进行读写操作时就会非常方便。但实际的情况是：DVI数据被变成48-bit格式后，需要存入SDRAM，如果按照最大分辨率1280×1024点阵计算，每行DVI数据需要占用640个48-bit的存储单元。因为SDRAM每行内只有256个存储单元，因此，对最大分辨率来说，每行DVI数据至少需要3行SDRAM存储单元。为了方便对SDRAM的存取操作，SDRAM内部每四行存储单元用于存储一行DVI数据。SDRAM每个BANK内有2048行，这样，一个BANK可以存储512行DVI数据，两个BANK可以存储1024行DVI数据，也就是一帧DVI数据。SDRAM存储芯片24一共有四个BANK，全部SDRAM存储单元可以存储两帧DVI数据。
主控模块21读取一个数据存储区241、242中的一帧DVI数据。
主控模块21根据扫描显示卡31的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵。
在本发明中，DVI输入数据是以行为单位顺序输入的，在下表2所示的DVI接口芯片23的数据输入顺序，如果DVI显示画面为m行n列，DVI数据输入的顺序为：
第一行点阵数据dot1->dot2->…->dotn；
第二行点阵数据dot1->dot2->…->dotn；
…；
第m行点阵数据dot1->dot2->…->dotn。
第一行 dot1 dot2 dot3 … dotn 第二行 dot1 dot2 dot3 … dotn … … … … … … … … … … 第m行 dot1 dot2 dot3 … dotn
表2
主控模块21由临时存储区243取得扫描显示卡31的排列信息，在LED全彩显示屏3上，假设扫描显示卡31为p行q列方阵排列，DVI数据横向被平均分割成m/p段，纵向被平均分割成n/q段。在LED全彩显示屏3上，如果用R表示扫描显示卡31的行标记，用C表示扫描显示卡31的列标记，则LED全彩显示屏3的扫描显示卡31排布方式形成如下表3所示的扫描显示卡排列方式表。
第一列 扫描卡 第二列 扫描卡 … 第q列 扫描卡 第一行 扫描卡 R1C1 R1C2 R1Cx R1Cq
第一列 扫描卡 第二列 扫描卡 … 第q列 扫描卡 第二行 扫描卡 R1C1 R2C2 R2Cx R2Cq … … … … … 第p行 扫描卡 RpC1 RpC2 RpCx RpCq
表3
据此，主控模块21可以很容易计算出一帧DVI数据中，扫描显示卡内所对应的点阵。
8、主控模块21依次将各个扫描显示卡31内的所有点阵数据读出，并随即将所读出的每个扫描显示卡31数据分别打包后产生的视频数据包发送至千兆以太网芯片25或高速串行接口芯片26，每个视频数据包中的数据对应于单块扫描显示卡31的全部点阵。对于其中每个扫描显示卡31内点阵数据读出的顺序则是根据点阵按照先行后列的顺序读出。
本发明的视频数据包包括数据包头、扫描显示卡31数据块和数据包尾，数据包头包含数据包的起始标志、该数据包对应的显示屏扫描显示卡的行列位置、该数据包的帧序号、控制指令类型、数据包长度等；扫描显示卡31数据块为扫描显示卡31的显示数据。数据包尾包含了必要的校验信息，用于扫描显示卡31对接收数据的校验。如果LED全彩显示屏3内有X行×Y列个扫描显示卡31，那么，传输一帧DVI数据就需要传输X×Y个经协议打包处理的视频数据包。
本发明通过视频数据包协议的保证，可以解决数据的行、场同步问题，通过视频数据包中的帧序号信息，当扫描显示卡31接收到了帧更新指令(这种指令位于数据包的数据包头)时，扫描显示卡31同步刷新与指令对应的帧序号一致的数据帧。
在本发明中，上述步骤5中DVI数据缓存于存储芯片24的过程与扫描显示卡31内的所有点阵数据读出过程同步进行，可以保持全彩屏控制器2的数据吞吐量的平衡。
如图8所示，以一个4行×3列的LED全彩显示屏3为例，当DVI数据写入SDRAM存储芯片24内对应的奇数帧存储空间时，相应的协议打包数据读出地址空间位于对应的偶数帧存储空间。读写对应的存储空间是不重合的，这样可以防止不同帧的数据被显示在同一帧。而且，读写的过程是交叉进行的，即写入4个或8个48-bit DVI数据，然后读出相同数目的SDRAM内存储的数据，然后再写入4个或8个48-bit DVI数据，然后再读出相同数目的SDRAM内存储的数据，……，循环往复。DVI数据写入的顺序是以实际收到的以行为单位的数据顺序写入的。
为了便于说明，如图8所示，在连续两帧的DVI数据写入过程中设置了A～J共10个观察点，而相应的协议打包数据读出过程有相应的A’～J’共10个观察点。具体的操作过程如下：
DVI数据写入的起始点位于奇数帧空间A点，协议打包数据读出的起始点位于偶数帧空间A’点；DVI数据按行写入，当进行到B点时，完成了一行(共3块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于B’点，相当于完成了第一列前3块扫描显示卡31内全部点阵数据的读出；DVI数据写入执行到C点时，完成了前两行(共6块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于C’点，相当于完成了共6块扫描显示卡31内全部点阵数据的读出；然后，DVI数据写入继续从D点开始，而读出数据从D’点开始；接着，DVI数据写入执行到E点时，完成了全部(共12块)扫描显示卡31内全部点阵数据的写入，读出数据的位置位于E’点，也同时完成了全部12块扫描显示卡31内全部点阵数据的读出。
接下来，DVI数据写入的起始点位于偶数帧空间的F点，协议打包数据的读出起始点位于奇数帧空间的F’点；然后完成与A～E点类似的操作过程。当DVI数据写入进行到J点时，完成了连续两帧数据的写入，同时也完成了连续两帧数据的读出。
然后重复A～J点的操作，…，循环往复。
在图8所示的数据操作中，可以采用两个千兆以太网络传输完全相同的数据，相当于实现了以太网口的数据传输备份，这种传输方式适用于DVI数据的带宽用一个千兆以太网端口就可以满足的状态，即DVI数据的行数×列数×帧频小于1Gbps。在完成前4块扫描显示卡31内点阵数据的视频数据包传输过程中，每个扫描显示卡31传输通道内的数据传输速率为整个LED全彩显示屏3数据传输速率的四分之一(当有N个传输通道时，相应的单个扫描显示卡31通道内的数据传输速率为整个LED全彩显示屏3数据传输速率的N分之一)。
9、视频数据分配器30接收视频数据包。
10、视频数据分配器30解析视频数据包，获取其中的扫描显示卡31的横向排列信息。
11、视频数据分配器30根据横向排列信息将视频数据包发送至对应的传输通道。
12、传输通道中的扫描显示卡31根据视频数据包中纵向排列信息，判断视频数据包的扫描显示卡31归属，传输通道中的第1个扫描显示卡31判断该视频数据包的目的地址是否为本扫描显示卡31，如果是，则接收并缓冲该视频数据包；如果不是，则将该视频数据包转发至下一个扫描显示卡31，后续的扫描显示卡31进行相同的操作，可以直到该传输通道的最后一块扫描显示卡31，相应的扫描显示卡31完成该视频数据包的显示。
实施例2：
根据图11、图12和图13，本实施例与实施例1的主要区别在于：在本实施例中，千兆以太网芯片25包括两个以太网端口且均与主控模块21相连，相应地，视频数据分配器30具有两个以太网连接端口分别与千兆以太网芯片25相连，主控模块21向两个以太网端口分别发送不同扫描显示卡31的视频数据包，视频数据分配器30的两个以太网连接端口分别接收不同扫描显示卡31的视频数据包。
本实施例与实施例1的控制流程区别在于：针对于实施例1中的步骤8和步骤9，本实施例中，主控模块21对于不同扫描显示卡31内的点阵数据交替读出，并将所读出的不同扫描显示卡31内的数据打包后产生的视频数据包分别发送至千兆以太网芯片25的两个不同的以太网端口，视频数据分配器30的两个以太网连接端口分别接收不同扫描显示卡31的视频数据包。本实施例中协议打包数据的读出顺序与实施例1有所不同。
同样，如图14所示，以4行×3列的LED全彩显示屏3为例说明，在连续两帧的DVI数据写入过程中设置了a～j共10个观察点，而相应的协议打包数据读出过程有相应的a’～j’共10个观察点：
DVI数据写入的起始点位于奇数帧空间a点，协议打包数据读出的起始点位于偶数帧空间a’点；DVI数据按行写入，当进行到b点时，完成了一行(3块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于b’点，与图8不同，此时不能在图14中精确地画出b’点的具体位置。原因是读出数据时，此时的读出顺序不是按照单块扫描显示卡31内的行列顺序来执行的，而是先读出第一行第一列扫描显示卡31内的第一行的起始4个或8个点阵数据(第1次读取)，在下一次读取数据时，要从SDRAM内读取第二行第一列扫描显示卡31内的第一行的起始4个或8个点阵数据(第2次读取)，然后，在第3次读取数据时，又切换到从SDRAM内读取第一行第一列扫描显示卡31内的第一行的下4个或8个点阵数据，接着，在第4次读取数据时，切换到从SDRAM内读取第二行第一列扫描显示卡31内的第一行的下4个或8个点阵数据))…。图14中协议打包数据读出偶数帧部分的第一列前两个方格内的密集虚线显示了这种读出位置的跳转过程。在接下来的时间里，读出数据过程严格按照前面的方法在两行扫描显示卡31对应的SDRAM存储空间内进行反复切换。
当DVI数据写入执行到c点时，完成了前两行(共6块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于c’点，同样也完成了6块扫描显示卡31内全部点阵数据的读出；然后，DVI数据写入继续从d点开始，而读出数据从d’点开始；接着，DVI数据写入执行到e点时，完成了全部(共12块)扫描显示卡31内全部点阵数据的写入，读出数据的位置位于e’点，同时完成了全部12块扫描显示卡31内全部点阵数据的读出。
下一帧的读写过程不再赘述，在完成了连续两帧的数据读写过程后，DVI数据写入的起始点重新回到a点。
如图12所示，在本实施例中，千兆以太网芯片25的两个千以太网端口传输的数据不再相同，以从a’点起始的读出数据为例：第一次读出的数据被协议打包后，发往第一个千兆以太网端口，第二次读出的数据被协议打包，发往第二个千兆以太网端口，第三次读出的数据被协议打包后，发往第一个千兆以太网端口，第四次读出的数据被协议打包，发往第二个千兆以太网端口，…。这样，相当于一个DVI端口输入的数据，被并行平分给两个千兆以太网端口传输。
本实施例这种传输方式适用于DVI数据的带宽大于单个千兆以太网带宽而小于两个并行千兆以太网带宽的状态，即DVI数据的行数×列数×帧频大于1Gbps。
在本实施例中，在两个千兆以太网端口中传输不同传输道中扫描显示卡31的数据，这样，LED全彩显示屏3内的视频数据分配器30可以独立处理每个千兆以太网端口的数据，而不用考虑两个端口的数据协调问题。而且，视频数据分配器30只需要根据传输协议识别出千兆以太网端口接收到的视频数据包所包含的扫描显示卡传输通道信息，然后将该视频数据包发往对应的扫描显示卡通道即可，该视频数据包的后续处理留给扫描显示卡31内的控制逻辑完成。这样，高速的数据流不会在视频数据分配器30内形成拥塞，整个数据链路的数据传输非常通畅。
在上述两个实施例中，均采用千兆以太网络传输数据，同样，只需要将控制系统内的高速串行接口芯片26和视频数据分配器30的接收端口相连，即可实现光纤网络传输数据，此处不再赘述。
综上所述，尽管本发明的基本结构、原理和控制流程通过上述实施例子以具体阐述，在不脱离本发明要旨的前提下，根据以上所述的启发，本领域普通技术人员可以不需要付出创造性劳动即可实施多种变换或替代或组合形式，此处不再赘述。
实施例1：
根据图5、图6和图7，本发明包括一台计算机主机1、全彩屏控制器2和LED全彩显示屏3。
如图6所示，全彩屏控制器2包括主控模块21、RS232串口芯片22、DVI接口芯片23、SDRAM存储芯片24、千兆以太网芯片25，以及高速串行接口芯片26，主控模块21与RS232串口芯片22、DVI接口芯片23、存储芯片24、千兆以太网芯片25和高速串行接口芯片26分别相连，完成对各功能模块的控制与数据处理。
如图5和图6所示，DVI接口芯片23与计算机主机1相连接，完成与计算机主机1输出的DVI信号的对接，将DVI数据发送至主控模块21进行处理。
如图5和图6所示，RS232串口芯片22与计算机主机1相连接，完成计算机主机1与主控模块21之间的控制数据的传输。
如图5和图6所示，存储芯片24实现对DVI数据的缓冲存储，存储芯片24包括大小相等的两个数据存储区241、242和一个临时存储区243，两个数据存储区241、242分别用于存储奇数帧的DVI数据和偶数帧的DVI数据，主控模块21从一个数据存储区241的一帧DVI数据中读取对应于一块扫描显示卡31的数据块，经打包处理产生扫描显示卡31的视频数据包。临时存储区243用于保存LED全彩显示屏3中所有扫描显示卡31的排列信息。
如图6和图7所示，千兆以太网芯片25或高速串行接口芯片26通过千兆以太网络或光纤网络与LED全彩显示屏3相连接，向LED全彩显示屏3发送视频数据和控制指令。
如图7所示，LED全彩显示屏3中包含一个扫描显示卡31矩阵和一个视频数据分配器30，扫描显示卡31根据接收到的视频数据进行相应显示。如图6和图7所示，视频数据分配器30输入端通过千兆以太网络或光纤网络与千兆以太网芯片25或高速串行接口芯片26相连接。
如图7所示，扫描显示卡31矩阵中，处于同一行的扫描显示卡31依次相串接，构成LED全彩显示屏3的多路传输通道，视频数据分配器30的输出端与各路传输通道分别相连接。
如图6和图7所示，主控模块21将接收到的DVI信号通过存储芯片24缓存，根据多路传输通道中扫描显示卡31排列信息，对存储芯片24中的DVI信号完成协议打包处理，产生扫描显示卡31的视频数据包，通过千兆以太网芯片25或高速串行接口芯片26将视频数据包传输至视频数据分配器30，视频数据分配器30将视频数据包传递至LED全彩显示屏3中相应的传输通道。
如图5、图6、图7和图9所示，本发明的基本控制流程如下：
1)计算机主机1向全彩屏控制器2输出DVI数据，主控模块21将DVI数据缓冲存储于存储芯片24中。
2)主控模块21根据多路传输通道中扫描显示卡31排列信息，对存储芯片24中的DVI数据完成协议打包处理，产生扫描显示卡31的视频数据包，将其通过千兆以太网芯片25或高速串行接口芯片26发送至LED全彩显示屏3中的视频数据分配器30。
3)视频数据分配器30将视频数据包传递至LED全彩显示屏3中相应的传输通道，所述传输通道中的扫描显示卡31完成相应的显示。
如图5、图6、图7和图10所示，本发明的具体控制流程如下：
1、计算机主机1通过RS232串口芯片22向主控模块21发送LED全彩显示屏3中所有扫描显示卡31的排列信息。
2、主控模块21将扫描显示卡31的排列信息保存于临时存储区243中。
3、计算机主机1通过DVI接口芯片23向主控模块21输出以行为单位的24-bit RGBDVI数据。
4、主控模块21将每两个相邻的24-bit DVI数据转变为一个48-bit数据，在每两个DVI输入数据的时钟周期内，主控模块21录入一次两倍于DVI数据宽度的数据。
5、主控模块21将DVI数据缓存于存储芯片24的两个相同大小的数据存储区241、242，两个数据存储区241、242分别用于存储一个奇数帧的DVI数据和一个偶数帧的DVI数据。
在本发明中，SDRAM存储芯片24采用“BANK-行-列”的存储方式。首先，SDRAM有四个BANK(由BANK选择地址线BA0、BA1确定)，每个BANK内含有相同数目的存储单元。
每个BANK内部存储单元的选择由行地址ROW和列地址COL确定。而行地址和列地址信号线是复用的，控制逻辑首先向SDRAM发送行地址，然后发送列地址，就可以实现对具体存储单元的操作。SDRAM的内部存储单元格式如下表1所示。
行 列 BANK0 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255
行 列 行2047 0 1 2 3 4 … 255 BANK1 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255 行2047 0 1 2 3 4 … 255 BANK2 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255 行2047 0 1 2 3 4 … 255 BANK3 行0 0 1 2 3 4 … 255 行1 0 1 2 3 4 … 255 … 0 1 2 3 4 … 255 行2047 0 1 2 3 4 … 255
表1
在本发明中，可以采用两片32-bit数据宽度的SDRAM并行工作，单片SDRAM的存储容量为：4×32×2048×256＝64Mbit，两片SDRAM的存储容量为128Mbit。实际采用48-bit方式工作，因此总的可用容量为96Mbit。
如果按照最大分辨率1280×1024点阵计算，一帧画面需要的存储容量为：
1280×1024×24＝30Mbit
可见，根据缓存一帧数据的要求，此种组织架构的两片SDRAM可以满足设计要求。实际工作中，SDRAM存储芯片24的存储区域被划分成两个大小相等的数据存储区241、242，一半存储奇数帧的数据，另一半存储偶数帧的数据。
对于LED彩色显示，所期望的理想存储方式是：DVI输入数据与LED显示屏点阵之间在物理地址上是一一对应的，这样进行读写操作时就会非常方便。但实际的情况是：DVI数据被变成48-bit格式后，需要存入SDRAM，如果按照最大分辨率1280×1024点阵计算，每行DVI数据需要占用640个48-bit的存储单元。因为SDRAM每行内只有256个存储单元，因此，对最大分辨率来说，每行DVI数据至少需要3行SDRAM存储单元。为了方便对SDRAM的存取操作，SDRAM内部每四行存储单元用于存储一行DVI数据。SDRAM每个BANK内有2048行，这样，一个BANK可以存储512行DVI数据，两个BANK可以存储1024行DVI数据，也就是一帧DVI数据。SDRAM存储芯片24一共有四个BANK，全部SDRAM存储单元可以存储两帧DVI数据。
主控模块21读取一个数据存储区241、242中的一帧DVI数据。
主控模块21根据扫描显示卡31的横向和纵向排列信息，计算一帧DVI数据中扫描显示卡内所对应的点阵。
在本发明中，DVI输入数据是以行为单位顺序输入的，在下表2所示的DVI接口芯片23的数据输入顺序，如果DVI显示画面为m行n列，DVI数据输入的顺序为：
第一行点阵数据dot1->dot2->…->dotn；
第二行点阵数据dot1->dot2->…->dotn；
…；
第m行点阵数据dot1->dot2->…->dotn。
第一行 dot1 dot2 dot3 … dotn 第二行 dot1 dot2 dot3 … dotn … … … … … … … … … … 第m行 dot1 dot2 dot3 … dotn
表2
主控模块21由临时存储区243取得扫描显示卡31的排列信息，在LED全彩显示屏3上，假设扫描显示卡31为p行q列方阵排列，DVI数据横向被平均分割成m/p段，纵向被平均分割成n/q段。在LED全彩显示屏3上，如果用R表示扫描显示卡31的行标记，用C表示扫描显示卡31的列标记，则LED全彩显示屏3的扫描显示卡31排布方式形成如下表3所示的扫描显示卡排列方式表。
第一列 扫描卡 第二列 扫描卡 … 第q列 扫描卡 第一行 扫描卡 R1C1 R1C2 R1Cx R1Cq
第一列 扫描卡 第二列 扫描卡 … 第q列 扫描卡 第二行 扫描卡 R1C1 R2C2 R2Cx R2Cq … … … … … 第p行 扫描卡 RpC1 RpC2 RpCx RpCq
表3
据此，主控模块21可以很容易计算出一帧DVI数据中，扫描显示卡内所对应的点阵。
8、主控模块21依次将各个扫描显示卡31内的所有点阵数据读出，并随即将所读出的每个扫描显示卡31数据分别打包后产生的视频数据包发送至千兆以太网芯片25或高速串行接口芯片26，每个视频数据包中的数据对应于单块扫描显示卡31的全部点阵。对于其中每个扫描显示卡31内点阵数据读出的顺序则是根据点阵按照先行后列的顺序读出。
本发明的视频数据包包括数据包头、扫描显示卡31数据块和数据包尾，数据包头包含数据包的起始标志、该数据包对应的显示屏扫描显示卡的行列位置、该数据包的帧序号、控制指令类型、数据包长度等；扫描显示卡31数据块为扫描显示卡31的显示数据。数据包尾包含了必要的校验信息，用于扫描显示卡31对接收数据的校验。如果LED全彩显示屏3内有X行×Y列个扫描显示卡31，那么，传输一帧DVI数据就需要传输X×Y个经协议打包处理的视频数据包。
本发明通过视频数据包协议的保证，可以解决数据的行、场同步问题，通过视频数据包中的帧序号信息，当扫描显示卡31接收到了帧更新指令(这种指令位于数据包的数据包头)时，扫描显示卡31同步刷新与指令对应的帧序号一致的数据帧。
在本发明中，上述步骤5中DVI数据缓存于存储芯片24的过程与扫描显示卡31内的所有点阵数据读出过程同步进行，可以保持全彩屏控制器2的数据吞吐量的平衡。
如图8所示，以一个4行×3列的LED全彩显示屏3为例，当DVI数据写入SDRAM存储芯片24内对应的奇数帧存储空间时，相应的协议打包数据读出地址空间位于对应的偶数帧存储空间。读写对应的存储空间是不重合的，这样可以防止不同帧的数据被显示在同一帧。而且，读写的过程是交叉进行的，即写入4个或8个48-bit DVI数据，然后读出相同数目的SDRAM内存储的数据，然后再写入4个或8个48-bit DVI数据，然后再读出相同数目的SDRAM内存储的数据，……，循环往复。DVI数据写入的顺序是以实际收到的以行为单位的数据顺序写入的。
为了便于说明，如图8所示，在连续两帧的DVI数据写入过程中设置了A～J共10个观察点，而相应的协议打包数据读出过程有相应的A’～J’共10个观察点。具体的操作过程如下：
DVI数据写入的起始点位于奇数帧空间A点，协议打包数据读出的起始点位于偶数帧空间A’点；DVI数据按行写入，当进行到B点时，完成了一行(共3块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于B’点，相当于完成了第一列前3块扫描显示卡31内全部点阵数据的读出；DVI数据写入执行到C点时，完成了前两行(共6块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于C’点，相当于完成了共6块扫描显示卡31内全部点阵数据的读出；然后，DVI数据写入继续从D点开始，而读出数据从D’点开始；接着，DVI数据写入执行到E点时，完成了全部(共12块)扫描显示卡31内全部点阵数据的写入，读出数据的位置位于E’点，也同时完成了全部12块扫描显示卡31内全部点阵数据的读出。
接下来，DVI数据写入的起始点位于偶数帧空间的F点，协议打包数据的读出起始点位于奇数帧空间的F’点；然后完成与A～E点类似的操作过程。当DVI数据写入进行到J点时，完成了连续两帧数据的写入，同时也完成了连续两帧数据的读出。
然后重复A～J点的操作，…，循环往复。
在图8所示的数据操作中，可以采用两个千兆以太网络传输完全相同的数据，相当于实现了以太网口的数据传输备份，这种传输方式适用于DVI数据的带宽用一个千兆以太网端口就可以满足的状态，即DVI数据的行数×列数×帧频小于1Gbps。在完成前4块扫描显示卡31内点阵数据的视频数据包传输过程中，每个扫描显示卡31传输通道内的数据传输速率为整个LED全彩显示屏3数据传输速率的四分之一(当有N个传输通道时，相应的单个扫描显示卡31通道内的数据传输速率为整个LED全彩显示屏3数据传输速率的N分之一)。
9、视频数据分配器30接收视频数据包。
10、视频数据分配器30解析视频数据包，获取其中的扫描显示卡31的横向排列信息。
11、视频数据分配器30根据横向排列信息将视频数据包发送至对应的传输通道。
12、传输通道中的扫描显示卡31根据视频数据包中纵向排列信息，判断视频数据包的扫描显示卡31归属，传输通道中的第1个扫描显示卡31判断该视频数据包的目的地址是否为本扫描显示卡31，如果是，则接收并缓冲该视频数据包；如果不是，则将该视频数据包转发至下一个扫描显示卡31，后续的扫描显示卡31进行相同的操作，可以直到该传输通道的最后一块扫描显示卡31，相应的扫描显示卡31完成该视频数据包的显示。
实施例2：
根据图11、图12和图13，本实施例与实施例1的主要区别在于：在本实施例中，千兆以太网芯片25包括两个以太网端口且均与主控模块21相连，相应地，视频数据分配器30具有两个以太网连接端口分别与千兆以太网芯片25相连，主控模块21向两个以太网端口分别发送不同扫描显示卡31的视频数据包，视频数据分配器30的两个以太网连接端口分别接收不同扫描显示卡31的视频数据包。
本实施例与实施例1的控制流程区别在于：针对于实施例1中的步骤8和步骤9，本实施例中，主控模块21对于不同扫描显示卡31内的点阵数据交替读出，并将所读出的不同扫描显示卡31内的数据打包后产生的视频数据包分别发送至千兆以太网芯片25的两个不同的以太网端口，视频数据分配器30的两个以太网连接端口分别接收不同扫描显示卡31的视频数据包。本实施例中协议打包数据的读出顺序与实施例1有所不同。
同样，如图14所示，以4行×3列的LED全彩显示屏3为例说明，在连续两帧的DVI数据写入过程中设置了a～j共10个观察点，而相应的协议打包数据读出过程有相应的a’～j’共10个观察点：
DVI数据写入的起始点位于奇数帧空间a点，协议打包数据读出的起始点位于偶数帧空间a’点；DVI数据按行写入，当进行到b点时，完成了一行(3块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于b’点，与图8不同，此时不能在图14中精确地画出b’点的具体位置。原因是读出数据时，此时的读出顺序不是按照单块扫描显示卡31内的行列顺序来执行的，而是先读出第一行第一列扫描显示卡31内的第一行的起始4个或8个点阵数据(第1次读取)，在下一次读取数据时，要从SDRAM内读取第二行第一列扫描显示卡31内的第一行的起始4个或8个点阵数据(第2次读取)，然后，在第3次读取数据时，又切换到从SDRAM内读取第一行第一列扫描显示卡31内的第一行的下4个或8个点阵数据，接着，在第4次读取数据时，切换到从SDRAM内读取第二行第一列扫描显示卡31内的第一行的下4个或8个点阵数据))…。图14中协议打包数据读出偶数帧部分的第一列前两个方格内的密集虚线显示了这种读出位置的跳转过程。在接下来的时间里，读出数据过程严格按照前面的方法在两行扫描显示卡31对应的SDRAM存储空间内进行反复切换。
当DVI数据写入执行到c点时，完成了前两行(共6块)扫描显示卡31内全部点阵数据的写入，而读出数据的位置位于c’点，同样也完成了6块扫描显示卡31内全部点阵数据的读出；然后，DVI数据写入继续从d点开始，而读出数据从d’点开始；接着，DVI数据写入执行到e点时，完成了全部(共12块)扫描显示卡31内全部点阵数据的写入，读出数据的位置位于e’点，同时完成了全部12块扫描显示卡31内全部点阵数据的读出。
下一帧的读写过程不再赘述，在完成了连续两帧的数据读写过程后，DVI数据写入的起始点重新回到a点。
如图12所示，在本实施例中，千兆以太网芯片25的两个千以太网端口传输的数据不再相同，以从a’点起始的读出数据为例：第一次读出的数据被协议打包后，发往第一个千兆以太网端口，第二次读出的数据被协议打包，发往第二个千兆以太网端口，第三次读出的数据被协议打包后，发往第一个千兆以太网端口，第四次读出的数据被协议打包，发往第二个千兆以太网端口，…。这样，相当于一个DVI端口输入的数据，被并行平分给两个千兆以太网端口传输。
本实施例这种传输方式适用于DVI数据的带宽大于单个千兆以太网带宽而小于两个并行千兆以太网带宽的状态，即DVI数据的行数×列数×帧频大于1Gbps。
在本实施例中，在两个千兆以太网端口中传输不同传输道中扫描显示卡31的数据，这样，LED全彩显示屏3内的视频数据分配器30可以独立处理每个千兆以太网端口的数据，而不用考虑两个端口的数据协调问题。而且，视频数据分配器30只需要根据传输协议识别出千兆以太网端口接收到的视频数据包所包含的扫描显示卡传输通道信息，然后将该视频数据包发往对应的扫描显示卡通道即可，该视频数据包的后续处理留给扫描显示卡31内的控制逻辑完成。这样，高速的数据流不会在视频数据分配器30内形成拥塞，整个数据链路的数据传输非常通畅。
在上述两个实施例中，均采用千兆以太网络传输数据，同样，只需要将控制系统内的高速串行接口芯片26和视频数据分配器30的接收端口相连，即可实现光纤网络传输数据，此处不再赘述。
综上所述，尽管本发明的基本结构、原理和控制流程通过上述实施例子以具体阐述，在不脱离本发明要旨的前提下，根据以上所述的启发，本领域普通技术人员可以不需要付出创造性劳动即可实施多种变换或替代或组合形式，此处不再赘述。