提升显示装置反应时间的过激驱动装置转让专利
申请号 : CN200710166435.3
文献号 : CN101202020B
文献日 : 2010-04-14
发明人 : 黄明松 , 陈信隆
申请人 : 钰创科技股份有限公司
摘要 :
权利要求 :
1.一种提升LCD显示器反应时间的过激驱动装置，其特征在于：其包含：
一过激驱动表，用以储存复数个过激驱动电压值；
一记忆装置用以储存一第一画框；以及
一判断装置，用以接收一第一像素，所述的第一像素对应所述的第一画框的一第二像素，所述的判断装置依据所述的第一像素与所述的第二像素自所述的过激驱动表选择出一过激驱动电压值；
其中所述的记忆装置形成在一第一芯片，所述的第一芯片具有一第一主动面并包含复数个形成在所述的第一主动面的第一焊垫，所述的判断装置形成在一第二芯片，所述的第二芯片具有一第二主动面并包含复数个形成在所述的第二主动面的第二焊垫，第一芯片与所述的第二芯片是堆栈排列，且所述的这些第二焊垫电连接至所述的这些第一焊垫。
2.根据权利要求1所述的的过激驱动装置，其特征在于：还包含：
一导线基板，其是具有一上表面并包含复数个形成在所述的上表面的第一连接垫与第二连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设在所述的导线基板的所述的上表面，所述的这些第一焊垫是电连接至所述的这些第一连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设置在所述的第一芯片之上，所述的第二芯片具有一第一侧，突出在所述的第一芯片的一第一边缘外。
3.根据权利要求2所述的的过激驱动装置，其特征在于：所述的第二芯片与所述的第一芯片形成一个十字架构。
4.根据权利要求2所述的的过激驱动装置，其特征在于：所述的第二芯片还包含复数个形成在所述的第二主动面的所述的第一侧的第三焊垫，所述的这些第三焊垫电连接所述的这些第二连接垫。
5.根据权利要求2所述的的过激驱动装置，其特征在于：所述的导线基板仅供单一电压源输入，且所述的导线基板是一多脚式导线架。
6.根据权利要求2所述的的过激驱动装置，其特征在于：所述的第一芯片是一良品晶粒。
7.根据权利要求1所述的的过激驱动装置，其特征在于：还包含：
一导线基板，其是具有一上表面并包含复数个形成在所述的上表面的第一连接垫与第二连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设在所述的导线基板的所述的上表面，所述的这些第二焊垫是电连接至所述的这些第一连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设置在所述的第二芯片之上。
8.根据权利要求7所述的的过激驱动装置，其特征在于：所述的第二芯片的面积大于所述的第一芯片的面积且所述的第一芯片位于所述的第二芯片范围之内。
9.根据权利要求8所述的的过激驱动装置，其特征在于：所述的第一芯片还包含复数个形成在所述的第一主动面的第四焊垫，所述的这些第四焊垫电连接所述的这些第二连接垫。
10.根据权利要求7所述的的过激驱动装置，其特征在于：所述的导线基板仅供单一电压源输入，且所述的导线基板是一多脚式导线架。
11.根据权利要求7所述的的过激驱动装置，其特征在于：所述的第一芯片是一良品晶粒。
12.一种提升LCD显示器反应时间的过激驱动装置，其特征在于：其包含：一过激驱动表，用以储存复数个过激驱动电压值；
一压缩装置用以压缩一原始画框，并产生一压缩画框；
一记忆装置用以储存所述的压缩画框；
一解压装置用以解压缩所述的压缩画框，并产生一第一画框；以及
一判断装置，用以接收一第一像素，所述的第一像素对应所述的第一画框的一第二像素，所述的判断装置依据所述的第一像素与所述的第二像素自所述的过激驱动表选择出一过激驱动电压值；
其中所述的记忆装置形成在一第一芯片，所述的第一芯片具有一第一主动面并包含复数个形成在所述的第一主动面的第一焊垫，所述的判断装置形成在一第二芯片，所述的第二芯片具有一第二主动面并包含复数个形成在所述的第二主动面的第二焊垫，第一芯片与所述的第二芯片是堆栈排列，且所述的这些第二焊垫电连接至所述的这些第一焊垫。
13.根据权利要求12所述的的过激驱动装置，其特征在于：还包含：
一导线基板，其是具有一上表面并包含复数个形成在所述的上表面的第一连接垫与第二连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设在所述的导线基板的所述的上表面，所述的这些第一焊垫是电连接至所述的这些第一连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设置在所述的第一芯片之上，所述的第二芯片具有一第一侧，突出在所述的第一芯片的一第一边缘外。
14.根据权利要求13所述的的过激驱动装置，其特征在于：所述的第二芯片与所述的第一芯片形成一个十字架构。
15.根据权利要求13所述的的过激驱动装置，其特征在于：所述的第二芯片还包含复数个形成在所述的第二主动面的所述的第一侧的第三焊垫，所述的这些第三焊垫电连接所述的这些第二连接垫。
16.根据权利要求13所述的的过激驱动装置，其特征在于：所述的导线基板仅供单一电压源输入，且所述的导线基板是一多脚式导线架。
17.根据权利要求13所述的的过激驱动装置，其特征在于：所述的第一芯片是一良品晶粒。
18.根据权利要求12所述的的过激驱动装置，其特征在于：还包含：
一导线基板，其是具有一上表面并包含复数个形成在所述的上表面的第一连接垫与第二连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设在所述的导线基板的所述的上表面，所述的这些第二焊垫是电连接至所述的这些第一连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设置在所述的第二芯片之上。
19.根据权利要求18所述的的过激驱动装置，其特征在于：所述的第一芯片的面积小于所述的第二芯片的面积且所述的第一芯片位于所述的第二芯片范围之内。
20.根据权利要求18所述的的过激驱动装置，其特征在于：所述的第一芯片还包含复数个形成在所述的第一主动面的第四焊垫，所述的这些第四焊垫电连接所述的这些第二连接垫。
21.根据权利要求18所述的的过激驱动装置，其特征在于：所述的导线基板仅供单一电压源输入，且所述的导线基板是一多脚式导线架。
22.根据权利要求18所述的的过激驱动装置，其特征在于：所述的第一芯片是一良品晶粒。
23.一种提升LCD显示器反应时间的过激驱动装置，其特征在于：其包含：一压缩过激驱动表，用以储存复数个压缩过激驱动电压值；
一驱动表解压装置，用以将所述的复数个压缩过激驱动电压值进行解压缩，以产生复数个过激驱动电压值；
一过激驱动表缓冲区，用以储存所述的复数个过激驱动电压值；
一记忆装置用以储存一第一画框；以及
一判断装置，用以接收一第一像素，所述的第一像素对应所述的第一画框的一第二像素，所述的判断装置依据所述的第一像素与所述的第二像素自所述的过激驱动表缓冲区选择出一过激驱动电压值；
其中所述的记忆装置形成在一第一芯片，所述的第一芯片具有一第一主动面并包含复数个形成在所述的第一主动面的第一焊垫，所述的判断装置形成在一第二芯片，所述的第二芯片具有一第二主动面并包含复数个形成在所述的第二主动面的第二焊垫，第一芯片与所述的第二芯片是堆栈排列，且所述的这些第二焊垫电连接至所述的这些第一焊垫。
24.根据权利要求23所述的的过激驱动装置，其特征在于：还包含：
一导线基板，其是具有一上表面并包含复数个形成在所述之上表面的第一连接垫与第二连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设在所述的导线基板的所述的上表面，所述的这些第一焊垫是电连接至所述的这些第一连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设置在所述的第一芯片之上，所述的第二芯片具有一第一侧，突出在所述的第一芯片的一第一边缘外。
25.根据权利要求23所述的的过激驱动装置，其特征在于：还包含：
一导线基板，其是具有一上表面并包含复数个形成在所述的上表面的第一连接垫与第二连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设在所述的导线基板的所述的上表面，所述的这些第二焊垫是电连接至所述的这些第一连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设置在所述的第二芯片之上，其中所述的第一芯片的面积小于所述的第二芯片的面积且所述的第一芯片位于所述的第二芯片范围之内。
说明书 :
技术领域
本发明涉及的是一种提升显示装置反应时间的过激驱动装置，尤其有关利用过激(overdrive)驱动方式来提升液晶显示装置的反应时间。
背景技术
请参考图1(b)，假设在时间n-1液晶组件39的电压为Gn-1，如欲在时间n时液晶组件39上的目标电压为Gn，由于液晶反应速度慢的特性，如果直接加诸所述的液晶组件39上的电压为Gn，则液晶组件39上的真正电压在时间n并无法达到目标电压为Gn(如线B所示)。为了加速液晶显示器中液晶的反应速度，一般在驱动液晶时，都会以过激(overdrive)的方式，来驱动液晶。例如，假设在时间n-1液晶组件39的电压为Gn-1，如欲在时间n时液晶组件39上的目标电压为Gn，如直接加诸所述的液晶组件39上的电压为Gn’，如线C所示)，则液晶组件39上的真正电压在时间n可以达到目标电压Gn(如线A所示)。
过激(overdrive)驱动方式一般会配合过激(overdrive)驱动表，来找出真正加诸在液晶组件39的电压。图2(a)为一原始未经处理过的过激(overdrive)驱动表的示意图。而过激灰阶值的大小，便是由过激驱动表来查表得知，如图2(a)所示，F2表示前一张画面一特定像素的灰阶值，F1表示本张画面对应所述的特定像素的一对应像素的灰阶值。以256阶(8位)的灰阶色阶来说，所产生的过激驱动表，将会有256×256×256位的大小(意即32Kbytes)。而一般液晶显示器的控制芯片，无法储存如此大容量的数据。此外，利用过激驱动表的方式必须先储存前一张画面的数据，如果每一画面的分辨率为800×600，而每一像素以256阶(8位)的灰阶色阶来说，则需要800×600×256位的大小，而一般单一芯片的液晶显示器控制芯片，无法储存如此大容量的数据。
请参考图2(b)。图2(b)为缩减后的过激驱动表的示意图。如图所示，图2(b)为将图2(a)的分辨率降低，并且把其中部分数据舍去，例如将256阶(8位)的灰阶色阶去掉后5个位或后4个位而成，F2表示前一张画面一特定像素的缩减后灰阶值，F1表示本张画面对应所述的特定像素的一对应像素的缩减后灰阶值。因此，根据图2(b)的过激驱动表，可以得知其大小将缩减为8×8×256位(意即64bytes)，明显小于未缩减的过激驱动表。然而减小数据量的结果，将会造成过激驱动力不足而降低液晶反应速度或画面失真。
发明内容
本发明的目的之一，在于提供一种压缩显示画面的装置，来节省所须之内存空间。
本发明的目的之一，在于提供一种堆栈式整合型封装的过激驱动装置，使过激驱动装置之内存容量不至于受到限制。
为达成上述目的，在一实施例中本发明的过激驱动装置其构造包含一过激驱动表、一记忆装置与一判断装置。过激驱动表用以储存复数个过激驱动电压值，而记忆装置用以储存一第一画框，判断装置则接收一第一像素，所述的第一像素对应所述的第一画框的一第二像素，判断装置依据所述的第一像素与所述的第二像素自所述的过激驱动表选择出一过激驱动电压值。其中所述的记忆装置形成在一第一芯片，所述的第一芯片具有一第一主动面并包含复数个形成在所述的第一主动面的第一焊垫，所述的判断装置形成在一第二芯片，所述的第二芯片具有一第二主动面并包含复数个形成在所述的第二主动面的第二焊垫，第一芯片与所述的第二芯片是堆栈排列，且所述的这些第二焊垫电连接至所述的这些第一焊垫。
在本发明的一实施例中，所述的第一芯片与所述的第二芯片形成一个十字架构。在本发明的一实施例中，所述的第一芯片是一良品晶粒(KnownGooddie)。
在本发明的另一实施例中，本发明的过激驱动装置还包含一导线基板，其是具有一上表面并包含复数个形成在所述之上表面的第一连接垫与第二连接垫，所述的第一芯片是以所述的第一主动面朝上的方式设在所述的导线基板的所述之上表面，所述的这些第一焊垫是电连接至所述的这些第一连接垫，所述的第二芯片是以所述的第二主动面朝上的方式设置在所述的第一芯片之上，所述的第二芯片具有一第一侧，突出在所述的第一芯片的一第一边缘外。在一实施例中所述的导线基板仅供单一电压源输入，且所述的导线基板是一多脚式导线架，例如TQFP、LQFP或TSOP导线架。
附图说明
图1(b)施加不同电压在液晶组件上的电压与时间变化图。
图2(a)为一原始未经处理过的过激(overdrive)驱动表的示意图。
图2(b)为缩减后的过激驱动表的示意图。
图3(a)为本发明的提升LCD显示器反应时间的一种过激驱动装置实施例方块图。
图3(b)为本发明的提升LCD显示器反应时间的另一种过激驱动装置实施例方块图。
图3(c)为本发明的提升LCD显示器反应时间的另一种过激驱动装置实施例方块图。
图4(a)是本发明过激驱动装置的堆栈式系统整合型封装构造的俯视图。
图4(b)是本发明过激驱动装置的另一种堆栈式系统整合型封装构造的俯视图。
具体实施方式
请参考图4(a)，在本发明的实施例中，记忆装置43形成在一第一芯片410，第一芯片410具有一第一主动面并包含复数个形成在所述的第一主动面的第一焊垫411，判断装置41形成在一第二芯片420，所述的第二芯片420具有一第二主动面并包含复数个形成在所述的第二主动面的第二焊垫421，第一芯片410与所述的第二芯片420是堆栈排列，且所述的这些第二焊垫421电连接至所述的这些第一焊垫411。在本实施例中，第一芯片410是以第一主动面(图中未显示)朝上的方式设在一导线基板450之上。第二芯片420是具有一第二主动面(图中未显示)，第二芯片420是以第二主动面朝上的方式设在第一芯片410的上方，并与第一芯片410交错(例如，两者形成一个十字架构)，所述的这些第二焊垫421通过导线或焊线连接所述的这些第一焊垫411。
在一实施例中，所述的这些第二焊垫421通过导线或焊线连接至所述的这些第一焊垫411并电耦合至连接垫451(或封装的接脚)。此十字架构中，第二芯片420的左右两侧悬臂都突出在第一芯片410，主要用来将打线有效分布在各方向的封装接脚，避免了过多的空(no connection，NC)接脚产生的现象。至于第二芯片420与第一芯片410重迭部分可供二个芯片410、420之间的相互连接。当然，也可依据电路需求，以复数条焊线连接在复数个第一焊垫411与复数个连接垫451之间；或将突出在第一芯片410的第二芯片420侧边上的复数个第三焊垫431，以复数条焊线直接连接至导线基板的复数个连接垫451。
请注意，以上只是一个实施例，本发明并未限定两个芯片410、420必须要形成一个十字架构，只要上方芯片420有任何一侧(或一个悬臂)突出在第一芯片410，就能有效将打线分布在各方向，当然，第二芯片420突出在第一芯片410的部份越多(例如二个悬臂优在一个悬臂)，效果越明显。因此，只要第二芯片420有任何一侧(或一个悬臂)突出在第一芯片410，都适用在本发明悬臂堆栈式系统整合型封装构造的概念。当然，本发明也可以将第一芯片置在第二芯片之上，而第二芯片再置在导线基板450之上。
在本发明的实施例中，包含记忆装置43的第一芯片410是一良品晶粒(KnownGood die)以利于系统整合型封装构造，而且所述的导线基板是一多脚式导线架，例如TQFP、LQFP或TSOP导线架。其次，为简化设计，在实施例中所述的导线基板仅供单一电压源输入，例如2.5V。在另外一实施例中，如第一芯片的面积小于所述的第二芯片的面积时，可以将第一芯片置放在所述的第二芯片范围之内，如第4(b)图所示，其中导线基板550是具有一上表面并包含复数个形成在所述之上表面的复数连接垫或接脚551，所述的第二芯片520设在所述的导线基板的所述之上表面，而第一芯片510设在第二芯片520之上。位于第二芯片520上的部分第二焊垫521可电连接至部分连接垫551，而另一部分的第二焊垫521则与第一芯片510上的部分第一焊垫511电连接。当然如果需要，位于第一芯片510上的另一部分第一焊垫510也可以连接至部分的复数个连接垫551。
图3(b)为本发明的提升LCD显示器反应时间的另一过激驱动装置另外一种实施例，其包含一判断装置41、一过激驱动表42、一记忆装置43、一解压装置44与一压缩装置45。过激驱动表42用以储存复数个过激驱动电压值，压缩装置45用以压缩一原始画框，并产生一压缩画框储存在记忆装置43，因为压缩后资料量变小，如此一来可以节省记忆装置所需之内存空间。解压装置44用以解压缩所述的压缩画框，并产生一第一画框。判断装置41则依据第一像素Pf，n与位于第一画框的相对应第二像素Pf-1，n，自所述的过激驱动表42选择出一过激驱动电压值Vo。
如同上述图4(a)，本实施例中记忆装置43可形成在一第一芯片410，判断装置41可形成在一第二芯片420，第一芯片410是设在一导线基板450之上，而第一芯片410与所述的第二芯片420是堆栈排列，第二芯片420的第二焊垫421可电连接至第一芯片410的第一焊垫411。第二焊垫421可通过导线或焊线连接至第一焊垫411并电耦合至连接垫451(或封装的接脚)。在第二芯片420与第一芯片410重迭部分可供二个芯片410、420之间的相互连接。依据电路需求，第一焊垫411可与复数个连接垫451电连接；或将突出在第一芯片410的第二芯片420侧边上的复数个第三焊垫431，以复数条焊线直接连接至导线基板的复数个连接垫451。或如图4(b)所示，第二芯片520设在导线基板550之上，而第一芯片510设在第二芯片520之上。第一芯片510的面积小于所述的第二芯片520的面积，且第一芯片置放在所述的第二芯片范围之内。部分第二焊垫521可电连接至部分连接垫551，而另一部分的第二焊垫521则与第一芯片510上的部分第一焊垫511电连接。当然如果需要，位于第一芯片510上的另一部分第一焊垫510也可以连接至部分的复数个连接垫551。
图3(c)为本发明的提升LCD显示器反应时间的另一过激驱动装置实施例，除部分内容与图3(b)相同外，其过激驱动表42包含压缩过激驱动表600，驱动表解压装置610与过激驱动表缓冲区620。其中压缩过激驱动表600用以储存复数个压缩过激驱动电压值，驱动表解压装置610用以将所述的复数个压缩过激驱动电压值进行解压缩以产生复数个过激驱动电压值，而过激驱动表缓冲区620则储存所述的复数个过激驱动电压值。因为压缩后资料量变小，如此一来可以节省过激驱动表42所需之内存空间。压缩装置45用以压缩一原始画框，并产生一压缩画框储存在记忆装置43。解压装置44用以解压缩所述的压缩画框，并产生一第一画框。判断装置41则依据第一像素Pf，n与位于第一画框的相对应第二像素Pf-1，n，自过激驱动表缓冲区620选择出一过激驱动电压值Vo。其它运作方式与芯片堆栈方式请详如上述。
相较在传统的过激驱动装置，本发明除有节省内存空间的优点，并可以利用利用悬臂结构(即上方芯片突出在下方芯片的部份)，将打线有效分布在各方向，故能使用恰好的接脚数，完成最低成本的封装并增加使用内存的弹性。在上述较佳实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容，而非将本发明狭义地限制在上述实施例，在不超出本发明的精神与以下申请专利范围的情况，所做的种种变化实施，都属于本发明的范围。