一种用于嵌入式系统的复位电路和复位方法转让专利
申请号 : CN200810000243.X
文献号 : CN101221461B
文献日 : 2010-09-15
发明人 : 周翔 , 杨栋 , 吴智勇 , 李中华 , 王汉其 , 熊俊
申请人 : 三一重工股份有限公司
摘要 :
本发明涉及一种用于嵌入式系统的复位电路，包括脉冲发生装置、使能装置、及多路复位信号生成装置，所述脉冲发生装置用于生成脉冲信号，传送到所述多路复位信号生成装置，所述使能装置接收所述嵌入式系统内控制装置的工作信号，工作信号为连续的脉冲信号；在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，发送复位指令到所述多路复位信号生成装置，所述多路复位信号生成装置在接收到复位指令后，将上述脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。同时，本发明还公开一种用于嵌入式系统的复位方法。本发明可对嵌入式系统中各装置同步复位，以提高嵌入式系统的准确性、兼容性和工作效率。
权利要求 :
1.一种用于嵌入式系统的复位电路，其特征在于，包括脉冲发生装置、使能装置、及多路复位信号生成装置；
所述脉冲发生装置，用于生成脉冲信号，传送到所述多路复位信号生成装置；
所述使能装置，用于接收所述嵌入式系统内控制装置的工作信号，工作信号为连续的脉冲信号；在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，发送复位指令到所述多路复位信号生成装置；
所述多路复位信号生成装置，用于在接收到复位指令后，将上述脉冲发生装置生成的脉冲信号转换为多路复位信号，同时对嵌入式系统的控制装置和各功能装置进行复位，使嵌入式系统内的控制装置和各功能装置实现同步复位。
2.如权利要求1所述的复位电路，其特征还在于，还包括调控装置，用于接收控制指令，发送复位指令到所述多路复位信号生成装置。
3.如权利要求1所述的复位电路，其特征还在于，还包括上电触发装置，用于在上电时刻，发送复位指令到所述多路复位信号生成装置。
4.如权利要求1、2或3所述的复位电路，其特征在于，所述多路复位信号生成装置包括周期变换装置和脉冲控制装置；
所述周期变换装置，用于将上述脉冲信号变换为至少两路预设周期的脉冲序列；
所述脉冲控制装置，用于在上述脉冲序列中分别提取独立的脉冲信号，作为复位信号。
5.如权利要求4所述的复位电路，其特征在于，所述脉冲控制装置包括至少两路结构相同的脉冲控制电路，其中一路脉冲控制电路包括第一触发器和第二触发器，所述第一触发器的J端连接所述第二触发器的J、K端和第一输入端，所述第一触发器的CLK端连接第二输入端，所述第一触发器的SET端连接所述第二一触发器的SET端和第三输入端，所述第一触发器的K端连接所述第二触发器的Q端，所述第一触发器的Q端为输出端。
6.如权利要求5所述的复位电路，其特征在于，所述第一输入端连接高电平，第二输入端连接反向的上述脉冲信号，所述第三输入端连接置位信号。
7.如权利要求6所述的复位电路，其特征还在于，所述第一输入端与第三输入端之间串连第一电容，第三输入端与地之间串连第一电阻。
8.如权利要求4所述的复位电路，其特征在于，所述多路复位信号生成装置还包括逻辑变换装置，用于将上述脉冲序列反向变换后，传送到所述脉冲控制装置。
9.如权利要求8所述的复位电路，其特征在于，所述逻辑变换装置为非门，所述非门的输入端连接所述周期变换装置的输出端，所述非门的输出端连接所述脉冲控制装置的输入端。
10.如权利要求1所述的复位电路，其特征还在于，所述使能装置为单稳状触发器。
11.一种用于嵌入式系统的复位方法，其特征在于，包括：
检测所述嵌入式系统内控制装置的工作信号；工作信号为连续的脉冲信号；
在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，将生成的脉冲信号转换为多路复位信号，同时对嵌入式系统的控制装置和各功能装置进行复位，使嵌入式系统内的控制装置和各功能装置实现同步复位。
12.如权利要求11所述的复位方法，其特征在于，还包括：
在嵌入式系统上电时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
13.如权利要求11或12所述的复位方法，其特征在于，将生成的脉冲信号转换为至少两路复位信号具体为：将上述脉冲信号变换为至少两路预设周期的脉冲序列；
在上述脉冲序列中分别提取独立的脉冲信号，作为复位信号。
说明书 :
技术领域
本发明涉及复位电路领域，特别是涉及一种用于嵌入式系统的复位电路和复位方法。
背景技术
嵌入式系统在工作中，有时会因外部环境的影响出现工作异常。如果是嵌入式系统内部某些功能装置出现故障，嵌入式系统内部的控制装置将采取相应措施消除故障，例如，控制装置发送复位指令到该功能装置，该功能装置执行复位，以排除故障。如果是嵌入式系统内部的控制装置出现故障，如控制装置内部程序出错，则需要复位电路对控制装置进行复位操作。目前，复位电路常用一种“看门狗”电路，在检测到控制装置出现故障时，对控制装置进行复位操作。
参阅图1，为现有用于嵌入式系统的复位电路示意图。该复位电路包括“看门狗”电路12，嵌入式系统包括控制装置11、多个功能装置13，“看门狗”电路12的输入端连接控制装置11的工作信号输出端，输出端连接控制装置11的复位端。控制装置11控制端连接各功能装置13。
当控制装置11因内部程序出现差错，“看门狗”电路12检测到控制装置11输出的工作信号异常，则生成复位指令，发送到控制装置11的复位端。控制装置11进行复位，复位完成后，控制装置11再依次发送复位指令到各功能装置13，各功能装置13执行复位。
由上述过程可知，在嵌入式系统内控制装置11出现故障时，“看门狗”电路12首先对控制装置11复位，控制装置11完成复位后，再执行对各功能装置13的复位。嵌入式系统内各装置复位不同步，各功能装置13有可能在控制装置11复位期间，因不受控制而传出错误的信号，降低嵌入式系统的准确性。
控制装置11对各功能装置13进行复位时，如各功能装置13所需的复位脉冲信号周期不同，控制装置11需依次生成各功能装置13所需周期的脉冲信号，发送到对应的功能装置13，实现对各功能装置13的复位操作。依次生成各功能装置13所需周期的脉冲信号需占用控制装置11较多的时间，直接影响嵌入式系统的工作效率。
参阅图1，为现有用于嵌入式系统的复位电路示意图。该复位电路包括“看门狗”电路12，嵌入式系统包括控制装置11、多个功能装置13，“看门狗”电路12的输入端连接控制装置11的工作信号输出端，输出端连接控制装置11的复位端。控制装置11控制端连接各功能装置13。
当控制装置11因内部程序出现差错，“看门狗”电路12检测到控制装置11输出的工作信号异常，则生成复位指令，发送到控制装置11的复位端。控制装置11进行复位，复位完成后，控制装置11再依次发送复位指令到各功能装置13，各功能装置13执行复位。
由上述过程可知，在嵌入式系统内控制装置11出现故障时，“看门狗”电路12首先对控制装置11复位，控制装置11完成复位后，再执行对各功能装置13的复位。嵌入式系统内各装置复位不同步，各功能装置13有可能在控制装置11复位期间，因不受控制而传出错误的信号，降低嵌入式系统的准确性。
控制装置11对各功能装置13进行复位时，如各功能装置13所需的复位脉冲信号周期不同，控制装置11需依次生成各功能装置13所需周期的脉冲信号，发送到对应的功能装置13，实现对各功能装置13的复位操作。依次生成各功能装置13所需周期的脉冲信号需占用控制装置11较多的时间，直接影响嵌入式系统的工作效率。
发明内容
本发明所要解决的技术问题是提供一种用于嵌入式系统的复位电路，以解决现有技术中复位电路不能对嵌入式系统中各装置同步复位，降低嵌入式系统准确性的问题。本发明复位电路可对嵌入式系统中各装置同步复位，以提高嵌入式系统的准确性。
本发明还提供一种用于嵌入式系统的复位方法，以解决现有技术中不能对嵌入式系统中各装置同步复位，降低嵌入式系统准确性的问题。本发明复位方法可对嵌入式系统中各装置同步复位，以提高嵌入式系统的准确性。
本发明公开一种用于嵌入式系统的复位电路，包括脉冲发生装置、使能装置、及多路复位信号生成装置；所述脉冲发生装置，用于生成脉冲信号，传送到所述多路复位信号生成装置；所述使能装置，用于接收所述嵌入式系统内控制装置的工作信号，工作信号为连续的脉冲信号；在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，发送复位指令到所述多路复位信号生成装置；所述多路复位信号生成装置，用于在接收到复位指令后，将上述脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
优选的，还包括调控装置，用于接收控制指令，发送复位指令到所述多路复位信号生成装置。
优选的，还包括上电触发装置，用于在上电时刻，发送复位指令到所述多路复位信号生成装置。
优选的，所述多路复位信号生成装置包括周期变换装置和脉冲控制装置；所述周期变换装置，用于将上述脉冲信号变换为至少两路预设周期的脉冲序列；所述脉冲控制装置，用于在上述脉冲序列中分别提取独立的脉冲信号，作为复位信号。
优选的，所述脉冲控制装置包括至少两路结构相同的脉冲控制电路，其中一路脉冲控制电路包括第一触发器和第二触发器，所述第一触发器的J端连接所述第二触发器的J、K端和第一输入端，所述第一触发器的CLK端连接第二输入端，所述第一触发器的SET端连接所述第二一触发器的SET端和第三输入端，所述第一触发器的K端连接所述第二触发器的Q端，所述第一触发器的Q端为输出端。
优选的，所述第一输入端连接高电平，第二输入端连接反向的上述脉冲信号，所述第三输入端连接置位信号。
优选的，所述第一输入端与第三输入端之间串连第一电容，第三输入端与地之间串连第一电阻。
优选的，所述多路复位信号生成装置还包括逻辑变换装置，用于将上述脉冲序列反向变换后，传送到所述脉冲控制装置。
优选的，所述逻辑变换装置为非门，所述非门的输入端连接所述周期变换装置的输出端，所述非门的输出端连接所述脉冲控制装置的输入端。
优选的，所述使能装置为单稳状触发器。
本发明还公开一种用于嵌入式系统的复位方法，包括：检测所述嵌入式系统内控制装置的工作信号；工作信号为连续的脉冲信号；在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
优选的，还包括：在嵌入式系统上电时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
优选的，将生成的脉冲信号转换为至少两路复位信号具体为：将上述脉冲信号变换为至少两路预设周期的脉冲序列；在上述脉冲序列中分别提取独立的脉冲信号，作为复位信号。
与现有技术相比，本发明具有以下优点：
本发明复位电路可生成脉冲信号，并将该脉冲信号转换为多路复位信号，同时对嵌入式系统的控制装置和各功能装置进行复位，使嵌入式系统内的控制装置和各功能装置实现同步复位。相对现有技术中先对控制装置进行复位，再由控制装置执行对各功能装置的复位，本发明有效避免嵌入式系统内控制装置和各功能装置因复位不同步带来的各种弊端，提高嵌入式系统的稳定性。
本发明可生成不同周期的多路复位信号，在嵌入式系统中控制装置和各功能装置所需的复位信号周期不同时，可根据需要灵活分别为控制装置和各功能装置配置所需周期的复位信号，使嵌入式系统可兼容各功能装置，提高嵌入式系统的兼容性。
本发明还提供一种用于嵌入式系统的复位方法，以解决现有技术中不能对嵌入式系统中各装置同步复位，降低嵌入式系统准确性的问题。本发明复位方法可对嵌入式系统中各装置同步复位，以提高嵌入式系统的准确性。
本发明公开一种用于嵌入式系统的复位电路，包括脉冲发生装置、使能装置、及多路复位信号生成装置；所述脉冲发生装置，用于生成脉冲信号，传送到所述多路复位信号生成装置；所述使能装置，用于接收所述嵌入式系统内控制装置的工作信号，工作信号为连续的脉冲信号；在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，发送复位指令到所述多路复位信号生成装置；所述多路复位信号生成装置，用于在接收到复位指令后，将上述脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
优选的，还包括调控装置，用于接收控制指令，发送复位指令到所述多路复位信号生成装置。
优选的，还包括上电触发装置，用于在上电时刻，发送复位指令到所述多路复位信号生成装置。
优选的，所述多路复位信号生成装置包括周期变换装置和脉冲控制装置；所述周期变换装置，用于将上述脉冲信号变换为至少两路预设周期的脉冲序列；所述脉冲控制装置，用于在上述脉冲序列中分别提取独立的脉冲信号，作为复位信号。
优选的，所述脉冲控制装置包括至少两路结构相同的脉冲控制电路，其中一路脉冲控制电路包括第一触发器和第二触发器，所述第一触发器的J端连接所述第二触发器的J、K端和第一输入端，所述第一触发器的CLK端连接第二输入端，所述第一触发器的SET端连接所述第二一触发器的SET端和第三输入端，所述第一触发器的K端连接所述第二触发器的Q端，所述第一触发器的Q端为输出端。
优选的，所述第一输入端连接高电平，第二输入端连接反向的上述脉冲信号，所述第三输入端连接置位信号。
优选的，所述第一输入端与第三输入端之间串连第一电容，第三输入端与地之间串连第一电阻。
优选的，所述多路复位信号生成装置还包括逻辑变换装置，用于将上述脉冲序列反向变换后，传送到所述脉冲控制装置。
优选的，所述逻辑变换装置为非门，所述非门的输入端连接所述周期变换装置的输出端，所述非门的输出端连接所述脉冲控制装置的输入端。
优选的，所述使能装置为单稳状触发器。
本发明还公开一种用于嵌入式系统的复位方法，包括：检测所述嵌入式系统内控制装置的工作信号；工作信号为连续的脉冲信号；在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
优选的，还包括：在嵌入式系统上电时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置和各功能装置。
优选的，将生成的脉冲信号转换为至少两路复位信号具体为：将上述脉冲信号变换为至少两路预设周期的脉冲序列；在上述脉冲序列中分别提取独立的脉冲信号，作为复位信号。
与现有技术相比，本发明具有以下优点：
本发明复位电路可生成脉冲信号，并将该脉冲信号转换为多路复位信号，同时对嵌入式系统的控制装置和各功能装置进行复位，使嵌入式系统内的控制装置和各功能装置实现同步复位。相对现有技术中先对控制装置进行复位，再由控制装置执行对各功能装置的复位，本发明有效避免嵌入式系统内控制装置和各功能装置因复位不同步带来的各种弊端，提高嵌入式系统的稳定性。
本发明可生成不同周期的多路复位信号，在嵌入式系统中控制装置和各功能装置所需的复位信号周期不同时，可根据需要灵活分别为控制装置和各功能装置配置所需周期的复位信号，使嵌入式系统可兼容各功能装置，提高嵌入式系统的兼容性。
附图说明
图1为现有用于嵌入式系统的复位电路示意图；
图2为本发明用于嵌入式系统的复位电路第一实施例结构图
图3为本发明用于嵌入式系统的复位电路第二实施例结构图；
图4为本发明脉冲发生装置生成的方波脉冲信号波形图；
图5为本发明使能装置的电路图；
图6为本发明使能装置的输入输出端波形图；
图7为本发明多路复位信号生成装置的结构示意图；
图8为本发明周期变换装置结构示意图；
图9为本发明周期变换装置输入输出端波形图
图10为本发明逻辑变换装置的电路图；
图11为本发明脉冲控制装置的一实施例电路图；
图12为本发明脉冲控制装置第二输入端和输出端波形图；
图13为本发明用于嵌入式系统的复位电路第三实施例电路图。
图14为图13各输入输出端的波形图；
图15为本发明用于嵌入式系统的复位方法的流程图。
图2为本发明用于嵌入式系统的复位电路第一实施例结构图
图3为本发明用于嵌入式系统的复位电路第二实施例结构图；
图4为本发明脉冲发生装置生成的方波脉冲信号波形图；
图5为本发明使能装置的电路图；
图6为本发明使能装置的输入输出端波形图；
图7为本发明多路复位信号生成装置的结构示意图；
图8为本发明周期变换装置结构示意图；
图9为本发明周期变换装置输入输出端波形图
图10为本发明逻辑变换装置的电路图；
图11为本发明脉冲控制装置的一实施例电路图；
图12为本发明脉冲控制装置第二输入端和输出端波形图；
图13为本发明用于嵌入式系统的复位电路第三实施例电路图。
图14为图13各输入输出端的波形图；
图15为本发明用于嵌入式系统的复位方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明复位电路可将生成的脉冲信号转换为多路不同周期的复位信号，同时发送到嵌入式系统内的各装置，对嵌入式系统内的各装置进行同步复位，提高嵌入式系统的准确性和兼容性。
参阅图2，为本发明用于嵌入式系统的复位电路第一实施例结构图，包括脉冲发生装置21、使能装置22、及多路复位信号生成装置23。嵌入式系统包括控制装置11和多个功能装置13。脉冲发生装置21的输出端连接多路复位信号生成装置23的输入端。使能装置22的输入端连接控制装置11的工作信号输出端，输出端连接多路复位信号生成装置23的控制端，多路复位信号生成装置23的多个输出端分别连接控制装置11和各功能装置13的复位端。
脉冲发生装置21生成具有一定周期的脉冲信号，发送到多路复位信号生成装置23。脉冲发生装置21可以利用脉冲发生电路或者脉冲发生芯片来实现，也可以借助嵌入式系统内部的晶振单元实现。
使能装置22接收嵌入式系统内控制装置11的工作信号，在工作信号异常时，发送复位指令到多路复位信号生成装置23。使能装置22的输入端连接控制装置11的工作信号输出端，对控制装置11输出的工作信号进行检测。控制装置11正常工作时，输出的工作信号一般为规则的、连续的脉冲序列，当控制装置11运行出现异常或内部程序出现“跑飞”时，控制装置11将停止输出连续的脉冲序列。使能装置22当在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，输出复位指令到复位信号生成装置23。
多路复位信号生成装置23在接收到复位指令后，将接收的脉冲信号转换为多路复位信号，分别发送到嵌入式系统内控制装置11和各功能装置13的复位端。多路复位信号生成装置23对接收到脉冲信号进行分频操作，得到多个所需周期的脉冲序列，再在这些脉冲序列中分别提取一个独立的脉冲信号，作为复位信号，发送对应的控制装置11和各功能装置13。
本发明复位电路可生成脉冲信号，并将该脉冲信号转换为多路复位信号，同时对嵌入式系统的控制装置11和各功能装置13进行复位，使嵌入式系统内的控制装置11和各功能装置13实现同步复位。相对现有技术中先对控制装置11进行复位，再由控制装置11执行对各功能装置13的复位，本发明有效避免嵌入式系统内控制装置11和各功能装置13因复位不同步带来的各种弊端，提高嵌入式系统的稳定性。
本发明可增加调控装置，该调控装置可根据控制需要生成复位指令，控制多路复位信号生成装置23对嵌入式系统内的控制装置11和各功能装置13进行复位。
参阅图3，为本发明用于嵌入式系统的复位电路第二实施例结构图，包括脉冲发生装置21、使能装置22、多路复位信号生成装置23、调控装置24、及上电触发装置25。嵌入式系统包括控制装置11和多个功能装置13。脉冲发生装置21的输出端连接多路复位信号生成装置23的输入端。使能装置22的输入端连接控制装置11的工作信号输出端，输出端连接多路复位信号生成装置23的控制端，多路复位信号生成装置23的多个输出端分别连接控制装置11和各功能装置13的复位端。调控装置24的输入端连接多路复位信号生成装置23的控制端。
调控装置24根据系统调控生成复位指令，并发送复位指令到多路复位信号生成装置23。如，在嵌入式系统内控制装置11运行正常，但某个功能装置13出现故障时，可启动调控装置24，调控装置24生成复位指令，发送复位指令到多路复位信号生成装置23。多路复位信号生成装置23在接收到复位指令后，将接收的脉冲信号转换为多路复位信号，分别发送到嵌入式系统内控制装置11和各功能装置13的复位端，使嵌入式系统内的控制装置11和各功能装置13同步复位。
上电触发装置25在嵌入式系统上电时刻，发送复位指令到多路复位信号生成装置23，多路复位信号生成装置23在接收到复位指令后，将接收的脉冲信号转换为多路复位信号，分别发送到嵌入式系统内控制装置11和各功能装置13的复位端，使嵌入式系统内的控制装置11和各功能装置13同步复位。
本发明通过调控装置24启动多路复位信号生成装置23，实现对嵌入式系统内的控制装置11和各功能装置13同步复位。即使嵌入式系统内的控制装置11没有出现故障，也可根据系统控制的需要对嵌入式系统内的各装置进行复位。
本发明脉冲发生装置21可为脉冲发生电路或者晶振芯片，生成固定周期的脉冲信号。但一般该脉冲信号的周期较小，如图4所示，为本发明脉冲发生装置21生成的基准的周期为0.1秒的方波脉冲信号波形图。
本发明使能装置22可为单稳态触发器。参阅图5，为本发明使能装置22电路图，单稳态触发器JK1的输入端In连接控制装置11的输入的工作信号，输出端OUT输出高低电平信号。
参阅图6，为本发明使能装置22的输入输出端波形图，其中信号A1为输入信号，信号A2为其输出信号。信号A1为连续的方波脉冲时，信号A2为高电平。使能装置22在一定的时间间隔内检测到该信号A1不为连续的方波信号时，输出低电平信号。
参阅图7，本发明多路复位信号生成装置23的结构示意图，多路复位信号生成装置23包括周期变换装置231、逻辑变换装置232、和脉冲控制装置233。周期变换装置231的输入端连接脉冲发生装置21的输出端，周期变换装置231输出端连接逻辑变换装置232的输入端，逻辑变换装置232的输出端连接脉冲控制装置233的输入端，脉冲控制装置233的各输出端连接嵌入式系统的控制装置11和各功能装置13。
周期变换装置231可为脉冲计数器，将脉冲发生装置21生成的脉冲信号变换为多个预设周期的脉冲序列。参阅图8，为本发明周期变换装置231示意图，周期变换装置231的CLK端接收脉冲信号发生装置21生成的脉冲信号，PE端接收使能装置22的复位指令。周期变换装置231根据设置对脉冲信号进行分频操作，将脉冲信号转换为预置倍数周期的脉冲序列。
参阅图9，为本发明周期变换装置231输入输出端波形图，其中输入脉冲信号为基准脉冲信号，信号B1、B2为输出的脉冲序列，基准脉冲信号的周期为0.1秒，信号B1的周期为0.2秒，信号B2的周期为0.4秒。
逻辑变换装置232将周期变换装置231输出的脉冲序列反向变换后，传送到脉冲控制装置233。参阅图10，为本发明逻辑变换装置232的电路图，逻辑变换装置232为多个非门F1，各非门F1的输入端连接周期变换装置231的各输出端，各非门F1的输出端连接脉冲控制装置233的各输入端。
脉冲控制装置233接收的脉冲序列中提取独立的脉冲信号。脉冲控制装置232可为逻辑电路或触发器。参阅图11，为本发明脉冲控制装置232的一实施例电路图，包括触发器U1、触发器U2、触发器U3、和触发器U4，触发器U1的J端引脚连接触发器U2的J、K端引脚和输入端In1，触发器U1的CLK端引脚连接输入端IN2，触发器U1的SET端引脚连接触发器U2的SET端引脚和输入端In3，触发器U1的K端引脚连接触发器U2的Q端引脚，触发器U1的Q端引脚为输出端Out1。输入端In1连接高电平，输入端IN2连接逻辑变换装置232输出的脉冲序列，输入端In3连接置位信号。输入端In1与输入端In3之间连接电容C1，输入端In3与地之间串连电阻R1。
当输入端IN3输入高电平时，触发器U1和触发器U2的Q端输出高电平，且输出端Out1不受J、K端信号电平的影响，输出高电平；当输入端IN3输入低电平信号时，输出端Out1的输出信号与输入端In1、输入端In2相关。电容C1可保证在上电时，输出端Out1输出反向电平信号。
参阅图12，为本发明脉冲控制装置232在输入端In3输入低电平信号时，输入端In2的波形与输出端Out1的波形，触发器U3和触发器U4的连接方式和工作原理与触发器U1和触发器U2相同，不再赘述。
本发明使能装置21可为74LS123芯片，周期变换装置231可为CD4029芯片。参阅图13，为本发明用于嵌入式系统的复位电路第三实施例电路图。74LS123芯片的输入端IN连接控制装置11的工作信号输出端，74LS123芯片的输出端Q连接CD4029芯片的PE端，CD4029芯片的CLK端连接晶振芯片的输出端，CD4029芯片的A、B、C、D四个输出端分别连接非门F1、非门F2、非门F3、非门F4的输入端，非门F1、非门F2、非门F3、非门F4的输出端连接触发器U1、触发器U3、触发器U5、触发器U7的CLK端，触发器U1、触发器U3、触发器U5、触发器U7的Q端分别为输出端Out1、输出端Out2、输出端Out3、输出端Out 4。
参与图14，为图13各输入输出端点的波形图。当控制装置11出现故障，输出的方波信号为变为低电平信号后(见波形In)，74LS123芯片P1在一定时间范围内检测不到方波信号，将高电平输出转为低电平输出(见波形Q)，CD4029芯片P2启动，将接收的固定周期的脉冲信号(见波形CLK)转换为四路不同周期的脉冲序列(见波形A、B、C、D)，输出端Out1、输出端Out2、输出端Out3、输出端Out4基于上述脉冲序列生成四个不同周期的复位信号(见Out1、Out2、Out3、Out4)。
在嵌入式系统中，控制装置11一般所需的复位信号周期较短，可将输出端Out1连接控制装置11的复位端，输出端Out2、输出端Out3、输出端Out4连接各功能装置13的复位端。输出端Out1输出的复位周期较短，当各功能装置13仍在复位状态时，控制装置11可先完成复位，进行必要的初始化操作，当各功能装置13完成复位操作后，控制装置11可立即开始对各功能装置进行控制操作，大大地提高嵌入式系统的工作效率。
本发明可生成不同周期的多路复位信号，在嵌入式系统中控制装置11和各功能装置13所需的复位信号周期不同时，可根据需要灵活分别为控制装置11和各功能装置13配置所需周期的复位信号，使嵌入式系统可兼容各功能装置13，提高嵌入式系统的兼容性。
基于用于嵌入式系统的复位电路，本发明还提供一种用于嵌入式系统的复位方法，该复位方法可对嵌入式系统中各装置同步复位，以提高嵌入式系统的准确性。
参阅图15，为本发明用于嵌入式系统的复位方法的流程图，具体步骤如下。
步骤S151、检测嵌入式系统内控制装置的工作信号。控制装置11正常工作时，输出的工作信号一般为规则的、连续的脉冲序列，当控制装置11运行出现异常或内部程序出现“跑飞”时，控制装置11将停止输出连续的脉冲序列，输出低电平信号。
步骤S152、如工作信号异常，将生成的脉冲信号转换为至少两路复位信号，分别发送到嵌入式系统内控制装置和各功能装置，对其进行同步复位；如工作信号正常，不动作。在工作信号异常时，对脉冲信号进行分频操作，得到多个所需周期的脉冲序列，再在这些脉冲序列中分别提取一个独立的脉冲信号，作为复位信号，发送对应的控制装置11和各功能装置13，使控制装置11和各功能装置13进行同步复位。
本发明还可在嵌入式系统上电时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置11和各功能装置13。使控制装置11和各功能装置13进行同步复位。
以上对本发明所提供的一种用于嵌入式系统的复位电路和复位方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
本发明复位电路可将生成的脉冲信号转换为多路不同周期的复位信号，同时发送到嵌入式系统内的各装置，对嵌入式系统内的各装置进行同步复位，提高嵌入式系统的准确性和兼容性。
参阅图2，为本发明用于嵌入式系统的复位电路第一实施例结构图，包括脉冲发生装置21、使能装置22、及多路复位信号生成装置23。嵌入式系统包括控制装置11和多个功能装置13。脉冲发生装置21的输出端连接多路复位信号生成装置23的输入端。使能装置22的输入端连接控制装置11的工作信号输出端，输出端连接多路复位信号生成装置23的控制端，多路复位信号生成装置23的多个输出端分别连接控制装置11和各功能装置13的复位端。
脉冲发生装置21生成具有一定周期的脉冲信号，发送到多路复位信号生成装置23。脉冲发生装置21可以利用脉冲发生电路或者脉冲发生芯片来实现，也可以借助嵌入式系统内部的晶振单元实现。
使能装置22接收嵌入式系统内控制装置11的工作信号，在工作信号异常时，发送复位指令到多路复位信号生成装置23。使能装置22的输入端连接控制装置11的工作信号输出端，对控制装置11输出的工作信号进行检测。控制装置11正常工作时，输出的工作信号一般为规则的、连续的脉冲序列，当控制装置11运行出现异常或内部程序出现“跑飞”时，控制装置11将停止输出连续的脉冲序列。使能装置22当在一定的时间间隔内未检测到有连续的脉冲信号输入，或输入的脉冲信号不连续时，输出复位指令到复位信号生成装置23。
多路复位信号生成装置23在接收到复位指令后，将接收的脉冲信号转换为多路复位信号，分别发送到嵌入式系统内控制装置11和各功能装置13的复位端。多路复位信号生成装置23对接收到脉冲信号进行分频操作，得到多个所需周期的脉冲序列，再在这些脉冲序列中分别提取一个独立的脉冲信号，作为复位信号，发送对应的控制装置11和各功能装置13。
本发明复位电路可生成脉冲信号，并将该脉冲信号转换为多路复位信号，同时对嵌入式系统的控制装置11和各功能装置13进行复位，使嵌入式系统内的控制装置11和各功能装置13实现同步复位。相对现有技术中先对控制装置11进行复位，再由控制装置11执行对各功能装置13的复位，本发明有效避免嵌入式系统内控制装置11和各功能装置13因复位不同步带来的各种弊端，提高嵌入式系统的稳定性。
本发明可增加调控装置，该调控装置可根据控制需要生成复位指令，控制多路复位信号生成装置23对嵌入式系统内的控制装置11和各功能装置13进行复位。
参阅图3，为本发明用于嵌入式系统的复位电路第二实施例结构图，包括脉冲发生装置21、使能装置22、多路复位信号生成装置23、调控装置24、及上电触发装置25。嵌入式系统包括控制装置11和多个功能装置13。脉冲发生装置21的输出端连接多路复位信号生成装置23的输入端。使能装置22的输入端连接控制装置11的工作信号输出端，输出端连接多路复位信号生成装置23的控制端，多路复位信号生成装置23的多个输出端分别连接控制装置11和各功能装置13的复位端。调控装置24的输入端连接多路复位信号生成装置23的控制端。
调控装置24根据系统调控生成复位指令，并发送复位指令到多路复位信号生成装置23。如，在嵌入式系统内控制装置11运行正常，但某个功能装置13出现故障时，可启动调控装置24，调控装置24生成复位指令，发送复位指令到多路复位信号生成装置23。多路复位信号生成装置23在接收到复位指令后，将接收的脉冲信号转换为多路复位信号，分别发送到嵌入式系统内控制装置11和各功能装置13的复位端，使嵌入式系统内的控制装置11和各功能装置13同步复位。
上电触发装置25在嵌入式系统上电时刻，发送复位指令到多路复位信号生成装置23，多路复位信号生成装置23在接收到复位指令后，将接收的脉冲信号转换为多路复位信号，分别发送到嵌入式系统内控制装置11和各功能装置13的复位端，使嵌入式系统内的控制装置11和各功能装置13同步复位。
本发明通过调控装置24启动多路复位信号生成装置23，实现对嵌入式系统内的控制装置11和各功能装置13同步复位。即使嵌入式系统内的控制装置11没有出现故障，也可根据系统控制的需要对嵌入式系统内的各装置进行复位。
本发明脉冲发生装置21可为脉冲发生电路或者晶振芯片，生成固定周期的脉冲信号。但一般该脉冲信号的周期较小，如图4所示，为本发明脉冲发生装置21生成的基准的周期为0.1秒的方波脉冲信号波形图。
本发明使能装置22可为单稳态触发器。参阅图5，为本发明使能装置22电路图，单稳态触发器JK1的输入端In连接控制装置11的输入的工作信号，输出端OUT输出高低电平信号。
参阅图6，为本发明使能装置22的输入输出端波形图，其中信号A1为输入信号，信号A2为其输出信号。信号A1为连续的方波脉冲时，信号A2为高电平。使能装置22在一定的时间间隔内检测到该信号A1不为连续的方波信号时，输出低电平信号。
参阅图7，本发明多路复位信号生成装置23的结构示意图，多路复位信号生成装置23包括周期变换装置231、逻辑变换装置232、和脉冲控制装置233。周期变换装置231的输入端连接脉冲发生装置21的输出端，周期变换装置231输出端连接逻辑变换装置232的输入端，逻辑变换装置232的输出端连接脉冲控制装置233的输入端，脉冲控制装置233的各输出端连接嵌入式系统的控制装置11和各功能装置13。
周期变换装置231可为脉冲计数器，将脉冲发生装置21生成的脉冲信号变换为多个预设周期的脉冲序列。参阅图8，为本发明周期变换装置231示意图，周期变换装置231的CLK端接收脉冲信号发生装置21生成的脉冲信号，PE端接收使能装置22的复位指令。周期变换装置231根据设置对脉冲信号进行分频操作，将脉冲信号转换为预置倍数周期的脉冲序列。
参阅图9，为本发明周期变换装置231输入输出端波形图，其中输入脉冲信号为基准脉冲信号，信号B1、B2为输出的脉冲序列，基准脉冲信号的周期为0.1秒，信号B1的周期为0.2秒，信号B2的周期为0.4秒。
逻辑变换装置232将周期变换装置231输出的脉冲序列反向变换后，传送到脉冲控制装置233。参阅图10，为本发明逻辑变换装置232的电路图，逻辑变换装置232为多个非门F1，各非门F1的输入端连接周期变换装置231的各输出端，各非门F1的输出端连接脉冲控制装置233的各输入端。
脉冲控制装置233接收的脉冲序列中提取独立的脉冲信号。脉冲控制装置232可为逻辑电路或触发器。参阅图11，为本发明脉冲控制装置232的一实施例电路图，包括触发器U1、触发器U2、触发器U3、和触发器U4，触发器U1的J端引脚连接触发器U2的J、K端引脚和输入端In1，触发器U1的CLK端引脚连接输入端IN2，触发器U1的SET端引脚连接触发器U2的SET端引脚和输入端In3，触发器U1的K端引脚连接触发器U2的Q端引脚，触发器U1的Q端引脚为输出端Out1。输入端In1连接高电平，输入端IN2连接逻辑变换装置232输出的脉冲序列，输入端In3连接置位信号。输入端In1与输入端In3之间连接电容C1，输入端In3与地之间串连电阻R1。
当输入端IN3输入高电平时，触发器U1和触发器U2的Q端输出高电平，且输出端Out1不受J、K端信号电平的影响，输出高电平；当输入端IN3输入低电平信号时，输出端Out1的输出信号与输入端In1、输入端In2相关。电容C1可保证在上电时，输出端Out1输出反向电平信号。
参阅图12，为本发明脉冲控制装置232在输入端In3输入低电平信号时，输入端In2的波形与输出端Out1的波形，触发器U3和触发器U4的连接方式和工作原理与触发器U1和触发器U2相同，不再赘述。
本发明使能装置21可为74LS123芯片，周期变换装置231可为CD4029芯片。参阅图13，为本发明用于嵌入式系统的复位电路第三实施例电路图。74LS123芯片的输入端IN连接控制装置11的工作信号输出端，74LS123芯片的输出端Q连接CD4029芯片的PE端，CD4029芯片的CLK端连接晶振芯片的输出端，CD4029芯片的A、B、C、D四个输出端分别连接非门F1、非门F2、非门F3、非门F4的输入端，非门F1、非门F2、非门F3、非门F4的输出端连接触发器U1、触发器U3、触发器U5、触发器U7的CLK端，触发器U1、触发器U3、触发器U5、触发器U7的Q端分别为输出端Out1、输出端Out2、输出端Out3、输出端Out 4。
参与图14，为图13各输入输出端点的波形图。当控制装置11出现故障，输出的方波信号为变为低电平信号后(见波形In)，74LS123芯片P1在一定时间范围内检测不到方波信号，将高电平输出转为低电平输出(见波形Q)，CD4029芯片P2启动，将接收的固定周期的脉冲信号(见波形CLK)转换为四路不同周期的脉冲序列(见波形A、B、C、D)，输出端Out1、输出端Out2、输出端Out3、输出端Out4基于上述脉冲序列生成四个不同周期的复位信号(见Out1、Out2、Out3、Out4)。
在嵌入式系统中，控制装置11一般所需的复位信号周期较短，可将输出端Out1连接控制装置11的复位端，输出端Out2、输出端Out3、输出端Out4连接各功能装置13的复位端。输出端Out1输出的复位周期较短，当各功能装置13仍在复位状态时，控制装置11可先完成复位，进行必要的初始化操作，当各功能装置13完成复位操作后，控制装置11可立即开始对各功能装置进行控制操作，大大地提高嵌入式系统的工作效率。
本发明可生成不同周期的多路复位信号，在嵌入式系统中控制装置11和各功能装置13所需的复位信号周期不同时，可根据需要灵活分别为控制装置11和各功能装置13配置所需周期的复位信号，使嵌入式系统可兼容各功能装置13，提高嵌入式系统的兼容性。
基于用于嵌入式系统的复位电路，本发明还提供一种用于嵌入式系统的复位方法，该复位方法可对嵌入式系统中各装置同步复位，以提高嵌入式系统的准确性。
参阅图15，为本发明用于嵌入式系统的复位方法的流程图，具体步骤如下。
步骤S151、检测嵌入式系统内控制装置的工作信号。控制装置11正常工作时，输出的工作信号一般为规则的、连续的脉冲序列，当控制装置11运行出现异常或内部程序出现“跑飞”时，控制装置11将停止输出连续的脉冲序列，输出低电平信号。
步骤S152、如工作信号异常，将生成的脉冲信号转换为至少两路复位信号，分别发送到嵌入式系统内控制装置和各功能装置，对其进行同步复位；如工作信号正常，不动作。在工作信号异常时，对脉冲信号进行分频操作，得到多个所需周期的脉冲序列，再在这些脉冲序列中分别提取一个独立的脉冲信号，作为复位信号，发送对应的控制装置11和各功能装置13，使控制装置11和各功能装置13进行同步复位。
本发明还可在嵌入式系统上电时，将生成的脉冲信号转换为至少两路复位信号，分别发送到所述嵌入式系统内控制装置11和各功能装置13。使控制装置11和各功能装置13进行同步复位。
以上对本发明所提供的一种用于嵌入式系统的复位电路和复位方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。