可校准电容失配和有限增益误差的流水线型模数转换器

摘要

本发明属于模数转换器技术领域，具体为可校准电容失配和有限增益误差的流水线型模数转换器。本发明在现有同类模数转换器基础上增加了一个子转换级电路、一个控制时钟产生电路和一个误差探测器，使各子转换级电路具有二种运作模式：正常工作模式和校准模式。各子转换级电路共用一个误差探测器，对正在校准的子转换级电路输出进行放大。此外，各子转换级电路都有一个存储误差探测器输出的存储器，用于控制该级电路中放大器的增益，并使由放大器有限增益以及电容失配引起的两种误差绝对值大小相同且符号相反，相互抵消，从而使该级电路实现无偏差转换。

权利要求

1.一种用于流水线型模数转换器中的子转换级电路，其特征在于它包含一个放大器、一个由比较器和数字单元构成的子模数转换器、以及第一电容和第二电容；所述第一电容选择性地连接到模拟输入节点与所述放大器的输入端之间，以及多个相对应的数字参考信号与所述放大器的输入端之间；所述第二电容选择性地连接到一个直流电平与所述放大器的输入端之间，以及所述放大器的输入端与所述放大器的输出端之间；第一电容的电容值2C、第二电容的电容值C-ΔC、以及所述放大器的增益A满足：ΔC为电容失配；

其中在一采样阶段时，所述第一电容连接到模拟输入节点与所述放大器的输入端之间，所述第二电容连接到一个直流电平与所述放大器的输入端之间；在一保持阶段，所述第一电容连接到多个相对应的数字参考信号与所述放大器的输入端之间，所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间；

所述的子转换级电路还包含一个误差探测器和存储器，所述放大器的增益A可调，这时该子转换级电路具有两种工作模式：正常工作模式和校准模式；

其中在正常工作模式下，在一采样阶段时，所述第一电容连接到模拟输入节点与所述放大器的输入端之间，所述第二电容连接到一个直流电平与所述放大器的输入端之间；在一保持阶段，所述第一电容连接到多个相对应的数字参考信号与所述放大器的输入端之间，所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间；

在校准模式下，在一采样阶段时，所述第一电容连接到参考信号Vref/2与所述放大器的输入端之间，所述第二电容连接到一个直流电平与所述放大器的输入端之间；在一保持阶段，所述第一电容连接到一个直流电平与所述放大器的输入端之间，所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间，所述误差探测器探测所述放大器的输出与参考信号Vref之间的差值，所述误差探测器的输出信号存储在存储器中并对所述放大器的增益进行调整，使得第一电容和第二电容的电容比值在实际应用中变化时，所述公式依然能满足。

2.一种包含有如权利要求1所述的子转换级电路的流水线型模数转换器。

3.如权利要求2所述的流水线型模数转换器，其特征在于除了包括传统流水线型模数转换器的内容，即一个可供选用的采样保持电路、第1到第N-2级子转换级电路、最后一级全并行级电路和一个数字校正电路之外，增加了一个第N-1级子转换级电路、一个控制时钟产生电路；其中，采样保持电路的输出作为第1级子转换级电路的输入；采样保持电路的输出以及第1级子转换级电路的输出作为第2级子转换级电路的输入；而其它第3级到第N-1级子转换级电路中至少有一级有两个不同的输入，其中有两个不同输入的任何第i级的两个输入中，一个来自第i-1级子转换级电路的输出，另外一个来自第i-2级子转换级电路的输出；最后一级全并行级电路的输入可直接来自第N-1级子转换级电路的输出，或者分别来自第N-2级子转换级电路和第N-1级子转换级电路的输出；控制时钟产生电路分别与采样保持电路、第1级-第N-1级子转换级电路和全并行级电路连接，时钟输入通过控制时钟产生电路产生需要的时钟序列去控制各个模块的工作；第1级-第N-1级子转换级电路和全并行级电路分别与数字校正电路连接；这里N用来定义子转换级电路的级数，取3-50的任何一个整数；

其中在第N-1级子转换级电路只有正常工作模式时，最后一级全并行级电路的输入来自第N-1级子转换级电路的输出；在第N-1级子转换级电路除了正常工作模式，还有校准模式时，最后一级全并行级电路则具有两个输入，分别来自第N-2级子转换级电路和第N-1级子转换级电路的输出，此时在第N-1级子转换级电路处于正常工作模式时，第N-1级子转换级电路的输出被选中有效，在第N-1级子转换级电路处于校准模式时，第N-2级子转换级电路的输出被选中有效。

4.如权利要求3所述的流水线型模数转换器，其特征在于所述的第2到第N-1级的子转换级电路中至少有一级以及第1级子转换级电路都包含有如权利要求2所述的子转换级电路，这时所述的子转换级电路都具有两种运作模式，即正常工作模式和校准模式；所述具有两种运作模式的子转换级电路受时钟的控制，轮流处于校准模式，而保持共有N-2级子转换级电路处于正常流水线工作模式，以此实现不中断正常工作的周期性准实时校准目的。

5.如权利要求3所述的流水线型模数转换器，其特征在于所述的第3到第N-1级的子转换级电路中至少有一级以及第2级子转换级电路都具有两个输入，这些具有两个输入的子转换级电路包含一个开关单元，对两个输入信号进行选择，其中一个被选中有效；对于第2级子转换级电路，如果第1级子转换级电路在正常工作模式，其输出被选中有效，如果第1级在校准模式，则采样保持电路的输出被选中有效；所述的第3到第N-1级的子转换级电路中的任何第i级，如果第i-1级在正常工作模式，其输出被选中有效，如果第i-1级在校准模式，则第i-2级的输出被选中有效。

6.如权利要求4所述的流水线型模数转换器，其特征在于具有两种运作模式的子转换级电路，它们共用一个误差探测器以节省面积和功率。

说明书

技术领域

本发明属于模数转换器技术领域，具体涉及一种采用低增益放大器的流水线型模数转换器。

背景技术

模数转换器(ADC)是一个将模拟信号转换成数字信号即对模拟信号进行数字化(digitize)的元件。在高速模数转换器中，至今报道速度最快的是全并行(flash)结构。然而，基于全并行结构的模数转换器需要大量极其精确和快速的比较器，这将消耗极大的芯片面积和功率。众多模数转换器结构中，有不少能够克服全并行结构模数转换器的缺点，流水线结构正是其中之一。而且，与其它模数转换器结构相比，流水线结构可以在速度、精度、功耗以及芯片面积之间找到更好的权衡。
图1是采用每级1.5位结构的传统流水线型模数转换器框图，其中模数转换器100的分辨率以10比特(N＝10)为例。该模数转换器100包含了一个可供选用的采样保持电路101、子转换级电路102-109、最后一级全并行级电路120以及数字校正电路130。可供选用的采样保持电路101在采样阶段对输入模拟信号进行采样，并随后在保持阶段将采样到的模拟信号输出。该模拟信号被第一级转换电路102量化成1.5位的数字输出。子转换级电路102-109的数字输出均为1.5位，而最后一级120的数字输出为2位，所有这些输出都输送到数字模块130进行处理。这些1.5位数字输出也被反馈给每级自己变成一个模拟量，并与该级采样到的模拟输入信号比较，它们的差值被放大2倍后形成余量电压输出给后级电路采样。每一级有效转换的信息量只有1位，另外半位用作冗余以减轻对比较器的失调要求。数字校正电路130会对这些冗余信息进行处理并产生N位数字输出。
各个子转换级电路102-109的电路框图是一致的，如图2A采样阶段和图2B保持阶段所示。所举例子虽为单端结构，但实际上可为差分结构，下同。单个子转换级电路包含有一个放大器201、两个电容C1和C2、两个比较器210和211以及一个数字单元220。如图2A所示，在采样阶段，放大器201的输出和反向输入端相连，并与两个电容C1和C2的上极板相接，放大器201的正向输入端则短接到一个直流电平(如地)。C1和C2的下极板对输入模拟信号Vin并行采样，Vin同时也作为两个比较器210和211的输入并分别与两个参考电压进行比较。数字单元220根据比较器的比较结果产生数字输出Di(其值为-1、0、或1)。在保持阶段，如图2B所示，放大器201工作于放大模式，其反相输入端依然与C1和C2的上极板相接，而其输出端与电容C2的下极板相连，电容C1的下极板则依据Di的值与不同的参考电压相接。因此，放大器201的输出Vout由输入模拟信号Vin、Di、电容C1和C2电容比值、放大器201的增益、以及参考电压Vref共同决定，而为了使输出Vout与输入模拟信号Vin形成一个精确的2倍关系，C1和C2需要完美匹配且放大器201的增益要无限大。
图3所示为每级1.5位结构的传统流水线型模数转换器的理想转换特性，Vref/4和-Vref/4是对应其中的两个阈值点或叫转折点。
上面提及的流水线型结构中，电容失配和有限放大器增益均会影响模数转换器的性能。用来补偿电容失配的校准技术[1]-[2]已有不少，针对有限放大器增益误差进行补偿[3]-[4]的也有很多。此外，数字校准技术[5]对电容失配和有限放大器增益误差均能进行校正。但是，一般而言，这些方法要么难以实现，要么非常耗时，要么需要额外的转换处理步骤，或者兼而有之。

发明内容

本发明的目的是提供一种功率省、转换速度快的可校准电容失配和有限增益误差的流水线型模数转换器。
本发明是基于这样的发现。在流水线型模数转换器的子转换级电路里面，由放大器有限增益以及电容失配所引起的两种误差如果绝对值大小相同且符号相反，那么它们可以相互抵消，该级电路就能实现无偏差转换了。该子转换级电路包含一个放大器、一个由比较器和数字单元构成的子模数转换器、以及第一电容和第二电容；所述第一电容选择性地连接到模拟输入节点与所述放大器的输入端之间，以及多个相对应的数字参考信号与所述放大器的输入端之间；所述第二电容选择性地连接到一个直流电平与所述放大器的输入端之间，以及所述放大器的输入端与所述放大器的输出端之间；而且，第一电容的电容值2C、第二电容的电容值C-ΔC、以及所述放大器的增益A满足：
$\frac{\mathrm{\Delta C}}{C}=\frac{3}{A+1}---\left(1\right)$
这里，ΔC为电容失配。其中在一采样阶段时，所述第一电容连接到模拟输入节点与所述放大器的输入端之间，所述第二电容连接到一个直流电平与所述放大器的输入端之间；在一保持阶段，所述第一电容连接到多个相对应的数字参考信号与所述放大器的输入端之间，所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间。
实际应用时，由于制造工艺不理想以及温度变化导致两个电容比值有所变化，为了确保式(1)成立，所述放大器的增益A就要可调，这样该子转换级电路还需要包含一个误差探测器和存储器，且具有两种工作模式：正常工作模式和校准模式。其中在正常工作模式下，在一采样阶段时，所述第一电容连接到模拟输入节点与所述放大器的输入端之间，所述第二电容连接到一个直流电平与所述放大器的输入端之间；在一保持阶段，所述第一电容连接到多个相对应的数字参考信号与所述放大器的输入端之间，所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间。在校准模式下，在一采样阶段时，所述第一电容连接到参考信号Vref/2与所述放大器的输入端之间，所述第二电容连接到一个直流电平与所述放大器的输入端之间；在一保持阶段，所述第一电容连接到一个直流电平与所述放大器的输入端之间，所述第二电容连接到所述放大器的输入端与所述放大器的输出端之间，所述误差探测器探测所述放大器的输出与参考信号Vref之间的差值，所述误差探测器的输出信号存储在存储器中并对所述放大器的增益进行调整，使得在第一电容和第二电容的电容比值实际应用时变化，所述公式依然能满足。
本发明提出的流水线型模数转换器包含有上述的子转换级电路。
一方面，本发明提出的流水线型模数转换器中，至少有两个子转换级电路需要进行调整从而具有两种运作模式：正常工作模式和校准模式。处于校准模式的子转换级电路要从流水线中移开，同时需要额外增加一级子转换级电路以确保流水线的正常运转。具有上述两种工作模式的的子转换级电路将周期性地一个接一个被校准。
另一方面，经过调整的子转换级电路中的放大器增益较低，与之相配，两个电容的值是分别特意选定的。此外，在校准模式时，放大器的增益通过一个反馈回路进行调整，以跟上由于制造工艺不理想以及温度变化导致的两个电容比值的变化。
根据上述思想实现的电路如图4所示。它是在图1所示的传统的模数转换器的基础上增加了一个子转换电路410和一个控制时钟产生电路440。具体来说，它包括一个可供选用的采样保持电路、第1到第N-2级子转换级电路、最后一级全并行级电路和一个数字校正电路之外，增加了一个第N-1级子转换级电路、一个控制时钟产生电路；其中，采样保持电路的输出作为第1级子转换级电路的输入；采样保持电路的输出以及第1级子转换级电路的输出作为第2级子转换级电路的输入；而其它第3级到第N-1级子转换级电路中至少有一级有两个不同的输入，其中有两个不同输入的任何第i级的两个输入中，一个来自第i-1级子转换级电路的输出，另外一个来自第i-2级子转换级电路的输出；最后一级全并行级电路的输入可直接来自第N-1级子转换级电路的输出，或者分别来自第N-2级子转换级电路和第N-1级子转换级电路的输出；控制时钟产生电路分别与采样保持电路、第1级-第N-1级子转换级电路和全并行级电路连接，时钟输入通过控制时钟产生电路产生需要的时钟序列去控制各个模块的工作；第1级-第N-1级子转换级电路和全并行级电路分别与数字校正电路连接；这里N用来定义子转换级电路的级数，取3-50的任何一个整数；
其中在第N-1级子转换级电路只有正常工作模式时，最后一级全并行级电路的输入来自第N-1级子转换级电路的输出；在第N-1级子转换级电路除了正常工作模式，还有校准模式时，最后一级全并行级电路则具有两个输入，分别来自第N-2级子转换级电路和第N-1级子转换级电路的输出，此时在第N-1级子转换级电路处于正常工作模式时，第N-1级子转换级电路的输出被选中有效，在第N-1级子转换级电路处于校准模式时，第N-2级子转换级电路的输出被选中有效。
上述流水线型模数转换器中，可以有下述结构形式，即所述的第2到第N-1级的子转换级电路中至少有一级以及第1级子转换级电路都包含有如前所述的子转换级电路，这时所述的子转换级电路都具有两种运作模式，即正常工作模式和校准模式；所述具有两种运作模式的子转换级电路受时钟的控制，轮流处于校准模式，而保持共有N-2级子转换级电路处于正常流水线工作模式，以此实现不中断正常工作的周期性准实时校准目的。
上述流水线型模数转换器中，还可以有如下结构形式，所述的第3到第N-1级的子转换级电路中至少有一级以及第2级子转换级电路都具有两个输入，这些具有两个输入的子转换级电路包含一个开关单元，对两个输入信号进行选择，其中一个被选中有效；对于第2级子转换级电路，如果第1级子转换级电路在正常工作模式，其输出被选中有效，如果第1级在校准模式，则采样保持电路的输出被选中有效；所述的第3到第N-1级的子转换级电路中的任何第i级，如果第i-1级在正常工作模式，其输出被选中有效，如果第i-1级在校准模式，则第i-2级的输出被选中有效。
上述流水线型模数转换器中，具有两种运作模式的子转换级电路，它们共用一个误差探测器以节省面积和功率。
采用本发明实现的流水线型模数转换器里面，放大器可以运用单级低增益结构，而电容的选取对于匹配性并不敏感(只受限于kT/C噪声)。因此，转换速率、功耗和芯片面积等各方面的性能可以显著提高。

附图说明

图1是每级1.5位结构的传统流水线型模数转换器的示意图。
图2A是传统1.5位子转换级在采样阶段的电路图。
图2B是传统1.5位子转换级在保持阶段的电路图。
图3是传统1.5位子转换级对输入模拟电压进行量化的曲线。
图4是依据本发明优选方案实现的每级1.5位流水线型模数转换器示意图。
图5A是示范实现方案中1.5位子转换级于正常工作模式采样阶段的电路图。
图5B是示范实现方案中1.5位子转换级于正常工作模式保持阶段的电路图。
图5C是示范实现方案中1.5位子转换级于校准模式采样阶段的电路图。
图5D是示范实现方案中1.5位子转换级于校准模式保持阶段的电路图。

具体实施方式

基于本发明的实现方案框图如图4所示，其中流水线型模数转换器采用了每级1.5位的结构，分辨率以10比特(N＝10)为例。与图1中传统的模数转换器100相比，新的模数转换器400多了一个子转换级电路410和一个控制时钟产生电路440。时钟输入经过控制时钟产生电路440产生需要的时钟序列去控制各模块的运作，包括可供选用的采样保持电路401、子转换级电路402-410、最后一级全并行级电路420以及数字校正电路430。一般而言，除了最后一级2位的全并行级电路，一个10位的流水线型模数转换器还需要8个子转换级电路。而在该新结构中，为了进行周期性地校准，共需要9级子转换级电路402-410。
图4中，模拟输入信号输送给可供选用的采样保持电路401，后者的输出作为第1级子转换级电路402的输入；采样保持电路401的输出以及第1级子转换级电路402的输出作为第2级子转换级电路403的输入；而其它第3级到第N-1级子转换级电路404-410至少有一级有两个不同的输入，其中有两个不同输入的任何第i级的两个输入中，一个来自第i-1级子转换级电路的输出，另外一个来自第i-2级子转换级电路的输出；最后一级全并行级电路420的输入可直接来自第N-1级子转换级电路410的输出，或者分别来自第N-2级子转换级电路409和第N-1级子转换级电路410的输出；控制时钟产生电路440分别与采样保持电路401、第1级-第N-1级子转换级电路402-410和全并行级电路420连接，时钟输入通过控制时钟产生电路440产生需要的时钟序列去控制各个模块的工作；第1级-第N-1级子转换级电路402-410和全并行级电路420分别与数字校正电路430连接；这里N用来定义子转换级电路的级数，取3-50的任何一个整数。
其中在第N-1级子转换级电路410只有正常工作模式时，最后一级全并行级电路420的输入来自第N-1级子转换级电路410的输出；在第N-1级子转换级电路410除了正常工作模式，还有校准模式时，最后一级全并行级电路420则具有两个输入，分别来自第N-2级子转换级电路409和第N-1级子转换级电路410的输出，此时在第N-1级子转换级电路410处于正常工作模式时，第N-1级子转换级电路的输出被选中有效，在第N-1级子转换级电路410处于校准模式时，第N-2级子转换级电路409的输出被选中有效。
在该新结构中，共有N-1级子转换电路，从而可以进行周期性的校准。其特征在于第2到第N-1级的子转换级电路403-410中至少有一级以及第1级子转换级电路402都具有两种运作模式，即正常工作模式和校准模式；这些具有两种运作模式的子转换级电路受时钟的控制，轮流处于校准模式，而保持共有N-2级子转换级电路处于正常流水线工作模式，以此实现不中断正常工作的周期性准实时校准目的。所述具有两种运作模式的子转换级电路具体操作如下：首先，第1级子转换级电路402从流水线中移开，去做校准；当第1级子转换级电路402校准完毕后，又重新回到流水线里面，第2级子转换级电路403以同样方式开始校准，依次类推，直到最后一级子转换级电路校准结束，整个步骤再重复进行。
本发明中，各子转换级电路的电路图如图5A、图5B、图5C和图5D所示。其特征在于所述的第3到第N-1级的子转换级电路中至少有一级以及第2级子转换级电路都具有两个输入，这些具有两个输入的子转换级电路的结构与传统子转换级电路(见图2A和2B)稍有不同。因为采样阶段，子转换级电路都有两个模拟信号Vin1和Vin2的输入，因此，在放大器501和两个比较器510、511之前设置一个选择开关单元530。具体来说，它包含一个放大器501、两个电容C1和C2、两个比较器510和511，一个数字单元520，一个选择开关单元530，以及一个存储器540，见图5A所示。存储器540存储的电压Vctr对放大器501的增益进行调整。在采样阶段，两个输入模拟电压Vin1和Vin2经过开关单元530的选择，其中一个被选中有效。对于第2级子转换级电路403，如果第1级子转换级电路402在正常工作模式，其输出被选中有效，如果第1级402在校准模式，则采样保持电路401的输出被选中有效；对于子转换级电路404-410中的任何第i级，如果第i-1级在正常工作模式，其输出(即Vin1)被选中有效；如果第i-1级在校准模式，则第i-2级的输出(即Vin2)被选中有效。而第1级子转换级电路402并不包含选择开关单元，模拟输入信号直接与第一个电容C1的下极板相连，同时也与两个比较器510和511的输入端相连。
传统结构中，用来采样的电容是2个。而现在的结构中，只有一个电容C1用来采样，其电容值是另一个电容C2的约两倍，即C1＝2C，C2＝C-ΔC，如图5A所示。在采样阶段，输入模拟信号与电容C1的下极板相接，电容C2进行复位(下极板接一个直流电平，如地)，放大器501的输出和其反相输入端相连，并与电容C1和电容C2的上极板相接。两个比较器510-511和数字单元520的工作方式与传统子转换级电路中的类似。
在保持阶段，如图5B所示，放大器501工作于放大模式，其反相输入端依然与电容C1和C2的上极板相接，而其输出端与电容C2的下极板相连，电容C1的下极板则依据Di(-1，0或1)的值与不同的参考电压(0或)相接。此时，输出Vout即为：
$V_{\mathrm{out}}=\frac{{2V}_{\mathrm{in}}+D_i{V}_{\mathrm{ref}}}{1-\frac{\mathrm{\Delta C}}{C}+\frac{3-\mathrm{\Delta C}/C}{A}}---\left(2\right)$
在上式中，Vin是采样阶段有效的输入模拟信号，A是放大器501的直流增益，ΔC为电容失配(误差)，如果ΔC/C和A的值选择恰当，使下式成立：
$1-\frac{\mathrm{\Delta C}}{C}+\frac{3-\mathrm{\Delta C}/C}{A}=1---\left(3\right)$
即式(1)，也就是直流增益和电容所要满足的条件，
那么(2)式可以改写成：
Vout＝2Vin+Divref                    (4)
这样，输入信号就被精确地乘2了，这正是每级1.5位流水线型模数转换器的理想所需，意味着有限放大器增益误差以及电容匹配误差相互抵消，整个子转换级处理没有偏差。
本发明的优选方案中还需针对的问题就是由于制造工艺不理想，电容比值ΔC/C并不恒定。因此，放大器的直流增益A必须可调，随着电容比值的变化而变化，如图5C和5D所示，即为依据本发明的优选方案设计的子转换级电路在校准模式时的示意图。在校准模式的采样阶段，如图5C所示，电容C1对参考信号Vref/2采样，电容C2复位(下极板接一个直流电平，如地)。此时，放大器501以及电容C1和C2的工作方式与图5A中的相同。在校准模式的保持阶段，电容C1的下极板与一个直流电平(如地)相连，电容C2变成反馈电容，如图5D所示。放大器501的输出Vrout可以表示为：
$V_{\mathrm{rout}}=\frac{V_{\mathrm{ref}}}{1-\frac{\mathrm{\Delta C}}{C}+\frac{3-\mathrm{\Delta C}/C}{A}}---\left(5\right)$
上式中，A是放大器501的直流增益。
在图5D中，误差探测器550探测Vrout与参考信号Vref之间的差值，其输出Vctr储存在存储器540上并对放大器501的增益进行调整。误差探测器550的直流增益设计成较高，而包括放大器501、误差探测器550、电容C1和C2、存储器540的整个闭环环路会在Vrout和Vref相等时稳定，就意味着稳定后上面的(3)式成立。结果就是，放大器501的直流增益A调节到恰到好处，使得有限放大器增益误差与电容失配误差相互抵消。而且，子转换级电路402-410中具有两种运作模式的所有级可以共用一个误差探测器550以节省功率和芯片面积。
本发明的实施方案仅是示范性的，进行的详细阐述目的是让有相当经验的从业者能够加以实现。毫无疑问，对方案进行实质上等效的大量修改、变动和调整，皆应属本发明中附带的权利要求规定的精神或涵盖范围。
参考文献
[1].U.S.Pat.No.6,184,809，Texas Instruments Incorporated(inventor：P.C.Yu)，″Usertransparent self-calibration technique for pipelined ADC architecture″.
[2].U.S.Pat.No.7,233,276，Himax Technologies Incorporated(inventor：C.H，Huang)，″Pipelined analog to digital converter with capacitor mismatch compensation″.
[3].U.S.Pat.No.6,784,814，University of Minnesota(inventors：K.Nair and R.Harjani)，″Correction for pipelined analog to digital(A/D)converter″.
[4].U.S.Pat.No.6,563,445，Analog Devices Incorporated(inventor：F.Sabouri)，″Self-calibration methods and structures for pipelined analog-to-digital converters″.
[5].U.S.Pat.No.6,232,898，Texas Instruments Incorporated(inventor：K.Nagaraj)，″Digitalself-calibration scheme for a pipelined A/D converter″.