半导体发光元件

摘要

一种半导体发光元件，包括：由III-V族半导体形成的{0001}n型半导体衬底，其相对于(1-100)方向的倾斜角在0°到45°的范围内，其相对于(11-20)方向的倾斜角在0°到10°的范围内；在所述n型半导体衬底上由III-V族半导体形成的n型层；在所述n型层之上由III-V族半导体形成的n型引导层；在所述n型引导层之上由III-V族半导体形成的有源层；在所述有源层之上由III-V族半导体形成的p型第一引导层；在所述p型第一引导层之上由III-V族半导体形成的p型接触层；以及在所述p型第一引导层和所述p型接触层之间由III-V族半导体形成的凹凸层。所述凹凸层在其顶面上具有交替且规则设置的凹部和凸部，并具有比所述p型接触层低的p型杂质浓度。

权利要求

1. 一种半导体发光元件，包括：

{0001}n型半导体衬底，由III-V族半导体形成，其相对于<1-100>方向的倾斜角在

0°到45°的范围内，其相对于<11-20>方向的倾斜角在0°到10°的范围内；

n型层，在所述n型半导体衬底上由III-V族半导体形成；

n型引导层，在所述n型层之上由III-V族半导体形成；

有源层，在所述n型引导层之上由III-V族半导体形成；

p型第一引导层，在所述有源层之上由III-V族半导体形成；

p型接触层，在所述p型第一引导层之上由III-V族半导体形成；以及凹凸层，在所述p型第一引导层和所述p型接触层之间由III-V族半导体形成，所述凹凸层在其顶面上具有交替且规则设置的凹部和凸部并具有比所述p型接触层低的p型杂质浓度。

2. 根据权利要求1所述的发光元件，还包括：电子溢出防止层，在所述p型第一引导层和所述凹凸层之间由III-V族半导体形成；以及p型第二引导层，在所述电子溢出防止层和所述凹凸层之间由III-V族半导体形成。

3. 根据权利要求1所述的发光元件，还包括：电子溢出防止层，在所述p型第一引导层和所述凹凸层之间由III-V族半导体形成；以及p型第二引导层，在所述凹凸层和所述p型接触层之间由III-V族半导体形成。

4. 根据权利要求1所述的发光元件，还包括：在所述有源层和所述p型第一引导层之间由III-V族半导体形成的电子溢出防止层。

5. 根据权利要求1所述的发光元件，还包括：第一电极，设置在所述n型半导体衬底的与所述n型层相反的一侧上；以及第二电极，设置在所述p型接触层上。

6. 根据权利要求1所述的发光元件，还包括：第一电极，在通过去除从所述p型接触层延伸到所述n型层的堆叠结构的一部分而形成的区域中、设置在所述n型层上；以及第二电极，设置在所述p型接触层上。

7. 根据权利要求1所述的发光元件，还包括：n型覆层，由III-V族半导体形成且设置在所述n型层和所述n型引导层之间；

p型覆层，由III-V族半导体形成且设置在所述p型第一引导层和所述凹凸层之间，并且具有凸出部分；以及电子溢出防止层，由III-V族半导体形成且设置在所述有源层和所述p型第一引导层之间或所述p型第一引导层和所述p型覆层之间，其中所述凹凸层和所述p型接触层设置在所述p型覆层的凸起部分的顶面上。

8. 根据权利要求7所述的发光元件，其中

所述电子溢出防止层设置在所述p型第一引导层和所述p型覆层之间，并且所述半导体发光元件还包括在所述电子溢出防止层和所述p型覆层之间由III-V族半导体形成的p型第二引导层。

9. 根据权利要求7所述的发光元件，还包括：电流阻挡层，设置成覆盖所述p型覆层的所述凸起部分、所述凹凸层和所述p型接触层的侧面，并覆盖所述p型覆层除所述凸起部分之外的区域；

第一电极，位于所述n型半导体衬底的与所述n型层相反的一侧上；以及第二电极，设置在所述p型接触层上。

10. 根据权利要求1所述的发光元件，其中所述III-V族半导体为氮化物半导体。

11. 根据权利要求1所述的发光元件，其中所述凹凸层包括InxGa1-x-yAlyN(0＜x＜1，

0＜y＜1)。

12. 根据权利要求11所述的发光元件，其中所述凹凸层具有{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面。

13. 根据权利要求11所述的发光元件，其中所述凹凸层中Al的组分在0.001％到6％的范围内。

14. 根据权利要求11所述的发光元件，其中所述凹凸层中的凸起与其相邻凸起之间的距离或凹陷与其相邻凹陷之间的距离在5nm到100nm的范围内，并且所述凹凸层中的凸起的顶部到其相邻凹陷的底部之间的高度差在5nm到200nm的范围内。

说明书

半导体发光元件

[0001] 对相关申请的交叉引用

[0002] 本申请基于2007年1月25日在日本提交的在先日本专利申请No.2007-14664并要求享有其权利，并通过引用将其全文并入本文。

技术领域

[0003] 本发明涉及半导体发光元件。

背景技术

[0004] 通常，诸如氮化镓(GaN)的氮化物III-V族化合物半导体是宽带隙半导体。充分利用其特征，目前正在研发高亮度的紫外到蓝色以及绿色发光二极管(LED)和蓝-紫外激光二极管(LD)。

[0005] 为了进一步提高半导体发光元件的性能和效率，最好降低半导体发光元件的工作电压。典型地，将镁(Mg)用作氮化物III-V族化合物半导体的p型杂质。不过，由于Mg的受主能级深，因此难以将Mg激活成为受体。结果，造成电压升高。降低p型层的电压在降低整个半导体发光元件的工作电压中很重要。

[0006] 有一种技术是将降低p型接触层中的电压作为降低半导体发光元件的p型层中的电压的手段。作用在接触层上的电压取决于接触电阻和串联电阻。最重要的是，为了降低接触电阻，希望增大接触面积以降低接触电阻。

[0007] 有人提出提供具有凹面和凸面的n侧层来提高发光二极管(LED)中的发光效率(参见D.Morita等“Watt-ClassHigh-Output-Power 365 nm Ultraviolet Light-Emitting Diodes”，Japanese Journal of Applied Physics，2004 年 9 月，Vol.43，No.9A，pp.5945-5950)。

[0008] 不过，为了提高发光效率，最好提供更接近有源层一侧的具有凹面和凸面的p型层。不过，如果试图利用蚀刻工艺技术提供具有凹面和凸面的p型层，因为层厚很薄且需要很复杂的蚀刻工艺技术，恐怕甚至会损伤到有源层。换言之，利用蚀刻形成凹凸层易于损伤半导体晶体，使得半导体发光元件的特性劣化。

发明内容

[0009] 鉴于这些情况做出了本发明，其目的在于提供一种半导体发光元件，该半导体发光元件的工作电压能够得到降低而不会损伤有源层。

[0010] 根据本发明的一方面的半导体发光元件包括：由III-V族半导体形成的{0001}n型半导体衬底，其相对于<1-100>方向的倾斜角在0°到45°的范围内，其相对于<11-20>方向的倾斜角在0°到10°的范围内；在所述n型半导体衬底上由III-V族半导体形成的n型层；在所述n型层之上由III-V族半导体形成的n型引导层(guide layer)；在所述n型引导层之上由III-V族半导体形成的有源层；在所述有源层之上由III-V族半导体形成的p型第一引导层；在所述p型第一引导层之上由III-V族半导体形成的p型接触层；以及在所述p型第一引导层和所述p型接触层之间由III-V族半导体形成的凹凸层，所述凹凸层在其顶面上具有交替而规则设置的凹部和凸部，并具有比所述p型接触层低的p型杂质浓度。

附图说明

[0011] 图1为根据第一实施例的半导体发光元件的截面图；

[0012] 图2为根据第一实施例的对比例的半导体发光元件的截面图；

[0013] 图3为根据第二实施例的半导体发光元件的截面图；

[0014] 图4为根据第三实施例的半导体发光元件的截面图；

[0015] 图5为根据第三实施例的对比例的半导体发光元件的截面图；

[0016] 图6为根据第四实施例的半导体发光元件的截面图；以及

[0017] 图7为根据第四实施例的对比例的半导体发光元件的截面图。

具体实施方式

[0018] 以下将详细描述本发明的实施例。

[0019] (第一实施例)

[0020] 图1中示出了根据本发明第一实施例的半导体发光元件的截面。根据本实施例的半导体发光元件为发光二极管，其包括n型GaN形成的半导体衬底1上的n型GaN层2，n型GaN层2上由n型GaN形成的n型引导层3，形成于n型引导层3上的有源层4，有源层4上由p型GaN形成的p型引导层5，p型引导层5上由p型GaAlN形成的电子溢出(electron overflow)防止层6，电子溢出防止层6上由p型GaN形成的p型引导层7，形成于p型引导层7上的凹凸层8，以及凹凸层8上由p型GaN形成的接触层9。凹凸层8在其顶面上具有交替且规则设置的凹部和凸部。电极11设置在接触层9上。在半导体衬底1的与n型GaN层2相反的一侧上设置电极12。

[0021] 现在将描述制造根据本实施例的半导体发光元件的方法。

[0022] 在根据本实施例的制造方法中，利用晶体生长在由n型GaN形成的半导体衬底1上形成上述各层。至于晶体生长，例如使用MOCVD(金属有机物化学气相淀积)。此外，可以利用MBE(分子束外延)进行晶体生长。作为n型杂质，可以使用诸如Si或Ge的各种元18 -3
素。不过，在本实施例中使用Si。应当将Si的掺杂水平设置成等于大约2×10 cm 。在本实施例中所用的由n型GaN形成的半导体衬底1中，在{0001}面上形成上述各层。该{0001}面相对于<1-100>方向的倾斜角应当在0°到45°范围内，相对于<11-20>方向的倾斜角应当在0°到10°范围内。优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到30°范围内，相对于<11-20>方向的倾斜角应当在0°到5°范围内。更优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到10°范围内，相对于<11-20>方向的倾斜角应当在0°到3°范围内。在这种情况下，形成后述凹凸层8变为可能。这样的目的在于，通过提供具有倾斜角的衬底，有意地提高开始晶体生长时的台阶末端密度(step end density)。如果角度变大，台阶末端密度也变高。不过，仅有角度是不够的，而是相对于<1-100>方向的倾斜角应当在0°到45°范围内，优选在0°到30°范围内，更优选在
0°到10°范围内。如果角度太小，就无法获得形成凹凸层所需的台阶末端密度，从而形成平坦膜。反之，如果角度太大，高质量的晶体生长变得困难，会出现螺旋位错、堆垛层错或其他缺陷。对于<11-20>方向也是这样，倾斜角应当在0°到10°范围内，优选在0°到5°范围内，更优选在0°到3°范围内。

[0023] {0001}面是密勒指数的综合表达，包括诸如(0001)面或(000-1)面的等价面。另一方面，<1-100>方向为总地表示包括[1-100]、[10-10]、[-1100]、[-1010]、[01-10]和[0-110]方向的整个方向群的密勒指数，由于六方晶系的对称性导致这些方向在晶体学意义上是等价的。<11-20>方向是总地表示包括[11-20]、[1-210]、[-2110]、[-1-120]、[-12-10]和[2-1-10]方向的整个方向群的密勒指数。[1-100]方向是与[10-10]方向不同的特殊方向，后者与前者旋转对称。[11-20]方向是表示与[11-20]和[2-1-10]方向不同的特殊方向的密勒指数，后两者与前者旋转对称。顺便指出，在面取向或晶向中，符号“-”(横杠)是与其紧跟的数字关联使用的。

[0024] 利用MOCVD方法制造根据本实施例的发光二极管。作为原料，使用三甲基镓(TMG)、三甲基铝(TMA)、三甲基铟(TMI)和二茂镁(biscyclopentadienyl magnesium)(Cp2Mg)。作为气体材料，使用氨(NH3)和甲硅烷(SiH4)。作为载气，使用氢气和氮气。

[0025] 首先，将利用有机清洗和酸洗处理过的n型GaN形成的半导体衬底1引入MOCVD设备中的反应室中并设置在被加热的衬托器(susceptor)上。接下来，在用于将温度提高到1100℃的过程中，执行热蚀刻，去除表面上形成的自然氧化膜。

[0026] 接下来，令氢气和氮气作为载气流动。之后，开始供应TMG和SiH4并形成n型GaN层2。接下来，在n型GaN层2上进行n型引导层3的晶体生长，引导层3由层厚大约为18 -3
0.1μm、以大约1×10 cm 的掺杂水平掺有n型杂质的GaN形成。在生长n型GaN层2和n型引导层3中的每个时设置的生长温度在1000℃到1100℃的范围内。作为n型引导层
3，也可以使用层厚大约为0.1μm的In0.01Ga0.99N，而不是n型GaN。使用In0.01Ga0.99N层时设置的生长温度在700℃到800℃的范围内。

[0027] 接下来，停止供应TMG和SiH4，将温度降到700℃到800℃的范围内。开始供应TMG和TMI，并在n型引导层3上形成有源层4。有源层4具有通过叠置多个堆叠膜获得的MQW(多量子阱)结构，每个堆叠膜包括由未掺杂In0.2Ga0.8N形成的层厚大约为3.5nm的量子阱层和设置在量子阱层两侧且均由层厚大约为7nm的未掺杂In0.01Ga0.99N形成的势垒层。在设计本实施例时，将室温光致发光的波长设置成等于430nm。

[0028] 接下来，停止供应TMG和TMI，将温度升到1000℃到1100℃范围内的温度。在这种温度状态下，开始供应TMG和Cp2Mg，并在有源层4上生长p型GaN形成的p型引导层5。层厚应当大约为90nm。在本实施例中，将Mg用作p型杂质。或者，可以使用诸如Zn的各
18 -3
种元素。将Mg的掺杂水平设置成等于大约4×10 cm 。作为p型引导层5，也可以使用层厚大约为0.1μm的In0.01Ga0.99N，而不是p型GaN。在使用In0.01Ga0.99N时，生长温度应当在
700℃到800℃的范围内。

[0029] 接下来，在把温度保持在1000℃到1100℃范围内的状态下，开始供应TMA，并在p型引导层5上生长层厚大约为10nm、掺有p型杂质的Ga0.8Al0.2N，作为电子溢出防止层6。应18 -3
当将Mg的掺杂水平设置成等于大约4×10 cm 。

[0030] 在这种状态下，停止仅供应TMA。在电子溢出防止层6上生长由p型GaN形成且19 -3
以大约1×10 cm 的掺杂水平掺有Mg的p型引导层7。将p型引导层7设置成具有大约
50nm的层厚。

[0031] 接下来，停止供应TMG和Cp2Mg，将温度降到700℃到800℃的范围内。之后，在这种温度状态下，开始供应TMI、TMA和TMG，并在p型引导层7上由InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成的凹凸层8。在本实施例中，凹凸层8具有{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面。这里，{1-101}面、{1-102}面、{11-21}面和{11-22}面分别表示等价于(1-101)面、(1-102)面、(11-21)面和(11-22)面的面。

[0032] 本发明的发明人人发现，700℃到800℃范围内的生长温度适于形成具有由{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面的凹凸层。这是因为杂质被显著地吸收，且如果在700℃以下的温度进行生长元件不会工作。另一方面，发现(0001)面的生长变成主导，如果在超过800℃的温度下进行生长会生长出平坦的二维膜。

[0033] 此外，发现InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)中Al的组分y应当在0.001％到6％的范围内，优选在0.01％到3％的范围内，更优选在0.1％到1％的范围内。这里，Al的组分y是利用SIMS(二次离子质谱测定法)或XRD(X射线衍射)通过计算获得的值。发现如果Al的组分y低于0.001％，即使在生长温度处于700℃到800℃的范围内时也不会发生具有小面的三维生长。另一方面，发现如果InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)中Al的组分y超过6％，那么三维生长发生太多，因此在凹凸层8中诱发晶体缺陷，并且元件不会作为半导体发光元件而工作。InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)中In的组分x应当在
1％到20％的范围内，优选在1％到10％的范围内。这是因为如果In的组分x超过20％，那么在量子阱层中产生的光会被凹凸层8吸收。这还由改变晶体生长表面能以形成凹凸层
8而造成，因为由n型GaN形成的半导体衬底1相对于<1-100>方向的倾斜角在0°到45°的范围内，而其相对于<11-20>方向的倾斜角在0°到10°的范围内。顺便指出，半导体衬底1一定不能同时在<1-100>方向和<11-20>方向上具有0°的倾斜角。不过，倾斜角可以在<1-100>方向和<11-20>方向之一上为0°。

[0034] 在凹凸层8的晶体生长时五族原料与三族原料的摩尔比应当在2000到40000的范围内，优选在4000到20000的范围内。凹凸层8的最小层厚优选为10nm。凸起与其相邻凸起之间的距离或凹陷与其相邻凹陷之间的距离应当在5nm到100nm的范围内，优选在10nm到80nm的范围内，更优选在20nm到60nm的范围内。凸起顶部到其相邻凹陷底部的高度差应当在5nm到200nm的范围内，优选在10nm到100nm的范围内，更优选在15nm到60nm的范围内。当凹凸层的尺寸在各范围内时，就能够降低工作电压并改善光提取效率。如果凹凸层8的厚度小于10nm，则凹陷和凸起不会被p型接触层9的顶表面接收，p型接触层9的表面积不会增大。在本实施例中，凹凸层8不含p型杂质Mg。不过，凹凸层8可以含p型杂质Mg。在这种情况下，在形成凹凸层8时，除了原料气体TMI、TMA和TMG之外，例如还必须供应Cp2Mg。

[0035] 形成凹凸层8之后，停止供应TMG、TMI和TMA，将温度升到1000℃到1100℃的范围内。接下来，保持该温度，开始供应TMG和Cp2Mg。在凹凸层8上生长p型接触层9，该p20 -3
型接触层9由层厚大约为60nm、以大约1×10 cm 的掺杂水平掺有Mg的p型GaN形成。
由于p型接触层9的层厚薄至60nm，凹凸层8的小面和粗糙度被延续下来，因为它们也在p型接触层9附近。因此，P型接触层9的表面积，即，与电极11的接触面积增大，获得下降的工作电压。顺便指出，例如可以使用In0.01Ga0.99N而不是p型GaN作为p型接触层9。在生长InGaN的情况下，生长温度在700℃到800℃的范围内。在由{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面形成的p型接触层中，难以形成补偿施主，并且与(0001)面上形成的即使掺有同样量的p型杂质的p型接触层相比，该p型接触层的受主浓度也升高。这导致工作电压进一步降低。

[0036] 在经历过晶体生长的晶片上执行如下器件处理来最后制成发光二极管。

[0037] 在p型GaN形成的p型接触层9上用例如钯-铂-金(Pd/Pt/Au)复合膜形成电极11。例如，Pd的膜厚度为0.05μm，Pt的膜厚度为0.05μm，而Au的膜厚度为0.05μm。顺便指出，电极11可以是透光的透明电极，例如可以由ITO形成。

[0038] 形成电极11之后，从n型GaN衬底1一侧对其抛光，使晶片厚度减薄至大约100μm。之后，形成电极12。例如由钛-铂-金(Ti/Pt/Au)复合膜形成电极12。至于膜厚，例如，Ti膜的膜厚度大约为0.05μm，Pt膜的膜厚度大约为0.05μm，Au膜的膜厚度大约为1.0μm。

[0039] 在本实施例中，如上所述，在p型接触层9的表面上形成了通过继续保留凹凸层8的凹陷和凸起而获得的凹陷和凸起。不过，由于在形成凹凸层的凹陷和凸起期间未使用蚀刻工艺，因此不会损伤有源层。

[0040] 接下来，制造图2中所示的发光二极管作为对比例。本对比例中的发光二极管所具有的构造是通过在p型引导层7上形成p型接触层9而不形成凹凸层8而从本实施例中的发光二极管获得的。

[0041] 将根据本实施例的蓝色发光二极管的特性与对比例的发光二极管的特性进行比较。在对比例的发光二极管中，在工作电流为20mA时，工作电压为3.2V，光输出为15mW。

[0042] 另一方面，在根据本实施例的发光二极管中，在工作电流为20mA时，工作电压达到3.0V，光输出达到20mW。在本实施例中能够降低工作电压的原因被认为是，与对比例相比，p型接触层9和电极11之间的接触面积增大且接触电阻减小。此外，在本实施例中，电极11和p型接触层9之间的界面具有尺寸在上述范围内的凹陷和凸起，因此抑制了光的漫反射，提高了光输出。

[0043] 根据本实施例，如上所述可以不损伤有源层而降低工作电压。

[0044] (第二实施例)

[0045] 图3中示出了根据本发明第二实施例的半导体发光元件的截面。根据本实施例的半导体发光元件为氮化物半导体发光二极管。它具有通过在形成在n型GaN上的半导体衬底211上依次叠置以下层获得的堆叠结构：n型GaN形成的接触层212、n型GaN形成的n型引导层213、具有InGaN形成的MQW(多量子阱)结构的有源层214、p型GaAlN形成的电子溢出防止层215、p型GaN形成的p型引导层216、InGaAlN形成的凹凸层217和p型GaN形成的接触层218。凹凸层217在其顶面上具有交替且规则设置的凹部和凸部。

[0046] 去除从p型GaN形成的接触层218延伸到n型GaN形成的接触层212的多层结构的一部分，从而暴露接触层212的一部分。在接触层212的暴露部分上由Ti/Pt/Au形成电极221。在p型GaN形成的接触层218的表面上由Ag形成反射电极222。提供反射电极222来反射从有源层产生的光并高效地提取光。

[0047] 现在将描述制造根据本实施例的发光二极管的方法。

[0048] 利用MOCVD方法制造根据本实施例的发光二极管。作为原料，使用TMG、TMA、TMI和Cp2Mg。作为气体原料，使用氨NH3和SiH4。此外，将氢气和氮气用作载气。

[0049] 首先，将利用有机清洗和酸洗处理过的n型GaN形成的半导体衬底211引入MOCVD设备中的反应室中并设置在被加热的衬托器上。接下来，在将温度升到1100℃的过程中进行热蚀刻，除去表面上形成的自然氧化膜。在本实施例中所用的由GaN形成的半导体衬底211中，在{0001}面上形成上述各层。该{0001}面相对于<1-100>方向的倾斜角应当在0°到45°范围内，相对于<11-20>方向的倾斜角应当在0°到10°范围内。优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到30°范围内，相对于<11-20>方向的倾斜角应当在0°到5°范围内。更优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到10°范围内，相对于<11-20>方向的倾斜角应当在0°到3°范围内。在这种情况下，能够以如第一实施例中同样的方式形成稍后描述的凹凸层217。

[0050] 接下来，令氢气和氮气作为载气流动。之后，开始供应TMG和SiH4并由n型GaN形成接触层212。这里，生长温度在1000℃到1100℃的范围内。接下来，生长由n型GaN形成的引导层213。将n型GaN形成的引导层213的生长温度也设置在1000℃到1100℃的范围内。

[0051] 接下来，停止供应TMG和SiH4，将温度降到700℃到800℃的范围内。在这种温度状态下，开始供应TMG和TMI。通过叠置多个堆叠膜由InGaN形成具有MQW(多量子阱)结构的有源层214，每个堆叠膜包括由未掺杂In0.2Ga0.8N形成的层厚大约为3.5nm的量子阱层和设置在量子阱层两侧且均由层厚大约为7nm的未掺杂In0.01Ga0.99N形成的势垒层。

[0052] 接下来，停止供应TMG和TMI，将温度升到1000℃到1100℃范围的温度。接下来，保持该温度，开始供应TMG、TMA和Cp2Mg，以形成p型GaAlN构成的电子溢出防止层215。接下来，从该状态开始，仅停止供应TMA，由p型GaN形成引导层216。

[0053] 接下来，停止供应TMG和Cp2Mg，将温度降到700℃到800℃的范围内。之后，开始供应TMI、TMA和TMG，在该温度状态下，由InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成凹凸层217。这里，凹凸层217具有{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面。此外，发现InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成的凹凸层217中Al的组分y应当在0.001％到6％的范围内，优选在0.01％到3％的范围内，更优选在0.1％到1％的范围内。凹凸层217的最小层厚优选为10nm。凸起与其相邻凸起之间的距离或凹陷与其相邻凹陷之间的距离应当在5nm到100nm的范围内，优选在10nm到80nm的范围内，更优选在20nm到60nm的范围内。凸起的顶部到其相邻凹陷的底部的高度差应当在5nm到200nm的范围内，优选在10nm到100nm的范围内，更优选在15nm到60nm的范围内。当凹凸层的尺寸在这些范围内时，就能够降低工作电压并改善光提取效率。在本实施例中，凹凸层217不含p型杂质Mg。不过，凹凸层217可以含p型杂质Mg。在这种情况下，在形成凹凸层217时，除了原料气体TMI、TMA和TMG之外，例如还必须供应Cp2Mg。

[0054] 接下来，停止供应TMG、TMI和TMA，将温度升到1000℃到1100℃的范围内。接下来，保持该温度，开始供应TMG和Cp2Mg，以形成p型GaN形成的接触层218。停止供应有机金属原料，仅继续供应NH3和载气，并降低温度。

[0055] 接下来，利用干式蚀刻法除去多层结构的一部分直到到达n型GaN形成的接触层212。在暴露的n型接触层212上由Ti/Pt/Au形成电极221。在p型GaN形成的接触层218上由Ag形成电极222。

[0056] 接下来，通过倒转并安装上述多层结构形成倒装芯片结构。

[0057] 在本实施例中，如上所述，在p型接触层218的表面上形成了通过继续保持凹凸层217的凹陷和凸起而获得的凹陷和凸起。不过，由于在形成凹凸层217的凹陷和凸起期间未使用蚀刻工艺，因此不会损伤有源层。

[0058] 测量了根据本实施例的发光二极管的I-V特性。结果，获得了良好的欧姆接触。当工作电流为20mA时，发光二极管的工作电压变成3.0V，光输出变成30mW。

[0059] 于是，根据本实施例，能够在晶体生长过程中插入具有凹凸结构的InGaAlN层，而无需在充当光提取部分的表面上或在半导体衬底211的晶体界面上执行形成凹陷和凸起的工艺。能够获得比常规技术更好的效果，而不会因加工精度而降低光提取效果。

[0060] 在本实施例中，将GaN用作半导体衬底。不过，也可以取而代之使用蓝宝石、SiC或ZnO。此外，也可以将该垂直激发结构应用为发光二极管的形状。

[0061] 根据本实施例，如上所述可以不损伤有源层而降低工作电压。

[0062] (第三实施例)

[0063] 图4中示出了根据本发明第三实施例的半导体发光元件的截面。根据本实施例的半导体发光元件为发光二极管，其包括n型GaN形成的半导体衬底301上的n型GaN层302，n型GaN层302上由n型GaN形成的n型引导层303，形成于n型引导层303上的、具有MQW(多量子阱)结构的有源层304，有源层304上由p型GaN形成的p型引导层305，p型引导层305上由p型GaAlN形成的电子溢出防止层306，形成于电子溢出防止层306上的凹凸层307，凹凸层307上由p型GaN形成的p型引导层308，以及p型引导层308上由p型GaN形成的接触层309。凹凸层307在其顶面上具有交替且规则设置的凹部和凸部。电极311设置在接触层309上。在半导体衬底301的与n型GaN层302相反一侧上设置电极
312。

[0064] 现在将描述制造根据本实施例的半导体发光元件的方法。

[0065] 首先，通过晶体生长在n型GaN形成的半导体衬底301上形成掺有n型杂质的n型GaN层302。至于晶体生长，使用MOCVD方法。作为n型杂质，可以使用诸如Si或Ge的各18 -3
种元素。不过，在本实施例中使用Si。将Si的掺杂水平设置成等于大约2×10 cm 。在本实施例中所用的n型GaN半导体衬底301中，在{0001}面上形成上述各层。该{0001}面相对于<1-100>方向的倾斜角应当在0°到45°范围内，相对于<11-20>方向的倾斜角应当在0°到10°范围内。优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到
30°范围内，相对于<11-20>方向的倾斜角应当在0°到5°范围内。更优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到10°范围内，相对于<11-20>方向的倾斜角应当在0°到3°范围内。在这种情况下，形成后述凹凸层307变为可能。

[0066] 接下来，通过晶体生长在n型GaN层302上由GaN形成n型引导层303，引导层30318 -3
的层厚大约为0.1μm、以大约1×10 cm 的掺杂水平掺有n型杂质。在生长n型GaN层
302和n型引导层303中的每个时的生长温度在1000℃到1100℃的范围内。作为n型引导层303，也可以使用层厚大约为0.1μm的In0.01Ga0.99N，而不是n型GaN。在使用In0.01Ga0.99N时，生长温度在700℃到800℃的范围内。

[0067] 接下来，通过叠置多个堆叠膜形成具有MQW(多量子阱)结构的有源层304，每个堆叠膜包括由未掺杂In0.2Ga0.8N形成的层厚大约为3.5nm的量子阱层和设置在量子阱层两侧且均由层厚大约为7nm的未掺杂In0.01Ga0.99N形成的势垒层。在这种情况下，生长温度在700℃到800℃的范围内。在设计中，将室温下光致发光波长设置为等于430nm。

[0068] 接下来，在有源层304上生长由p型GaN形成的p型引导层305。层厚应当大约为90nm。生长GaN的温度在1000℃到1100℃的范围内。作为p型杂质，可以使用诸如Mg18 -3
和Zn的各种元素。在本实施例中，使用Mg。将Mg的掺杂水平设置成等于大约4×10 cm 。
作为p型引导层305，也可以使用层厚大约为0.1μm的In0.01Ga0.99N，而不是p型GaN。在使用In0.01Ga0.99N时，生长温度在700℃到800℃的范围内。

[0069] 接下来，在p型引导层305上生长由Ga0.8Al0.2N形成、层厚大约为10nm且掺有p型18 -3
杂质的电子溢出防止层306。将Mg的掺杂水平设置成等于大约4×10 cm 。Ga0.8Al0.2N的生长温度在1000℃到1100℃的范围内。不过，可以将Ga0.8Al0.2N的生长温度设置在700℃到800℃的范围内。

[0070] 在电子溢出防止层306上由InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成凹凸层307。以和第一实施例相同的方式，再次将生长温度降到700℃到800℃的范围内，以在凹凸层
307形成之前进行生长。在本实施例中，凹凸层307具有{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面。InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成的凹凸层307中Al的组分y应当在0.001％到6％的范围内，优选在0.01％到
3％的范围内，更优选在0.1％到1％的范围内。凹凸层307的最小层厚优选为10nm。凸起与其相邻凸起之间的距离或凹陷与其相邻凹陷之间的距离应当在5nm到100nm的范围内，优选在10nm到80nm的范围内，更优选在20nm到60nm的范围内。凸起的顶部到其相邻凹陷的底部的高度差应当在5nm到200nm的范围内，优选在10nm到100nm的范围内，更优选在15nm到60nm的范围内。当凹凸层的尺寸在这些范围内时，就能够降低工作电压并改善光提取效率。

[0071] 接下来，在凹凸层307上生长p型引导层308，该p型引导层308由以大约19 -3
1×10 cm 的掺杂水平掺有Mg的p型GaN形成。层厚应当大约为50nm。生长GaN的温度在1000℃到1100℃的范围内。

[0072] 最后，在凹凸层307上生长接触层309，接触层309由层厚为60nm、以大约20 -3
1×10 cm 的掺杂水平掺有Mg的p型GaN形成。由于p型引导层308和接触层309的层厚度之和薄至110nm，因此凹凸层307的小面和粗糙度被p型引导层308和接触层309完整保持下来。因此，接触层309和电极311之间的接触面积增加，可以降低工作电压。这里，生长GaN的温度在1000℃到1100℃的范围内。作为接触层309，例如可以使用In0.01Ga0.99N而不是GaN。在生长In0.01Ga0.99N时，生长温度在700℃到800℃的范围内。在由{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面上形成的p型引导层308和接触层309的堆叠膜中，难以形成补偿施主，并且与(0001)面上形成的即使掺有等量的p型杂质的p型接触层相比，该p型接触层的受主浓度也升高。因此，可以进一步降低工作电压。

[0073] 在本实施例中，如上所述，在p型接触层309的表面上形成了通过继续保持凹凸层307的凹陷和凸起而获得的凹陷和凸起。不过，由于在形成凹凸层307的凹陷和凸起期间未使用蚀刻工艺，因此不会损伤有源层。

[0074] 在经过晶体生长的晶片上执行如下所述的器件处理来最后制成发光二极管。

[0075] 在p型GaN接触层309上由例如钯-铂-金(Pd/Pt/Au)的复合膜形成电极311。例如，Pd膜的膜厚度为0.05μm，Pt膜的膜厚度为0.05μm，而Au膜的膜厚度为0.05μm。

[0076] 形成电极311之后，从n型GaN形成的半导体衬底301一侧对其进行抛光，使晶片厚度减薄至大约100μm。之后，形成电极312。例如由钛-铂-金(Ti/Pt/Au)复合膜形成电极312。至于膜厚，例如，Ti膜的膜厚度大约为0.05μm，Pt膜的膜厚度大约为0.05μm，而Au膜的膜厚度大约为1.0μm。

[0077] 接下来，制造图5中所示的发光二极管作为对比例。本对比例中的发光二极管所具有的构造是通过在电子溢出防止层306上形成p型引导层308而不形成凹凸层307，并在p型引导层308上形成p型接触层309，而从本实施例中的发光二极管获得的。

[0078] 将根据本实施例的蓝色发光二极管的特性与对比例的发光二极管的特性进行比较。在对比例的发光二极管中，在工作电流为20mA时，工作电压为3.2V，光输出为15mW。

[0079] 另一方面，在根据本实施例的发光二极管中，在工作电流为20mA时，工作电压达到2.95V，光输出达到22mW。在本实施例中能够降低工作电压的原因被认为是，与对比例相比，p型接触层309和电极311之间的接触面积增大且因此接触电阻减小。此外，P型GaN形成的p型引导层308和p型接触层309之间的界面处的光漫反射得到抑制，因此提高了光输出。

[0080] 根据本实施例，如上所述可以不损伤有源层而降低工作电压。

[0081] (第四实施例)

[0082] 图6中示出了根据本发明第四实施例的半导体发光元件的截面。根据本实施例的半导体发光元件为激光二极管，其包括n型GaN形成的半导体衬底401上的n型GaN层402，n型GaN层402上由n型GaAlN形成的n型覆层403，n型覆层403上由n型GaN形成的n型引导层404，形成于n型引导层404上的、具有MQW(多量子阱)结构的有源层405，有源层405上由p型GaN形成的p型引导层406，p型引导层406上由p型GaAlN形成的电子溢出防止层407，电子溢出防止层407上由p型GaN形成的p型引导层408，p型引导层
408上由p型GaAlN形成的p型覆层409，形成于p型覆层409上的凹凸层410，以及凹凸层
410上由p型GaN形成的接触层411。凹凸层410在其顶面上具有交替且规则设置的凹部和凸部。在本发明中，电子溢出防止层407形成于p型引导层406上。或者，电子溢出防止层407可以形成于有源层405和p型引导层406之间。

[0083] 现在将描述制造根据本实施例的激光二极管的方法。

[0084] 首先，通过晶体生长在n型GaN形成的半导体衬底401上形成掺有n型杂质的n型GaN层402。至于晶体生长，使用MOCVD方法。作为n型杂质，可以使用诸如Si或Ge的18 -3
各种元素。不过在本实施例中使用Si。将Si的掺杂水平设置成等于大约2×10 cm 。在本实施例中所用的由n型GaN形成的半导体衬底401中，在{0001}面上形成上述各层。该{0001}面相对于<1-100>方向的倾斜角应当在0°到45°范围内，相对于<11-20>方向的倾斜角应当在0°到10°范围内。优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到30°范围内，相对于<11-20>方向的倾斜角应当在0°到5°范围内。更优选地，该{0001}面相对于<1-100>方向的倾斜角应当在0°到10°范围内，相对于<11-20>方向的倾斜角应当在0°到3°范围内。在这种情况下，能够以和第一实施例所述相同的方式形成后述凹凸层410。

[0085] 接下来，在n型GaN层402上通过晶体生长由Ga0.95Al0.05N形成n型覆层403，该n18 -3
型覆层403层厚大约为1.5μm，以大约1×10 cm 的掺杂水平掺有n型杂质。

[0086] 接下来，通过晶体生长在n型覆层403上由GaN形成n型引导层404，引导层40418 -3
的层厚大约为0.1μm、以大约1×10 cm 的掺杂水平掺有n型杂质。在生长n型GaN层
402、n型覆层403和n型引导层404中的每个时的生长温度在1000℃到1100℃的范围内。
作为n型引导层404，也可以使用层厚大约为0.1μm的In0.01Ga0.99N，而不是n型GaN。在使用In0.01Ga0.99N时，生长温度在700℃到800℃的范围内。

[0087] 接下来，通过叠置多个堆叠膜在n型引导层404上形成具有MQW(多量子阱)结构的有源层405，每个堆叠膜包括由未掺杂In0.2Ga0.8N形成的层厚大约为3.5nm的量子阱层和设置在量子阱层两侧且均由层厚大约为7nm的未掺杂In0.01Ga0.99N形成的势垒层。量子阱层和势垒的生长温度在700℃到800℃的范围内。在设计中，将室温下光致发光波长设置为等于405nm。

[0088] 接下来，在有源层405上生长由GaN形成的p型引导层406。层厚应当大约为90nm。生长GaN的温度在1000℃到1100℃的范围内。作为p型杂质，可以使用诸如Mg和Zn的各
18 -3
种元素。在本实施例中将Mg用作p型杂质。Mg的掺杂水平应该大约为4×10 cm 。作为p型引导层406，可以使用层厚大约为0.1μm的In0.01Ga0.99N而不是GaN。在使用In0.01Ga0.99N时，生长温度在700℃到800℃的范围内。

[0089] 接下来，在p型引导层406上生长由以大约10nm的掺杂水平掺有p型杂质的Ga0.8Al0.2N形成的电子溢出防止层407。作为p型杂质的Mg的掺杂水平应当大约为18 -3
4×10 cm 。Ga0.8Al0.2N的生长温度在1000℃到1100℃的范围内，但也可以设置在700℃到
800℃。

[0090] 接下来，在电子溢出防止层407上生长由以大约1×1019cm-3的掺杂水平掺有Mg的p型GaN形成的p型引导层408。其层厚应当大约为50nm。生长GaN的温度在1000℃到1100℃的范围内。

[0091] 接下来，通过晶体生长在p型引导层408上生长p型覆层409，p型覆层409由层19 -3
厚大约为0.6μm、以大约1×10 cm 的掺杂水平掺有Mg的Ga0.95Al0.05N形成。

[0092] 在p型覆层409上由InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成凹凸层410。以和第一实施例相同的方式，再次将生长温度降到700℃到800℃的范围内，以在凹凸层410形成之前进行生长。在本实施例中，凹凸层410具有{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面。发现InxGa1-x-yAlyN(0＜x＜1，0＜y＜1)形成的凹凸层410中Al的组分y应当在0.001％到6％的范围内，优选在0.01％到3％的范围内，更优选在0.1％到1％的范围内。凹凸层410的最小层厚优选为10nm。凸起与其相邻凸起之间的距离或凹陷与其相邻凹陷之间的距离应当在5nm到100nm的范围内，优选在10nm到80nm的范围内，更优选在20nm到60nm的范围内。凸起的顶部到其相邻凹陷的底部的高度差应当在5nm到200nm的范围内，优选在5nm到100nm的范围内，更优选在
5nm到60nm的范围内。在本实施例中，高度差的下限为5nm。这是因为有大电流流过激光器，需要使电流密度均匀。

[0093] 最后，在凹凸层410上生长接触层411，接触层411由层厚大约为60nm、以大约20 -3
1×10 cm 的掺杂水平掺有Mg的p型GaN形成。由于接触层411的层厚薄至60nm，因此接触层411也将凹凸层410的小面和粗糙度完整保持下来。因此，接触层411和电极421之间的接触面积增加，可以降低工作电压。在本实施例中，生长GaN的温度在1000℃到1100℃的范围内。作为接触层411，例如可以使用In0.01Ga0.99N而不是GaN。在生长In0.01Ga0.99N时，生长温度在700℃到800℃的范围内。在由{1-101}面、{1-102}面、{11-21}面和{11-22}面之一或通过组合它们获得的面构成的小面上形成的接触层309中，难以形成补偿施主，并且与(0001)面上形成的即使掺有等量的p型杂质p型接触层相比，该p型接触层的受主浓度也升高。因此，可以进一步降低工作电压。

[0094] 在本实施例中，如上所述，在p型接触层411的表面上形成了通过继续保持凹凸层410的凹陷和凸起而获得的凹陷和凸起。不过，由于在形成凹凸层410的凹陷和凸起期间未使用蚀刻工艺，因此不会损伤有源层。

[0095] 在经过晶体生长的晶片上执行如下所述的器件处理来最后制成激光二极管。

[0096] 如图6所示，对包括p型覆层409、凹凸层410和p型接触层411的堆叠膜构图以形成隆脊(ridge)结构。在隆脊结构中，在中央部分形成包括p型覆层409、凹凸层410和p型接触层411的凸起部分，由p型覆层409在凸起部分周围形成平坦部分。包括p型覆层409、凹凸层410和p型接触层411的凸起部分沿垂直于图纸的方向延伸，形成谐振器(resonator)。顺便指出，凸起部分的截面不限于具有如图6所示的垂直侧壁的矩形，还可以形成具有台面形斜坡的梯形凸起部分。P型接触层的宽度(隆脊宽度)大约为2μm。在本实施例中，谐振器方向(垂直于图纸的方向)与氮化物III-V族化合物半导体的<1-100>方向对准。

[0097] 在p型覆层409上形成由绝缘膜形成的电流阻挡层431，充当凸起部分和凸起部分周围的平坦部分的侧面，从而将凸起部分夹在中间。横向模式由电流阻挡层431控制。可以根据设计任意选择电流阻挡层431的层厚。不过，电流阻挡层431的层厚应当设置成等于大约0.3μm到0.6μm范围内的值，例如大约为0.5μm。作为电流阻挡层431，可以使用诸如AlN膜或Ga0.8Al0.2N膜的高电阻率半导体膜。还可以使用用质子辐照过的半导体膜、氧化硅膜(SiO2膜)或氧化锆膜(ZrO2膜)。此外，还可以使用例如包括SiO2膜和ZrO2膜的多层膜。换言之，作为电流阻挡层431，可以使用各种材料，只要其折射率低于有源层405中所用的氮化物III-V族化合物半导体的折射率即可。不仅可以使用根据本实施例的脊形波导型激光器结构，还可以使用掩埋激光器结构，在掩埋激光器结构中，使用诸如n型GaN层或n型GaAlN的n型半导体层代替绝缘膜，且分离p-n结以使n型半导体层起到电流阻挡层的作用。

[0098] 在p型GaN接触层411上设置由例如钯-铂-金(Pd/Pt/Au)的复合膜(堆叠膜)形成的电极421。例如，Pd膜的膜厚度为0.05μm，Pt膜的膜厚度为0.05μm，而Au膜的膜厚度为1.0μm。

[0099] 在n型GaN形成的半导体衬底401的背部设置由例如钛-铂-金(Ti/Pt/Au)的复合膜(堆叠膜)形成的电极422。在电极422中，例如，Ti膜的膜厚度大约为0.05μm，Pt膜的膜厚度大约为0.05μm，Au膜的膜厚度大约为1.0μm。

[0100] 顺便指出，利用解理形成谐振器。换言之，将解理端面用作谐振器末端的两侧，并使端面起到激光器的反射镜的作用。在本实施例中，解理面为氮化物III-V族化合物半导体的{1-100}面。谐振器的长度应当设置成等于例如600μm。

[0101] 接下来，制造图7中所示的激光二极管作为对比例。该对比例的激光二极管所具有的构造是通过在p型GaAlN形成的p型覆层409上由p型GaN形成接触层411，而不形成凹凸层410而从本实施例中的激光二极管的构造获得的。

[0102] 将根据本实施例的激光二极管的特性与对比例的激光二极管的特性加以比较。在对比例的发光二极管中，阈值电流为30mA，而那时的工作电压为3.6V。

[0103] 另一方面，在根据本实施例的激光二极管中，阈值电流为30mA，工作电压变成低到3.3V。可以降低工作电压的原因被认为是，p型接触层411和电极421之间的接触面积增大，因此接触电阻降低。未发现阈值电流的差异，可以理解，无论是否有凹凸层410，都可以均匀地注入电流。本实施例中工作电压降低意味着可以减小功耗。这在很多应用中是有利的。

[0104] 根据本发明的实施例，如上所述可以不损伤有源层而降低工作电压。

[0105] 本领域的技术人员将很容易想到其他优点和变型。因此，本发明在其更宽方面中不限于这里所示和所述的细节和代表性实施例。因此，可以做出各种变型而不脱离如所附权利要求及其等同物所限定的总发明构思的精神和范围。