自行对准接触窗及其制造方法

摘要

一种自行对准接触窗的制造方法。此方法是在具有接触区的基底上形成第一介电层，再于第一介电层中形成与接触区相对应的下部开口。之后，在第一介电层上形成第二介电层，再于第二介电层中形成上部开口，此上部开口自行对准该下部开口并与其连通，构成自行对准接触窗开口。其后，再于自行对准接触窗开口中形成导电层。

权利要求

1.一种自行对准接触窗的制造方法，包括

提供基底，该基底上具有源极/漏极区；

在该基底上形成第一介电层；

在该第一介电层中形成下部开口，其与该源极/漏极区相对应，且该下部开口裸露出该源极/漏极区上的部分该第一介电层；

在该第一介电层上形成第二介电层；

在该第二介电层中形成上部开口，其自行对准该下部开口并与其连通构成自行对准接触窗开口；

移除该源极/漏极区上的部分该第一介电层，使该自行对准接触窗口裸露出该源极/漏极区；以及于该自行对准接触窗开口中形成导电层。

2.如权利要求1所述的自行对准接触窗的制造方法，其中该第一介电层的材质与该第二介电层的材质不相同。

3.如权利要求1所述的自行对准接触窗的制造方法，其中该第一介电层包括应力层。

4.如权利要求3所述的自行对准接触窗的制造方法，其中该应力层的材质包括氮化硅。

5.如权利要求1所述的自行对准接触窗的制造方法，其中该下部开口与该上部开口的尺寸不同。

6.如权利要求5所述的自行对准接触窗的制造方法，其中该下部开口的尺寸小于该上部开口的尺寸。

7.如权利要求5所述的自行对准接触窗的制造方法，其中在该第一介电层中形成该下部开口的步骤以及在该第二介电层中形成该上部开口的步骤采用两个不同的掩模来进行曝光工艺。

8.如权利要求5所述的自行对准接触窗的制造方法，其中在该第一介电层中形成该下部开口的步骤以及在该第二介电层中形成该上部开口的步骤采用同一个掩模来进行曝光工艺并调整工艺参数以曝出两种尺寸不同的图案。

9.如权利要求8所述的自行对准接触窗的制造方法，其中该工艺参数包括曝光能量。

10.如权利要求1所述的自行对准接触窗的制造方法，其中形成该下部开口的方法包括：在该第一介电层上形成底层抗反射层；

在该底层抗反射层上形成图案化光刻胶层；

以该图案化光刻胶层为罩幕，蚀刻该第一介电层，以形成该下部开口；以及移除该图案化光刻胶层并选择性移除该底层抗反射层。

11.如权利要求10所述的自行对准接触窗的制造方法，其中当该底层抗反射层的材质为有机材料时，则在移除该图案化光刻胶层时同时移除该底层抗反射层。

12.如权利要求10所述的自行对准接触窗的制造方法，其中当该底层抗反射层的材质为无机材料时，则在移除该图案化光刻胶层时，并不移除该底层抗反射层。

13.如权利要求1所述的自行对准接触窗的制造方法，其中该第二介电层的材质选自于常压化学气相沉积的氧化硅、高密度等离子体气相沉积的氧化硅、磷硅玻璃、硼磷硅玻璃与氟掺杂玻璃及其组合所组成的族群。

14.如权利要求1所述的自行对准接触窗的制造方法，其中形成该上部开口的方法包括：在该第二介电层上形成底层抗反射层；

在该底层抗反射层上形成图案化光刻胶层；

以该图案化光刻胶层为罩幕，蚀刻该第二介电层，以形成该上部开口；以及移除该图案化光刻胶层并选择性移除该底层抗反射层。

15.如权利要求14所述的自行对准接触窗的制造方法，其中当该底层抗反射层的材质为有机材料时，则在移除该图案化光刻胶层时同时移除该底层抗反射层。

16.如权利要求14所述的自行对准接触窗的制造方法，其中当该底层抗反射层的材质为无机材料时，则在移除该图案化光刻胶层时，并不移除该底层抗反射层。

17.如权利要求1所述的自行对准接触窗的制造方法，其中该源极/漏极区的主要材质为半导体化合物。

18.如权利要求17所述的自行对准接触窗的制造方法，其中该半导体化合物为硅化锗或是碳化硅。

19.如权利要求1所述的自行对准接触窗的制造方法，其中该源极/漏极区上覆盖硅化金属层。

20.一种自行对准接触窗，位于基底的源极/漏极区上，包括：下部接触窗，位于源极/漏极区上的介电层中；以及上部接触窗，位于该介电层中且位于该下部接触窗上并与其直接接触，该上部接触窗的顶端宽，底端窄，该上部接触窗的侧壁倾斜，且该上部接触窗与该下部接触窗的轮廓构成锯齿状。

21.如权利要求20所述的自行对准接触窗，其中该下部接触窗的顶端宽，底端窄。

22.如权利要求20所述的自行对准接触窗，其中该上部接触窗顶端的尺寸大于该下部接触窗顶端的尺寸。

23.如权利要求20所述的自行对准接触窗，其中该介电层包括第一介电层与第二介电层，且该下部接触窗位于该第一介电层中；该上部接触窗位于该第二介电层中。

24.如权利要求23所述的自行对准接触窗，其中该第一介电层为应力层。

25.如权利要求23所述的自行对准接触窗，其中该第一介电层的材质选自于常压化学气相沉积的氧化硅、高密度等离子体气相沉积的氧化硅、磷硅玻璃、硼磷硅玻璃与氟掺杂玻璃及其组合所组成的族群。

说明书

技术领域

本发明涉及一种集成电路元件及其制造方法，且特别涉及一种自行对准接触窗及其制造方法。

背景技术

随着科技的进步，电子元件的制造必须提高积集度，以符合电子元件轻、薄、短、小的趋势。提高积集度的方法，除了缩小半导体元件本身的尺寸的外，也可经由减小半导体元件之间的距离来达成。然而，不论是缩小半导体元件其本身的尺寸，或是缩小半导体元件间的距离，都会发生一些工艺上的问题。
以接触窗的工艺来说，接触窗的尺寸缩小之后，其高宽比(Aspect ratio)增加，蚀刻的难度高，工艺的空间小。为能去除蚀刻工艺中的残留物，确保触窗开口能完全开启，通常会进行长时间的过度蚀刻，以避免接触窗开口无法完全开启。然而，由于在进行光刻时，时有误对准的情形，而接触窗开口与基底的垂直面又通常成一倾斜角，过度蚀刻的时间过长，很容易使得栅极的顶角裸露出来，导致接触窗开口中所填入金属层电性连接栅极和源极/漏极区，而造成短路。

发明内容

本发明提供一种自行对准接触窗工艺，以避免栅极与源极/漏极区之间的短路问题。
本发明提供一种自行对准接触窗工艺，以降低蚀刻的难度，增加工艺的空间，提升产能(throughput)。
本发明提出一种自行对准接触窗的制造方法。此方法是在具有接触区的基底上形成第一介电层，再于第一介电层中形成下部开口，其与接触区相对应。之后，在第一介电层上形成第二介电层，再于第二介电层中形成上部开口，其自行对准下部开口并与其连通构成自行对准接触窗开口。之后，于自行对准接触窗开口中形成导电层。
依照本发明实施例所述的自行对准接触窗的制造方法，在第一介电层中形成下部开口的步骤中，所形成的下部开口裸露出接触区上的部分第二介电层，且在进行形成上部开口的步骤之后，还包括使下部开口裸露出接触区。
依照本发明实施例所述的自行对准接触窗的制造方法，其中第一介电层的材质与第二介电层的材质不相同。
依照本发明实施例所述的自行对准接触窗的制造方法，其中第一介电层包括应力层。应力层的材质包括氮化硅。
依照本发明实施例所述的自行对准接触窗的制造方法，其中下部开口与上部开口的尺寸不同。
依照本发明实施例所述的自行对准接触窗的制造方法，其中下部开口的尺寸小于上部开口的尺寸。
依照本发明实施例所述的自行对准接触窗的制造方法，其中在第一介电层中形成下部开口的步骤以及在第二介电层中形成上部开口的步骤采用两个不同的掩模来进行曝光工艺。
依照本发明实施例所述的自行对准接触窗的制造方法，其中在第一介电层中形成下部开口的步骤以及在第二介电层中形成上部开口的步骤采用同一个掩模来进行曝光工艺并调整工艺参数以曝出两种尺寸不同的图案。其工艺参数包括曝光能量。
依照本发明实施例所述的自行对准接触窗的制造方法，其中形成下部开口的方法是先在第一介电层上形成底层抗反射层。接着，在底层抗反射层上形成图案化光刻胶层。之后，以图案化光刻胶层为罩幕，蚀刻第一介电层，以形成下部开口。其后，移除图案化光刻胶层并选择性移除底层抗反射层。
依照本发明实施例所述的自行对准接触窗的制造方法，其中当底层抗反射层的材质为有机材料时，则在移除图案化光刻胶层时的同时或之后移除底层抗反射层。
依照本发明实施例所述的自行对准接触窗的制造方法，其中当底层抗反射层的材质为无机材料时，则在移除图案化光刻胶层时或之后，并不移除底层抗反射层。
依照本发明实施例所述的自行对准接触窗的制造方法，其中第二介电层的材质选自于常压化学气相沉积的氧化硅、高密度等离子体气相沉积的氧化硅、磷硅玻璃、硼磷硅玻璃与氟掺杂玻璃及其组合所组成的族群。
依照本发明实施例所述的自行对准接触窗的制造方法，其中形成上部开口的方法是先在第二介电层上形成底层抗反射层。接着，在底层抗反射层上形成图案化光刻胶层。之后，以图案化光刻胶层为罩幕，蚀刻第二介电层，以形成上部开口。其后，移除图案化光刻胶层并选择性移除底层抗反射层。
依照本发明实施例所述的自行对准接触窗的制造方法，其中当底层抗反射层的材质为有机材料时，则在移除图案化光刻胶层的同时或之后移除底层抗反射层。
依照本发明实施例所述的自行对准接触窗的制造方法，其中当底层抗反射层的材质为无机材料时，则在移除图案化光刻胶层时或之后，并不移除底层抗反射层。
依照本发明实施例所述的自行对准接触窗的制造方法，其中接触区为源极/漏极区。
依照本发明实施例所述的自行对准接触窗的制造方法，其中源极/漏极区的主要材质为半导体化合物。
依照本发明实施例所述的自行对准接触窗的制造方法，其中半导体化合物为硅化锗或是碳化硅。
依照本发明实施例所述的自行对准接触窗的制造方法，其中源极/漏极区上覆盖硅化金属层。
本发明提出一种自行对准接触窗，其包括下部接触窗，位于基底的介电层中；以及上部接触窗，位于介电层中且位于下部接触窗上并与其直接接触，且上部接触窗与下部接触窗的轮廓构呈锯齿状。
依照本发明实施例所述的自行对准接触窗，其中下部接触窗的顶端宽，底端窄。
依照本发明实施例所述的自行对准接触窗，其中上部接触窗的顶端宽，底端窄。
依照本发明实施例所述的自行对准接触窗，其中上部接触窗顶端的尺寸大于下部接触窗顶端的尺寸。
依照本发明实施例所述的自行对准接触窗，其中介电层包括第一介电层与第二介电层，且下部接触窗位于第一介电层中；上部接触窗位于第二介电层中。
依照本发明实施例所述的自行对准接触窗，其中第一介电层为应力层。
依照本发明实施例所述的自行对准接触窗，其中第一介电层的材质选自于常压化学气相沉积的氧化硅、高密度等离子体气相沉积的氧化硅、磷硅玻璃、硼磷硅玻璃与氟掺杂玻璃及其组合所组成的族群。
本发明的自行对准接触窗工艺可以避免栅极与源极/漏极区之间的短路问题。
此外，分段蚀刻可以降低蚀刻的难度，避免接触窗开口开启不完全的问题，因此，本发明可增加工艺的空间，提升产量(throughput)。
另一方面，本发明可以与现今广为采用的应力层结合，不需增加太多的步骤即可增加工艺的空间。
为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1F是依照本发明实施例所绘示的一种半导体元件的制造方法的流程剖面图。
图2A至图2F是依照本发明实施例所绘示的另一种半导体元件的制造方法的流程剖面图。
附图标记说明
100：基底                           102、103：晶体管
104：栅介电层                       106：栅极
108、118：硅化金属层                110、112、114：间隙壁
120、128、130、132：介电层          122、134：底层抗反射层
124、136：光刻胶层                  125、127、137、139：开口
140、150：掩模                      141、142、151、152：图案
126、166：下部开口                  143、168：上部开口
144、170：自行对准接触窗开口        146：下部接触窗
146a、148a：顶端                    146b、148b：底端
148：上部接触窗                     149、176：自行对准接触窗
A：区域

具体实施方式

实施例一
图1A至图1F是依照本发明实施例所绘示的一种半导体元件的制造方法的流程剖面图。
请参照图1A，首先提供基底100。此基底100例如是硅基底，如N型硅基底或P型硅基底。当然，基底100也可以是绝缘层上有硅的基底等。在此基底100上已形成有晶体管102与103。晶体管102和103例如是N沟道金属氧化物半导体元件(NMOS)或P沟道金属氧化物半导体元件(PMOS)。
晶体管102和103可分别由栅介电层104、栅极106、间隙壁114以及源极/漏极116所构成。栅介电层104位于栅极106与基底100之间。栅介电层104的材质可以由氧化硅层所构成。栅极106的材质包括以硅为基础的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。当栅极106的材质为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂剂可以是N型掺杂剂，也可以是P型掺杂剂。间隙壁114可以是由间隙壁110与间隙壁112所构成。间隙壁110与间隙壁112的材质可以相同或是不同，例如是氧化硅或氮化硅。在一实施例中，间隙壁110与间隙壁112的材质分别是氧化硅与氮化硅。此外，间隙壁114亦可以是由单个间隙壁所构成，且其形状并无特别的限制。
源极/漏极116是设置于栅极106两侧的基底中。源极/漏极116的材质例如是以半导体材料或是半导体化合物为主要材料。半导体材料例如是硅。半导体化合物的材料例如是硅化锗或是碳化硅。
在一实施例中，在栅极106的表面上以及源极/漏极区116上还分别包括硅化金属层108与118。硅化金属层108与118包括耐火金属的硅化金属层，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂与该些金属的合金的硅化物的其中之一。
请继续参照图1A，在基底100上形成介电层120。在一实施例中，介电层120例如是一应力层。应力层是目前常见于半导体工艺中，用来增加电子或空穴在金属氧化物半导体晶体管的沟道中的移动率(mobility)的材料层，其通常是在于金属氧化物半导体晶体管制作完成之后，才形成于基底100上。对于P型金属氧化物半导体晶体管来说，在基底上形成一层具有压缩应力(compressive stress)的应力层，可以在P型金属氧化物半导体晶体管中沿着沟道方向形成压缩应力。而对于N型金属氧化物半导体晶体管来说，在基底上形成一层具有拉伸应力(tensile stress)的应力层，可以在N型金属氧化物半导体晶体管中沿着沟道方向形成拉伸应力。随着压缩应力或拉伸应力的增加，空穴或电子在沟道中的移动率也随的增加，进而增加驱动电流(drive current)以提升元件效能。应力层的材质例如是氮化硅，形成的方法例如是化学气相沉积法。在其他的实施例中，介电层120的材质例如是氧化硅。
其后，请继续参照图1A，在介电层120上形成底层抗反射层(BARC)122，以降低芯片表面的阶梯高度，抑制驻波效应，提升光刻的品质。底层抗反射层122的材质可以是有机材料或是无机材料。有机材料例如是聚亚酰胺(polyimide)或聚砜(polysulfone)。无机材料例如是SiOxNy，形成的方法可以以硅烷、氮气以及一氧化二氮作为反应气体利用等离子体增强型化学气相沉积工艺来沉积的。之后，在底层抗反射层122上形成图案化光刻胶层124。图案化光刻胶层124的形成方法，可以在底层抗反射层122上形成光刻胶材料层(未绘出)，然后，透过曝光工艺将掩模140上的图案转移至光刻胶材料层，之后再经由显影以形成。
之后，请参照图1B，以图案化光刻胶层124为蚀刻罩幕，蚀刻介电层120，以在介电层120中形成与源极/漏极区116相对应的下部开口126以及与晶体管103的栅极106对应的下部开口166。在一实施例中，下部开口126并未裸露出源极/漏极区116，而有部分的介电层120覆盖于源极/漏极区116上，如A区所示，以在后续的蚀刻工艺中保护源极/漏极区116，避免遭受蚀刻的破坏；下部开口166则裸露出晶体管103的栅极106上的硅化金属层108。蚀刻介电层120的方法可以采用各向异性蚀刻工艺，例如是以氟烃或是已知的各种气体作为蚀刻气体源的干法蚀刻工艺。之后，移除图案化光刻胶层124。移除图案化光刻胶层124的方法例如湿法移除法，或是干法移除法如氧等离子体灰化法。若底层抗反射层122为有机材料时，则在可以在移除图案化光刻胶层124的同时，将底层抗反射层122移除的。若是底层抗反射层122为无机材料时，则底层抗反射层122则不需在移除图案化光刻胶层124的同时或之后移除的。
其后，请参照图1C，在基底100上形成另一层介电层130。介电层130例如是由单一层所构成，或是由两种以上的材料层所构成。在本实施例中，是以两层的介电层128与132所构成的介电层130来说明的。介电层128与132的材质例如是常压化学气相沉积的氧化硅、高密度等离子体气相沉积的氧化硅、磷硅玻璃、硼磷硅玻璃或氟掺杂玻璃。在一实施例中，介电层128例如是一常压化学气相沉积的氧化硅层；介电层132例如是一磷硅玻璃层。接着，在介电层130上形成底层抗反射层134。抗反射层134的材质例如是有机材料或是无机材料。有机材料例如是聚亚酰胺或聚砜。无机材料例如是SiOxNy，形成的方法可以以硅烷、氮气以及一氧化二氮作为反应气体利用等离子体增强型化学气相沉积工艺来沉积的。之后，在底层抗反射层134上形成图案化光刻胶层136。图案化光刻胶层136的形成方法，可以在底层抗反射层134上形成光刻胶材料层(未绘出)，然后，透过曝光工艺将另一掩模150上的图案151和152转移至光刻胶材料层，之后再经由显影以形成的。在此实施例中，掩模150的图案151和152与掩模140的图案141和142不相同。若是图案化光刻胶层136预定形成的开口137和139的尺寸大于图案化光刻胶层124(图1A)预定形成的开口125和127的尺寸，则掩模150的图案151和152的尺寸会大于掩模140(图1A)的图案141和142的尺寸。
之后，请参照图1D，以图案化光刻胶层136为蚀刻罩幕，蚀刻介电层130，以在介电层130中形成上部开口143与168。上部开口143自行对准下部开口126，并与其相连通；上部开口168自行对准下部开口166，并与其相连通，共同构成自行对准接触窗开口170。当介电层120的材质与介电层130的材质不同时，例如介电层120为应力层，而介电层130为氧化硅时，可以以介电层120作为蚀刻终止层。蚀刻介电层130的方法可以采用各向异性蚀刻工艺，例如是以氟烃或是已知的各种气体作为蚀刻气体源的干法蚀刻工艺。
继之，请参照图1E，移除下部开口126底部的介电层120，以裸露出源极/漏极区116上的硅化金属层118，完成由上部开口143与下部开口126所构成的自行对准接触窗开口144。移除下部开口126底部的介电层120的方法可以采用各向异性蚀刻工艺，例如是以氟烃或是已知的各种气体作为蚀刻气体源的干法蚀刻工艺。之后，移除图案化光刻胶层136。移除图案化光刻胶层136的方法例如湿法移除法，或是干法移除法如氧等离子体灰化法。若底层抗反射层134为有机材料时，则可以在移除图案化光刻胶层136的同时，将底层抗反射层134移除的。若是底层抗反射层134为无机材料时，则底层抗反射层134可以不移除的。
之后，请参照图1F，在自行对准接触窗开口144与170中填入导电层，以形成自行对准接触窗149与176。导电层的形成方法可以在基底100上依序形成覆盖介电层130并且填入自行对准接触窗开口144与170的导电材料层，之后，利用化学机械抛光法或是回蚀刻法，移除覆盖介电层130的部分，完成自行对准接触窗149与176的制作。导电材料层的材质例如是钨金属、铜金属或其合金，或是掺杂的多晶硅。通常，除了前述的材料的外，导电材料层还包括一层阻障层或是一层粘着层，其材质例如是钛、钽、氮化钛、氮化钽或其组合。
本发明实施例的自行对准接触窗149是由下部接触窗146以及上部接触窗148所构成。上部接触窗148与下部接触窗146的轮廓构成锯齿状。在一实施例中，下部接触窗146与上部接触窗148皆为顶端146a、148a宽，底端146b、148b窄。在另一实施例中，上部接触窗148顶端148a的尺寸大于下部接触窗146顶端146a的尺寸。
在以上的实施例中，是以两个具有不同图案的掩模140与150来进行接触窗开口其不同阶段的图案转移工艺。然而，在实际应用时，并不限于此，也可使用单一的掩模140或150来达成目的，其详细说明如下。
实施例二
图2A至图2F是依照本发明实施例所绘示的另一种半导体元件的制造方法的流程剖面图。
此实施例的工艺方法与实施例一相似，惟，本实施例是使用单一的掩模140来进行接触窗开口其不同阶段的蚀刻工艺。
请参照图2A与2B，依照实施例一的方法在已形成晶体管102与103的基底100上形成介电层120与底层抗反射层122，并将掩模140的图案141与142转移至光刻胶层124中，再经由蚀刻工艺在介电层120中形成下部开口126与166。
请参照图2C与2D，依照实施例一的方法在基底100上形成介电层130与底层抗反射层134。然后，改以掩模140作为罩幕，将其图案141与142转移至光刻胶层130中，再经由蚀刻工艺在介电层130中形成上部开口143与168。在将掩模140的图案转移到光刻胶层124或136时，可以透过曝光参数，例如是曝光能量的调整，使光刻胶层124与136中形成的开口的尺寸不同。
之后，请参照图2E与2F，依照实施例一的方法去除下部开口126底部的介电层120，以形成自行对准接触窗开口144。之后，在自行对准接触窗开口144与170的中填入导电层，以形成自行对准接触窗149与176。
以上的实施例是以两阶段的光刻、蚀刻工艺来形成自行对准接触窗，然而，随着接触窗高宽比的增加，可以将工艺调整成更多阶段来进行蚀刻，以降低蚀刻的难度。
综上所述，在本发明的自行对准接触窗工艺是以两阶段或多阶段来进行蚀刻，可以避免错误对准与长时间过度蚀刻所导致的栅极与源极/漏极区之间的短路问题。
此外，本发明采分段蚀刻，由于每一阶段的接触窗开口的高宽比变小，因此，蚀刻的难度变低，可避免接触窗开口开启不完全的问题，提升工艺的产量。
另一方面，本发明可以与现今广为采用的应力层结合。此应力层中可作为自行对准接触窗的下部开口的第一层介电层，并可作为后续上部开口的蚀刻工艺的蚀刻终止层，因此，本发明的工艺并不需再额外再形成与第二介电层材质不同的材料层来作为第一层介电层，或额外再形成蚀刻终止层。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。