一种具有具备双重转换增益的像素的成像器。每一像素具有耦合于两个浮动扩散区之间的双重转换增益元件。当启动时，所述双重转换增益元件接通存储元件以增加像素的电荷存储容量。像素复位电路耦合到所述第二浮动扩散区。为复位所述第一浮动扩散区和所述存储元件，在复位操作期间启动所述双重转换增益元件。
1.一种操作成像器装置的方法，其包含：启动连接在第一扩散区和第二扩散区之间的双重转换增益元件；
启动连接在电压源和所述第二扩散区之间的复位晶体管以通过所述双重转换增益元件和所述第二扩散区复位所述第一扩散区；
将光生电荷存储在所述第一扩散区中；及输出表示所述存储的光生电荷的第二信号；
将所述存储的光生电荷从所述第一扩散区通过所述双重转换增益元件以及所述第二扩散区转移到存储元件；以及将额外的光生电荷存储在所述第一扩散区中。
2.如权利要求1所述的方法，其进一步包含以下动作：输出表示所存储的额外光生电荷的第三信号。
3.如权利要求2所述的方法，其进一步包括以下动作：取样和保持所述第一、第二和第三信号；及使用所述取样和保持的第一、第二和第三信号来获得相关的输出值。
4.如权利要求2所述的方法，其中所述将所述存储的光生电荷从所述第一扩散区转移到所述存储元件的动作进一步包含：确定所述存储的光生电荷是否超过预定水平；及如果所述存储的光生电荷超过所述预定水平，那么启动所述双重转换增益元件并将所述转移的所存储光生电荷存储在所述存储元件中。
5.如权利要求2所述的方法，其中所述存储光生电荷的动作包含通过转移元件将所述电荷从光敏元件转移到所述第一扩散区的动作。
6.如权利要求5所述的方法，其中所述存储额外光生电荷的动作包含通过所述转移元件将所述额外光生电荷从所述光敏元件转移到所述第一扩散区的动作。
7.如权利要求5所述的方法，其进一步包含从所述光敏元件排出过量电荷的动作。
8.一种操作包含共享像素单元阵列的成像器装置的方法，所述方法包含以下动作：启动连接在第一共享扩散区和第二共享扩散区之间的双重转换增益元件；
启动连接在电压源和所述第二共享扩散区之间的复位晶体管以通过所述双重转换增益元件和所述第二共享扩散区复位所述第一共享扩散区；
将来自第一像素单元的第一光生电荷存储在所述第一共享扩散区中；
将所述存储的第一光生电荷从所述第一共享扩散区通过所述双重转换增益元件以及所述第二共享扩散区转移到存储元件；
将额外的第一光生电荷存储在所述第一共享扩散区中；及输出表示所述存储的额外第一光生电荷的第三信号。
9.如权利要求8所述的方法，其进一步包含以下动作：将来自第二像素单元的第二光生电荷存储在所述第一共享扩散区中；
将所述存储的第二光生电荷从所述第一共享扩散区通过所述双重转换增益元件以及所述第二共享扩散区转移到所述存储元件；
将额外的第二光生电荷存储在所述第一共享扩散区中；及输出表示所述存储的额外第二光生电荷的第五信号。
10.如权利要求9所述的方法，其进一步包含以下动作：取样和保持所述第一、第二和第三信号；及使用所述取样和保持的第一、第二和第三信号来获得相关的输出值。
11.如权利要求9所述的方法，其进一步包含以下动作：取样和保持所述第一、第二、第三、第四和第五信号；
使用所述取样和保持的第一、第二和第三信号来获得第一相关输出值；及使用所述取样和保持的第一、第四和第五信号来获得第二相关输出值。
12.如权利要求9所述的方法，其进一步包含针对后续共享像素行重复所述启动所述双重转换增益元件步骤到所述输出第五信号步骤的动作。
13.如权利要求8所述的方法，其中所述将所述存储的第一光生电荷从所述第一共享扩散区转移到所述存储元件的动作进一步包含：确定所述存储的第一光生电荷是否超过预定水平；及如果所述存储的光生电荷超过所述预定水平，那么启动所述双重转换增益元件并将转换的所存储第一光生电荷存储在所述存储元件中。
14.如权利要求13所述的方法，其进一步包含从第一像素单元的光敏元件排出过量电荷的动作。
15.一种操作成像器装置的方法，其包含：启动连接在第一扩散区和第二扩散区之间的双重转换增益元件；
启动连接在电压源和所述第二扩散区之间的复位晶体管以通过所述双重转换增益元件和所述第二扩散区复位所述第一扩散区；
允许所存储的光生电荷从所述第一扩散区经过所述双重转换增益元件和所述第二扩散区泄漏到存储元件；
将额外的光生电荷存储在所述第一扩散区中；及输出表示所述存储的额外光生电荷的第二信号。
16.如权利要求15所述的方法，其进一步包含以下动作：取样和保持所述第一和第二信号；及
使用所述取样和保持的第一和第二信号来获得相关的输出值。
17.如权利要求15所述的方法，其进一步包含从光敏元件排出过量电荷的动作。
18.如权利要求15所述的方法，其中所述存储光生电荷的动作包含通过转移元件将所述电荷从光敏元件转移到所述第一扩散区的动作。
19.如权利要求18所述的方法，其中所述存储额外光生电荷的动作包含通过所述转移元件将所述额外光生电荷从所述光敏元件转移到所述第一扩散区的动作。
第一转移晶体管，其耦合于所述第一光敏元件与第一扩散区之间，所述第一转移晶体管将光生电荷从所述第一光敏元件转移到所述第一扩散区；
双重转换增益元件，其耦合于所述第一扩散区与第二扩散区之间，所述双重转换增益元件在启动时将所述第一扩散区连接到所述第二扩散区；
复位元件，其耦合于复位电压与所述第二扩散区之间；及电荷存储元件，其跨越所述复位元件而耦合并且连接在所述第二扩散区和所述复位电压之间，其中通过启动所述复位和双重转换增益元件经所述第二扩散区来复位所述第一扩散区并且将存储在所述第一扩散区的电荷通过启动所述双重转换增益元件经所述第二扩散区以及所述双重转换增益元件转移到所述电荷存储元件。
21.如权利要求20所述的成像装置，其中所述复位和双重转换增益元件包含晶体管。
22.如权利要求20所述的成像装置，其进一步包含耦合于电压源与所述第一光敏元件之间的高动态范围元件。
23.如权利要求22所述的成像装置，其中所述高动态范围元件经启动以从所述第一光敏元件排出电荷。
24.如权利要求20所述的成像装置，其进一步包含：第二光敏元件；及
第二转移晶体管，其耦合于所述第二光敏元件与所述第一扩散区之间。
25.如权利要求20所述的成像装置，其进一步包含：第二光敏元件；
第二转移晶体管，其耦合于所述第二光敏元件与所述第一扩散区之间；
第三转移晶体管，其耦合于所述第三光敏元件与所述第一扩散区之间；
第四转移晶体管，其耦合于所述第四光敏元件与所述第一扩散区之间。
26.如权利要求20所述的成像装置，其中所述电荷存储元件是在启动所述双重转换增益元件时增加所述第一扩散区的转换增益的电容器。
27.如权利要求20所述的成像装置，其中所述电荷存储元件是在启动所述双重转换增益元件时存储来自所述第一扩散区的电荷的电容器。
成像装置，其连接到所述处理器，所述成像装置包含：第一光敏元件；
第一转移晶体管，其耦合于所述第一光敏元件与第一扩散区之间，所述第一转移晶体管将光生电荷从所述第一光敏元件转移到所述第一扩散区，双重转换增益元件，其耦合于所述第一扩散区与第二扩散区之间，所述双重转换增益元件在启动时将所述第一扩散区连接到所述第二扩散区，复位元件，其耦合于复位电压与所述第二扩散区之间，及电荷存储元件，其跨越所述复位元件而耦合并且连接在所述第二扩散区和所述复位电压之间；
其中通过启动所述复位和双重转换增益元件经所述第二扩散区来复位所述第一扩散区并且将存储在所述第一扩散区的电荷通过启动所述双重转换增益元件经所述第二扩散区以及所述双重转换增益元件转移到所述电荷存储元件。
29.如权利要求28所述的系统，其中所述复位和双重转换增益元件包含晶体管。
30.如权利要求28所述的系统，其中所述成像装置进一步包含耦合于电压源与所述第一光敏元件之间的高动态范围元件。
31.如权利要求30所述的系统，其中所述高动态范围元件经启动以从所述第一光敏元件排出电荷。
32.如权利要求28所述的系统，其中所述成像装置进一步包含：第二光敏元件；及
第二转移晶体管，其耦合于所述第二光敏元件与所述第一扩散区之间。
33.如权利要求28所述的系统，其中所述成像装置进一步包含：第二光敏元件；
第二转移晶体管，其耦合于所述第二光敏元件与所述第一扩散区之间；
第三转移晶体管，其耦合于所述第三光敏元件与所述第一扩散区之间；
第四转移晶体管，其耦合于所述第四光敏元件与所述第一扩散区之间。
34.如权利要求28所述的系统，其中所述电荷存储元件是在启动所述双重转换增益元件时增加所述第一扩散区的转换增益的电容器。
35.如权利要求34所述的系统，其中所述电荷存储元件是在启动所述双重转换增益元件时存储来自所述第一扩散区的电荷的电容器。
通过双重转换增益栅极复位的图像像素
技术领域
[0001] 本发明一般涉及成像装置，且更明确来说，涉及增加成像装置的填充因数和电荷存储容量以及复位图像像素。
背景技术
[0002] 通常，数字成像器阵列包括像素单元的焦面阵列，所述单元的每一单元包括光电传感器(例如，光电门、光电导体或光电二极管。在CMOS成像器中，读出电路连接到每一像素单元，所述像素单元通常包括源极跟随器输出晶体管。光电传感器将光子转换为电子，而所述电子通常被转移到连接到源极跟随器输出晶体管的栅极的浮动扩散区。可包括用于将电荷从光电传感器转移到浮动扩散区的电荷转移装置(例如，晶体管)。另外，此类成像器像素单元通常具有用于在电荷转移之前将浮动扩散区复位到预定电荷电平的晶体管。行选择晶体管将源极跟随器晶体管的输出选通为像素输出信号。
[0003] 在例如美国专利第6,140,630号、美国专利第6,376,868号、美国专利第6,310,366号、美国专利第6,326,652号、美国专利第6,204,524号以及美国专利第
6,333,205中描述了一种成像电路的例示性CMOS成像电路、其处理步骤以及各种CMOS元件的功能的详细说明。所述专利的每一者均受让与Micron Technology公司且整体上以引用的方式并入本文中。
[0004] 参照分别图解说明常规CMOS成像器像素单元100的俯视图及剖面图的图1及图2，当入射光187照射光电二极管光电传感器120的表面时，光电二极管的p-n结中产生电子/空穴对(在n型累积区122及p+表面层123的边界处表示)。所产生的电子(光电荷)收集在光电二极管120的n型累积区122中。光电荷通过转移晶体管106从初始电荷累积区122移动到浮动扩散区110。浮动扩散区110处的电荷通常由源极跟随器晶体管108转换为像素输出电压且随后通过行选择晶体管109输出到列输出线111上。
[0005] 如图1中针对像素单元100所示的常规CMOS成像器设计提供大约百分之五十的填充因数，这意味着在将光转换到载流子时仅利用了一半的像素100。如图所示，只有单元100的一小部分包含光电传感器(光电二极管)120。像素单元100的剩余部分包括显示为衬底101中的STI区的隔离区102；耦合到转移晶体管106的转移栅极106′的浮动扩散区
110；及用于具有各自栅极107′、108′、109′的复位107、源极跟随器108以及行选择109晶体管的源极/漏极区115。此外，随着总像素面积不断缩小(因需要的比例缩放所致)，产生利用最小量表面积的高灵敏度光电传感器及/或针对像素单元的非光敏组件找到关于像素阵列的更高效布局以提供增加的光敏区域变得越来越重要。
[0006] 另外，常规存储节点(例如，浮动扩散区110)具有有限量的电荷存储容量。一旦达到了所述容量，像素单元100的效率将变低。一旦超出了电荷存储容量，将出现有害现象，由此“过量”电荷逸出到像素单元100的其它部分或逸出到相邻的像素单元，这是有害的。
[0007] 因此，需要及期望一种具有改进的填充因数及电荷存储容量的高效像素单元阵列构架。
发明内容
[0008] 本发明提供一种具有改进的填充因数及电荷存储容量的高效像素单元阵列架构。
[0009] 通过提供具有具备双重转换增益的像素的成像器在本发明的各种例示性实施例中实现上述及其它特征和优点。每一像素具有耦合于两个浮动扩散区之间的双重转换增益元件。当启动时，所述双重转换增益元件接通存储元件以增加像素的电荷存储容量。像素复位电路耦合到所述第二浮动扩散区。为复位所述第一浮动扩散区和所述存储元件，在复位操作期间启动所述双重转换增益元件。
[0010] 本发明还提供共享的像素配置，其中两个或两个以上像素共享双重转换增益元件、存储元件以及复位和读出组件以便除增加像素电荷存储容量外还增加像素填充因数。
附图说明
[0011] 根据下文参照附图所提供的对本发明例示性实施例的详细说明，本发明的前述及其他优点和特征将变得更为明了，其中：
[0012] 图1图解说明常规的CMOS成像器像素单元；
[0013] 图2是图1中所图解说明的CMOS成像器像素单元的剖面图；
[0014] 图3图解说明根据本发明的实施例构造的例示性CMOS成像器像素单元；
[0015] 图4是图解说明图3中所图解说明的像素单元的例示性操作的时序图；
[0016] 图5图解说明根据本发明的实施例构造的例示性四路共享CMOS成像器像素电路；
[0017] 图6是图解说明图5中所图解说明的像素电路的例示性操作的时序图；
[0018] 图7图解说明根据本发明的实施例构造的例示性两路共享CMOS成像器像素电路；
[0019] 图8显示根据本发明的实施例构造的成像器；及
[0020] 图9显示并入有根据本发明的实施例构造的至少一个成像器的处理器系统。
具体实施方式
[0021] 图3图解说明根据本发明的实施例构造的例示性CMOS成像器像素单元200。像素单元200类似于常规像素单元100(图1)，这是因为像素单元200包括光电传感器220(图解说明为光电二极管)、转移晶体管206、复位晶体管207、源极跟随器晶体管208、行选择晶体管209以及浮动扩散区FD1。与常规像素单元100(图1)不同的是，所图解说明的单元200还包括双重转换增益(DCG)晶体管234、电容器236、第二浮动扩散区FD2及高动态范围(HDR)晶体管232。
[0022] 像素单元200连接方式如下。HDR晶体管232(如果包括在单元200内)连接于光电传感器220与像素电源电压Vaa-pix之间。HDR晶体管232的栅极端子经连接以接收高动态范围控制信号HDR。在操作中，当产生高动态范围控制信号HDR时，HDR晶体管232启动，以允许从光电传感器220排出过量的电荷。应注意的是，HDR晶体管232并不是实施本发明所必需的可选组件(如下文所述)。也就是说，在像素单元200的另一个实施例中，HDR晶体管232不包括在内。
[0023] 转移晶体管206连接于光电传感器220与第一浮动扩散区FD1之间且可可由转移栅极控制信号TX来控制。当产生转移栅极控制信号TX时，转移晶体管206启动，以允许来自光电传感器220的电荷流到第一浮动扩散区FD1。源极跟随器晶体管208的栅极连接到第一浮动扩散区FD1。源极跟随器晶体管208的源极/漏极端子连接到阵列像素电源电压Vaa-pix。行选择晶体管209连接于源极跟随器晶体管208与像素阵列列线211之间。
[0024] 复位晶体管207连接于阵列像素电源电压Vaa-pix与第二浮动扩散区FD2之间。电容器236跨越复位晶体管207而连接。DCG晶体管234连接于第一浮动扩散区FD1与第二浮动扩散区FD2之间。DCG晶体管234的栅极端子连接到双重转换增益控制信号DCG。
[0025] 当产生双重转换增益控制信号DCG时，DCG晶体管234启动，以便将电容器236的存储电容C和第二浮动扩散区FD2连接到第一浮动扩散区FD1。这将像素单元200的存储能力增加到超出第一浮动扩散区FD1的容量，这是期望的且减轻常规像素单元100(图1)的泄漏问题。也就是说，像素单元200含有：仅基于第一浮动扩散区FD1的存储容量的转换增益，这对低光条件有益；及基于第一浮动扩散区FD1和电容器236(连接在第二浮动扩散区FD2处)的存储容量的第二转换增益，这对亮光条件有益。
[0026] 图4是图解说明图3中所图解说明的像素单元200的例示性操作的时序图。时序图图解说明三个周期Ta、Tb、Tc。在第一时间周期Ta期间，行选择信号ROW施加到行选择晶体管209的栅极(图4中显示为活动低)。应了解，图4是例示性时序图且在图4中将信号图解说明为活动低还是活动高并不重要。实施本发明所需的一切是用所图解说明的控制信号启动所述信号正控制组件。
[0027] 通过同时断定双重转换增益控制信号DCG(图4中显示为活动低)及复位控制信号RST(图4中显示为活动低)来复位像素电路200的第一浮动扩散区FD1。这致使阵列像素电源电压Vaa-pix被施加到第一浮动扩散区FD1(通过复位及DCG晶体管207、234)。阵列像素电源电压Vaa-pix还施加到第二浮动扩散区FD2及电容器236。与经复位的第一浮动扩散区FD1相关联的复位信号电压Vrst(作为源极跟随器晶体管208的输出且启动行选择晶体管209)施加到列线211且由耦合到列线211的取样保持电路761(图8)通过用脉冲输送取样保持复位信号SHR以启动取样保持电路而取样和保持。下文参照图8更详细地描述取样保持电路761。
[0028] 在第二时间周期Tb期间，当转移栅极控制信号TX经断定(图4中显示为活动)且启动转移晶体管206时，在光电传感器220中累积的电荷将转移到第一浮动扩散区FD1。与存储在第一浮动扩散区FD1中的像素信号电荷相关联的像素信号电压Vsig1(作为源极跟随器晶体管208的输出且启动行选择晶体管209)施加到列线211且由耦合到列线211的取样保持电路761(图8)通过用脉冲输送取样保持像素信号SHS以启动取样保持电路而取样和保持。
[0029] 为了增加像素单元200的电荷存储容量，在第三时间周期Tc期间将执行以下操作。应注意的是，可针对每个读出操作或仅在需要时执行以下第三时间周期Tc操作，以避免上述过容量条件(即，当控制器或图像处理器(下文将参照图8更详细地加以描述)确定入射光的量将导致第一浮动扩散区FD1饱和时)。
[0030] 在第三时间周期Tc期间，将施加双重转换增益控制信号DCG(图4中显示为活动低)。这致使DCG晶体管234变为活动的，从而将第一浮动扩散区FD1连接到第二浮动扩散区FD2。第一浮动扩散区FD1内的电荷由第二浮动扩散区FD2共享且随后被存储在电容器226中。转移栅极控制信号(图4中显示为活动低)经施加以启动转移晶体管206。收集在光电传感器220中的新电荷存储在第一浮动扩散区FD1和第二浮动扩散区FD2中。与存储在第一浮动扩散区FD1和第二浮动扩散区FD2中的新像素信号电荷相关联的新像素信号电压Vsig2(作为源极跟随器晶体管208的输出且启动行选择晶体管209)施加到列线211且由耦合到列线211的取样保持电路761(图8)通过用脉冲输送第三取样保持信号(图4中显示为SHD)以启动取样保持电路而取样和保持。三个取样和保持信号Vrst、Vsig1、Vsig2随后可经受相关的取样操作以获得实际的像素信号电平。
[0031] 应注意的是，如果在像素电路200中使用HDR晶体管232，那么将在所有三个时间周期Ta、Tb、Tc期间施加高动态范围控制信号HDR以确保HDR晶体管232在所述读出操作期间保持活动。这防止在读出过程期间出现模糊或其它现象。
[0032] 应注意的是，操作像素200电路的另一种方式是在第二时间周期Tb期间将来自光电传感器220的电荷转移到第一浮动扩散区FD1。替代立即读出电荷，而是允许所述电荷停留，且如果存在过多的电荷，那么电荷将泄漏到第二浮动扩散区FD2。如果控制器或图像处理器确定第一浮动扩散区FD1中存在满电荷，那么启动DCG晶体管234以便将电荷存储在电容器236中。与存储在第一浮动扩散区FD1中的剩余像素信号电荷相关联的像素信号电压Vsig(作为源极跟随器晶体管208的输出且启动行选择晶体管209)随后由像素信号取样保持像素信号SHS取样和保持。
[0033] 虽然增加了像素单元200的电荷存储能力，但这并没有实现期望增加的填充因数，因为在单元200中使用了其它的组件(例如，DCG晶体管234和电容器236)。增加填充因数的一种方式是在相邻的像素之间共享组件。图5图解说明根据本发明的实施例构造的例示性四路共享CMOS成像器像素电路300。像素电路300在四个像素单元300a、300b、300c、300d之间共享复位和读出电路。具体来说，四个像素单元300a、300b、300c、300d共享第一和第二浮动扩散区FD1、FD2；DCG晶体管334；复位晶体管307；存储电容器336；源极跟随器晶体管308和行选择晶体管309。
[0034] 第一像素单元300a包括第一光电传感器320a(图解说明为光电二极管)和第一转移晶体管306a。如果需要，那么第一高动态范围(HDR)晶体管332a还可以是像素单元300a的一部分。第一HDR晶体管332a(如果包括在内)连接于第一光电传感器320a与像素电源电压Vaa-pix之间。第一HDR晶体管332a的栅极端子经连接以接收第一高动态范围控制信号HDR<0>。在操作中，当产生第一高动态范围控制信号HDR<0>时，启动DR晶体管332a，以允许从光电传感器320a排出电荷。
[0035] 第一转移晶体管306a连接于第一光电传感器320a与共享第一浮动扩散区FD1之间且可由第一偶数列转移栅极控制信号TX_EVEN<0>来控制。当产生第一偶数列转移栅极控制信号TX_EVEN<0>是，启动第一转移晶体管306a，以允许来自第一光电传感器320a的电荷流到第一浮动扩散区FD1。
[0036] 第二像素单元300b包括第二光电传感器320b(图解说明为光电二极管)和第二转移晶体管306b。如果需要，那么第二HDR晶体管332b还可以是第二像素单元300的一部分。第二HDR晶体管332b(如果包括在内)连接于第二光电传感器320b与像素电源电压Vaa-pix之间。第二HDR晶体管332b的栅极端子经连接以接收第二高动态范围控制信号HDR<1>。在操作中，当产生第二高动态范围控制信号HDR<1>是，启动第二HDR晶体管332b，以允许从第二光电传感器320b排出电荷。
[0037] 第二转移晶体管306b连接于第二光电传感器320b与共享第一浮动扩散区FD1之间且可由第二偶数列转移栅极控制信号TX_EVEN<1>来控制。当产生第二偶数列转移栅极控制信号TX_EVEN<1>时，启动第二转移晶体管306b，以允许来自第二光电传感器320b的电荷流到第一浮动扩散区FD1。
[0038] 第三像素单元300c包括第三光电传感器320c(图解说明为光电二极管)和第三转移晶体管306c。如果需要，那么第三HDR晶体管332c还可以是第三像素单元300c的一部分。第三HDR晶体管332c(如果包括在内)连接于第三光电传感器320c与像素电源电压Vaa-pix之间。第三HDR晶体管332c的栅极端子经连接以接收第一高动态范围控制信号HDR<0>。在操作中，当产生第一高动态范围控制信号HDR<0>时，启动第三HDR晶体管332c，以允许从第三光电传感器320c排出电荷。
[0039] 第三转移晶体管306c连接于第三光电传感器320c与共享第一浮动扩散区FD1之间且可由第一奇数列转移栅极控制信号TX_ODD<0>来控制。当产生第一奇数列转移栅极控制信号TX_ODD<0>时，启动第三转移晶体管306c，以允许来自第三光电传感器320c的电荷流到第一浮动扩散区FD1。
[0040] 第四像素单元300d包括第四光电传感器320d(图解说明为光电二极管)和第四转移晶体管306d。如果需要，那么第四HDR晶体管332d还可以是第四像素单元300d的一部分。第四HDR晶体管332d(如果包括在内)连接于第四光电传感器320d与像素电源电压Vaa-pix之间。第四HDR晶体管332d的栅极端子经连接以接收第二高动态范围控制信号HDR<1>。在操作中，当产生第二高动态范围控制信号HDR<1>时，启动第四HDR晶体管332d，以允许从第四光电传感器320d排出电荷。
[0041] 第四转移晶体管306d连接于第四光电传感器320d与共享第一浮动扩散区FD1之间且可由第二奇数列转移栅极控制信号TX_ODD<1>来控制。当产生第二奇数列转移栅极控制信号TX_ODD<1>时，启动第四转移晶体管306d，以允许来自第四光电传感器32d的电荷流到第一浮动扩散区FD1。
[0042] 源极跟随器晶体管308的栅极连接到第一浮动扩散区FD1。源极跟随器晶体管308的源极/漏极端子连接到阵列像素电源电压Vaa-pix。行选择晶体管309连接于源极跟随器晶体管308与列线311之间。
[0043] 复位晶体管307连接于阵列像素电源电压Vaa-pix与第二浮动扩散区FD2之间。电容器336跨越复位晶体管307而连接。DCG晶体管334连接于第一浮动扩散区FD1与第二浮动扩散区FD2之间。DCG晶体管334的栅极端子连接到双重转换增益控制信号DCG。
[0044] 当产生双重转换增益控制信号DCG时，启动DCG晶体管334，以将电容器336的存储电容C以及第二浮动扩散区FD2连接到第一浮动扩散区FD1。这将像素电路300的存储能力增加到超过第一浮动扩散区FD1的容量，这是期望的且减轻常规像素单元100(图1)的泄漏问题。也就是说，像素电路300含有：仅基于第一浮动扩散区FD1的存储容量的第一转换增益，这对低光条件有益；以及基于第一浮动扩散区FD1和电容器336(连接在第二浮动扩散区FD2处)的存储容量的第二转换增益，这对亮光条件有益。
[0045] 图6是图解说明图5中所图解说明的像素电路300的一部分的例示性操作的时序图。仅出于清晰目的，所述时序图图解说明第一像素单元300a的操作。应注意的是，电路300的操作将针对剩余像素300b、300c、300d的操作重复以下步骤。由于第一行的操作实质上相同(以下所提及的除外)，因此不再提供对剩余像素300b、300c、300d的操作的详细说明。图6图解说明在某些示例下行选择信号ROW被触发为高和低。应了解，如果需要，那么可在所有三个时间周期Ta、Tb、Tc期间保持施加行选择信号ROW。
[0046] 所述时序图图解说明三个周期Ta、Tb、Tc。在第一时间周期Ta期间，行选择信号ROW施加到行选择晶体管309的栅极(图6中显示为活动低)。应了解，图6是例示性时序图且在图6中将信号图解说明为活动低还是高并不重要。实施本发明所需的是用所图解说明的信号启动所述信号正控制的组件。
[0047] 通过同时断定双重转换增益控制信号DCG(图6中显示为活动低)和复位控制信号RST(图6中显示为活动低)来复位像素电路300的第一浮动扩散区FD1。这致使阵列像素电源电压Vaa-pix被施加到第一浮动扩散区FD1(通过复位和DCG晶体管307、334)。阵列像素电源电压Vaa-pix还施加到第二浮动扩散区FD2。与复位第一浮动扩散区FD1相关联的复位信号电压Vrst(作为源极跟随器晶体管308的输出且启动行选择晶体管309)施加到列线311且由取样保持电路761(图8)针对第一像素单元300a通过用脉冲输送取样保持复位信号SHR来取样和保持。
[0048] 在第二时间周期Tb期间，当第一偶数列转移栅极控制信号TX_EVEN<0>经断定(图6中显示为活动低)且启动第一转移晶体管306a时，在第一光电传感器320a中累积的电荷将转移到第一浮动扩散区FD1。与存储在第一浮动扩散区FD1中的第一像素单元300a的像素信号电荷相关联的像素信号电压Vsig1(作为源极跟随器晶体管308的输出且启动行选择晶体管309)随后由取样保持电路761(图8)通过用脉冲输送取样保持像素信号SHS来取样和保持。
[0049] 为增加像素单元300a的电荷存储容量，在第三时间周期Tc期间执行以下操作。应注意的是，可针对每一读出操作或仅在需要时执行以下第三时间周期Tc，以避免上述过容量条件(即，当控制器或图像处理器(以下将参照图8更详细地加以描述)确定入射光的量将导致第一浮动扩散区FD1饱和时)。
[0050] 在第三时间周期Tc期间，将施加双重转换增益控制信号DCG(图6中显示为活动低)。这将致使DCG晶体管334变为活动的，从而将第一浮动扩散区FD1连接到第二浮动扩散区FD2。第一浮动扩散区FD1内的满电荷流到第二浮动扩散区FD2且存储在电容器326中。第一偶数列转移栅极控制信号TX_EVEN<0>经施加(图6中显示为活动低)以启动第一转移晶体管306a。来自第一光电传感器320a的剩余过量电荷存储在第一浮动扩散区FD1中。
与存储在第一浮动扩散区FD1中的过量像素信号电荷相关联的新像素信号电压Vsig2(作为源极跟随器晶体管308的输出且启动行选择晶体管309)施加到连接到取样保持电路
761(图8)的列线311且随后通过用脉冲输送第三取样保持像素信号SHD来取样和保持。
三个取样保持信号Vrst、Vsig1、Vsig2可随后经受相关的取样操作以获得每一转换增益的实际像素信号电平(例如，Vrst-Vsig1、Vrst-Vsig2)。
[0051] 然后，针对剩余像素300b、300c、300d重复所述操作。应注意的是，对于剩余像素300b、300c、300d，将出现相同的操作，转移栅极306b、306c、306d分别由转移栅极控制信号TX_EVEN<1>、TX ODD<0>、TX_ODD<1>控制除外。
[0052] 应注意的是，如果在像素电路300中使用HDR晶体管332a、332b、332c、332d，那么将在所有三个时间周期Ta、Tb、Tc施加高动态范围控制信号HDR<0>、HDR<1>以确保HDR晶体管332a、332b、332c、332d在所述读出操作期间保持活动。这将防止在所述读出过程期间因从光电传感器320a、320b、320c、320d排出一些电荷而出现模糊和其它现象。
[0053] 还应注意的是，操作像素300电路的另一种方式是在第二时间周期Tb期间将来自光电传感器320a、320b、320c、320d的电荷转移到第一浮动扩散区FD1。替代立即读出电荷，而是允许所述电荷停留，且如果存在太多的电荷，那么所述电荷将泄漏到第二浮动扩散区FD2。如果控制器或图像处理器确定第一浮动扩散区FD1中存在满电荷，那么启动DCG晶体管334以便将所述电荷存储到电容器336中。与存储在第一浮动扩散区FD1中的剩余像素信号电荷相关联的像素信号电压Vsig(作为源极跟随器晶体管308的输出且启动行选择晶体管309)随后由像素信号取样保持像素信号SHS来取样和保持。
[0054] 图7图解说明根据本发明的实施例构造的例示性两路共享CMOS成像器像素电路400。像素电路400在两个像素单元400a、400b之间共享复位和读出电路。具体来说，像素单元400a、400b共享第一和第二浮动扩散区FD1、FD2；DCG晶体管434；复位晶体管407；存储电容器436；源极跟随器晶体管408以及行选择晶体管409。
[0055] 第一像素单元400a包括第一光电传感器420a(图解说明为光电二极管)和第一转移晶体管406a。如果需要，那么第一高动态范围(HDR)晶体管432a还可以是第一像素单元400a的一部分。第一HDR晶体管432a(如果包括在内)连接于第一光电传感器420a与像素电源电压Vaa-pix之间。第一HDR晶体管432a的栅极端子经连接以接收第一高动态范围控制信号HDR<0>。在操作中，当产生第一高动态范围控制信号HDR<0>时，启动第一HDR晶体管432a，以允许从第一光电传感器420a排出电荷。
[0056] 第一转移晶体管406a连接于第一光电传感器420a与共享第一浮动扩散区FD1之间且可由第一转移栅极控制信号TX<0>来控制。当产生第一转移栅极控制信号TX<0>时，启动第一转移晶体管406a，以允许来自第一光电传感器420a的电荷流到第一浮动扩散区FD1。
[0057] 第二像素单元400b包括第二光电传感器420b(图解说明为光电二极管)和第二转移晶体管406b。如果需要，那么第二HDR晶体管432b还可以是第二像素单元400b的一部分。第二HDR晶体管432b(如果包括在内)连接于第二光电传感器420b与像素电源电压Vaa-pix之间。第二HDR晶体管432b的栅极端子经连接以接收第二高动态范围控制信号HDR<1>。在操作中，当产生第二高动态范围控制信号HDR<1>时，启动第二HDR晶体管432b，以允许从第二光电传感器420b排出电荷。
[0058] 第二转移晶体管406b连接于第二光电传感器320b与共享第一浮动扩散区FD1之间且可由第二转移栅极控制信号TX<1>来控制。当产生第二转移栅极控制信号TX<1>时，启动第二转移晶体管406b，以允许来自第二光电传感器420b的电荷流到第一浮动扩散区FD1。
[0059] 源极跟随器晶体管408的栅极连接到第一浮动扩散区FD1。源极跟随器晶体管408的源极/漏极端子连接到阵列像素电源电压Vaa-pix。行选择晶体管409连接于源极跟随器晶体管408与列线411之间。
[0060] 复位晶体管407连接于阵列像素电源电压Vaa-pix与第二浮动扩散区FD2之间。电容器436跨越复位晶体管407和第二浮动扩散区FD2而连接。DCG晶体管434连接于第一浮动扩散区FD1与第二浮动扩散区FD2之间。DCG晶体管434的栅极端子连接到双重转换增益控制信号DCG<0>。
[0061] 当产生双重转换增益控制信号DCG<0>时，启动DCG晶体管434，从而将电容器436的存储电容C和第二浮动扩散区FD2连接到第一浮动扩散区FD1。这将像素电路400的存储能力增加到超出第一浮动扩散区FD1的容量，这是期望的且减轻常规像素单元100(图1)的泄漏问题。也就是说，像素电路400含有：仅基于第一浮动扩散区FD1的存储容量的第一转换增益，这对低光条件有益；以及基于第一浮动扩散区FD1和电容器436的存储容量的第二转换增益，这对亮光条件有益。
[0062] 图8图解说明可利用本发明的任一实施例的例示性成像器700。成像器700具有像素阵列705，像素阵列705包含如以上参照图3-7描述构造和操作的像素。行驱动器710响应于行地址解码器720有选择地启动行线。成像器700中还包括列驱动器760和列地址解码器770。成像器700由定时和控制电路750来操作，而定时和控制电路750控制地址解码器720、770。根据本发明的实施例(例如图4和6)，控制电路750还控制行和列驱动器电路710、760。
[0063] 与列驱动器760相关联的取样保持电路761读取选定像素的像素复位信号Vrst和两个像素图像信号Vsig1、Vsig2，所述选定像素可随后经受相关的取样操作以获得实际的像素信号电平(例如，Vrst-Vsig1、Vrst-Vsig2)。所述相关的信号由放大器762放大以用于每一像素且由模拟数字转换器775(ADC)数字化。模拟数字转换器775将经数字化的像素信号供应到形成数字图像的图像处理器780。可将两个信号均转换成数字信号并发送到图像处理器780，或者可仅选择两个信号中的一者来进行转换并发送到图像处理器780。
[0064] 图9显示系统1000，所述系统是经修改而包括本发明的成像装置1008(例如，图8中所图解说明的成像装置700)的典型处理器系统。处理器系统1000是具有数字电路(其可包括图像传感器装置)的例示性系统。在不进行限制的前体下，所述系统可包括：计算机系统、相机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动聚焦系统、星体追踪系统、运动检测系统、图像稳定系统和数据压缩系统以及采用成像器的其它系统。
[0065] 系统1000(例如，相机系统)通常包含通过总线1020与输入/输出(I/O)装置1006通信的中央处理单元(CPU)1002，例如，微处理器。成像装置1008也通过总线1020与CPU 1002通信。基于处理器的系统1000还包括随机存取存储器(RAM)1004，且可包括可抽换式存储器1014(例如，快闪存储器)，其同样也通过总线1020与CPU 1002通信。成像装置1008可与处理器(例如，CPU、数字信号处理器或微处理器)组合，单个的集成电路上或不同于所述处理器的芯片上有无存储器存储装置都可。
[0066] 应注意的是，已参照光电二极管光电传感器描述了本发明，但应了解本发明可与成像像素电路中使用的任一类型的光电传感器一起使用，例如，但不限于光电门、光电导体、光电二极管和针扎光电二极管以及光电二极管和针扎光电二极管的各种配置。
[0067] 上述过程和装置图解说明本发明可使用和产生的许多方法和装置中的优选方法和典型装置。以上说明和图式图解说明实现本发明的目标、特征和优点的实施例。然而，这并不打算将本发明严格限定于以上所述和所图解说的实施例。而是应将属于以上权利要求书的精神和范围内的任何修改(尽管当前不可预测)视为本发明的一部分。
