多频率源系统和操作方法

摘要

一种多频率源系统包括能够调谐到预定目标频率的至少一个频率源以及能够在高于或低于目标频率的频率处产生第二信号的至少一个附加频率源。一种用于在第二信号的并发产生期间把可调频率源调谐到目标频率的方法包括：(i)当第二信号在频率上高于目标频率时，控制可调频率源以调谐到在频率上低于目标频率的至少一个频率点，并且之后控制振荡器以调谐到目标频率，或者(ii)当第二信号在频率上低于目标频率时，控制可调频率源以调谐到在频率上高于目标频率的至少一个频率点，并且之后控制可调频率源以调谐到目标频率。

权利要求

1.在具有能够调谐到预定目标频率的可调频率源以及能够在高于所述目标频率的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：控制所述可调频率源以调谐到低于所述目标频率的至少一个频率点；以及之后，控制所述可调频率源以调谐到所述目标频率，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，以及其中控制所述可调频率源调谐到低于所述目标频率的至少一个频率点包括：从所述多个振荡器中选择这样的调谐振荡器，即所述调谐振荡器能够(i)最大限度地在所述目标频率之下调谐以及(ii)调谐到所述目标频率。

2.在具有能够调谐到预定目标频率的可调频率源以及能够在高于所述目标频率的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：控制所述可调频率源以调谐到低于所述目标频率的至少一个频率点；以及之后，控制所述可调频率源以调谐到所述目标频率，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，以及其中控制所述可调频率源以调谐到低于所述目标频率的至少一个频率进一步包括：(i)计算位于所述目标频率和所述可调频率源的预定最低调谐频率之间的至少一个中间点；以及(ii)把所述可调频率源调谐到所述至少一个中间点。

3.在具有能够调谐到预定目标频率的可调频率源以及能够在高于所述目标频率的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：控制所述可调频率源以调谐到低于所述目标频率的至少一个频率点；以及之后，控制所述可调频率源以调谐到所述目标频率，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，其中控制所述可调频率源以调谐到低于所述目标频率的至少一个频率进一步包括：(i)计算位于所述目标频率和所述可调频率源的预定最低调谐频率之间的至少一个中间点；以及(ii)把所述可调频率源调谐到所述至少一个中间点；以及

其中所述至少一个中间点通过方程式计算：

其中：Favoid是比所述目标频率高的所述第二信号的频率；

FTarget是所述目标频率，以及

Overshoot是预定的频率过冲量。

4.如权利要求3所述的方法，进一步包括计算后续中间点，其中从之前计算得到的所述中间点FInt变为权利要求3的方程式中的目标频率FTarget，并且基于权利要求3的方程式计算后续中间点。

5.在具有能够调谐到预定目标频率的可调频率源以及能够在低于所述目标频率的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：控制所述可调频率源以调谐到高于所述目标频率的至少一个频率点；以及之后，控制所述可调频率源以调谐到所述目标频率，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，以及其中控制所述可调频率源调谐到高于所述目标频率的至少一个频率点包括：从所述多个振荡器中选择这样的调谐振荡器，即所述调谐振荡器能够(i)最大限度地在所述目标频率之上调谐以及(ii)调谐到所述目标频率。

6.在具有能够调谐到预定目标频率的可调频率源以及能够在低于所述目标频率的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：控制所述可调频率源以调谐到高于所述目标频率的至少一个频率点；以及之后，控制所述可调频率源以调谐到所述目标频率，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，以及其中控制所述可调频率源调谐到高于所述目标频率的至少一个频率进一步包括：(i)计算位于所述目标频率和所述可调频率源的预定最高调谐频率之间的至少一个中间点；以及(ii)把所述可调频率源调谐到所述至少一个中间点。

7.如权利要求6所述的方法，其中所述至少一个中间点通过方程式计算：其中Favoid是比所述目标频率低的所述第二信号的频率；

FTarget是所述目标频率，以及

Overshoot是预定的频率过冲量。

8.如权利要求7所述的方法，进一步包括计算后续中间点，其中从之前计算得到的所述中间点FInt变为权利要求7的方程式中的目标频率FTarget，并且基于权利要求7的方程式计算后续中间点。

9.在具有能够调谐到预定目标频率的可调频率源以及至少两个附加频率源的多频率源系统中，其中第一附加频率源能够在低于所述目标频率的频率处产生低频信号，并且第二附加频率源能够在高于所述目标频率的频率处产生高频信号，所述可调频率源包括一个或多个用于调谐到所述目标频率的振荡器，一种用于在所述低频信号和所述高频信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：确定在所述高频信号和低频信号之间的中值点；

选择所述可调频率源的振荡器以用于调谐到所述目标频率源，所选振荡器具有包括所述中值点和所述目标频率的调谐范围，所选振荡器具有低频调谐点、中频带调谐点以及高频调谐点；

确定在所述高频信号和低频信号之间的中值点是否在频率上高于或低于所选振荡器的中频带调谐点；

(i)如果所选振荡器的中频带调谐点高于在所述高频信号和低频信号之间的中值点，则选择所选振荡器的高频调谐点和中频带调谐点的内插值作为所选振荡器的开始频率，或者(ii)如果所选振荡器的中频带调谐点低于在所述高频信号和低频信号之间的中值点，则选择所选振荡器的中频带调谐点和低频调谐点的内插值作为所选振荡器的开始频率；以及控制所选振荡器从所选择的开始频率调谐到所述目标频率。

10.在具有能够调谐到预定目标频率的可调频率源以及多个附加频率源的多频率源系统中，其中第一附加频率源能够在低于所述目标频率的频率处产生低频信号，并且第二附加频率源能够在高于所述目标频率的频率处产生高频信号，所述可调频率源包括一个或多个用于调谐到所述目标频率的振荡器，一种用于在所述低频信号和高频信号的并发产生期间，把所述可调频率源调谐到所述目标频率的方法，所述方法包括：识别所述可调频率源的、(i)具有低于所述低频信号的最小可调频率、或者(ii)具有高于所述高频信号的最大可调频率的一个或多个振荡器；

从所述一个或多个所识别的振荡器中，选择具有最大偏移的振荡器，所述最大偏移是从所述多个振荡器的最低可调频率中的每一个到所述低频信号或者从所述振荡器的最高可调频率中的每一个到所述高频信号而测量的；以及控制所选振荡器以调谐到所述目标频率。

11.如权利要求10所述的方法，其中控制所选振荡器包括：

识别接近频率，所述接近频率包括低于所述低频信号或者高于所述高频信号的频率；

把所选振荡器调谐到所述接近频率；以及

在调谐到所述接近频率之后，把所选振荡器调谐到所述目标频率。

12.如权利要求11所述的方法，其中所述接近频率低于所述低频信号，所述方法进一步包括：(i)计算在所述接近频率和所述可调频率源的预定最低调谐频率之间的至少一个中间点；以及(i)在调谐到所述接近频率之前，把所述可调频率源调谐到所述至少一个中间点。

13.如权利要求12所述的方法，其中通过方程式计算所述至少一个中间点：其中Favoid是比所述接近频率高的所述低频信号的频率；

FTarget是所述接近频率，以及

Overshoot是预定的频率过冲量。

14.如权利要求13所述的方法，进一步包括计算后续中间点，其中从之前计算得到的所述中间点FInt变为权利要求13的方程式中的接近频率FTarget，并且基于权利要求13的方程式计算后续中间点。

15.如权利要求11所述的方法，其中所述接近频率高于所述高频信号，所述方法进一步包括：(i)计算在所述接近频率和所述可调频率源的预定最高调谐频率之间的至少一个中间点；以及(ii)在调谐到所述接近频率之前，把所述可调频率源调谐到所述至少一个中间点。

16.如权利要求15所述的方法，其中通过方程式计算所述至少一个中间点：其中Favoid是比所述接近频率低的所述较高频率信号的频率；

FTarget是所述接近频率，以及

Overshoot是预定的频率过冲量。

17.如权利要求16所述的方法，进一步包括计算后续中间点，其中所述之前计算的中间点FInt变为权利要求16的方程式中的目标频率FTarget，并且基于权利要求16的方程式计算后续中间频率点。

18.一种多频率源系统，包括：

可调频率源，用于调谐到在所述多频率源系统的频谱内的目标频率；以及第二频率源，用于在所述多频率源系统的频谱内的高于或低于所述目标频率的频率处产生第二信号，其中所述第二频率源能够产生比所述目标频率低的低频信号，所述系统进一步包括微控制器，所述微控制器用于：控制所述可调频率源以调谐到高于所述目标频率的至少一个频率点；以及控制所述可调频率源以便后续调谐到所述目标频率。

19.如权利要求18所述的多频率源系统，其中所述可调频率源包括锁相环电路。

20.如权利要求18所述的多频率源系统，其中所述第二频率源是固定频率源。

21.如权利要求18所述的多频率源系统，其中所述第二频率源是可调频率源。

22.如权利要求18所述的多频率源系统，其中所述第二频率源能够产生比所述目标频率高的频率信号，所述微控制器进一步适用于：控制所述可调频率源以调谐到比所述目标频率低的至少一个频率点的装置；以及控制所述可调频率源以便后续调谐到所述目标频率的装置。

23.如权利要求22所述的多频率源系统，其中所述微控制器适用于通过计算位于所述目标频率和所述可调频率源的预定最低调谐频率之间的至少一个中间点；以及把所述可调频率源调谐到所述至少一个中间点，来控制所述可调频率源以调谐到低于所述目标频率的至少一个频率点。

24.如权利要求23所述的多频率源系统，其中通过方程式计算所述至少一个中间点：其中Favoid是比所述目标频率高的所述第二信号的频率；

FTarget是所述目标频率，以及

Overshoot是预定的频率过冲量。

25.如权利要求24所述的系统，所述微控制器进一步适用于计算后续中间点，其中从之前计算得到的所述中间点FInt变为权利要求24的方程式中的目标频率点FTarget，并且基于权利要求24的方程式计算后续中间点。

26.如权利要求18所述的多频率源系统，其中所述微控制器适用于通过计算位于所述目标频率和所述可调频率源的预定最高调谐频率之间的至少一个中间点；以及把所述可调频率源调谐到所述至少一个中间点，来控制所述可调频率源以调谐到高于所述目标频率的至少一个频率。

27.如权利要求26所述的多频率源系统，其中通过方程式计算所述至少一个中间点：其中Favoid是比所述目标频率低的所述第二信号的频率；

FTarget是所述目标频率，以及

Overshoot是预定的频率过冲量。

28.如权利要求27所述的多频率源系统，所述微控制器进一步适用于计算后续中间点，其中从之前计算得到的所述中间点FInt变为权利要求27的方程式中的目标频率FTarget，并且基于所述方程式计算后续中间频率点。

29.如权利要求19所述的多频率源系统，其中所述锁相环电路包括环路滤波器，所述环路滤波器包括：运算放大器，其具有反相输入、正相输入和输出；

第一运算放大器电容，其耦合在所述运算放大器的所述反相输入和所述输出之间；

第二运算放大器电容，其耦合在所述运算放大器的所述正相输入和信号地之间；以及从(i)-(iv)中限定的四种电路选择的至少两个电路：(i)低过冲调谐电路，包括：

第一低过冲调谐电路，其被配置为耦合在所述反相输入和所述第一运算放大器电容之间；以及第二低过冲调谐电路，其被配置为耦合在所述正相输入和信号地之间；

其中所述第一和第二低过冲调谐电路能够向所述环路滤波器提供低过冲滤波器特性；

(ii)预充电电路，包括：

第一预充电电路，其被配置为耦合穿过所述第一运算放大器电容并且能够对所述第一运算放大器电容进行预充电；

第二预充电电路，其被配置为耦合穿过所述第二运算放大器电容并且能够对所述第二运算放大器电容进行预充电；以及第三预充电电路，其被配置为耦合到所述反相和所述正相输入并且能够向其提供预定的充电电压；

(iii)正常调谐电路，包括：

第一正常调谐电路，其被配置为耦合在所述反相输入和所述第一运算放大器电容之间；以及第二正常调谐电路，其被配置为耦合在所述正相输入和信号地之间，其中所述第一和第二正常调谐电路能够向所述环路滤波器提供正常滤波器特性；以及(iv)调谐电压测量电路，其被配置为耦合到所述运算放大器的输出。

30.如权利要求29所述的多频率源系统，其中所述正常调谐电路、低过冲电路或预充电电路中的一个被固定地耦合到所述运算放大器，并且其中所述正常调谐电路、低过冲电路和预充电电路中的剩余两个被可切换的耦合到所述运算放大器。

31.如权利要求29所述的多频率源系统，其中所述第一和第二正常调谐电路中的每一个包括并联耦合的电阻和电容。

32.如权利要求29所述的多频率源系统，其中所述第一和第二低过冲调谐电路中的每一个包括并联耦合的电阻和电容。

33.如权利要求29所述的多频率源系统，其中所述第一和第二预充电电路中的每一个包括电阻。

34.如权利要求29所述的多频率源系统，其中所述调谐电压测量电路包括比较器，所述比较器具有耦合到所述运算放大器的输出的第一输入、耦合到参考电势的第二输入以及输出。

35.如权利要求31所述的多频率源系统，其中所述第一和第二低过冲调谐电路中的每一个包括并联耦合的电阻和电容，并且其中所述第一和第二低过冲调谐电路中的每一个的输入阻抗大于所述第一和第二正常调谐电路中的每一个的输入阻抗。

36.如权利要求35所述的多频率源系统，其中所述第一和第二低过冲调谐电路中的每一个的电阻比所述第一和第二正常调谐电路中的每一个的电阻至少大3倍。

37.如权利要求35到36的任一权利要求所述的多频率源系统，其中所述第一和第二低过冲调谐电路中的每一个的电容比所述第一和第二正常调谐电路中的每一个的电容至少大5倍。

38.在具有能够调谐到预定目标频率的可调频率源以及能够在比所述目标频率高的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间将所述可调频率源调谐到所述目标频率的设备，其中所述设备包括：用于控制所述可调频率源以调谐到低于所述目标频率的至少一个频率点的装置；以及用于之后控制所述可调频率源以调谐到所述目标频率的装置，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，以及其中控制所述可调频率源调谐到低于所述目标频率的至少一个频率点的装置包括：用于从所述多个振荡器中选择这样的调谐振荡器，即所述调谐振荡器能够(i)最大限度地在所述目标频率之下调谐以及(ii)调谐到所述目标频率的装置。

39.在具有能够调谐到预定目标频率的可调频率源以及能够在比所述目标频率低的频率处产生第二信号的第二频率源的多频率源系统中，一种用于在所述第二信号的并发产生期间将所述可调频率源调谐到所述目标频率的设备，其中所述设备包括：用于控制所述可调频率源以调谐到高于所述目标频率的至少一个频率点的装置；以及用于之后控制所述可调频率源以调谐到所述目标频率的装置，其中所述可调频率源包括多个振荡器，每一振荡器能够操作在包括所述可调频率源的集体调谐范围的一部分的预定范围上，以及其中控制所述可调频率源调谐到高于所述目标频率的至少一个频率点的装置包括：用于从所述多个振荡器中选择这样的调谐振荡器，即所述调谐振荡器能够(i)最大限度地在所述目标频率之上调谐以及(ii)调谐到所述目标频率的装置。

40.在具有能够调谐到预定目标频率的可调频率源以及至少两个附加频率源的多频率源系统中，其中第一附加频率源能够在低于所述目标频率的频率处产生低频信号，并且第二附加频率源能够在高于所述目标频率的频率处产生高频信号，所述可调频率源包括一个或多个用于调谐到所述目标频率的振荡器，一种用于在所述低频信号和高频信号的并发产生期间把所述可调频率源调谐到所述目标频率的设备，所述设备包括：用于确定在所述高频信号和低频信号之间的中值点的装置；

用于选择所述可调频率源的一个振荡器用于调谐到所述目标频率源的装置，所选振荡器具有包括所述中值点和所述目标频率的调谐范围，所选择的振荡器具有低频调谐点、中频带调谐点以及高频调谐点；

用于确定位于所述高频信号和低频信号之间的所述中值点在频率上是否高于或低于所选振荡器的所述中频带调谐点的装置；

用于如下地选择内插值作为所选振荡器的开始频率的装置，即(i)如果所选振荡器的所述中频带调谐点高于在所述高频信号和低频信号之间的所述中值点，则选择所选振荡器的所述高频调谐点和中频带调谐点的内插值作为所选振荡器的开始频率，或者(ii)如果所选振荡器的所述中频带调谐点低于在所述高频信号和低频信号之间的所述中值点，则选择所选振荡器的中频带调谐点和低频调谐点的内插值作为所选振荡器的开始频率；以及用于控制所选振荡器从所选的开始频率调谐到所述目标频率的装置。

41.在具有能够调谐到预定目标频率的可调频率源以及多个附加频率源的多频率源系统中，其中第一附加频率源能够在低于所述目标频率的频率处产生低频信号，并且第二附加频率源能够在高于所述目标频率的频率处产生高频信号，所述可调频率源包括一个或多个用于调谐到所述目标频率的振荡器，一种用于在所述低频信号和高频信号的并发产生期间把所述可调频率源调谐到所述目标频率的设备，所述设备包括：用于识别所述可调频率源的、(i)具有低于所述低频信号的最小可调频率或者(ii)具有高于所述高频信号的最大可调频率的一个或多个振荡器的装置；

用于从所述一个或多个所识别的振荡器中选择具有最大偏移的振荡器的装置，所述最大偏移是从所述多个振荡器的最低可调频率中的每一个到所述低频信号或者是从所述多个振荡器的最高可调频率中的每一个到所述高频信号而测量的；以及用于控制所选振荡器调谐到所述目标频率的装置。

说明书

多频率源系统和操作方法

[0001] 相关申请的参考

[0002] 本专利申请涉及下述每个专利申请，且与下述每个专利申请同时被提出，下述每个专利申请的内容通过引用被合并至此以用于所有目的：

[0003] 申请号---------的Atty Dkt No.RFM-16-PCT，“Offset signal Phasingfor Multiple Frequency Source System，”；以及

[0004] 申 请 号 --------- 的 Atty Dkt.No.RFM-17-PCT，“System and Method forMitigating Phase Pulling in a Multiple Frequency Source System”。

[0005] 本专利申请要求下述每个美国专利申请的优先权，并且合并其全部内容：

[0006] 2005年8月2日提交的申请号为60/595,754的“Multiple FrequencySource System and Method of Operation”；

[0007] 2005年8月2日提交的申请号为60/595,749的“Offset Signal Phasingfor a Multiple Frequency Source System”；以及

[0008] 2005年 8月 2日 提 交 的 申 请 号 为60/595,750 的“System and Method forMitigating Phase Pulling in a Multiple Frequency Source System”。

技术领域

[0009] 本发明涉及多频率源系统，并且尤其涉及使用可操作为能够并发地产生多信号频率的多频率源的系统。

背景技术

[0010] 在通信系统中使用频率源来执行众多信号处理操作，例如频率转换、信号调制/解调、系统时钟产生以及其它处理。当需要产生已知的参考信号时，还可以在其它应用中使用频率源。

[0011] 频率源通常有两种类型：能够以一个频率产生输出信号的固定频率源，以及可以被控制为以预定频谱上的多个频率来产生输出信号的可调频率源。L-C振荡器、晶体振荡器以及电介质谐振振荡器是典型的传统固定频率源的例子，并且压控振荡器和锁相环电路代表熟知的可调频率源。

[0012] 例如由于可以同时执行多个处理，通信系统以及其它系统可以受益于多个频率信号的使用。然而，由于如果调谐得相互太近则并发产生的信号将相互影响，因此比较难于实现可以可操作地产生并发的多个频率信号的系统。不同信号之间的相互影响可以导致每个信号的退化，可能使信号不能用于其预定目的。

[0013] 所需要的是能够并发产生两个或多个频率、同时使并发运行的信号之间的相互影响最小化的多频率源系统和操作方法。

发明内容

[0014] 本发明提供一种用于产生两个或多个频率同时使其信号相互影响最小化的多频率源系统和方法。本系统是可调的，具有至少一个频率源，该频率源可以被调谐为近似于并发操作的频率。

[0015] 在这里所提出的本发明的多个实施例之一中，呈现了一种多频率源系统，包括能够调谐到预定目标频率的至少一个频率源，以及能够在高于或低于所述目标频率的频率处产生第二信号的至少一个附加频率源。一种在第二信号的并发产生期间将可调频率源调谐到预定频率的方法，包括：(i)当第二信号的频率高于目标频率时，控制可调频率源以调谐到低于目标频率的至少一个频率点，并且之后控制可调频率源以调谐到目标频率，或者(ii)当第二信号的频率低于目标频率时，控制可调频率源以调谐到高于目标频率的至少一个频率，并且之后控制可调频率源以调谐到目标频率。

[0016] 通过下述附图和详细的说明将能够更好的理解本发明的这些和其它特征。

附图说明

[0017] 图1A示出了依照本发明使用多频率源的示例性系统；

[0018] 图1B示出依照本发明的示例性频率源；

[0019] 图2示出了依照本发明在多频率源系统中把频率源中的一个调谐到目标频率的示例性方法；

[0020] 图3A示出了依照本发明的启动和校准过程的示例性实施例；

[0021] 图3B示出了依照本发明能够存储锁相环频率源内的多个振荡器的操作频点的示例性数据结构；

[0022] 图3C示出了依照本发明能够存储当前产生的频率信息的示例性数据结构；

[0023] 图4示出了依照本发明的调谐过程的示例性实施例，其中所要求的目标频率是第一产生频率；

[0024] 图5A示出了依照本发明的调谐过程的示例性实施例，其中所要求的目标频率低于最低产生频率；

[0025] 图5B示出了依照本发明的过程的示例性实施例，其中所选振荡器被激活并且被调谐到低于最低产生频率的目标频率；

[0026] 图5C示出了依照本发明的图5B所示过程的示例性实施例，其中所选的振荡器调谐到目标频率；

[0027] 图6A示出了依照本发明调谐过程的示例性实施例，其中所要求的目标频率高于最高产生频率；

[0028] 图6B示出了依照本发明的过程的示例性实施例，其中所选振荡器被激活并且被调谐到高于最高产生频率的目标频率；

[0029] 图7示出了依照本发明的调谐过程的示例性实施例，其中所要求的目标频率位于两个现有频率之间；

[0030] 图8A示出了依照本发明的调谐过程的示例性实施例，其中所要求的目标频率位于两个紧密间隔的现有频率之间；

[0031] 图8B示出了依照本发明、用于把低Kv电压控制振荡器调谐到位于两个紧密间隔的现有频率之间的所要求目标频率的过程的示例性实施例；

[0032] 图8C示出了依照本发明、用于把高Kv电压控制振荡器调谐到位于两个紧密间隔的现有频率之间的所要求目标频率的过程的示例性实施例；

[0033] 图9示出了依照本发明的能够控制多频率源系统的示例性系统微控制器的框图；

[0034] 图10示出了依照本发明的振荡器的示例性实施例；

[0035] 图11示出了依照本发明的多模式环形滤波器的示例性实施例；

[0036] 图12示出了依照本发明的采用双用数模转换器的模数转换器的示例性实施例；

[0037] 图13A示出了依照本发明的用于与相位频率检测器一起使用的方向控制电路的示例性实施例；

[0038] 图13B示出了依照本发明当振荡器被指示为调谐到较高频率时避免瞬时频率降低的方向控制电路信号的操作；以及

[0039] 图13C示出了依照本发明在正常模式调谐到较高频率的方向控制电路信号的操作。

[0040] 为了简明，前面标识的特征在随后的附图中保持相同的参考标记。

具体实施方式

[0041] 本发明提供了在相同信号频谱内操作多频率源的系统和方法，其具有在不扰乱在频谱内所产生的一个或多个现有频率的操作的情况下调谐到期望(目标)频率的能力。目标频率和现有信号之间所需的接近度取决于系统参数，例如现有频率所需要的稳定性、调谐到目标频率的源为达到目标频率必须经过的范围。本发明有利地应用到希望在系统的操作频谱内的另一频率的并发产生期间调谐到目标频率的任何系统中。

[0042] 图1A示出了依照本发明使用当前可操作的频率源的系统的示例性实施例。如图所示，可调系统100包括3个频率源FS1 120、FS2 130和FS3 140，其中至少一个(例如FS1120)是可调的。根据系统设计的需要和期望，剩余频率源可操作为产生固定频率或可调频率。

[0043] 在本发明的示例性实施例中，频率源(例如120)被调谐到特定目标频率。如下所述，频率源120调谐到目标频率的过程将取决于任何现有频率的存在和接近度。尤其的，描述了在以下情况下的调谐过程：(i)目标频率是目前唯一产生的频率，(ii)目标频率低于最低的现有频率，(iii)目标频率高于最高的现有频率，(iv)目标频率位于两个现有频率之间。下面将更详细的描述这些调谐过程中的每一个。

[0044] 图1B示出了图1A所示的可调频率源120的示例性实施例。如图所述，可调源120被实现为锁相环(PLL)，其可以在双极互补金属氧化物半导体(Bi-CMOS)过程中被单片地制作，然而本领域技术人员应清楚可以使用其它过程或材料(例如，CMOS、SiGe、GaAs)以单片集成、混合或分布的形式来形成该电路。在本发明的特定实施例中，两个和两个以上(例如，3、5、10、100或更多)PLL被实现在系统中，以分别实现在相同操作频谱内(例如，综合的频谱覆盖500MHz-10GHz)的两个或两个以上的可调、综合的频谱。可以以其它方式，例如可变振荡器、数字控制振荡器等实现可调源。作为全部-可调频率源设计的替代，可以使用一个或多个固定频率源，示例性的振荡器具有L-C振荡器、晶体振荡器、电介质谐振振荡器等形式。类似地，可调源可以是另一种结构，例如可变振荡器设计、数字控制振荡器等。本领域技术人员应清楚本发明的系统和方法并不限定于可调的或固定的频率源的任何特定设计或结构。

[0045] 在所示的示例性实施例中，PLL 120包括相位频率检测器121，其能够将所接收的参考信号FRef的相位和频率与输出频率的下分频版本FDiv进行比较，相位频率检测器的输出是表示Fref和FDiv之间的差异的信号(电压或电量)。在本发明的特定实施例中，相位频率检测器121包括实现信号锁定的方向控制电路。在图13中示出了方向控制电路的示例性实施例。作为相位频率检测器121的替代方式，还可以使用更加简单的相位检测器。

[0046] 在某些实施例中，PLL还包括充电泵浦122，其能够响应相位频率检测器的输出而提供频率控制。频率控制通过充电泵浦或者向环路滤波器提供电流或者从环路滤波器中消耗电流来提供，这些条件提供在压控振荡器(VCO)124的输入处的电压变化，电压变化导致了VCO的输出频率FOut的降低或增加。例如，当UP信号位于高状态并且DN信号位于低状态时，振荡器被控制为增加其输出频率。当UP信号位于低状态并且DN信号位于高状态时，振荡器的输入电压被控制为降低其输出频率。在替代实施例中，可以忽略充电泵浦122，并且从相位频率检测器110自身中产生UP/DN信号。

[0047] PLL还包括环路滤波器123，其能够接收并过滤充电泵浦UP和DN信号，从而降低环路信号的噪声和伪造的产品内容。环路滤波器123可以无源或有源，后者的示例性实施例采用了运算放大器或者相似功能的设备。在本发明的特定实施例中，环路滤波器123可以操作在几种不同模式，包括振荡器自由调谐的正常模式、可控制地设置滤波器的初始操作条件(例如，电压)的预充电模式、读取振荡器的调谐电压的电压读取模式以及使锁相环的频率过冲最小化的低频率过冲模式。图11中呈现了多模式环路滤波器的示例性实施例。本发明的替代实施例可以采用本领域公知的传统环路滤波器。

[0048] 环路滤波器的输出信号被提供到振荡器124，在示例性实施例中振荡器被示意为压控振荡器(VCO)。在本发明的特定实施例中，振荡器124被包含在VCO库中，通过特定振荡器选择过程来限定从VCO库中的选择，下面将详细说明。在本发明的另一实施例中，由于这些特征是本领域公知的，振荡器124是单独的或者在VCO库内实现的传统VCO。其它振荡器，例如，数字控制振荡器可以被替代地应用在本发明中。响应于所提供的环路滤波器信号，振荡器124产生位于频率FOut处的信号。在下面的图10中示意了振荡器124的示例性实施例。当然，可以使用各种类型的振荡器。本领域技术人员应清楚本发明并不限定于任何特定振荡器设计。

[0049] 输出信号FRef的一部分被反馈到N分之一计数器126，其能够通过特定数量N或者其分数对输出频率进行分频。N分之一计数器126可以是整数或者是分数的N的计数器，还实现了个∑Δ调制器127从而提供∑ΔPLL设计，以提供更小的分频比和更大的调谐精度。分频信号FDiv随后被提供到相位频率检测器，相位频率检测器继续比较分频信号FDiv和参考信号FRef的相位和频率以产生输出信号。此外，全部环路信号路径或者其任何部分可以是单端或者差分设计。

[0050] I.示例性的调谐和系统过程

[0051] 图2示出了依照本发明用于在多频源系统中把频率源之一调谐到目标频率的示例性方法。方法200包括校准和开启过程210，其能够为每个频率源内所使用的每个振荡器建立范围。在本发明的特定实施例中，每个频率源都是可调的PLL频率源，每个PLL具有作为其振荡器的多个VCO。在可替代实施例中，系统可以包括不同结构的可调源，或者可能仅仅具有一个振荡器。在另一实施例中，系统可以包括一个或多个具有单个振荡器的固定频率源。在下面的图3A中示出了校准和启动过程210的示例性实施例。

[0052] 在校准和启动过程之后，在220接收在特定目标频率处操作信号的请求。在230，确定系统中的其它频率源是否正在并发产生任何其它信号。如果没有正在产生其它信号，则过程继续在240选择合适的振荡器并且在所请求的目标频率处产生信号。图4进一步示出了该过程的示例性实施例。

[0053] 如果目前正在运行一个或多个频率源，则该过程继续到250，在250，确定所请求的目标频率是否低于最低的产生频率。如果是，则过程继续到260，在260，选择合适的振荡器并且在目标频率处产生信号。下面的图5A进一步描述了该过程的示例性实施例。

[0054] 如果目标频率并不低于最低的产生频率，则过程继续到270，在270，确定目标频率是否高于最高的产生频率。如果是，过程继续到280，在这里选择合适的振荡器并在所请求的目标频率处产生信号。下面的图6A进一步示出了该过程的示例性实施例。

[0055] 如果目标频率并不高于最高的产生频率，则所请求的目标频率位于两个产生频率之间。该过程继续到290，在这里，选择合适的振荡器并在所请求的目标频率处产生信号，下面的图7A描述了其示例性的过程。

[0056] 图3A示出了依照本发明的启动和校准过程的示例性实施例。示例性实施例显示每个频率源作为锁相环电路(PLL)，每个PLL使用两个或两个以上压控振荡器(VCO)以共同的提供特定PLL产生其输出频率的总调谐范围。本领域技术人员应清楚仅频率源中的一个需要是可调的，并且可以在本发明的替代实施例中使用其它可调或固定频率源。

[0057] 该过程在310开始，在310选择多个PLL中的一个，并且在320，激活其相应VCO中的一个。在选择之后，在330测试VCO以确定其最低频率操作点、中频带频率点以及其最高频率操作点。该过程继续到340，在340选择下一(如果存在)VCO，并且重复320-330的过程。当所选的PLL没有其它VCO时，在350选择另一PLL并且激活其相应的VCO以用于确定它们相应的最低、中频带和最高操作频率点。当没有其它PLL剩余时，启动和校准过程结束。可以对其它可调频率源以及固定频率源执行相似的操作。例如，在后者的情况下，过程330可以省略，由于固定频率源的振荡器通常并不包括低、中频带和高频频率点。此外，对于使用单个振荡器的固定或者可调频率源可以省略340的过程。本领域技术人员将清楚其它修改。

[0058] 在本发明的特定实施例中，通过使用提供给VCO的粗略和精细调谐字来数字地控制VCO的操作频率。在一个示例性实施例中，粗略调谐字的范围从数字0到31，0表示最高操作VCO频率，并且31表示最低VCO操作频率。在该实施例中，通过分别提供值为31、15和0的控制字，并且记录位于预定频率处的锁定频率，例如在1.5V表示VCO最大线性调谐范围的中心，来执行识别VCO低频、中频带和高频点的330的上述过程。本领域技术人员应清楚可以使用模拟电压来设置VCO频率，或者在本发明的替代实施例中可以使用更短或更少长度的数字字。

[0059] 图3B示出了依照本发明能够存储PLL频率源内的多个振荡器的操作频率点的示例性数据结构。所述实施例示出了总共3个PLL，每个PLL具有5个VCO。当然，在本发明的替代实施例中可以使用关于PLL的数量和每个PLL的VCO的数量的另一方案。此外如上所述，可以在本发明的替代实施例中使用PLL以外的频率源。

[0060] 在示例性实施例中，vco频率数据结构360包括3页362、364和366，每一页对应于一个PLL。每个数据结构页列出了对应于5个VCO中每一个的最低、中频带和最高操作频率点的分频比Npll，这些数量被分别标记为Npllmin、Npllmax和Npllmid。每个VCO能够在特定频带上提供调谐，所有的VCO共同地提供对于特定PLL的总调谐范围。

[0061] 此外，每一页包括分别对应于特定VCO的最低和最高操作频率的数字粗略调谐字(“粗略字”或“CW”)CW_fmin和CW_max。粗略字CW_fmin和CW_max是数字控制信号，当被提供给VCO时，该信号控制VCO调谐到最低和最高频率。参数Npllmid对应于当向特定VCO提供表示中频带点的粗略字时产生的分频比，在所示的实施例中为该粗略字为15。

[0062] 在所示的数据结构中，最低操作频率被标识为值为25而非31的粗略字CW_fmin，并且最大VCO操作频率CW_fmax被标识为值为5而非0，从而提供某些余量以用于在相邻VCO之间的交迭。当每粗略字增量的调谐范围已知时，每个VCO的实际的最高和最低调谐点可以从粗略字中内插；例如，如果知道VCO1的CW_fmin是25并且粗略字对应于4000MHz的频率，并且还知道VCO通过32个粗略字增量在400MHz上调谐，则可以确定每个粗略字增量将提供大约12.5MHz的调谐范围。因此，尽管在CW25 VCO1被调谐到4000MHz，但其能够调谐到在频率上降低6×12.5MHz(或者75MHz)，从而交迭VCO2的调谐范围的较高端。在这种方式中，相邻VCO可以被设计为在它们的调谐频率范围中提供交迭从而保证关于过程、温度、操作或其它变量的无缝隙调谐能力。

[0063] 图3C示出了依照本发明能够存储当前产生的频率信息的示例性数据结构。已_产生的数据结构370包括关于PLL当前产生的或者(如果存在)锁定的频率的信息，PLL提供锁定频率，并且PLL内使用的VCO提供锁定频率。在特定实施例中，关于最低的产生频率的PLL和VCO信息被首先列出并且关于最高的产生频率的PLL和VCO信息被最后列出。在另一示例性实施例中，当PLL并不产生输出频率时，其产生的频率作为所存储的操作频率之外的频率显示，例如0或5000MHz——当在该频率没有PLL可操作地产生信号时。此外，当产生的信号改变频率、被激活或者禁止时，更新并重新排序数据结构370。

[0064] 目标频率是第一锁定频率

[0065] 图4示出了依照本发明的调谐过程240的示例性实施例，其中请求的目标频率是第一产生频率(或者在PLL产生信号的情况下的“锁定”频率)。当该多频率源系统当前不产生其它信号时，振荡器选择过程包括识别具有最靠近目标频率的中频带频率点的振荡器(例如VCO)(410)。在420，激活所识别的VCO并允许其调谐并锁定到请求的目标频率。

[0066] 目标频率低于最低锁定频率

[0067] 图5A示出了依照本发明的调谐过程260的示例性实施例，其中请求的目标频率低于最低的产生频率。在本发明的特定实施例中，通过从第二(现有)频率以下接近目标频率可以把VCO调谐到目标频率，而不干扰现有频率。

[0068] 该过程在502开始，由此识别具有低于最低的产生/锁定频率的最小频率的一个或多个振荡器(例如，VCO)。在504，选择所识别的VCO中的一个用于调谐到目标频率。选择过程可以涉及多个因素，包括所选VCO的哪个、何时调谐到目标频率将接近或位于最线性的调谐范围内，以及可以在与锁定频率相差最远的频率处激活哪个所选VCO。

[0069] 在506，所选VCO被设置为从位于其调谐范围低端的开始频率来开始调谐。在特定实施例中，所选VCO被提供其相应的粗略字CW_fmin，把调谐频率设置到其最小的频率点。在可替代实施例中，VCO被配置为从位于频率范围低端的另一点开始调谐。在510，所选VCO被激活并且允许其调谐并锁定到请求的目标频率。

[0070] 图5B示出了依照本发明的过程510的示例性实施例，其中所选振荡器被激活并被调谐到低于最低产生频率的目标频率。在511初始的，通过向VCO提供CW_fmin粗略字来把所选VCO设置到其最低操作频率点。在512，在特定实施例中通过接通所有精细调谐电容，来把VCO的精细调谐设置设定为其最低频率设置。在513，PLL分频比N被设置为调谐到目标频率，并且在514测量VCO的调谐电压VTune。

[0071] 在515，确定所测量的调谐电压是否高于VCO的最大电压V2。如果是，则由于当前粗略调谐范围在频率中太低，VCO并不位于正确的粗略调谐范围。在这种情况下，执行过程516-519，通过该过程，环路滤波器被预充电到预定电压(在特定实施例中为最低调谐电压V1)，选择对应于下一较高频率范围的粗略字，从预充电电压释放环路滤波器，并且使用新的粗略字激活VCO并试图调谐到锁定。在下面的图11中描述了预充电环路滤波器的示例性电路。

[0072] 如果调谐电压VTune低于VCO的最大电压V2，则VCO位于可调谐粗略范围内，并且过程继续到执行精细调谐过程的520-525。在所示的特定实施例中，在520执行第一确定，确定调谐电压VTune是否位于预定范围内，例如1.25V到1.75V，其中1.5V表示VCO的中频带频率点。预定范围可以是任何期望的范围，例如，该范围表示振荡器的最线性范围。

[0073] 如果在520，调谐电压VTune并不位于预定范围内，则VCO位于正确的精细调谐范围以外，并且在频率上太低(由于在步骤512精细调谐范围被设置在最低调谐范围)。在这种情况下，执行过程521-525，其中环路滤波器被预充电到预定电压(例如最低调谐电压V1)，选择对应于下一较高频率范围的精细调谐字(其能够切断一个或多个精细调谐电容)，从预充电电压释放环路滤波器，并且使用新的精细字激活VCO并且试图调谐到锁定。再次测量调谐电压以确定其是否位于预定范围内，并且如果否定，则重复过程502-525。一旦调谐范围达到预定范围内的值，则调谐过程结束。

[0074] 计算中间频率点

[0075] 图5C示出了依照本发明的过程519的示例性实施例，其中所选的振荡器调谐到期望的目标频率。在该实施例中，事先并不清楚VCO的开始频率，但是清楚VCO将从位于或者大于最低VCO调谐频率的频率开始调谐。

[0076] 首先在531，识别最低的VCO(或者其他振荡器类型)频率。之后在532，确定位于最低调谐频率和目标调谐频率之间的调谐范围。在所示的实施例中，最低VCO频率是对应于粗略字CW_fmin的频率，该粗略字可以从图3B所示的数据结构中获得。

[0077] 在533，确定从最低VCO频率(或者被更新的起始频率，下面进一步解释)到目标频率的调谐范围是否太宽。当所选的VCO在太大的频率范围调谐时，其可以产生妨碍现有频率的操作的影响。

[0078] 如果在533，确定到目标频率的VCO调谐范围太宽，则过程继续到534，在步骤534定义在开始频率(如下所述，VCO最低调谐频率或者之前定义的中间频率点)和目标频率之间的中间频率。之后在535，将在533用于确定调谐范围是否太宽的先前的开始频率更新为中间频率，并且过程返回到531，在步骤531，执行进一步计算以确定从新的开始频率(即，计算的中间频率点)到目标频率的调谐范围是否太宽。如果调谐范围仍然太宽，则重复过程534和535以识别第一中间调谐点和目标频率之间的第二中间调谐点。在533，如果确定调谐范围位于可接受范围，则过程继续到536，在该过程，控制VCO以经由中间点(如果存在)调谐到目标频率。

[0079] 频率过冲是当振荡器经过较长的频率范围调谐到非常接近现有频率的目标频率时会发生的一种典型干扰机制。在这种情况下，为了降低频率过冲量，调谐到位于开始频率和最终目标频率之间的中间频率点更加有利。在这种情况下，总的调谐范围被缩小为两个较小范围，第一范围位于最低VCO频率和中间调谐点之间，并且第二范围位于中间调谐点和目标频率之间。进一步迭代的，中间调谐点和目标频率之间，或者最低VCO频率和中间点之间的频率范围仍太大，在这种情况下，可以进一步确定其之间的另一中间点。

[0080] 在一个实施例中，532的确定过程基于中间调谐点FInt的计算以及中间调谐点FInt是否满足预定条件。在特定实施例中，如下的计算中间调谐点FInt：

[0081] 式(1)

[0082] 其中FInt是将被确定的中间频率(Hz)；

[0083] Favoid是现有的或第二频率(Hz)；

[0084] FTarget在第一迭代中是目标VCO频率(Hz)，以及在下一迭代中是先前计算的中间调谐点FInt；

[0085] Mar是预定的余量(Hz)；并且

[0086] Overshoot是预定的频率过冲量(无量纲)。

[0087] 在图5A和5B所示的实施例中，第二频率参数Favoid是将要避免的最低锁定频率，并且参数FTarget是期望的目标频率，参数Overshoot是最后频率级大小与目标频率的百分比，并且Mar是预定余量，可选地被分配为用于考虑过程变化、环境因数等的安全余量，其示例性实施例是VCO调谐范围的0.2％-5％。

[0088] 一旦计算出中间点FInt，就确定中间点是否在频率上高于VCO的最低开始频率：

[0089] 式(2)

[0090] 其中FVCO_Low是最低VCO开始频率。如果满足条件(即计算的中间频率高于最低VCO开始频率)，则判断VCO需要调谐到中间点。

[0091] 作为例子，给出下述条件：Overshoot是50％，所选VCO从1GHz最低频率调谐到1.3GHz目标频率，现有频率Favoid位于1.6GHz，并且使用0.03GHz的保护余量，式(1)产生如下第一中间点：

[0092] 式(3)

[0093] 在这种情况下，第一中间点FInt，1st(0.76GHz)＜FVCO_Low(1.0GHz)，并且因此并不需要调谐到该点(并且由于最低VCO开始频率是1.0GHz，这不可能)。在这种情况下，在从1.0GHz到1.3GHz的到目标频率的最宽可能调谐范围上对VCO进行调谐将并不干扰位于Favoid的现有频率。

[0094] 可替代的，如果现有频率Favoid非常接近目标频率FTarget，例如1.35GHz，则第一中间点将计算为：

[0095] 式(4)

[0096] 在这种情况下，条件FInt，1st(1.26GHz)＞FVCO_Low(1.0GHz)为真，并且因此在532所需的调谐范围太大。

[0097] 在这种情况下，过程继续到534，在过程534，在式(4)计算的第一中间点被定义为在VCO调谐到1.3GHz的目标频率之前，VCO将被调谐到的调谐点。

[0098] 在535，在式(4)中计算的中间调谐点变成目标频率FTarget，并且在533使用式(1)进行第二计算以确定第二中间点是否大于最低VCO频率：

[0099] 式(5)

[0100] 在这种情况下，还保持上述条件，由于FInt，2st(1.14GHz)＞FVCO_Low(1.0GHz)，因此需要调谐到第二中间点，并且执行第三迭代，其中FTarget变成第二中间点1.14GHz：

[0101] 式(6)

[0102] 在这种情况下，并不保持上述条件，由于FInt，3st(0.78GHz)＜FVCO_Low(1.0GHz)，因此，并不需要调谐到第三中间点。

[0103] 一旦在第二例子中确定中间调谐点，则VCO被控制(或者被编程以稍后调谐)为从其VCO开始点(位于1.0GHz和1.14GHz之间的可能点)调谐到1.14GHz，然后从1.14GHz到1.26GHz，并且最后从1.26GHz到1.30GHz的最终目标频率(过程535)。在这种方式下，降低了频率偏移从而保证其基本上不影响位于1.35GHz的现有频率的操作。

[0104] 在另一可替代实施例中，在533中确定VCO调谐范围是否太宽的过程计算为：

[0105] 式(7)

[0106] 不等式的左边表示位于目标频率和所计算的中间频率点之间的带宽，方程式的右边表示在目标频率和现有(avoid)频率之间的、被预定余量偏移的带宽。通常，如果左侧大于右侧，则判定不需要中间点。可替代的，当左侧和右侧为近似相同的量时，或当右侧变得大于左侧时，判定需要调谐到一个或多个所计算的中间频率点。

[0107] 可以使用相同的过程为过程619计算中间频率点，除了式(1)和(2)被表示为：

[0108] 式(8)

[0109] 式(9)

[0110] FVCO-High表示VCO的最高开始频率。当中间频率点FInt低于FVCO-High时，判定需要把VCO调谐到计算的中间频率。

[0111] 在特定实施例中，过冲参数的范围位于5％到80％，并且在特定实施例中是20％。本发明提供了环路滤波器结构，其在调谐过程中降低频率过冲，并且下面更详细的呈现该结构的示例性实施例。

[0112] 尽管用所覆盖的调谐范围的百分比建模了频率过冲的影响，本发明还可以使用其他模型。此外，作为520-525调谐过程——其中电容被系统地断开从而获得位于预定范围内的调谐电压——的替代，VCO精细调谐可以包含过程531-536。

[0113] 目标频率大于最高锁定频率

[0114] 图6示出了依照本发明的调谐过程280的示例性实施例，其中所需要的目标频率大于最高产生的频率。在特定实施例中，过程大部分与图5A所示的过程非常相似，区别在于从最高产生频率的高侧接近目标频率，同时不交叉最高产生频率。

[0115] 过程在602开始，在602，识别具有高于最高产生频率的最大频率的一个或多个振荡器(例如，VCO)。在604，选择所识别的VCO中的一个以用于调谐到目标频率。选择过程可以涉及多种因素，包括所选VCO的哪个、何时调谐到目标频率将最接近或位于最线性的调谐范围内，以及哪个所选VCO可以在离锁定频率最远的频率处被激活。

[0116] 在606，所选VCO被设置为从其调谐范围的高端处的开始频率来开始调谐。在特定实施例中，所选VCO被提供其相应的粗略字CW_fmax，将调谐频率设置为其最大频率点。在可替代实施例中，VCO被配置为从其频率范围的高端的另一点开始调谐。在610，所选VCO被激活并且允许其调谐和锁定到所需要的目标频率。

[0117] 图6B示出了依照本发明的过程610的示例性实施例，其中所选VCO被激活并且被调谐到比最高的产生频率高的目标频率。该过程与图5B所示和描述的过程非常相似，区别是调谐从最高的产生/锁定频率的高侧执行。

[0118] 首先在611，通过向VCO提供CW_fmax粗略字，所选VCO被设置到其最高操作频率点。在612，在特定实施例中通过断开所有的精细调谐电容，把VCO的精细调谐设置设定为其最高频率设置。在613，PLL分频比N被设置为调谐到目标频率，并且在614，测量VCO的调谐电压VTune。

[0119] 在615，确定所测量的调谐电压是否低于VCO的最小电压V1。如果是，则由于当前粗略调谐范围在频率上太高，VCO并不处于正确的粗略调谐范围。在这种情况下，执行过程616-619，通过该过程环路滤波器被预充电到预定电压(在特定实施例中为最高调谐电压V2)，选择对应于下一较低频率范围的粗略字，从预充电电压释放环路滤波器，并且利用新的粗略字激活VCO并且试图调谐到锁定。在下面的图11中描述了一种用于预充电环路滤波器的示例性电路。

[0120] 如果调谐电压VTune高于VCO的最小电压V1，则VCO位于可调粗略范围，并且过程继续到620-625，在该过程中执行精细调谐过程。在所示的特定实施例中，首先在620执行第一确定，以确定调谐电压VTune是否位于预定范围，例如1.25V到1.75V，其中1.5V表示VCO中频带频率点。预定范围可以是任何期望范围，例如预期范围表示振荡器的最线性范围。

[0121] 如果在620，调谐电压VTune并不位于预定范围，则VCO位于正确精细调谐范围以外，并且在频率上太高(由于精细调谐范围在612被设置为最高调谐范围)。在这种情况下，执行过程612-625，由此环路滤波器被预充电到预定电压(例如，最高调谐电压V2)，选择对应于下一较低频率范围的精细调谐字(其能够连接一个或多个精细调谐电容)，从预充电电压释放环路滤波器，并且利用新的精细调谐字激活VCO并且试图调谐到锁定。再次测量调谐电压确定其是否位于预定范围，并且如果不是，则重复过程620-625。一旦调谐电压到达位于预定范围内的值，则调谐过程结束。

[0122] 识别并调谐到中间频率点的调谐过程619与图5C所示和所述的过程非常相似。在本发明的一个实施例中，使用过程531-536确定调谐范围是否太大，并且为此列出了式(8)和(9)。

[0123] 例如，给出下列条件：Overshoot是50％，VCO具有1.60GHz的最大开始频率FVCO_High，目标频率FTarget是1.3GHz，并且现有频率Favoid位于1.25GHz，并且保护余量Mar是0.03GHz，式(6)产生了第一中间调谐点FInt：

[0124] 式(10)

[0125] 由于满足式(14)的条件FInt(1.34GHz)＜FVCO_High(1.6GHz)，判定调谐范围太大，需要在调谐到目标频率之前调谐到中间点。

[0126] 计算第二中间调谐点，其中FTarget(前面的1.3GHz)变成之前计算的中间调谐点1.34GHz：

[0127] 式(11)

[0128] 迭代提供了位于1.46GHz的中间调谐点，其位于VCO的最高调谐频率(1.6GHz)以下。因此，满足式(14)的条件，并且需要调谐到第二中间点。以相同的方式，进一步计算第三中间调谐点：

[0129] 式(12)

[0130] 在这种情况下，第三中间点位于1.6GHz的目标频率之上，并且因此不需要调谐到第三中间点。

[0131] 如上述，过冲参数可以包括数值范围，示例性实施例为从5％到80％，并且在特定实施例中为20％。此外，可以使用其他线性或非线性公式来模拟频率过冲以及其他影响。此外，在620-625中所描述的精细调谐过程——其中电容被系统地连接以获得位于预定范围的调谐电压，可替代地包括调谐过程531-535。

[0132] 目标频率位于现有锁定频率之间

[0133] 图7示出了依照本发明的调谐过程290的示例性实施例，其中所要求的目标频率位于两个现有频率FHigh和FLow之间。过程在705开始，其中在705，识别高于和低于所要求目标频率的频率FHigh和FLow。在特定实施例中，通过访问图3C所示的已产生数据结构370来执行该过程。

[0134] 在710，确定在FHigh和FLow之间的间隔是否大于预定门限。在特定实施例中，预定门限表示调谐范围加上所选VCO可以调谐的预定余量，由此伴随的频率过冲效应并不影响现有FHigh和FLow频率。在特定实施例中，预定余量包括内插误差(或者其因数)，内插误差是当VCO试图使用粗略和/或精细调谐字调谐到目标频率时在调谐过程中引入的，其中调谐过程将在下面进一步描述。

[0135] 如果在710，确定FHigh和FLow之间的间隔大于预定门限，则在715选择振荡器。该选择涉及各种因数，包括所选VCO的哪个、何时调谐到目标频率将最接近或位于最线性调谐范围。如果高和低频率FHigh和FLow之间的间隔小于预定门限，则过程继续到750，该过程将在图8A中进一步示出。

[0136] 在720，确定在FHigh和FLow之间的中值点。在特定实施例中，使用图3C所示的已产生数据结构370执行该过程。在725，确定中值频率点高于还是低于所选VCO的中频带频率点。如果中值频率点较高，则所选的开始频率被计算为位于高频率和中频带频率之间的内插值(730)。或者，如果中值频率低于所选VCO的中频带频率，则所选VCO的开始频率被设置为位于中频带和低频率点之间的内插值(735)。通过这种方式，开始频率更加靠近中值频率点，并且因此VCO的首次激活较少地干扰现有高或低频率FHigh和FLow。

[0137] 如上所述计算开始频率，并且相应的粗略字被提供给所选VCO。分频比被设置为调谐到目标频率，并且一半的精细调谐电容被接通。然后激活所选的VCO并且开始从开始频率朝着目标频率调谐(740)。允许VCO以足够的时间来获得锁定并且随后测量调谐电压VTune，在745确定VTune是否：(i)位于或接近VCO的最低调谐电压V1，(ii)位于或接近VCO的最高调谐电压V2，或者(iii)通常位于V1和V2之间的电压范围的正中。如果VTune被测量为位于或接近最低调谐电压V1，则VCO可能操作在太高的频率范围。在这种情况下，执行图5A和5B所示的粗略和精细调谐过程506和510以寻找更好的VCO调谐范围。如果VTune被测量为位于和接近最高调谐电压V2，则VCO可能位于太低的频率范围。在这种情况下，执行图6A和6B所示的粗略和精细调谐过程606和610以寻找更好的VCO调谐范围。260和280的调谐过程可以包括在朝向目标频率的方向上计算和调谐到中间频率点的操作。或者，如果VCO锁定到目标频率，并且VTune被测量为位于V1和V2之间，则VCO操作被确定为位于可接受限度并且调谐过程结束。尽管用VCO的最小和最大调谐电压(例如0.5V-3.5V)来描述上述V1和V2，他们可以等同地对应于更窄的电压范围，该电压范围更加严格地定义了VCO的最佳操作区域，例如1.25V到1.75V。在后面的实施例中，低于1.25V的调谐电压将导致由图5A的260定义的调谐操作，并且相似的，大于1.75V的调谐电压将导致由图6A的
280定义的调谐操作。

[0138] 目标频率位于紧密间隔的频率之间

[0139] 图8A示出了依照本发明的调谐选择过程750的示例性实施例，其中所要求的目标频率位于两个紧密间隔的现有频率FHigh和FLow之间。术语“紧密间隔”表示现有频率之间的间隔不足以允许振荡器(例如VCO)在不干扰一个和两个频率的情况下、在位于两个频率FHigh和FLow之间的其调谐范围的较大部分上进行调谐。在这种情况下，由于在频率上接近振荡器，由VCO的调谐操作产生的影响(例如频率过冲)，非常可能影响一个和两个现有频率的操作。如同上述示例性实施例所述，间隔可以在175MHz级别上，但频率间隔在其他实施例中可以窄于和宽于该值，例如，频率间隔小于或等于10MHz、20MHz、50MHz、75MHz、100MHz、150MHz、200MHz、250MHz、500MHZ和更宽的频率间隔。

[0140] 示例性过程在805开始，在这里识别要么具有(i)比FHigh高的最大频率，要么具有(ii)比FLow低的最小频率的一个和多个VCO。可以通过访问图3B所示的vco频率数据结构360来执行该过程。随后在810，选择一个所识别的VCO，所选VCO优选具有从其最小频率到FLow的或者从其最大频率到FHigh的最大偏移。通过这种方式，选择具有距离FHigh或FLow的最大频率偏移的VCO。

[0141] 过程继续到825，其中确定是否选择了具有低于FLow的频率的VCO，或者是否选择了具有高于FHigh的频率的VCO。如上所述，提供距离其各自的相邻频率FLow或FHigh的最大偏移的VCO是优选选择的VCO。如果选择临近FLow的VCO，则执行图5B所示的510调谐过程以调谐到接近频率F0，其贴近但不越过现有频率FLow。可以在这里所包括的粗略或精细调谐过程中使用图5C所示的计算和中间调谐过程519。

[0142] 接近频率F0位于远离(低于)现有频率FLow的预定距离，该预定距离能够将接近频率放置地靠近于现有频率，从而提供从该点到位于现有频率FLow和FHigh之间的目标频率的紧密近似值的相对较小的频率跳跃。然而，接近频率F0优选地并不与现有频率FLow太靠近，这是由于需要大量的中间频率点从VCO的开始频率调谐到该点。因此，两个需求之间的平衡将确定接近频率F0的最合适的偏移，并且在示例性实施例中，使用VCO调谐范围的1％到10％之间的偏移。在VCO的调谐范围大约200MHz的示意性实施例中，接近频率F0被定义为低于现有频率FLow 2.5MHz。

[0143] 在该过程的特定实施例中，当所选VCO具有低于FLow的最小频率时，使用接近VTune范围的低端的调谐电压(例如0.5V)，来锁定在接近频率F0处的调谐。这建立了这样的条件，从而使得当VCO调谐到高于目标频率时，VCO将位于/接近其最线性区域(例如1.5V)。

[0144] 可替代的，如果选择临近FHigh的VCO，则执行图6B所示的610的调谐过程以调谐到接近频率F0，F0接近但不越过现有频率FHigh。在该过程的特定实施例中，使用接近VTune的高端的调谐电压(例如，2.5V)来锁定在接近频率F0处的调谐。这建立了这样的条件，从而使得当VCO调谐到低于目标频率时，VCO将位于/接近其最线性区域(例如1.5V)。可以在这里所包含的粗略或精细调谐过程中使用图5C所示的中间调谐过程619。

[0145] 之后，在835，确定位于现有频率FLow和FHigh之间的所要求的目标频率是否位于接近频率F0的预定范围内。接近频率和目标频率所在的预定范围基于几个因素，包括VCO调谐范围的线性带宽。在一个实施例中，预定范围通常位于VCO调谐范围的1％到10％之间，并且在特定实施例中对于具有大约200MHz的调谐范围的VCO是10MHz。

[0146] 如果所要求的目标频率位于接近频率F0的预定范围内，则执行过程840，由此将VCO从接近频率F0穿过现有频率(FLow或FHigh)闭环锁定到目标频率。在闭环VCO调谐过程中，VCO被合适的粗略和精细调谐字编程以用于调谐到依照PLL动态学的频率。

[0147] 如上所述，调谐过程可以涉及在VTune范围的低端或高端上的VTune电压处调谐到接近频率F0，因此导致了一旦调谐到目标频率VCO就被调谐到靠近或位于其最线性VTune范围。

[0148] 一旦VCO已经被调谐到所认为的目标频率，就测量其调谐电压。如果调谐电压并不位于当调谐到目标频率时的可接受范围(例如1.25V＜VTune＜1.75V)，则使用新的粗略和/或精细调谐字编程VCO，并且激活VCO以执行另一闭环锁定调谐过程。重复该过程直到满足上述条件。在可替代实施例中，在开环操作中执行精细调谐过程，其中如果在开环操作中的频率偏离太大到导致频率过冲影响一个或多个相邻频率，则允许VCO自由地在开始和锁定频率之间调谐。

[0149] 如果在835目标频率处于远离接近频率F0的预定范围，则过程继续到845，在845确定是否进行低Kv或高Kv调谐过程(过程850或860)。如本领域所公知的，参数Kv表示VCO增益或者调谐灵敏度，并且描述所应用的每电压频率偏移。使用高Kv的VCO显示较宽的调谐范围以及在其范围上的较大的每Hz线性度，低Kv的VCO显示对于VTune噪声的较低灵敏度。因此，根据应用和设计需求，可以使用任何类型的PLL系统，并且本发明还提供了用于每一类型的VCO调谐方式。尽管高Kv和低Kv是相对的，但通常高Kv表示在25到70MHz/V级以及以上的振荡器灵敏度，而低Kv的VCO通常位于10到30MHz/V的范围。

[0150] 图8B示出了依照本发明的过程850的示例性实施例，该过程用于把低Kv的VCO调谐到位于两个紧密间隔的现有频率FLow和FHigh之间的所要求目标频率。首先在851，改变先前在图8B的过程825或830中已经被调谐到接近频率F0的VCO的频率，直到调谐电压VTune到达预定值VT1，在此VCO被调谐到频率F1。然后记录用于调谐到F1的粗略和精细调谐字(CW1和FW1)。

[0151] 在特定实施例中，值VT1是调谐电压，其位于/接近VCO的最线性调谐范围的正中。在这里所述的示意性实施例中，电压是1.5V，尽管本领域技术人员清楚还可以使用其他电压。改变调谐电压从而在不穿过相邻的现有频率(FLow或者FHigh)的情况下移动到F1。如果确定朝着VT1调整VCO的调谐电压导致VCO的调谐频率比F0更接近现有的相邻频率，则选择新的粗略和/或精细调谐字并且将其用于调谐VCO进一步远离接近频率F0直到在频率F1处测量到电压VT1，频率F1并不比接近频率F0更加接近现有的相邻频率。

[0152] 在852，向VCO提供第二VCO粗略调谐字(CW2)，其把VCO的频率调谐为更加远离相邻的现有频率，并且找到调谐电压基本上等于VT1的频率。调谐频率F1和F2之间的差以及相应的粗略字CW1和CW2用于产生数量ΔFcoarse，其描述了在电压VT1处的每粗略字的频率偏移。例如，在下面的示例性实施例中，接近频率F0近似于或者低于最低现有频率FLow，依照过程851在基本上1.5V处频率F1被调谐到进一步低于F0。随后，新的粗略字，例如，CW2＝CW1-2(两个调谐字低于第一粗略字CW1)，被用于把VCO调谐到频率F2，并且比率ΔFcoarse从(F1-F2)/(CW1-CW2)中获得，其描述了每粗略调谐字的频率偏移。如已经显而易见的那样，还可以在替代实施例中使用不同粗略字偏移。

[0153] 在853执行相似的操作以获得比率ΔFfine，来描述每精细调谐字的VCO频率偏移。在该过程的示例性实施例中，VCO被从F2精细调谐到新的频率F3，在F3调谐电压基本上到达VT1，并且记录相应的精细调谐字FW3。比率ΔFine从(F2-F3)/(FW2-FW3)中获得，其描述了每精细调谐字的频率偏移。

[0154] 清楚了F1和所要求的目标频率之间的频率差，可以把量ΔFcoarse和ΔFfine应用到CW1和FW1以计算把VCO基本上调谐到所要求的目标频率所需要的相应的粗略和精细字增量。在特定实施例中，增加到CW1上以从F1调谐到目标频率的粗略字增量将被计算为如下量的截短整数值：

[0155] 式(13)

[0156] 因此，例如，如果粗略字增量是2.9，则式(13)的输出值是2.0。此外，增加到FW1上的精细字增量被计算为如下量的舍入整数值：

[0157] 式(14)

[0158] 因此，例如，如果粗略字增量是2.9，则式(14)的输出值是3.0。该量的分子表示剩余的粗略字。

[0159] 在特定实施例中，作为过程854的一部分来执行该计算，其中VCO被重新调谐到F1，如式(13)和(14)中所示计算对应于目标频率的新的粗略字和精细调谐字，并且使用所计算的粗略和精细调谐字把VCO闭环调谐为基本上达到目标频率。

[0160] 在闭环调谐为基本上达到目标频率之后，可选择地，测量VCO调谐电压以确定其是否位于VT1的可接受范围内。VCO的操作与上述粗略字和精细字的线性近似的不同会导致实际的VCO频率偏移期望的目标频率。在这种情况下，一个或多个精细调谐电容可以连接或断开(以分别获得较低或较高的调谐频率)，并且重新测量调谐电压和锁定频率以确定调谐电压和锁定频率中的每一个是否位于可接受范围。在特定实施例中，作为开环过程执行精细调谐过程，其中由于精细调谐过程发生在较小频率范围上而不产生干扰相邻频率的严重的频率过冲影响，因此允许VCO改变频率以获得锁定。然而，如果发现或者期望的话，则精细调谐过程将以与粗略调谐相同方式作为闭环锁定操作来执行。

[0161] 图8C示出了依照本发明的过程860的示例性实施例，用于把高Kv的VCO调谐到位于两个紧密间隔的现有频率FLow和FHigh之间的所请求目标频率。该过程在861开始，由此向所选VCO提供粗略和精细调谐字，用于执行到目标频率的闭环锁定。如上所述，穿过现有频率的闭环锁定调谐操作向现有频率提供了最少的干扰。选择对应于目标频率的粗略和精细调谐字的过程可以在图8C的过程851到855中描述。

[0162] 在862，确定VCO调谐电压是否位于可接受范围，在示例性实施例中为1.25V到1.75V。如果否，则调谐到位于当前VCO调谐带宽(即，相同的CW)中的新的频率F4(过程
863)。在示例性实施例中，在距离FLow或者FHigh的预定偏移处选择F4，示例性的偏移为从
500KHz到5MHz的范围。

[0163] 在864，向VCO提供用于调谐到目标频率的CW和频率(分频比Npll)，并且VCO使用新的CW来执行从F4到目标频率的闭环跳跃。在该过程的特定实施例中，在闭环环境中基本上同时把粗略和精细调谐字与分频比Npll的值锁存。在865，测量VCO调谐电压以确定其是否位于可接受范围，例如，1.25V＜VTune＜1.75V。如果并不满足该条件，则过程返回到863，其中使用中间频率调谐过程把VCO闭环调谐回频率F4。如同所示的那样重复该过程直到满足该条件，这时结束过程。

[0164] II.示例性系统部件

[0165] 系统微控制器

[0166] 图9示出了依照本发明用于控制多频率源系统的示例性系统微控制器的框图。微控制器900包括：微处理器中心902，其能够运行一个或多个程序以执行在此所述的调谐操作和过程；程序存储器904(通常为非易失或可编程ROM)，其能够存储例如图3A和3B所示的数据结构360和370，以及用于执行在此所提出的调谐过程的程序；以及数据存储器906(通常为RAM)，其能够存储，例如数据结构360和370的数据值。

[0167] 微控制器900还包括：系统时钟和供电管理单元908，用于控制系统时钟和功率消耗；模数转换器单元910，用于对所提供的模拟信号提供数字转换，ADC910进一步包括嵌入的数模转换器(DAC)单元912，用于把环路滤波器预充电到预期值(下面进一步描述)；以及输入/输出模块914，其用于通过n比特I/O总线916向本发明的系统接收和发射数据、功率、控制和其他信息和信号。微控制器自身还包括内部n比特总线，其相互连接微处理器中心902、程序和数据存储器单元904和906、时钟和功率管理模块908、ADC910和DAC912以及I/O单元914。在下面进一步描述的本发明的特定实施例中，DAC912可操作为ADC单元910的一部分或者作为单独的DAC单元，后者的功能通过耦合到内部微处理器总线918的DAC总线912a来提供。

[0168] 微控制器900可以被实现为与一个和多个频率源集成、或者从中分离，例如作为专用集成电路(ASIC)。仍然可替代的，微控制器900的一个和多个功能可以集成为位于或接近一个或多个频率源中，其他功能位于远程可访问电路或集成电路。本领域技术人员应清楚，所示的微控制器仅仅是示意性的并且可以以多种方式进行修改以提供期望的系统功能和控制。可替代的，微控制器900可以在这些设计中省略，其中使用其他方式来提供多频率源系统的功能和控制。

[0169] 压控振荡器

[0170] 图10示出了依照本发明的振荡器124的示例性实施例。振荡器，示意为VCO，包括以差分配置安排的振荡晶体管1002和1004、储能电路1010，以及一组精细调谐电容1030。在一个实施例中，这些部件中的每一个在双极金属氧化物半导体(Bi-CMOS)过程中单片制作，尽管本领域技术人员应清楚电路可以以其他材料和过程(例如CMOS、SiGe、GaAs)以及以单片的、混合的或分离的形式实现。此外，振荡器124可以与相位频率检测器121、充电泵浦电路122、环路滤波器123、N分之一计数器126、和/或∑Δ调制器127中的一个或多个相集成。

[0171] 振荡器晶体管1002和1004提供负阻抗以补偿储能电路1010的损失，从而允许VCO 114振荡。在所示的实施例中，振荡器晶体管1002和1004是p型金属氧化物半导体(PMOS)晶体管，其各自的源极端子耦合在一起并通过供电电阻R1耦合到电源。漏极端子耦合到储能电路的相应端口，相对的晶体管的栅极端子耦合到另一晶体管的漏极端子。尽管振荡晶体管1002和1004被示意为PMOS晶体管，但其他FET晶体管实施例，例如，NMOS，以及双极晶体管结构可以用于本发明的替代实施例中。

[0172] VCO储能电路1010包括变容二极管D1和D2、电容C1和C2以及电感L1，通过变容二极管D1和D2的可变电容的支持，能够在频率范围上提供期望的谐振频率。调谐电压VTune被提供给变容二极管D1和D2以设置储能电路的电容量，由此设置振荡器124的谐振频率。尽管示意的实施例示出了在压控振荡器电路中通常使用的可变电抗储能电路，但振荡器124并不限定于此，并且具有固定谐振频率的储能电路可以用于本发明的替代实施例中。此外，由于可在本发明中使用任何谐振电路，有源或无源、并联或串联耦合，本发明并不限定于任何特定的储能电路配置。在使用n型FET(场效应晶体管)或BJT(双极结型晶体管)的实施例中，VDD和地的电势被颠倒，例如，电感L1耦合到VDD并且电阻R1耦合到地。

[0173] 粗略调谐电容组1020的示例性实施例包括通过NMOS开关FET串联耦合的电容Cc。在特定结构中，电容组1020包括关于调谐电容大小的二进制级数，下一行电容采用大小1
为2×Cc的电容，以此类推。可替代的，可以使用不同大小的粗略调谐电容。此外，电容组
1020可以使用任何数量的行来提供进一步地调谐能力。FET开关SWc1-n的栅极端子接收粗略调谐控制字，并且响应于该控制字而连接或断开特定粗略调谐电容行，从而分别降低或增加振荡器的操作频率。示例性开关SWc1-n的可替代实施例包括PMOS FET、BJT、二极管、或具有相同功能的任何无源或有源部件。

[0174] 精细调谐电容组1030的示例性实施例包括通过NMOS开关FET串联耦合的电容Cf。在特定结构中，精细调谐电容组1030包括关于调谐电容大小的线性级数。在可替代实施例中，可替代的，可以使用不同大小的电容。此外，精细调谐电容组1030可以使用任何数量的行来提供进一步的调谐能力。FET开关SWF1-n的栅极端子接收精细调谐控制字，并且响应于该控制字而连接或者断开特定精细调谐电容行，从而分别降低或增加振荡器的操作频率。示例性开关SWF1-n的可替代实施例包括PMOS FET、BJT、二极管或具有相同功能的任何无源或有源部件。

[0175] 所示出的振荡器仅仅是可应用在本发明中的可调振荡器的一种示例性类型。本领域技术人员应清楚，还可以替代地使用其他类型的可调振荡器。此外如上所述，一个或多个频率源可以被实现在多频率源系统中，每个固定频率源包括固定频率振荡器，固定频率振荡器的某些例子包括L-C振荡器、晶体管振荡器、电介质谐振振荡器等。

[0176] 多模式环路滤波器

[0177] 图11示出了依照本发明可操作在多模式中的环路滤波器的示例性实施例。如所示出的，环路滤波器123包括运算放大器1110，具有反相和正相输入1110a和1110b，1110a和1110b被耦合为接收从相位频率监测器110输出的互补充电泵浦信号。环路滤波器123还包括耦合在反相输入1110a和输出1110c之间的第一运算放大器电容1112，以及耦合在正相输入1110b和信号地之间的第二运算放大器电容1114。第一和第二运算放大器电容1112和1114在示例性实施例中是基本相同的值C1，尽管可以在可替代实施例中使用不同值的电容。环路滤波器123还包括低频过冲模式电路1130、预充电模式电路1140、正常调谐模式电路1150以及VTune测量电路1160。可选择的，输出电路1120(显示为示例性第二阶滤波器)耦合到运算放大器输出1120c以用于提供对伪产品的附加衰减。如上所述，关于振荡器124，环路滤波器123可以结合相位频率检测器121、充电泵浦电路122、振荡器124、N分之一计数器126、和/或∑Δ调制器127中的一个或多个被实现在集成电路中。可替代的，环路滤波器部件中的一个或多个可以被实现为分立的、芯片外的部件。

[0178] 低过冲调谐模式

[0179] 在接近现有频率的振荡器调谐过程中，例如在图5C的操作531-535中，使用低过冲调谐模式(低过冲)电路1130。该电路提供的环路带宽通常比正常调谐模式电路提供的带宽更窄(下面描述)，从而产生可能干扰位于附近的现有频率的较少频率过冲。

[0180] 低过冲电路1130包括：第一电路1130a，配置为耦合在反相输入1110a和第一运算放大器电容1112之间；以及第二电路1130b，配置为耦合在正相输入1110b和第二运算放大器1114之间。如这里所使用的，术语“配置为耦合”包括经由固定路由来完成信号路径的实施例以及通过开关或开关装置来完成信号路径的实施例。在示出的实施例中，第一和第二电路1130a和1130b通过固定连接耦合，尽管在其他实施例中，可以通过开关完成连接。

[0181] 在示例性实施例中，第一和第二低过冲模式电路1130a和1130b中的每一个包括并联耦合的电容C2和电阻R1。在其他实施例中，电路1130a或1130b中的每一个可以包括其它电路结构，以及使用有源或无源电路部件。作为一个例子，可以替代的使用与电容并联耦合的串联耦合RC组合。如下面进一步解释的，低过冲模式电路1130能够提供这样的滤波器特性，即其产生比当环路滤波器操作在正常振荡器调谐结构时少的频率过冲。

[0182] 预充电模式

[0183] 预充电电路1140包括配置为耦合在运算放大器1110的反相和输出端子之间的第一预充电电路1140a、配置为耦合在运算放大器1110的正相端子和信号地之间的第二预充电电路1140b、和配置为耦合在运算放大器的反相和正相输入1110a和1110b之间的第三预充电电路1140c。滤波器预充电被执行以用于降低环路滤波器内的电荷分布，如果不注意，则当在操作的低过冲和正常调谐模式之间切换时，环路滤波器内的电荷分布可能引起严重的频率瞬发性波动(glitch)和过冲。

[0184] 在特定电路结构中，第一和第二预充电电路1140a和1140b中的每一个包括预充电电阻Rprechg以及用于当环路滤波器操作在预充电模式时对电容C2进行放电的开关。从参考源把参考电压VR1提供到运算放大器1110的正相输入，参考源可以是从DAC提供的环路滤波器的一部分，或者位于系统的任何地方。数模转换器用于向运算放大器1110的反相输入提供预定电流IP1，或者吸收来自运算放大器的反相输入的预定电流IP1。因此，运算放大器的输出处的预充电电压将基本上为：

[0185] Vprechg≈VR1±IP1*Rprechg 式(15)

[0186] 加法或减法运算取决于电流是被提供到正相运算放大器的输入端子还是被从正相运算放大器的输入端子吸收，假设高增益、高阻抗运算放大器。因此，预充电电压Vprechg可以通过固定电压VR1和可控的变化电流IP1控制，尽管在可替代实施例中可以使用可控变化VR1和固定IP1。

[0187] 在所示的示例性实施例中，通过闭合P开关来执行预充电操作，并且通过断开P开关来中断预充电操作。在一个实施例中，例如图5B所示的过程516和521中，预充电电流IP1是能够将Vprechg设置到最低调谐电压V1的电流，V1对应于应用在过程516和521中的最低振荡器调谐频率。在另一实施例中，例如图6B所示的过程616和621中，预充电电流IP1是能够将Vprechg设置到最高调谐电压V2的电流，V2对应于应用在过程516和521中的最高振荡器调谐频率。在本发明的另一实施例中，在预充电操作期间，操作性地断开充电泵浦电路122。

[0188] 正常调谐模式

[0189] 在振荡器的正常调谐过程中使用正常调谐模式电路1150。该电路所提供的环路带宽通常被优化，以提供在环路稳定性和锁定时间以及噪声性能之间的较好平衡。当振荡器/VCO的锁定捕获预期不会接近任何现有频率时，通常使用该调谐模式。在预期VCO锁定频率的捕获接近现有频率的情况下，执行低过冲调谐模式。一旦获得到相邻位置频率的调谐和锁定，则环路滤波器在该频率处返回到正常调谐模式。

[0190] 在所示的示例性实施例中，正常调谐模式通过闭合N开关和断开/N开关来执行，并且通过断开N开关和闭合/N开关来中断。在低过冲和正常调谐模式之间的切换提供了瞬发性波动，该瞬发性波动通过互补的正常调谐模式开关/N来降低，以在不使用正常模式时对电容X*C2进行放电。当切换进/出预充电模式时，由于预充电开关能够在预充电操作期间对电容C2进行放电，瞬发性波动被进一步降低。在可替代实施例中，各个N开关被固定连接代替，并且低过冲模式电路1130通过可切换的连接实现。

[0191] 正常调谐模式电路1150包括配置为耦合在反相输入1110a和第一运算放大器电容1112之间的第一电路1150a、配置为耦合在正相输入1110b和第二运算放大器电容1114之间的第二电路1150b。在所示的示例性实施例中，第一和第二电路1150a和1150b中的每一个包括并联耦合的具有值X·C2和R1/Y的电容和电阻，这些值表示第一和第二低过冲电路1130a和1130b的并联耦合电容电阻对的比例值。可选择的，第一和第二正常调谐电路1150a和1150b中的每一个包括跨越并联电容X·C2耦合的开关，该开关与耦合进正常调谐电路1150a和1150b的开关互补地操作。该互补操作开关能够在正常调谐电路与环路滤波器断开时对电容进行放电，当正常模式接通或关闭时进一步降低电荷再分布和频率过冲影响。

[0192] 从所示的电容和电阻值中可以看出，正常模式电路1150a和1150b的阻抗低于低过冲电路的阻抗。这种关系为正常调谐模式提供了滤波器功能，其提供较快的设置时间，而低过冲电路可替代的提供了更少的频率过冲。在本发明的特定实施例中，X大于因数5，即，第一和第二过冲调谐电路的电容在电抗上至少比第一和第二正常调谐电路中的每一个的电容大5倍。此外，特别的，Y大于因数3，即，第一和第二低过冲调谐电路中的每一个的电阻至少比第一和第二正常调谐电路中的每一个的电阻大3倍。在特定实施例中，X是因数10，并且Y是因数6。当然，在本发明的其他实施例中可以使用关于每个X和Y的其他因数。

[0193] VTune读取模式

[0194] 调谐电压测量(VTune)电路1160被配置为耦合到运算放大器的输出。在所示的示例性实施例中，通过分接运算放大器的输出、闭合开关VT、并通过使用比较器1162将所分接的电压与电压VComp比较来测量调谐电压。在本发明的特定实施例中，参考电压VComp通过双用数模转换器来提供，这在下面的图12中进一步描述。在可替代实施例中，通过使用电压或电流源来产生参考电压VComp。所比较的电压被提供到模数转换器以获得数字形式的对调谐电压的相对测量。

[0195] 在本发明的特定实施例中，所有的开关组P、N和VT被断开并且如上所述环路滤波器操作在低过冲调谐模式。在另一实施例中，闭合一个开关组P、N或VT以执行与该开关组相关联的相应功能，并且断开剩余开关组。在另一实施例中，正常调谐模式电路中的开关N被固定连接代替，并且低过冲模式电路被改变为可切换地耦合到运算放大器。在该实施例中，要么单个开关被用于耦合到并联耦合电容电阻对C2和R1的公共节点，或者单独的开关被用于连接到电阻R1和电容C2中的每一个。

[0196] 尽管示例性的环路滤波器114可操作在4个模式中的每一个中，但可替代实施例可以省略这些模式中的一个或多个和其相应的电路。例如，环路滤波器的另一实施例可以使用低过冲和正常调谐模式和电路。在另一实施例中，环路滤波器可以使用正常调谐和调谐测量模式和电路。应当清楚，可以在本发明的替代实施例中使用所述4个模式和电路中的两个或两个以上模式的其它实施例。

[0197] 具有双用DAC的模数转换器

[0198] 图12示出了依照本发明使用双用数模转换器(DAC)912的模数转换器(ADC)910的示例性实施例，ADC 910和DAC 912先前已经在图9中进行了显示。ADC 910使用双用DAC 912来提供用于产生期望的预充电电流IP1的数字到模拟功能，以及用于充当DAC组装模块的数字到模拟功能以在调谐测量过程中用于模数转换器。

[0199] 当在调谐电压测量过程中使用时，首先调谐到ADC 910的操作，调谐电压VTune在每个PLL环路滤波器LF1-N的输出处形成。在每个环路滤波器内，比较器1164能够将调谐电压VTune和ADC 910提供的电压VComp的值进行比较。比较的结果，VOut被提供到n刀单掷开关1212，开关1212的输入路由被开关控制器1214控制。期望的VOut信号被耦合到开关1212的输出，并且输入到向上/向下计数器1218。向上/向下计数器1218还接收时钟信号输入，并输出n比特宽度(例如7比特)的数字字，该数字字被提供到锁存器1220。时钟信号被提供到锁存器1220以输出所接收的数字字，该字表示VOut的电压电平。此外n比特数字字被提供到双用DAC 912。双用DAC 912把VOut数字字转换为模拟电压信号VComp，该电压信号被提供到单刀2N掷开关1226。开关控制器1224控制1P[2N]T开关1226的输出路由从而把模拟电压信号VComp路由到合适的PLL环路滤波器，在环路滤波器重复上述过程。
通过这种方式，准确的测量调谐电压VTune。

[0200] 在其第二操作模式中，如上所述，双用DAC 912能够把所接收的预充电数字字1228转换为预充电电流IP1。在预充电操作期间，预充电数字字1228被提供给双用DAC
912。预充电数字字1228可以是任何宽度，其表示期望的模拟电流值IP1。DAC 912接收预充电数字字1228并把其转换为相应的模拟电流IP1，该电流依次被提供到1P[2N]T开关1226。
开关控制器1214控制开关1226的输出路由从而把IP1提供到合适的PLL环路滤波器LF1-N，在环路滤波器电流被提供到预充电电阻Rprechg和第一运算放大器电容C11112。

[0201] 相位频率检测器的方向控制电路

[0202] 图13A示出了依照本发明用于与相位频率检测器电路121一起使用的方向控制电路1320的示例性实施例。电路1320包括2×2交叉点开关SW1、第一和第二与(AND)逻辑门L1和L2、以及第一、第二和第三边界触发D触发器D1、D2和D3。在前面描述的相位频率检测器121被显示为示意信号路由和连接性，并且可以具有分立的形式或者位于方向控制电路1320的远端。然而，在特定实施例中，方向控制电路1320和相位频率检测器电路121可以单片地形成在集成电路上。

[0203] 交叉点开关SW1具有第一和第二输入(表示为1和2)，用于接收由PLL产生的FRef和FDiv信号。交叉点开关SW1还接收方向信号DIR，其表示期望的振荡器调谐方向，即在频率上增加或降低。例如，在上述图5B和图6B所示的过程510和610中，使用直接调谐振荡器的过程。在所示的特定实施例中，可以在“up”状态或下降或者“DN”状态之间选择方向信号DIR，其中(i)在“up”状态下，交叉点开关SW1操作在“直通”状态，由此在输入端子1处的FRef信号被传输到输出端子1，并且在输入端子2处的FDiv信号传输到输出端子2，(ii)在下降或者“DN”状态下，交叉点开关SW1工作在交叉状态，由此在输入端子1处的FRef信号被传输到输出端子2，并且在输入端子2处的FDiv信号被传输到输出端子1。上述仅仅是示意性的，并且当然可以在本发明中以功能等同的方式来使用控制信号和开关的其他实施例。

[0204] 第一D触发器D1具有：时钟输入，接收用于开启过程的开始信号；D输入，耦合到固定高状态信号；清零输入，用于接收结束信号；以及Q输出，用于向PFD电路121提供三态信号。三态信号使PFD电路121无效持续特定一段时间，以便提供PFD电路121触发的正确转换。下面呈现该操作的示例性实施例。

[0205] 第一和第二逻辑与门L1和L2中的每一个都具有耦合到交叉点开关SW1的各个输出的一个输入。第一逻辑与门L1向第二D触发器D2的时钟输入提供信号O1，第二D触发器D2还包括耦合到固定高状态信号的D输入、耦合为从PFD电路110接收信号CLR的清零输入以及提供信号Q1的Q输出。第二逻辑与门L2向第三D触发器D3的时钟输入提供信号O2，第三D触发器D3还包括耦合为接收信号Q1的D输入、耦合为从PFD电路110接收信号CLR的清零输入以及用于提供信号Q2(END信号)的Q输出，Q2信号操作为清除第一D触发器D1的状态。

[0206] 图13B示出了依照本发明当VCO被指示以调谐到较高频率时为了避免瞬时频率降低的方向控制电路信号的操作。如图所示，与分频信号FDiv相比，参考频率信号FRef操作在较高频率，但是在相位上延时。因此，期望PFD电路121操作为增加VCO的调谐频率并且避免可能引起VCO降低其调谐频率的瞬时下降状态。

[0207] 如图13B所示依据15个状态来示意该过程。首先在操作1，开始信号被提供给第一D触发器D1，其还产生位于高状态的信号三态。由于D1的D输入固定在高状态，信号三态保持在高状态直到结束信号变高以清除D1。

[0208] 信号FRef和FDiv被提供给交叉点开关SW1，其方向被选择为UP。如上所述，开关SW1的UP方向与高状态信号相关，尽管可替换地也可以使用低状态信号。在所示的UP状态，交叉点开关SW1操作在直通模式，在该模式FRef从第一输入传输到第一输出，并且信号FDiv从第二输入传输到第二输出。

[0209] 在操作2，第一逻辑与门L1接收高状态信号FRef和三态CP，并且因此产生高状态信号O1。由于第二触发器D2的D输入保持为高，一接收到高状态时钟信号O1，D2就产生高状态信号Q1(操作3)。检测到FDiv的上升沿，激活(在某些延时后)从PFD电路121输出的CLR信号输出，其把Q1复位到低状态。

[0210] 信号FRef的上升沿和信号三态的持续高状态产生高状态信号O1(操作5)，信号O1依次产生高状态信号Q1(操作6)。信号FDiv的上升沿和信号三态的持续高状态产生高状态信号O2(操作7)，信号O2与并行产生的高状态Q1结合产生高状态信号Q2(结束信号)，信号Q2清除D1并把三态信号返回到低状态(操作9)。低的三态信号导致了低状态O1和O2信号(操作10)。在一些延时之后，检测到在操作7处FDiv的上升沿导致从PFD电路110中CLR信号的输出，从而导致了信号Q1和Q2返回到它们的低状态。

[0211] 现在返回到示意PFD电路110的输出状态的标记为UP和DN的底部追踪，三态信号在其高状态期间禁止PFD电路的操作，并且因此避免了DN瞬时条件1352，由此FDiv的上升沿上升到高状态。相反的，在转变1354处达到预期的VCO调谐方向，其中在三态信号返回到低状态之后，FRef信号的上升沿出现，导致了预期的高状态UP信号(操作12)。在高UP状态和低DN状态期间增加VCO频率，直到检测到FDiv的上升沿之后的一些延时，在这时PFD电路产生CLR信号，从而产生高状态DN信号(操作13)。在本发明的特定实施例中，当UP和DN信号处于相同状态时，PFD电路121并不输出充电信号。CLR信号和DN信号的高状态基本上持续相同的时间，之后UP和DN信号返回到低状态。一旦在操作14处出现FRef的上升沿，UP信号就返回到高状态，其保持为高状态直到FDiv的上升沿触发CLR信号的产生，在操作15处CLR信号导致了UP信号返回到低状态。

[0212] 图13C示出依照本发明方向控制电路信号在正常模式以调谐到较高频率的操作。如图所示，参考频率信号FRef与分频信号FDiv相比操作在较高频率，但是在相位上进行了延时。因此。期望PFD电路121操作以增加VCO的调谐频率。

[0213] 首先在操作1，开始信号被提供到第一D触发器D1，其进一步产生处于高状态的信号三态。由于D1的D输入被固定在高状态，信号三态被保持在高状态直到结束信号变高以清除D1。

[0214] 信号FRef和FDiv被提供给交叉点开关SW1，其方向被选择为UP。如图所示，开关SW1的UP方向与高状态信号相关，尽管还可以替换地使用低状态信号。在所示出的UP状态，交叉点开关SW1操作在直通模式，在该模式FRef从第一输入直通传输到第一输出，并且信号FDiv从第二输入直通传输到第二输出。

[0215] 在操作2，第一逻辑与门L1接收高状态信号FRef和三态CP，并且因此产生高状态信号O1。由于第二触发器D2的D输入保持为高，一接收到高状态时钟信号O1，D2就产生高状态信号Q1(操作3)。FDIV的上升沿与高三态信号相结合产生高状态信号O2(操作4)。高状态O2信号、时钟D3因此产生高状态Q2(操作5)，其操作为清除D1并且把三态信号返回到低状态。低三态信号导致信号O1和O2返回到低状态(操作7)，并且在延时后，操作4中FDiv的上升沿用于产生CLR信号，CLR信号把Q1和Q2返回到低状态(操作8)。

[0216] 一旦三态信号返回到低状态，PFD电路变为可操作的，并且在操作9，FRef的上升沿操作为将UP信号激活到高状态，从而产生对应于VCO频率增加的输出充电信号。在操作10，FDiv信号的上升沿，在某些延时之后，导致了CLR信号的输出。CLR信号导致了高状态DN信号，其暂停了VCO频率的增加(由于UP和信号都处于高状态)，并且因此UP和DN信号返回到低状态。

[0217] 在操作11，FRef的上升沿把UP信号触发为高状态，其与DN信号的低状态结合导致PFD电路110输出充电信号以增加VCO频率。在操作12，FDiv的上升沿产生CLR信号，由此把DN信号激活为高状态，从而暂停用于增加VCO频率的PFD充电输出信号，并且UP和DN信号随后返回到它们各自的低状态。

[0218] 如本领域技术人员已知的，上述过程可以实现在适合的硬件、软件、固件或者这些实现方式的组合中。此外，所述过程中的某些或全部可以实现为位于计算机可读介质(可移动硬盘、易失或非易失存储器、嵌入式处理器等)中的计算机可读指令编码，这些指令编码能够编程其他可编程设备的计算机以执行意图的功能。

[0219] 术语“一个”用于表示一个、或多个这里所述的特征。此外，术语“耦合”或“连接”表示直接地或者通过一个或多个中间结构或物质，相互通信(电、磁、热、根据具体情况而定)的特征。方法流程中表示的操作和动作的顺序是示例性的，并且该操作和动作可以以不同顺序实现，并且两个或多个操作和步骤可以同时实现。这里所参考的所有公开、专利和其他文档都通过引用其全部内容被合并至此。对于在任何如此合并的文档与本文档之间的任何不一致的使用，应当以本文档中的使用为准。

[0220] 为了示意性和说明性的目的已经呈现了上述描述。其并不是详尽的并且并不将本发明限定为准确公开的形式，并且明显的，任何修改和变化在本发明的教导下都是可能的。选择所述实施例仅仅为了最好的解释本发明的原理和其实际应用，从而使本领域其他技术人员能够以各种实施例和适于特定应用的各种修改方式来最好地利用本发明。本发明的范围试图由附加的权利要求进行限定。