电机驱动电路和使用了它的盘装置

摘要

通电信号生成电路(10)将电机(50)的各相的线圈(50a～50c)中所产生的逆起电压(Vu～Vw)分别与各相的中点电压(Vn)进行比较，生成通电信号(Mu～Mw)。脉冲信号生成电路(20)生成被根据转矩控制占空比的脉冲信号(Vpulse)。倾斜信号生成电路(30)将合成通电信号(Mu～Mw)而得到的频率发生信号(SigFG)的周期(Tp)分成多份，生成脉冲宽度按所分出的每个时间单位而逐渐变化、且具有与脉冲信号(Vpulse)相同的频率的倾斜信号(Sslp)。输出电路(14)基于通电信号(Mu～Mw)、脉冲信号(Vpulse)、以及倾斜信号(Sslp)，对各相的线圈(50a～50c)提供驱动电流。

权利要求

1.一种对多相电机提供驱动电流进行驱动的电机驱动电路，其特征在于，包括：通电信号生成电路，将上述多相电机的各相的线圈中所产生的逆起电压分别与上述各相的中点电压进行比较，生成通电信号；

脉冲信号生成电路，生成脉冲信号，并且根据转矩控制该脉冲信号的占空比；

倾斜信号生成电路，将合成上述通电信号而得到的频率发生信号的周期分成多份，生成脉冲宽度按所分出的各个时间单位而逐渐变化、且具有与上述脉冲信号相同的频率的倾斜信号；以及输出电路，基于上述通电信号生成电路所生成的上述通电信号、上述脉冲信号生成电路所生成的上述脉冲信号、以及上述倾斜信号生成电路所生成的上述倾斜信号，对上述多相电机的各相的线圈提供驱动电流，上述倾斜信号生成电路包括

周期测定部，测定上述频率发生信号的周期，

倾斜设定部，将由上述周期测定部测出的上述周期分成多份，在每次经过所分出的时间单位时，设定上述倾斜信号的脉冲宽度，以及倾斜信号输出部，检测由上述脉冲信号生成电路生成的脉冲信号的边沿，输出在从所检测出的边沿起的、由上述倾斜设定部设定的脉冲宽度的期间内成为预定电平的上述倾斜信号。

2.根据权利要求1所述的电机驱动电路，其特征在于：上述输出电路基于上述通电信号从上述各相的线圈中选择应通电的线圈，对于与所选出的线圈的一端相连接的晶体管的控制端子，在某相中提供与脉冲宽度逐渐变大的倾斜信号相应的信号，在接下来的相中提供与上述脉冲信号相应的信号，再在接下来的相中提供与脉冲宽度逐渐变小的倾斜信号相应的信号。

3.根据权利要求1或2所述的电机驱动电路，其特征在于：上述输出电路基于上述通电信号从上述各相的线圈中选择应通电的线圈，对与所选出的线圈的一端相连接的晶体管的控制端子提供与上述脉冲信号相应的信号，并对经由其他线圈连接于上述所选出的线圈的另一端侧的晶体管的控制端子提供与上述倾斜信号相应的信号。

4.根据权利要求1或2所述的电机驱动电路，其特征在于：上述多相电机是三相的，

上述输出电路以180度通电驱动上述多相电机。

5.根据权利要求4所述的电机驱动电路，其特征在于：上述输出电路对与所选出的线圈的一端相连接的晶体管的控制端子提供与上述脉冲信号相应的信号，并对经由其他线圈连接于上述所选出的线圈的另一端侧的两个晶体管中的一个晶体管的控制端子提供与脉冲宽度逐渐变大的倾斜信号相应的信号，对另一个晶体管的控制端子提供与脉冲宽度逐渐变小的倾斜信号相应的信号。

6.根据权利要求1或2所述的电机驱动电路，其特征在于：被一体集成在一个半导体衬底上。

7.一种对多相电机提供驱动电流进行驱动的电机驱动电路，其特征在于，包括：通电信号生成电路，将上述多相电机的各相的线圈中所产生的逆起电压分别与上述各相的中点电压进行比较，生成通电信号；

脉冲信号生成电路，生成脉冲信号，并且根据转矩控制该脉冲信号的占空比；

倾斜信号生成电路，将合成上述通电信号而得到的频率发生信号的周期分成多份，生成脉冲宽度按所分出的各个时间单位而逐渐变化、且具有与上述脉冲信号相同的频率的倾斜信号；以及输出电路，基于上述通电信号生成电路所生成的上述通电信号、上述脉冲信号生成电路所生成的上述脉冲信号、以及上述倾斜信号生成电路所生成的上述倾斜信号，对上述多相电机的各相的线圈提供驱动电流，上述脉冲信号生成电路包括

电流电压转换部，将流过上述多相电机的各相的线圈的驱动电流转换成电压，脉冲调制比较器，将从上述电流电压转换部输出的检测电压与指示转矩的控制电压进行比较，以及截止时间设定部，参考从上述脉冲调制比较器输出的比较信号，生成在上述检测电压达到上述控制电压起的预定的截止时间内成为指示上述各相的线圈的不通电状态的第1电平、在此以外的期间内成为指示上述各相的线圈的通电状态的第2电平的脉冲信号。

8.根据权利要求7所述的电机驱动电路，其特征在于：被一体集成在一个半导体衬底上。

9.一种盘装置，其特征在于，包括：

作为使盘旋转的多相电机的主轴电机；和

驱动上述主轴电机的权利要求1或2或7所述的电机驱动电路。

说明书

电机驱动电路和使用了它的盘装置

技术领域

[0001] 本发明涉及控制电机的旋转的电机驱动电路，特别涉及进行脉冲驱动的电机驱动电路，所述电机包括具有多个线圈的定子和具有磁性的转子。

背景技术

[0002] 在使用便携式(portable)CD(Compact Disc)、DVD(Digital VersatileDisc)等盘型介质的电子设备中，为使该盘旋转，使用无刷直流电机。无刷直流(DC)电机一般包括具有永久磁铁的转子和具有星形联结的多相的线圈的定子，通过控制提供给线圈的电流来对线圈励磁，使转子相对于定子相对旋转来进行驱动。无刷DC电机为检测转子的旋转位置，一般具有霍尔元件或光学编码器等传感器，根据传感器所检测出来的位置，切换提供给各相的线圈的电流，赋予转子适当的转矩。

[0003] 为使电机更加小型化，也提出有不使用霍尔元件等传感器地检测转子的旋转位置的无传感器电机(例如参照专利文献1)。无传感器电机例如通过计测电机的中点布线的电位，检测线圈所产生的感应电压，得到位置信息。

[0004] 专利文献1：特开平3-207250号公报

[0005] 专利文献2：特开平10-243685号公报

发明内容

[0006] 〔发明所要解决的课题〕

[0007] 在驱动这样的无传感器电机时，为减少电机产生的噪音，希望各相的线圈中所流过的电流平缓地变化。本发明是鉴于这样的课题而设计的，其目的在于提供一种能使线圈电流平缓地变化的电机驱动电路。

[0008] 〔用于解决课题的手段〕

[0009] 本发明的一个方案提供一种对多相电机提供驱动电流进行驱动的电机驱动电路。该电机驱动电路包括：通电信号生成电路，将多相电机的各相的线圈中所产生的逆起电压分别与各相的中点电压进行比较，生成通电信号；脉冲信号生成电路，生成脉冲信号，并且根据转矩控制该脉冲信号的占空比；倾斜信号生成电路，将合成通电信号而得到的频率发生信号的周期(时间)分成多份，生成脉冲宽度按所分出的各个时间单位而逐渐变化、且具有与脉冲信号相同的频率的倾斜信号；输出电路，基于通电信号生成电路所生成的通电信号、脉冲信号生成电路所生成的脉冲信号、以及倾斜信号生成电路所生成的倾斜信号，对多相电机的各相的线圈提供驱动电流。

[0010] 根据该方案，倾斜信号基于依赖于电机的转速的频率发生信号的周期而生成。因此，能够根据电机的转速来设定倾斜信号的脉冲宽度的变化速度，能够以范围较宽的转速合适地驱动电机。

[0011] 输出电路可以基于通电信号从各相的线圈中选择应通电的线圈，对于与所选出的线圈的一端相连接的晶体管的控制端子，在某相中提供与脉冲宽度逐渐变大的倾斜信号相应的信号，在接下来的相中提供与脉冲信号相应的信号，再在接下来的相中提供与脉冲宽度逐渐变小的倾斜信号相应的信号。

[0012] 根据该方案，使与所选出的线圈相连接的晶体管的导通时间逐渐变长，然后以依赖于转矩的占空比控制导通时间，再然后使导通时间变短，由此，能够以连续的三个期间使流过线圈的电流平缓地变化。

[0013] 输出电路可以基于通电信号从各相的线圈中选择应通电的线圈，对与所选出的线圈的一端相连接的晶体管的控制端子提供与脉冲信号相应的信号，并对经由其他线圈与所选出的线圈的另一端相连接的晶体管的控制端子提供与倾斜信号相应的信号。

[0014] 根据该方案，在某相中由脉冲信号驱动设在电流所流过的线圈的路径上的一个晶体管，并由倾斜信号驱动另一个晶体管，由此，能够使流过线圈的电流平缓地变化。

[0015] 倾斜信号生成电路可以包括：周期测定部，测定合成通电信号而得到的频率发生信号的周期；倾斜设定部，将由周期测定部测出的通电信号的周期分成多份，在每次经过所分出的时间单位时，设定倾斜信号的脉冲宽度；倾斜信号输出部，检测由脉冲信号生成电路生成的脉冲信号的边沿，输出在从所检测出的边沿起的、由倾斜设定部设定的脉冲宽度的期间内成为预定电平的倾斜信号。

[0016] 多相电机可以是三相的，输出电路可以以180度通电驱动多相电机。此时，输出电路可以对与所选出的线圈的一端相连接的晶体管的控制端子提供与脉冲信号相应的信号，并对经由其他线圈与所选出的线圈的另一端相连的两个晶体管中的一个晶体管的控制端子提供与脉冲宽度逐渐变大的倾斜信号相应的信号，对另一个晶体管的控制端子提供与脉冲宽度逐渐变小的倾斜信号相应的信号。

[0017] 脉冲信号生成电路可以包括：电流电压转换部，将流过多相电机的各相的线圈的驱动电流转换成电压；脉冲调制比较器，将从电流电压转换部输出的检测电压与指示转矩的控制电压进行比较；截止时间设定部，参考从脉冲调制比较器输出的比较信号，生成在检测电压达到控制电压起的预定的截止时间内成为指示各相的线圈的不通电状态的第1电平、在此以外的期间内成为指示各相的线圈的通电状态的第2电平的脉冲信号。

[0018] 电机驱动电路可以被一体集成在一个半导体衬底上。所谓“一体集成”，包括电路的所有结构要件都形成在半导体衬底上的情况，以及电路的主要结构要件被一体集成的情况，也可以为调节电路常数而将一部分电阻器、电容器等设置在半导体衬底的外部。通过将电机驱动电路集成为一个LSI，能够减小电路面积。

[0019] 本发明的另一方案是一种盘装置。该盘装置包括：作为使盘旋转的多相电机的主轴电机；驱动主轴电机的上述的电机驱动电路。根据该方案，能够使主轴电机的线圈中流过的电流平缓地变化，因而能够减小噪音。

[0020] 〔发明效果〕

[0021] 通过本发明，能够在电机驱动电路中使线圈电流平缓地变化。

附图说明

[0022] 图1是表示实施方式的电机驱动电路的结构的电路图。

[0023] 图2是表示倾斜信号生成电路的结构例的框图。

[0024] 图3的(a)～(g)是表示在倾斜信号生成电路中生成倾斜信号的样子的图。

[0025] 图4的(a)～(d)是表示进行180度通电时的各晶体管的控制顺序的时序图。

[0026] 图5是表示安装有图1的电机驱动电路的盘装置的结构的框图。

[0027] 〔标号说明〕

[0028] 100电机驱动电路，10通电信号生成电路，12频率发生电路，14输出电路，20脉冲信号生成电路，22电流电压转换部，24脉冲调制比较器，26截止时间设定部，30倾斜信号生成电路，40倾斜设定部，46倾斜信号输出部，50电机，200盘装置，214盘。

具体实施方式

[0029] 以下，基于优选的实施方式参照附图说明本发明。对于各附图中所示的相同或等同的结构要件、部件、处理标注相同的标号，并适当省略重复的说明。另外，实施方式只是例示，并非限定本发明，实施方式中所记述的所有特征及其组合，不一定就是本发明的本质特征。

[0030] 在本说明书中，所谓“部件A与部件B相连接”，包括部件A与部件B物理地直接连接的情形，以及部件A与部件B经由不对电连接状态产生影响或即便有影响也不是本质性影响的其他部件间接相连接的情形。

[0031] 图1是表示实施方式的电机驱动电路100的结构的电路图。电机驱动电路100以脉冲驱动方式对无传感器无刷DC电机(以下简称“电机50”)提供驱动电流，控制其旋转。在本实施方式中，电机50是包含U相、V相、W相的线圈50a～50c的三相DC电机。

[0032] 电机驱动电路100包括通电信号生成电路10、频率发生电路12、输出电路14、脉冲信号生成电路20、倾斜信号生成电路30。电机驱动电路100是一体集成在一个半导体衬底上的功能IC。

[0033] 通电信号生成电路10将电机50的各相线圈50a～50c所产生的逆起电压Vu～Vw分别与各相的中点电压Vn进行比较，生成通电信号Mu～Mw。该通电信号生成电路10可以包含将逆起电压Vu～Vw分别与中点电压Vn进行比较的逆起检测比较器、和从逆起检测比较器的输出中除去噪声的屏蔽(mask)电路地构成。

[0034] 通电信号Mu在Vu＞Vn时成为高电平，在Vu＜Vn时成为低电平。同样地，通电信号Mv在Vv＞Vn时成为高电平，在Vv＜Vn时成为低电平，通电信号Mw在Vw＞Vn时成为高电平，在Vw＜Vn时成为低电平。

[0035] 输出电路14基于通电信号生成电路10所生成的通电信号Mu～Mw、后述的脉冲信号生成电路20所生成的脉冲信号Vpulse、以及后述的倾斜信号生成电路30所生成的倾斜信号Sslp，对电机50的各相的线圈50a～50c提供驱动电流。在本实施方式中，假定输出电路14是以180度通电方式驱动电机50的。

[0036] 输出电路14包括驱动信号合成电路16、功率晶体管电路18。功率晶体管电路18具有6个开关用的晶体管Tr1～Tr6，通过晶体管Tr1～Tr6的导通、截止的组合，控制给线圈50a～50c的哪个提供电流，并且通过控制导通截止的时间比率，进行调节转矩的脉冲驱动。在实施方式中，晶体管Tr1～Tr6都是MOSFET。晶体管Tr1、Tr3、Tr5的一端共连于被施加电源电压Vdd的电源线，其另一端分别连接电机50的各相的线圈50a、50b、50c。晶体管Tr2、Tr4、Tr6的一端分别与晶体管Tr1、Tr3、Tr5及各相的线圈50a、50b、50c相连。晶体管Tr1～Tr6的导通截止由驱动信号合成电路16控制。

[0037] 驱动信号合成电路16通过逻辑运算将通电信号生成电路10所生成的通电信号Mu～Mw、从后述的脉冲信号生成电路20输出的脉冲信号Vpulse、以及从倾斜信号生成电路30输出的倾斜信号Sslp合成，生成应施加给晶体管Tr1～Tr6的栅极的驱动信号Duu～Dul。即，基于通电信号Mu～Mw使某一组的晶体管导通、决定对某个线圈通电，基于脉冲信号Vpulse调节导通截止的时间比率，进行转矩控制。进而，利用倾斜信号Sslp使驱动电流平缓地变化。

[0038] 接下来说明生成脉冲信号Vpulse的脉冲信号生成电路20的结构。脉冲信号生成电路20包括电流电压转换部22、脉冲调制比较器24、截止时间设定部26。

[0039] 脉冲信号生成电路20设置在功率晶体管电路18和接地之间。电流电压转换部22包含转换电阻R1地构成。转换电阻R1上产生与流过电机50的各相的线圈50a、50b、50c的驱动电流成比例的电压降。电流电压转换部22将转换电阻R1上产生的电压降作为检测电压Vdet输出。

[0040] 脉冲调制比较器24的非反相输入端子被输入从电流电压转换部22输出的检测电压Vdet。脉冲调制比较器24的反相输入端子被输入从外部输入的指示转矩的控制电压Vctrl。脉冲调制比较器24将从电流电压转换部22输出的检测电压Vdet与控制电压Vctrl进行比较。从脉冲调制比较器24输出的比较信号Vcmp在Vdet＞Vctrl时成为高电平，在Vdet＜Vctrl时成为低电平。从脉冲调制比较器24输出的比较信号Vcmp被输入到截止时间设定部26。

[0041] 截止时间设定部26参考从脉冲调制比较器24输出的比较信号Vcmp，输出在从比较信号Vcmp转变为高电平起至经过预定的截止时间Toff的期间内成为低电平(第1电平)、在这之外的期间内成为高电平(第2电平)的脉冲信号Vpulse。换言之，脉冲信号Vpulse在从检测电压Vdet达到控制电压Vctrl起的预定的截止时间Toff内成为低电平，在这之外的期间成为高电平。例如，截止时间Toff是数微秒，更具体地作为一例，设定为5.7μs。

[0042] 截止时间设定部26例如可以用以比较信号Vcmp的电平转变为触发而开始截止时间Toff的计数的计数器电路来构成。此时，计数器电路输出在从比较信号Vcmp的电平转变起至计数完成的期间内成为低电平，此后转变为高电平的脉冲信号Vpulse。

[0043] 这里，脉冲信号Vpulse的低电平(第1电平)对应于各相的线圈50a～50c的不通电状态，其高电平(第2电平)对应于各相的线圈50a～50c的通电状态。即，脉冲信号Vpulse交替反复高电平和低电平，由此，电机50的线圈50a～50c中间歇地流过电流，进行脉冲驱动。

[0044] 在本实施方式的电机驱动电路100中生成的脉冲信号Vpulse的截止时间Toff一定，导通时间根据指示转矩的控制电压Vctrl而变化。即，以截止时间一定、其频率根据转矩而变化的脉冲频率调制(PFM：PulseFrequency Modulation)方式对电机50进行脉冲驱动。

[0045] 频率发生电路12将从通电信号生成电路10输出的通电信号Mu～Mw合成，生成频率发生信号(以下称FG信号)SigFG。该FG信号SigFG是在通电信号Mu～Mw的每个边沿处发生高电平和低电平的切换的信号，例如可以通过计算通电信号Mu～Mw的异或(Exclusive-OR)来生成。

[0046] 倾斜信号生成电路30将合成通电信号Mu～Mw而得到的FG信号SigFG的周期分成多份，生成脉冲宽度按所分成的每个时间单位缓缓变化的倾斜信号Sslp。该倾斜信号Sslp的频率被设定为与脉冲信号Vpulse相同的频率。在本实施方式中，倾斜信号生成电路30生成脉冲宽度逐渐增加的第1倾斜信号Sslp1和脉冲宽度逐渐减小的第2倾斜信号Sslp2。

[0047] 图2是表示倾斜信号生成电路30的结构例的框图。倾斜信号生成电路30包括周期测定部32、倾斜设定部40、倾斜信号输出部46。

[0048] 周期测定部32包括第1计数器34、寄存器36。第1计数器34对从外部输入的时钟信号CK进行计数。第1计数器34被输入FG信号SigFG，在该信号电平每次切换时计数值CNT被复位，再次开始计数。寄存器36在第1计数器34每次被复位时逐次地保存复位时的计数值CNT。寄存器36中所保存的计数值CNT相当于FG信号SigFG的周期Tp。这里的周期是指FG信号SigFG的边沿与边沿的间隔。在计数值和周期Tp之间成立Tp＝CNT×Tck的关系。这里，Tck是时钟信号CK的周期。这样，周期测定部32测定FG信号SigFG的周期Tp。

[0049] 倾斜设定部40将保存在寄存器36中的计数值CNT分成多份。下面，以分割数n＝8为例进行说明。另外，此处为说明简略，假定是进行等分的。分割后的计数值由CNT/8给出，进行8分割后的时间单位成为Tp/8。

[0050] 倾斜设定部40对周期Tp进行8等分，每次经过所分割的各个时间单位(Tp/8)时，分配第1倾斜信号Sslp1的脉冲宽度Tx。第1倾斜信号Sslp1的脉冲宽度Tx被设定为在各时间单位内设成相同值，当时间单位变化时平缓增加。

[0051] 倾斜设定部40包括第2计数器42、表44。第2计数器42对时钟CK进行计数。在第2计数器42的计数值cnt’为0＜cnt’＜CNT×1/8时，第1倾斜信号Sslp1的脉冲宽度被设定为Tx1。计数值cnt’为CNT×1/8＜cnt’＜CNT×2/8时，倾斜信号Sslp的脉冲宽度被设定为Tx2。同样地，计数值cnt，为CNT×(i-1)/8＜cnt’＜CNT×i/8时，第1倾斜信号Sslp1的脉冲宽度被设定为Txi。

[0052] 表44保存将脉冲宽度Tx1～Tx8的值换算成时钟数后的数据x1～x8。即，脉冲宽度Tx1～Tx8与数据x1～x8之间成立Tx＝x1×Tck的关系。这里，Tck是时钟信号CK的周期。数据x1～x8被设定为成立x1＞x2＞x3＞...＞x8的关系。

[0053] 同样地，倾斜设定部40生成与脉冲宽度按各时间单位减少的第2倾斜信号Sslp2的脉冲宽度相对应的数据y。设第2倾斜信号Sslp2的各个时间单位内的脉冲宽度是Ty1～Ty8，将它们分别换算成时钟数后的数据是y1～y8。数据y1～y8被设定为成立y1＜y2＜y3＜...＜y8的关系。

[0054] 倾斜设定部40将与第1倾斜信号Sslp 1、第2倾斜信号Sslp2中按各时间单位所设定的脉冲宽度Tx、Ty对应的数据x、y输出给倾斜信号输出部46。

[0055] 倾斜信号输出部46包含第3计数器48，被输入脉冲信号Vpulse和时钟。第3计数器48在被输入脉冲信号Vpulse的负沿时开始计数，输出在进行完x次计数前的期间内成为低电平、这之外的期间内成为高电平的第1倾斜信号Sslp1。另外，第3计数器48在被输入脉冲信号Vpulse的正沿时开始计数，输出在进行完y次计数前的期间内成为低电平、这之外的期间内成为高电平的第2倾斜信号Sslp2。

[0056] 这样，倾斜信号输出部46检测脉冲信号Vpulse从指示各相线圈的不通电状态的低电平转变为指示通电状态的高电平的边沿，输出在从检测出的边沿起至倾斜设定部40所设定的脉冲宽度Tx、Ty的期间内成为高电平的第1倾斜信号Sslp1、第2倾斜信号Sslp2。

[0057] 图2所示的倾斜信号生成电路30也可以共有第1计数器34、第2计数器42、第3计数器48地构成。与倾斜信号生成电路30同等的功能可以用公知的数字逻辑电路、模拟电路技术以各种各样的形式来构成，也可以由其他电路形式构成。

[0058] 图3的(a)～(g)是表示在倾斜信号生成电路30中生成第1倾斜信号Sslp1、第2倾斜信号Sslp2的样子的图。图3的(a)表示FG信号SigFG，图3的(b)表示寄存器36中所保存的计数值CNT，图3的(c)表示与脉冲宽度Tx对应的数据x，图3的(d)表示与脉冲宽度Ty对应的数据y，图3的(e)表示脉冲信号Vpulse，图3的(f)表示第1倾斜信号Sslp1，图3的(g)表示第2倾斜信号Sslp2。

[0059] 如该图的(a)所示，FG信号SigFG是交替反复高电平和低电平的信号。第1计数器34在FG信号SigFG的每次电平转变时测定其周期Tp。所测出的周期Tp如图3的(b)所示保存在寄存器36中。保存计数值CNT1的期间被分成8份。如该图的(c)和(d)所示，对分割后的每个时间单位分配不同的数据x1～x8、y1～y8。

[0060] 该图的(e)～(g)放大表示了第4个时间单位和第5个时间单位。如该图的(f)所示，第1倾斜信号Sslp1在从该图的(e)的脉冲信号Vpulse的正沿起的一定期间内成为低电平。在第4个时间单位内，低电平的期间被设定为Tx4，在第5个时间单位内，低电平的期间被设定为Tx5。

[0061] 如该图的(g)所示，第2倾斜信号Sslp2在从该图的(e)的脉冲信号Vpulse的负沿起的一定期间内成为低电平。在第4个时间单位内，低电平的期间被设定为Ty4，在第5个时间单位内，低电平的期间被设定为Ty5。

[0062] 若从分割后的8个时间单位整体地来看这样所生成的第1倾斜信号Sslp1，则其成为低电平的期间逐渐变长的信号。相反，第2倾斜信号Sslp2成为低电平的期间逐渐变短的信号。

[0063] 回到图1。输出电路14基于通电信号Mu～Mw、脉冲信号Vpulse、第1倾斜信号Sslp1、第2倾斜信号Sslp2，对电机50的各相的线圈50a～50c提供驱动电流。

[0064] 下面说明如上那样构成的电机驱动电路100的动作。

[0065] 输出电路14基于通电信号Mu～Mw从各相的线圈50a～50c中选择应通电的线圈。进而，对与所选择的线圈的一端相连的晶体管的控制端子提供与脉冲信号Vpulse相应的信号，并且对经由其他线圈与所选择的线圈的另一端相连的晶体管的控制端子提供与第1倾斜信号Sslp1、第2倾斜信号Sslp2相应的信号。

[0066] 如上所述输出电路14基于各相的通电信号Mu～Mw及脉冲信号Vpulse，间歇地对电机50的各相的线圈50a～50c提供驱动电流。驱动信号合成电路16通过逻辑运算将通电信号Mu～Mw、脉冲信号Vpulse、第1倾斜信号Sslp1、第2倾斜信号Sslp2合成，生成应施加给晶体管Tr1～Tr6的栅极的驱动信号Duu～Dul。

[0067] 图4的(a)～(d)是表示进行180度通电时的各晶体管Tr1～Tr6的控制顺序的时序图。图4的(a)表示FG信号SigFG，该图的(b)表示控制U相的线圈50a的通电的驱动信号Duu、Dul，该图的(c)表示控制V相的线圈50a的通电的驱动信号Dvu、Dvl，该图的(d)表示控制W相的线圈50a的通电的驱动信号Dwu、Dwl。

[0068] 在图4的(a)～(d)中，S1所示的期间表示各驱动信号D是基于第1倾斜信号Sslp1生成的。同样地，S2所示的期间表示各驱动信号D是基于第2倾斜信号Sslp2生成的。另外，PFM所示的期间表示各驱动信号D是基于脉冲信号Vpulse生成的。

[0069] 以S1、PFM、S0所示的顺序为驱动单位，控制各驱动信号的占空比。例如，着眼于控制晶体管Tr6的驱动信号Dw1，在期间φ1内是基于第1倾斜信号Sslp1决定占空比的，所以晶体管Tr6的导通期间随时间逐渐变长。接下来，在期间φ2内基于脉冲信号Vpulse控制占空比，调节电机的转矩。接下来在期间φ3内基于第2倾斜信号Sslp2决定占空比，晶体管Tr6的导通期间随时间逐渐变短。

[0070] 着眼于图4的期间φ1。在该期间φ1中，与U相的线圈50a相连的高侧的晶体管Tr1被基于脉冲信号Vpulse进行脉冲驱动。经由晶体管Tr1流过U相线圈50a的电流流入V相、W相的线圈50b、50c。在期间φ1中，与V相的线圈50b相连的低侧的晶体管Tr4被基于第2倾斜信号Sslp2驱动，与W相的线图50c相连的低侧的晶体管Tr6被基于第1倾斜信号Sslp1驱动。

[0071] 最后，说明本实施方式的电机驱动电路100的应用。图5是表示安装有图1的电机驱动电路100的盘装置200的结构的框图。盘装置200是对CD、DVD等光盘进行记录、再现处理的单元，安装在CD播放器或DVD播放器、个人计算机等电子设备中。盘装置200包括拾取器210、信号处理部212、盘214、电机50、电机驱动电路100。

[0072] 拾取器210向盘214照射激光，写入所希望的数据，或者通过读取所反射的光来读出写在盘214中的数据。信号处理部212对拾取器210所读写的数据进行放大处理、A/D转换或D/A转换等必要的信号处理。电机50是为使盘214旋转而设的主轴电机。图5所示的盘装置200特别被要求小型化，所以作为电机50，使用不使用霍尔元件等的无传感器类型。本实施方式的电机驱动电路100能够很好地适用于稳定驱动这样的无传感器的主轴电机的用途。

[0073] 通过本实施方式的电机驱动电路100，能够取得以下效果。

[0074] 在本实施方式的电机驱动电路100中，由倾斜信号生成电路30基于FG信号SigFG生成第1倾斜信号Sslp1、第2倾斜信号Sslp2。结果，当电机的转速变化时，倾斜信号的脉冲宽度根据转速的变化而变化，所以能够在较宽的转速范围内使流过线圈的电流平缓地变化。

[0075] 在实施方式的电机驱动电路100中，对于控制对某线圈的通电的晶体管，首先基于第1倾斜信号Sslp1控制其导通截止，然后基于决定转矩的脉冲信号Vpulse控制其导通截止，接下来基于第2倾斜信号Sslp2控制其导通截止。结果，该晶体管的导通时间平缓地增减，能够使流过线圈的电流平缓地变化。进而，能够降低电机所发出的噪音、逆起噪声。

[0076] 在实施方式的电机驱动电路100中，对与所选择的线圈的一端相连接的晶体管的控制端子提供与脉冲信号Vpulse相应的信号，同时对经由其他线圈连接于所选择的线圈的另一端侧的晶体管的控制端子提供与倾斜信号相应的信号。进而，在进行180度通电的实施方式中，另一端侧的两个线圈被通电，与两个线圈相连接的两个晶体管中，一个由第1倾斜信号控制，另一个由第2倾斜信号控制。结果，能很好地实现1∶2通电。

[0077] 以上基于实施方式说明了本发明。该实施方式是个例示，可以对其各结构要件和各处理过程的组合进行各种变形，本领域技术人员能够理解这些变形例也包含在本发明的范围内。

[0078] 在实施方式中说明了驱动三相电机的情况，但本发明还能很好地适用于三相以外的无传感器电机的驱动。另外，通电方式也不限于180度通电，还可以适用于120度通电等。

[0079] 实施方式中所说明的信号的高电平、低电平的设定仅是一例，可以对逻辑电路块的结构考虑各种变形例，这样的变形例也包含在本发明的范围内。

[0080] 在实施方式中说明了电机驱动电路100被一体集成的情况，但不限于此，例如也可以将构成功率晶体管电路18的晶体管Tr1～Tr6及转换电阻R1作为分立元件或芯片部件设置在电机驱动电路100的外部。

[0081] 在实施方式中，是以PFM控制来控制功率晶体管电路18的晶体管的导通时间的，但不限于此，也可以进行PWM控制。

[0082] 基于实施方式说明了本发明，但显然实施方式仅是表示本发明的原理、应用，在不脱离权利要求书所规定的本发明的思想的范围内，可以对实施方式进行很多变形及配置的变更。

[0083] 〔工业可利用性〕

[0084] 本发明能够适用于电机驱动电路。