工业控制计算机系统转让专利
申请号 : CN200810126161.X
文献号 : CN101303568B
文献日 : 2010-06-02
发明人 : 周绪林 , 罗著 , 王骥 , 刘隽
申请人 : 重庆神州龙芯科技有限公司
摘要 :
本发明涉及工业控制领域，特别是一种工业控制计算机系统，包括带有PCI总线接口的中央处理器、通过PCI总线与所述中央处理器相连的可编程控制单元，所述可编程控制单元具有一个以上的基地址寄存器，所述各个基地址寄存器分别记载向目标设备功能模块动态分配的地址。本发明由具有PCI总线接口的中央处理器，通过与PCI总线连接的可编程控制单元扩展出多个目标设备功能模块，为系统提供强大的处理能力，外围电路更加简单，成本更低。此外，通过中央处理器上自带的PCI总线扩展出多个PCI目标设备，足以满足大多数外设的需求，并且通过FPGA作为一个多功能目标设备，为系统升级和功能扩展提供了可能，具有相当的广泛性和通用性。
权利要求 :
1.一种工业控制计算机系统，其特征在于：包括带有PCI总线接口的中央处理器、通过PCI总线与所述中央处理器相连的可编程控制单元，所述可编程控制单元具有一个以上的基地址寄存器，所述各个基地址寄存器分别记载向目标设备功能模块动态分配的地址。
2.根据权利要求1所述的工业控制计算机系统，其特征在于：所述中央处理器还通过EMC总线扩展连接有启动代码存储器、系统内存和用于存储操作系统、应用程序及数据的系统数据存储器。
3.根据权利要求1或2所述的工业控制计算机系统，其特征在于：所述目标设备功能模块包括LCD控制模块。
4.根据权利要求3所述的工业控制计算机系统，其特征在于：所述LCD控制模块包括PCI接口模块和LCD时序发生器模块，以及连接在PCI接口模块和LCD时序发生器模块之间的寄存器组模块、颜色查找表模块、显存控制模块，所述可编程控制单元中的显存控制模块外接有DDR SDRAM作为显存。
5.根据权利要求4所述的工业控制计算机系统，其特征在于：所述显存控制模块包括依次连接的写缓冲器、DDR访问优化器、和读缓冲器，所述DDR访问优化器通过DDR控制器连接所述DDRSDRAM。
6.根据权利要求1所述的工业控制计算机系统，其特征在于：所述目标设备功能模块还包括通用异步串行口模块、PS/2接口模块、脉宽调制控制模块和双向并行传输接口模块。
7.根据权利要求1所述的工业控制计算机系统，其特征在于：所述PCI总线上还扩展有作为PCI目标设备的PCI转ISA设备、PCI插槽和PCI转IDE设备。
8.根据权利要求2所述的工业控制计算机系统，其特征在于：所述启动代码存储器采用或非门闪存，所述系统存储器采用与非门闪存，所述系统内存采用单数据率同步动态随机存储器。
9.根据权利要求3所述的工业控制计算机系统，其特征在于：所述LCD控制模块、通用异步串行口模块、PS/2接口模块、脉宽调制控制模块和双向并行传输接口模块集成在同一芯片上，采用现场可编程门阵列器件实现。
10.根据权利要求1所述的工业控制计算机系统，其特征在于：所述中央处理器采用型号为CQ8401的系统芯片。
说明书 :
技术领域
本发明涉及一种工业控制领域，特别是一种工业控制计算机系统。
背景技术
目前的工业控制计算机一般采用INTEL公司的X86架构的通用处理器，通过北桥、南桥芯片以及一些外围器件来扩展成为一台通用PC系统，由于现有的支持X86的CPU功耗较高，价格昂贵，且底层技术细节被少数公司垄断，使底层开发具有相当难度，在工业设计中的灵活性较差。
发明内容
本发明克服了上述缺点，提供了一种通用性强、高性能、低成本的工业控制计算机系统。
本发明解决其技术问题所采取的技术方案是：一种工业控制计算机系统，包括带有PCI总线接口的中央处理器、通过PCI总线与所述中央处理器相连的可编程控制单元，所述可编程控制单元具有一个以上的基地址寄存器，所述各个基地址寄存器分别存储向目标设备功能模块动态分配的地址。
所述目标设备功能模块可包括LCD控制模块。
所述LCD控制模块可包括PCI接口模块和LCD时序发生器模块，以及连接在PCI接口模块和LCD时序发生器模块之间的寄存器组模块、颜色查找表模块、显存控制模块，所述可编程控制单元中的显存控制模块外接有DDR SDRAM作为显存。
所述显存控制模块可包括依次连接的写缓冲器、DDR访问优化器、和读缓冲器，所述DDR访问优化器通过DDR控制器连接所述DDR SDRAM。
所述目标设备功能模块还可包括通用异步串行口模块、PS/2接口模块、脉宽调制控制模块和双向并行传输接口模块。
所述LCD控制模块、通用异步串行口模块、PS/2接口模块、脉宽调制控制模块和双向并行传输接口模块集成在同一芯片上，采用现场可编程门阵列器件实现。
所述PCI总线上还可扩展有作为PCI目标设备的PCI转ISA设备、PCI插槽和PCI转IDE设备。
所述中央处理器还可通过EMC总线扩展连接有启动代码存储器、系统内存和用于存储操作系统、应用程序及数据的系统数据存储器。
所述启动代码存储器可采用或非门闪存，所述系统存储器可采用与非门闪存，所述系统内存可采用单数据率同步动态随即存储器。
所述中央处理器可采用型号为CQ8401的系统芯片。
本发明由具有PCI总线接口的中央处理器，通过与PCI总线连接的可编程控制单元扩展出多个目标设备功能模块，为系统提供丰富的接口功能和外设控制功能。相较于X86体系的计算机，本发明的外围电路更加简单，成本更低。此外，通过中央处理器上自带的PCI总线扩展出多个PCI目标设备，足以满足大多数应用场合的需求，并且通过现场可编程门阵列器件作为一个PCI多功能目标设备，并巧妙的利用现场可编程门阵列器件应用灵活的特性为系统升级和功能扩展提供了可能，利用各个基地址寄存器分别存储向目标设备功能模块动态分配的地址，能够方便的进行扩展，具有相当的广泛性和通用性。
而且本发明还包括通过EMC总线扩展的NOR FLASH、NANDFLASH和SDR SDRAM，在系统在上电后，CPU首先寻址到NORFLASH存储器，然后执行其中引导系统Bootloader，所述Bootloader指导CPU将系统配置成为预定的模式后，将系统指向操作系统的入口，CPU开始将操作系统从NAND FLASH或其他存储介质中搬移到SDR SDRAM中，当操作系统在内存中被布署开来时，操作系统开始接管CPU和整个系统，这样用户就可以在本机上执行相应的用户程序来完成一定的任务了。
在初始化过程中，挂接在PCI总线上由FPGA实现的LCD控制模块被配置成用户预定的模式，然后开始等待CPU向其发送图像数据。当CPU接收到向LCD控制模块发送图像数据的指令后，CPU在PCI总线上寻址到所述LCD控制模块，然后将待显示的图像数据发送到PCI总线上。LCD控制模块接收到CPU发送的图像数据后，首先将其进行缓冲，当数据量到达一定程度的时候，LCD控制模块将这些数据存入由DDR SDRAM构成的显存中。当LCD控制模块的控制逻辑需要这些图像数据的时候，只需要直接在显存中去取这些数据再送出显示即可。这样就节省了LCD显示对PCI总线带宽的占用，使LCD控制模块能够支持更高的显示要求。
本发明解决其技术问题所采取的技术方案是：一种工业控制计算机系统，包括带有PCI总线接口的中央处理器、通过PCI总线与所述中央处理器相连的可编程控制单元，所述可编程控制单元具有一个以上的基地址寄存器，所述各个基地址寄存器分别存储向目标设备功能模块动态分配的地址。
所述目标设备功能模块可包括LCD控制模块。
所述LCD控制模块可包括PCI接口模块和LCD时序发生器模块，以及连接在PCI接口模块和LCD时序发生器模块之间的寄存器组模块、颜色查找表模块、显存控制模块，所述可编程控制单元中的显存控制模块外接有DDR SDRAM作为显存。
所述显存控制模块可包括依次连接的写缓冲器、DDR访问优化器、和读缓冲器，所述DDR访问优化器通过DDR控制器连接所述DDR SDRAM。
所述目标设备功能模块还可包括通用异步串行口模块、PS/2接口模块、脉宽调制控制模块和双向并行传输接口模块。
所述LCD控制模块、通用异步串行口模块、PS/2接口模块、脉宽调制控制模块和双向并行传输接口模块集成在同一芯片上，采用现场可编程门阵列器件实现。
所述PCI总线上还可扩展有作为PCI目标设备的PCI转ISA设备、PCI插槽和PCI转IDE设备。
所述中央处理器还可通过EMC总线扩展连接有启动代码存储器、系统内存和用于存储操作系统、应用程序及数据的系统数据存储器。
所述启动代码存储器可采用或非门闪存，所述系统存储器可采用与非门闪存，所述系统内存可采用单数据率同步动态随即存储器。
所述中央处理器可采用型号为CQ8401的系统芯片。
本发明由具有PCI总线接口的中央处理器，通过与PCI总线连接的可编程控制单元扩展出多个目标设备功能模块，为系统提供丰富的接口功能和外设控制功能。相较于X86体系的计算机，本发明的外围电路更加简单，成本更低。此外，通过中央处理器上自带的PCI总线扩展出多个PCI目标设备，足以满足大多数应用场合的需求，并且通过现场可编程门阵列器件作为一个PCI多功能目标设备，并巧妙的利用现场可编程门阵列器件应用灵活的特性为系统升级和功能扩展提供了可能，利用各个基地址寄存器分别存储向目标设备功能模块动态分配的地址，能够方便的进行扩展，具有相当的广泛性和通用性。
而且本发明还包括通过EMC总线扩展的NOR FLASH、NANDFLASH和SDR SDRAM，在系统在上电后，CPU首先寻址到NORFLASH存储器，然后执行其中引导系统Bootloader，所述Bootloader指导CPU将系统配置成为预定的模式后，将系统指向操作系统的入口，CPU开始将操作系统从NAND FLASH或其他存储介质中搬移到SDR SDRAM中，当操作系统在内存中被布署开来时，操作系统开始接管CPU和整个系统，这样用户就可以在本机上执行相应的用户程序来完成一定的任务了。
在初始化过程中，挂接在PCI总线上由FPGA实现的LCD控制模块被配置成用户预定的模式，然后开始等待CPU向其发送图像数据。当CPU接收到向LCD控制模块发送图像数据的指令后，CPU在PCI总线上寻址到所述LCD控制模块，然后将待显示的图像数据发送到PCI总线上。LCD控制模块接收到CPU发送的图像数据后，首先将其进行缓冲，当数据量到达一定程度的时候，LCD控制模块将这些数据存入由DDR SDRAM构成的显存中。当LCD控制模块的控制逻辑需要这些图像数据的时候，只需要直接在显存中去取这些数据再送出显示即可。这样就节省了LCD显示对PCI总线带宽的占用，使LCD控制模块能够支持更高的显示要求。
附图说明
图1为本发明的原理框图；
图2至图6分别为本发明中FPGA构成的PCI多功能目标设备的配置空间示意图；
图7为本发明中LCD控制模块逻辑框图。
图2至图6分别为本发明中FPGA构成的PCI多功能目标设备的配置空间示意图；
图7为本发明中LCD控制模块逻辑框图。
具体实施方式
如图1中所示，本发明采用CQ8401作为中央处理器(一下简称CPU)，包括一条EMC总线，一条PCI总线。在EMC总线上为系统扩展了或非门闪存(简称NOR FLASH)、与非门闪存(简称NANDFLASH)、同步动态随机存储器(简称SDRAM)、同步静态存储器(简称SRAM)。系统的启动代码(简称Bootloader)可以被放在NORFLASH、NAND FLASH或使用CPU自带的片内BOOT ROM中的Bootloader，所述的操作系统、应用程序以及数据可以放在NORFLASH、NAND FLASH或其他存储介质中，系统内存由SDR SDRAM构成。在启动时，CPU更具其相应的设置首先寻址到NOR FLASH或CPU自带的片内BOOT ROM，然后执行其中的BOOT程序，指导系统进行初始化操作。在所述BOOT程序执行完毕后，系统会将操作系统搬移到系统内存中，从而完成了整个系统的启动过程。基于PCI总线扩展了5个PCI目标设备，分别为现场可编程门阵列(简称FPGA)构成的多功能目标设备，由PCI目标设备转换的ISA设备、两个PCI插槽和由PCI目标设备转换的IDE设备。系统的两个PCI插槽支持通用的PCI子卡，为系统的功能提供了丰富的升级空间。所述ISA设备支持PC-104标准设备。
所述FPGA为PCI总线上的一个多功能目标设备，通过所述FPGA为系统扩展了LCD控制模块、通用异步串行通信接口(简称UART)模块、PS/2接口模块、脉宽调制(简称PWM)控制模块和增强型并行通信接口(简称EPP)模块。这5个功能模块都集成在FPGA中，对其中任何一个模块的访问都是通过所述PCI总线进行的。
所述FPGA主要负责PCI总线时序和内部总线时序的匹配、PCI中断管理、PCI访问控制、PCI功能配置空间管理。在系统中，该PCI多功能目标设备一共拥有5个配置空间分别分配给5个功能，LCD控制器配置空间的基地址为0x0200_0000，UART配置空间的基地址为0x0200_0100，PS/2配置空间基地址为0x0200_0200，PWM配置空间基地址为0x0200_0300，EPP配置空间基地址为0x0200_0400。每个空能的配置空间分别占用256字节的空间。其接口配置空间如图2至图6所示。从图中可以看出，该PCI多功能设备共有5个独立的配置空间，分别分配给每一个功能。这5个配置空间中对其相应功能的基地址默认分别为：
LCD控制模块：0xD000_0000到0xDFFF_FFFF
UART模块：0xC000_0100到0xC000_01FF
PS/2接口模块：0xC000_0200到0xC000_02FF
PWM控制模块：0xC000_0300到0xC000_03FF
EPP接口模块：0xC000_0400到0xC000_04FF
初始化PCI设备时，系统需要先对PCI的配置空间进行相应的配置，这就包括对所述FPGA扩展的各模块基地址的配置。所述CPU先读入某个配置空间的默认基地址寄存器(简称BAR)中的值，根据读回的值来判断该功能的类型，然后对该BAR中写入全1，然后再读回，通过读回来的值来计算该模块的空间大小。如果不需要改变所述模块的基地址，则将第一次读回的值写入相应的BAR中，如果希望改变模块的基地址，那么则将新的地址值写入BAR中，该模块的地址就被BAR中新写入的值替代，这样就完成了对PCI配置空间对地址的配置。
由于所述FPGA作为PCI目标设备是一个多功能的目标设备，所以必须使用多条中断线来完成中断请求，当某个模块需要发起中断请求时，所述FPGA的PCI目标设备接口将中断线置为中断状态，并且在内部的中断状态寄存器中的相应位被置位，以通知CPU目前申请中断的是哪一个功能，既采取中断加查询的方式。
所述FPGA扩展成为LCD控制模块作为PCI目标设备为系统扩展了显示能力，为了减少实时显示对PCI总线带宽的占用，使用DDRSDRAM作为显存。如图7所示，所述LCD控制模块包括PCI接口模块和LCD时序发生器模块，以及连接在PCI接口模块和LCD时序发生器模块之间的寄存器组模块、颜色查找表模块、显存控制模块，所述DDR SDRAM与可编程控制单元中的显存控制模块相连，所述显存控制器又进一步包括依次连接的写缓冲器、DDR访问优化器、和读缓冲器，所述DDR访问优化器通过DDR控制器连接所述DDRSDRAM。图像数据通过PCI总线传输后经PCI接口传递给LCD控制模块，LCD控制模块先将图像数据按照DDR控制器的接口数据格式封包，暂存入写缓冲器中，等数据量达到一定程度时再通过DDR访问优化器和DDR控制器将数据写入与FPGA相连的DDR SDRAM构成的显存中。当需要显示数据时，LCD控制模块只需要到显存中读取数据，经过读缓冲器后由LCD时序发生器按照寄存器组中的设置产生符合LCD时序的输出信号。此过程中，LCD控制模块不需要按照LCD刷新频率高速地向CPU索取数据，极大地降低了PCI总线的负荷和其带宽对LCD分辨率的制约。由于DDR SDRAM的速度足够快，所以显示的效果不会受影响。在索引方式下，颜色查找表用于用户设置所需显示的颜色，供LCD时序发生器索引；在真彩方式下，颜色查找表被忽略。
以上对本发明所提供的一种工业控制计算机系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
所述FPGA为PCI总线上的一个多功能目标设备，通过所述FPGA为系统扩展了LCD控制模块、通用异步串行通信接口(简称UART)模块、PS/2接口模块、脉宽调制(简称PWM)控制模块和增强型并行通信接口(简称EPP)模块。这5个功能模块都集成在FPGA中，对其中任何一个模块的访问都是通过所述PCI总线进行的。
所述FPGA主要负责PCI总线时序和内部总线时序的匹配、PCI中断管理、PCI访问控制、PCI功能配置空间管理。在系统中，该PCI多功能目标设备一共拥有5个配置空间分别分配给5个功能，LCD控制器配置空间的基地址为0x0200_0000，UART配置空间的基地址为0x0200_0100，PS/2配置空间基地址为0x0200_0200，PWM配置空间基地址为0x0200_0300，EPP配置空间基地址为0x0200_0400。每个空能的配置空间分别占用256字节的空间。其接口配置空间如图2至图6所示。从图中可以看出，该PCI多功能设备共有5个独立的配置空间，分别分配给每一个功能。这5个配置空间中对其相应功能的基地址默认分别为：
LCD控制模块：0xD000_0000到0xDFFF_FFFF
UART模块：0xC000_0100到0xC000_01FF
PS/2接口模块：0xC000_0200到0xC000_02FF
PWM控制模块：0xC000_0300到0xC000_03FF
EPP接口模块：0xC000_0400到0xC000_04FF
初始化PCI设备时，系统需要先对PCI的配置空间进行相应的配置，这就包括对所述FPGA扩展的各模块基地址的配置。所述CPU先读入某个配置空间的默认基地址寄存器(简称BAR)中的值，根据读回的值来判断该功能的类型，然后对该BAR中写入全1，然后再读回，通过读回来的值来计算该模块的空间大小。如果不需要改变所述模块的基地址，则将第一次读回的值写入相应的BAR中，如果希望改变模块的基地址，那么则将新的地址值写入BAR中，该模块的地址就被BAR中新写入的值替代，这样就完成了对PCI配置空间对地址的配置。
由于所述FPGA作为PCI目标设备是一个多功能的目标设备，所以必须使用多条中断线来完成中断请求，当某个模块需要发起中断请求时，所述FPGA的PCI目标设备接口将中断线置为中断状态，并且在内部的中断状态寄存器中的相应位被置位，以通知CPU目前申请中断的是哪一个功能，既采取中断加查询的方式。
所述FPGA扩展成为LCD控制模块作为PCI目标设备为系统扩展了显示能力，为了减少实时显示对PCI总线带宽的占用，使用DDRSDRAM作为显存。如图7所示，所述LCD控制模块包括PCI接口模块和LCD时序发生器模块，以及连接在PCI接口模块和LCD时序发生器模块之间的寄存器组模块、颜色查找表模块、显存控制模块，所述DDR SDRAM与可编程控制单元中的显存控制模块相连，所述显存控制器又进一步包括依次连接的写缓冲器、DDR访问优化器、和读缓冲器，所述DDR访问优化器通过DDR控制器连接所述DDRSDRAM。图像数据通过PCI总线传输后经PCI接口传递给LCD控制模块，LCD控制模块先将图像数据按照DDR控制器的接口数据格式封包，暂存入写缓冲器中，等数据量达到一定程度时再通过DDR访问优化器和DDR控制器将数据写入与FPGA相连的DDR SDRAM构成的显存中。当需要显示数据时，LCD控制模块只需要到显存中读取数据，经过读缓冲器后由LCD时序发生器按照寄存器组中的设置产生符合LCD时序的输出信号。此过程中，LCD控制模块不需要按照LCD刷新频率高速地向CPU索取数据，极大地降低了PCI总线的负荷和其带宽对LCD分辨率的制约。由于DDR SDRAM的速度足够快，所以显示的效果不会受影响。在索引方式下，颜色查找表用于用户设置所需显示的颜色，供LCD时序发生器索引；在真彩方式下，颜色查找表被忽略。
以上对本发明所提供的一种工业控制计算机系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。