光学衰减器

摘要

一种产生脉宽调制(PWM)信号的方法，包括：接收数字指令数据Vcontrol，该数字指令数据包含至少一位较高有效位(bit7～bit14)以及至少一位较低有效位(bit0～bit6)。PWM信号包含一个或多个脉冲帧(100)序列，每个脉冲帧包含：大量PWM脉冲(W1～W127)，这些PWM脉冲的占空率完全由上述较高有效位(bit7～bit4)控制；以及选择至少一个PWM脉冲，根据上述较低有效位(bit0～bit6)对这些PWM脉冲进行修改；每个上述较低有效位(bit0～bit6)与脉冲帧(100)中经选出的各个脉冲一一对应。本发明还涉及一种设备，该设备可以依照上述方法进行操作，以及一个光学衰减器，衰减器的衰减度取决于本身温度，可以采用上述PWM信号来控制衰减器的温度从而控制衰减度。

权利要求

1.光学衰减器，该光学衰减器用于接收输入辐射和衰减输入辐射以提供相应的输出辐射，所述光学衰减器包含衰减装置，所述衰减装置响应于驱动信号接收输入辐射和衰减输入辐射以提供输出辐射，所述衰减装置可操作用于提供取决于其温度的衰减；所述衰减装置包括温度修改装置和控制装置，所述温度修改装置用于响应于驱动信号而修改其温度，所述控制装置用于接收标志所需要衰减的信号并产生对应的驱动信号，其特征在于，

所述驱动信号源自PWM信号，其中每个PWM信号周期对应于帧，多个这种连续帧构成复帧，通过操作控制装置修改每个复帧中的一帧或多个帧的占空率，从而提供衰减器的增强分辨率衰减，其中PWM信号具有恒定周期，另外所述光学衰减器还包括滤波装置，所述滤波装置可操作用于以对应于该周期的频率对PWM信号分量进行衰减。

2.根据权利要求1所述的光学衰减器，其中对每个复帧中的帧的占空率的修改，在复帧中呈均匀分布。

3.根据权利要求1所述的光学衰减器，其中每个帧的占空率能按离散的步长增加，对帧的占空率的修改对应于一个步长差。

4.根据权利要求1～3中任一个所述的光学衰减器，其中每个复帧所包含帧数目的范围是2～1000。

5.根据权利要求4所述的光学衰减器，其中每个复帧包含64个帧。

6.根据权利要求1所述的光学衰减器，还包括：

检测装置，该检测装置用来接收部分输出辐射和产生相应的检测信号；

控制装置内的放大装置，用于比较检测信号与参考信号以及用于通过温度修改装置调整衰减装置的温度而使得输出辐射与由参考信号所确定的辐射功率相关联。

7.根据权利要求1所述的光学衰减器，其中所述控制装置实现为现场可编程门阵列(FPGA)。

8.根据权利要求7所述的光学衰减器，其中可以运行FPGA来产生PWM信号，PWM信号由功率MOSFET进行缓存以便输出来驱动该衰减装置。

9.根据权利要求7或8所述的光学衰减器，其中FPGA以至少30MHz的速率进行时钟计时。

说明书

光学衰减器

[0001] 本申请是已于2001年3月23日提交的以下国际发明专利申请的分案申请，国际申请号：PCT/GB01/01309、国家申请号：01807041.8、发明名称：“脉宽调制信号的产生方法和设备以及由脉宽调制信号控制的光学衰减器”

技术领域

[0002] 本发明涉及一种产生脉宽调制(PWM)信号的方法和设备。更具体地说，本发明涉及电子光学元件的温度的控制，比如衰减器，滤波器以及固体激光器。这些元件用在光通信系统中。而且尽管非完全地，本发明主要涉及一个用在光通信系统中、分辨率得到提高的光学衰减器。

背景技术

[0003] 在传统的光通信系统中，采用光学衰减器来调整和控制系统中的光辐射传播功率。这种衰减对于敏感光学元件，如检测器和光放大器，避免发生饱和现象以及对于确保光辐射具有足够强度使其避免被噪声淹没来说是必要的。饱和会导致信息的丢失并因此导致
系统传输通信业务错误。

[0004] 传统的光学衰减器中采用大量不同的光学元件结构，比如，可以采用一个或多个马赫-森德(Mach-Zehnder)干涉仪，调制液晶遮光器和色散效果调制器。在通信系统中，采用热变光学衰减器显得尤为方便，由于热变光学衰减器的光学衰减取决于衰减器的温度。
从而，可以通过调节热变衰减器的温度来选择所需要的衰减度。

[0005] 在热变衰减器中设置一个热电元件可以很方便地实现温度调整。热电元件的工作原理是热电效应，它既可以有选择地对衰减器进行加热也可以冷却，具体取决于衰减器中
的光学元件的需求。然而，热电元件的运行常常消耗相当一部分能量，比如在5伏特信号电位驱动下通以0.5安培的电流时，消耗的功率为2.5瓦。

[0006] 传统光通信系统中，通常被配置为光纤波导互相连接起来的多个节点，通过这些光纤波导，承载在光辐射中的通信数据可以在节点之间互相传播。节点中常常包含大量排
列在设备机架上的光学和电子信号处理设备，比如传统19英寸机架。上述设备通常具备众
多的上述热变衰减器样本。由于含有这些热变衰减器样本，衰减器所散发的热量，在需要进行降温的热负荷中占了相当大的比例，降温设备可以是，如风扇，在设备机架中提供冷却气流。

[0007] 发明人已经认识到，降低衰减器的散热功率是不可取的，这是因为衰减器的散热是相关热电元件的本质特征。降低向衰减器提供电能的电气驱动电路的散热功率是有好处
的。众所周知，采用传统的包含线性非开关元件的电路，比如采用包含由传统模拟运算放大器驱动的串联调节双极功率晶体管的电路驱动热电元件，来调节驱动电流。这种电路的缺
点是：功率管中的功耗接近相关热电元件的功耗。为克服这些缺点，发明人建议采用另一
种电路来驱动热变光学衰减器的热电元件，其中该电路采用脉宽调制(PWM)技术产生驱动
信号用以驱动热电元件，该电路与上文提到的传统电路相比，前者具有更低的散热功率。然而，发明人发现，当驱动信号是以已知的方式被数字式合成时，这种PWM技术不能提供足够的分辨率来控制衰减器的温度，从而引起相应的光学衰减器的分辨率不足，而分辨率不足
则会在相关通信系统中引起问题。

[0008] 众所周知，传统的PWM信号包含一串重复脉冲，每个脉冲的宽度为tp，每个脉冲与相邻脉冲之间的零值宽度tn。因此，脉冲以脉宽tp+tn重复出现，而等式1(Eq1)中给出了PWM信号的平均值V：

[0009]

[0010] 其中

[0011] A＝脉冲区间的信号值；而

[0012] B＝脉冲空值区间的信号值。

[0013] 此外，脉冲具有频率fp，频率fp由关系式2决定(等式2)

[0014]

[0015] 在现有的脉宽调制设计中，通常用数字计数器电路产生信号，数字计数器电路在主时钟频率fclk下工作。采用这种数字电路的结果是，宽度tp和tn只能进行分级调整，级
数M可由等式3计算得到(Eq.3)：

[0016]

[0017] 为增加级数M，要么必须增大fclk，或者必须减小脉冲重复频率fp。在某些应用领域中，脉冲值V的瞬时改变可能引起问题，因此对fp设定了一个较低的限值。传统的提高PWM分辨率的方法是采用较高的主时钟频率fclk；这种方法会急剧增加相应数字电路的成本并
且增加电路的运行功耗。而且在实际应用中数字电路所能达到的时钟频率是有限制的。

[0018] 发明人发现，可以通过把脉冲分组成F脉冲帧来有效增加级数M，其中每个脉冲帧中的一个或多个脉冲比同一脉冲帧中的其他脉冲高一个级的时间宽度。这种脉冲帧技术将
分辨率等级数增加到MF，而所引起的暂态波动却不会超过一级。而且，发明人还发现可以用特定的方法来选择一个或多个脉冲使其比别的脉冲高一级，而产生的PWM信号中的谐波分
量则相对较低。在PWM信号用于控制较大电流的情况中，降低谐波分量是很重要的，比如，在光通信系统中，抑制因PEM电流波动引发的电子组件之间的干扰是很重要的。

发明内容

[0019] 本发明的目标是设法提供一种光学衰减器以及相关的控制电路，该控制电路向PWM操作提供功率有效性，并具有足够的衰减调节分辨率，用于光通信系统。

[0020] 根据本发明的第一方面，提出了一种根据数字指令数据字产生脉宽调制(PWM)信号的方法，数字指令数据字包含大量的有效位，该方法的特征在于：产生包含一个帧序列的PWM脉冲，每个脉冲帧包含一列PWM脉冲，这些脉冲的占空度(duty cycle)完全由指令数据
的大量较高有效位控制，并相应指令数据的每个较低有效位，至少对一个PWM脉冲进行修
改，其中PWM脉冲数目被修改以及选择在脉冲帧中的所在位置，使得将每一个较低有效位
唯一地映射到相关PWM脉冲。

[0021] 该方法具有如下优点：跟传统的PWM信号产生方法相比，前者所产生的PWM信号中含有较低的谐波分量。

[0022] 优选地，该方法包括从时钟信号中产生PWM信号，其特征还在于：以对应于单时钟周期的量来修改PWM脉冲的占空率。

[0023] 在优选实施方案中，PWM脉冲根据每个较低有效位biti进行修改，其中i是一个下标，其范围从0至Q-1，而Q是较低有效位的位数，Q的值取决于以下关系式：

[0024] Sp＝INT(2Q-i)

[0025] 其中INT对应一个整数函数。Sp有待修改的脉冲间隔。按上述关系式定义的脉冲间隔能够保证每一个有效位选出的脉冲在脉冲中均匀分布，从而减低了PWM信号的谐波分
量。

[0026] 优选地，在每个帧中的第一脉冲Cp，根据较低有效位biti进行修改，I的值从1至Q-1，具体定义如下：

[0027] Cp＝1/2INT(2Q-i)

[0028] 以这种方式选择第一脉冲，也可以确保所选择的脉冲能够均匀地分布在每帧的给定位上。而且，在特定的情况下，比如在bit0即I＝0的情况下，最好用Cp＝Sp对每帧中
的第一脉冲进行修改。bit0的这种选择方法，可以简化数字电路的设计。

[0029] 在本发明的一个实施方案中，每个数据字包含15位有效位，即8位较高有效位和7位较低有效位，是比较方便的。

[0030] 根据本发明的另一个方面，提供了一种依照上述方法产生PWM信号的设备。优选地，该设备包括针对依照本发明的方法的处理产生时钟信号的时钟装置，以产生相应的PWM信号。

[0031] 优选地，该设备还包括向PWM信号对应负载提供电流的开关装置，较为可取地，该开关装置连接在桥式结电路中。上述设备与传统的PWM设备相比，具有如下优点：即能够向负载提供含较少谐波分量的PWM信号。

[0032] 便利地，希望结合滤波装置来衰减阻止PWM信号的相对较高次谐波分量到达负载。通过滤波，可以降低负载中的谐波成分，而这些谐波可能暂态影响负载运行。优选地，滤波装置包含具有一定阻抗的无源元件，这些阻抗几乎是纯电抗，比如至少一个电感器和
至少一个电容器。更优选地，出于物理紧凑性方面以及较低的成本方面的考虑，电感线圈中采用的是铁氧体磁芯。

[0033] 优选地，负载中包含有热电元件。热电元件的工作通常需要相对较高的电流，在电子系统中，电流的脉冲式转换是产生干涉的原因。从而，依照本发明的设备，尤其适用于控制具有上述元件的电源。

[0034] 优选地，热电元件与光学衰减器的一处或多处进行热耦合，用激光器或光学滤波器控制它们的温度，从而控制它们的光学特性。该设备所提供的激光器和滤波器与传统的
PWM控制器相比，对衰减器的干涉较小。

[0035] 本发明特别适用于温度控制，并由此控制用在光通信中的光学衰减器。因而，根据本发明的另一个方面，提供了一种光学衰减器根据驱动信号接收并衰减输入辐射，并提供相应的输出辐射，上述衰减装置可以对辐射进行衰减，衰减度则取决于温度；衰减装置包括温度调整装置，温度调整装置可以根据相应的驱动信号调整温度，以及包括控制装置，用来接收衰减所需要的标志信号和产生对应的驱动信号，其特征在于驱动信号从PWM信号中导
出，其中每个PWM信号周期对应一帧，多个连续的单帧就构成了一个复帧，通过操作控制装置可以调整每个复帧中的一帧或多个帧的占空率，从而提高衰减器的衰减分辨率。

[0036] 本发明具有如下优点，即依照本发明，衰减器能够提高衰减度的分辨率等级以及通过使用PWM信号可以提高功率效率。

[0037] 便利地，控制装置包括滤波装置，滤波装置可以过滤PWM信号并产生驱动信号。这种滤波带来如下优点：即PWM周期性波动不受衰减装置的直接影响(experienced)，从而减小了这些波动扩散到输出光中的可能性。

[0038] PWM信号的周期最好是恒定的，而滤波装置可以通过操作在与PWM周期相对应的频率下，衰减PWM信号成分。这样滤波，能够有效消除PWM信号中的主要波动谐波成分。便
利地，滤波器是一个包括电感器和电容器的无源滤波器；电感器和电容器具有较低的能量
损耗，因而可以对PWM信号实现较高的能量转换来产生驱动信号。

[0039] 较可取地，对每个复帧中的单帧的占空率的调整应该均匀地分布在复帧的每个单帧中。这种均匀分布有助于减低驱动信号中的相对较低的频率扰动的数量级。最好能够逐
级增加每帧的占空率，占空率的调整对应一级偏差。

[0040] 便利地，每个复帧包含2-1000个单帧。该范围可以对增加分辨率和减低驱动信号中的频率信号波动之间地矛盾进行折衷。优选地，每个复帧包含64帧，是最优折衷。

[0041] 较为可取地，衰减器通过采用负反馈回路能够为输出辐射提供稳定电源。为获得这种稳定性，衰减器还包括：检测装置，用来接收部分输出辐射并产生一个相应的检测波；
以及包括控制装置内部的放大装置，放大装置可以将检测信号与参考信号进行比较并通过
衰减器的温度调整装置进行调整，以便输出辐射与参考信号所决定的辐射能相关联。

[0042] 在衰减器的实际应用中，希望由现场可编程序的门阵列(FPGA)来实现控制装置。使用FPGA的优点是可重新配置性，同时可以采用相对较少的元件数目。优选地，FPGA的时
钟频率是30MHz。

[0043] 当向衰减装置加热或冷却相对较高的温度时，需要向温度调整装置提供较大的电流才能驱动这些操作。因而，便利地，可以通过操作FPGA来产生PWM信号，由金属氧化物半导体场效应晶体管(MOSFET)对这些PWM信号进行缓冲后输出，以驱动衰减装置。

附图说明

[0044] 下面，采用示例的方法并结合下文的参考附图，对本发明的实施方案进行说明，其中：

[0045] 图1是一个示意图，图示了依照本发明的一个PWM电路，该电路用来控制根据赛贝克效应工作的电热元件的输入电流；

[0046] 图2是图1中图示的电路所形成的TEC瞬时信号图；而

[0047] 图3是一个丌型网络，包含在图1的电路中，用来过滤输送给不同元件的电流中的谐波含量。

[0048] 图4是一个依照本发明的分辨率得到提高的衰减器的示意图，依照本发明，该衰减器与PWM电路相结合使用。

[0049] 图5是FPGA的PWM输出级、以及图4的衰减器中的低通滤波器的示意图；而

[0050] 图6是一个示意图，图示了由图4和5中的FPGA所产生的PWM信号的脉冲复帧结构。

具体实施方式

[0051] 参考图1，图1中图示了PWM电路10，该电路用来控制进入赛贝克效应电热元件30的电流。下文中将说明，电热元件通常用来控制温度并因此操作电子光学元件，比如衰减
器，滤波器或固体激光器。

[0052] 电路10包含PWM的控制器20，以及四个MOSFET开关SW1，SW2，SW3，SW4。元件30是所知的“珀耳帖效应元件”。控制器20包括一个主时钟发生器50，一个计数器逻辑单元
60和一个接口逻辑单元70。

[0053] 接下来对电路10中的各个元件之间的连接进行说明，互联关系描述在图1中。

[0054] 开关SW1，SW2，SW3，SW4中，每个包含一个第一电极，一个第二电极和一个相关的栅极G。在栅极G上加载一个电位以控制从第一电极E1流向第二电极E2的电流。开关SW1～SW4连接在桥式电路中，开关SW1和SW3构成第一桥臂，开关SW2和SW4构成第二桥
臂。开关SW1和SW2的第一电极E1与电位的正极P+相连，而开关SW3和SW4的第二电极
E2与电位的负极P-相连。此外，开关SW1的第二电极E2与开关SW3的第一电极E1相连，
并且还与元件30的第一端T1相连。同样，开关SW2的第二电极与开关SW4的第一电极以
及元件30的第二端T2连接在一起。开关SW1，SW2，SW3，SW4各自的栅极G1，G2，G3，G4分
别与接口逻辑单元70的驱动输出端D1，D2，D3，D4相连。

[0055] 在PWM控制器20中，时钟发生器50的输出端C0与计数器逻辑单元60的时钟输入端相连。计数器单元60还包括一个接收控制输入Vcontrol的输入端。此外，计数器单元60包括与接口单元70相连的输出TECA和TECB。

[0056] 下面，结合图1对电路10的运行进行说明。

[0057] 当电流从T1端流向T2端时，元件30可以冷却与其相热耦合的电子光学元件(图中没有画出)。相反，当电流从T2端流向T1端时，元件30则起到加热的作用。因而，当开
关SW1和SW4同时处于导通、而开关SW2和SW3处于关断的时候，元件30实现冷却功能。而
当开关SW2和SW3同时处于导通、而开关SW1和SW4处于关断的时候，元件30实现加热功
能。开关SW1，SW2，SW3，SW4的导通或关断分别由驱动输出D1，D2，D3，D4的逻辑状态控制。
当输出D1，D2，D3，D4中的一个或多个输出是高电平(H)，那么所对应的开关其电极E1和E2之间就处于导通状态。同样，当输出D1，D2，D3，D4中的一个或多个输出是低电平(L)，那么所对应的开关其电极E1和E2之间就被关断。驱动输出状态受输出TECA和TECB的逻辑状
态控制，具体描述见表1。

[0058] 表1

[0059]注释 TECA TECB D1 D2 D3 D4
关断 逻辑状态0 逻辑状态0 L L L L
制冷 逻辑状态0 逻辑状态1 H L L H
加热 逻辑状态1 逻辑状态0 L H H L
禁止 逻辑状态1 逻辑状态1 - - - -

[0060] 驱动输出TECA、TECB提供PWM信号，PWM信号周期性地导通和关断开关SW1至SW4。这些信号与由Vcontrol决定的占空率有关。

[0061] 时钟发生器50以15.36MHz的频率产生连续的逻辑输出时钟信号。计数器单元60接收时钟信号并且用8位二进制计数器将其除以因子256，并以基本上60KHz的频率重复产
生输出信号TECA、TECB。而且，计数器单元60经配置可以以分组形式输出TECA、TECB，也
指128个连续脉冲帧，对脉冲进行控制，这些帧以基本上470Hz的频率重复。下文中将会明
白，8位计数器以及包含128个脉冲的帧的使用，能够向电路10有效提供15位的控制分辨
率。

[0062] 对计数器单元60进行配置使得TECA、TECB不同时处于逻辑状态1。事实上，在TECB由状态0转换成状态1之前，允许TECA用两个时钟周期，即基本上130纳秒时间，由逻
辑状态1转换成逻辑状态0。同样，在TECA由状态0转换成状态1之前，允许TECB用两个
时钟周期，即120纳秒的时间由逻辑状态1转换成逻辑状态0。允许开关或桥臂用两个周期
的时间达到非导通状态，可以带来较高频率的电流脉动，并且导致开关中瞬时能耗的增加。

[0063] 信号Vcontrol提供数字数据，用来决定输入给元件30的电流占空率，信号Vcontrol具有数字的字结构，如表2所示。

[0064] 表2

[0065]

[0066] 字中的bit14是最高有效位，而bit0则是最低有效位。这些字用来控制电路10使其达到基本1/32000的分辨率。下面将结合图2对表2中的字结构的有效性进行讨论。
图2中，图示的TECA、TECB瞬时信号的电路10的形式。TECA、TECB输出遵循上述两个时钟
周期间隔这两个时钟周期在描述字结构以及有效位中被忽略。

[0067] 计数器单元60产生TECA或TECB信号，以便包含128个脉冲的重复帧，见图中的100所示。每个脉冲被配置，如图中120所示，256个时钟周期间隔进行重复，256个周期对
应方程中时间tn+tp时间。每个脉冲的宽度是N个时钟周期，对应一个tp的长度，相邻脉冲
之间间隔256N个时钟周期的零值时间，对应方程1中的时间tn。在该帧中，通过一个或多
个特定的脉冲的N值增加1来提高电路10的分辨率。在表2的字中，计数器单元60通过
处理bit7和bit14来控制N的值，而通过处理bit0和bit6来决定帧中哪个脉冲的相关N
值增加1。当bit7～bit14全是逻辑0时，N的值为0；同样，当bit7～bit14全是逻辑1
时，N的值为255；以及当bit7～bit13全是逻辑0，而bit14是逻辑1时，N的值为127，等
等。

[0068] bit0～bit6中的每一位都映射到帧中的特定相关脉冲W0～W127，W0～W127中特定脉冲的N值相应增加。表3给出了所有位与脉冲的对应关系。

[0069] 表3

[0070]位 在每一个帧中关联一个或者更多脉冲使其N值递增
bit0 W127
bit1 W31，W95
bit2 W15，W47，W79，W111
bit3 W7，W23，W39，W55，W71，W87，W103
bi4 W3，W11，W19，W27，W35，W43，W51，W59，W67，W75，W83，W91，W99，W107，
W115，W123
bit5 W1，W5，W9，W13，W17，W21，W25，W29，W33，W37，W41，W45，W49，W53，W57，W61，W65，W69，W73，W77，W81，W85，W89，W93，W97，W101，W105，W109，W113，
W117，W121，W125
bit6 W0，W2，W4，W6，W8，W10，W12，W14，W16，W18，W20，W22，W24，W26，W28，
W30，W32，W34，W36，W38，W40，W42，W44，W46，W48，W50，W52，W54，W56，
W58，W60，W62，W64，W66，W68，W70，W72，W74，W76，W78，W80，W82，W84，
W86，W88，W90，W92，W94，W96，W98，W100，W102，W104，W106，W108，W110，
W112，W114，W116，W118，W120，W122，W124，W126

[0071] 从表3中可以看出，位中每一位被唯一地映射到每帧中的相关脉冲。通常，映射由以下方程4和5决定(Eq4和Eq5)：

[0072] Sp＝INT(2Q-i) Eq.4

[0073] i＝0，1，2，3，...

[0074] 其中

[0075] Sp：帧中的脉冲间隔；

[0076] Q ：帧中由于N值的增加所提供的Vcontrol字中的位的数；

[0077] i ：用于Sp计算的位的下标；

[0078] INT：四舍五入整数函数。

[0079] Cp＝1/2INT(2Q-i) Eq.5

[0080] i＝0，1，2，3，...

[0081] Cp：帧中的起始脉冲；

[0082] i＝0时Cp＝INT(2Q-i)

[0083] 比如，当Q＝6，i＝5时，表3中间隔Sp＝4，帧中每4个脉冲被选择；等式4返回一个值4。同样，当Q＝6，i＝5，表3中的起始脉冲是W1，即第二个脉冲等式5返回一
个值2；W0是第一个脉冲。

[0084] PWM电路设计领域的技术人员将会认可：表2中的字结构只是作为一个例子加以说明，其他长度的字结构也是可行的，比如，用12位代替文中的15位。

[0085] 表3中列出的信息，交替式地列在表4中来描述每帧中的脉冲，当表2的字中的特定位设定为逻辑1时，可以影响表4中的各帧脉冲。若脉冲受到影响，则表2的字中的相应
的位栏中填上“1”。

[0086] 表4

[0087]脉冲 Bit6 Bit5 Bit4 Bit3 Bit2 Bit0 脉冲 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0Bit1
W0 1 W65 1
W1 1 W66 1
W2 1 W67 1
W3 1 W68 1
W4 1 W69 1
W5 1 W70 1
W6 1 W71 1
W7 1 W72 1
W8 1 W73 1
W9 1 W74 1
W10 1 W75 1
W11 1 W76 1
W12 1 W77 1
W13 1 W78 1
W14 1 W79 1
W15 1 W80 1
W16 1 W81 1

[0088] 表4(续)

[0089]

[0090] 从表4中可以看出，在表2的字的值改动后，只有脉冲W63没有被调整。如果需要，可以用bitO来调整脉冲W63，而不是脉冲W127，这种情况下，将等式5换为等式6来描述帧中的起始脉冲。
Q-i

[0091] Cp＝1/2INT(2 ) Eq.6

[0092] i＝0，1，2，3，...

[0093] 为说明本发明的优点，下面在传统PWM方法和本发明的方法之间作一下比较。为简化起见，采用包含8个最高有效位和4个最低有效位的12位的字。8位最高有效位用来
控制每个脉冲的占空率，而4位最低有效位用来控制16脉冲帧中的特定的脉冲的增值。因
而，Aw对应上述N值没有增加的脉冲，而Bw则对应N值经增加的脉冲。

[0094] 出于比较，在传统方法中(在此标为第一种方法)，经增值的脉冲结合成一组，而在本发明的方法中(在此标为第二种方法)，经增值的脉冲依照上述表3和4以及等式4和
5进行分布，只不过用12位字进行修改。

[0095] 所以，在第一种方法中，脉冲帧中脉冲的瞬时序列按照如下顺序排列(举例)，从左到右：

[0096] Aw Aw Aw Aw Aw Aw Aw Aw Bw Bw Bw Bw Bw Bw Bw Bw

[0097] 即，经增值的脉冲排列在一起。

[0098] 然而，在依照本发明的第二种方法中，帧中脉冲的瞬时序列则按如下顺序排列，从左到右：

[0099] Aw Bw Aw Bw Aw Bw Aw Bw Aw Bw Aw Bw Aw Bw Aw Bw

[0100] 即，经增值的脉冲按照等式4和5的关系排列。

[0101] 发明人采用快速傅立叶变换(FFT)分析，从Aw Bw脉冲序列中导出谐波分量，上述12位所对应的范围是4096，而Aw Bw对应的值为2056，即平均值为0.50195。频率被归一
化为帧谐波。而且，谐波0对应的平均值为0.50171，与均值0.50195非常接近，两种方法中主要的不同在于高次谐波。表5列出了快速傅立叶变换后的计算结果。

[0102] 表5

[0103]

[0104] 从表5中可以看出，采用第二种方法的谐波分量相对较低；如采用第二种方法，一次谐波的分量减少了14.36db。

[0105] 在电路10中采用无源滤波器是比较可取的，比如电感器和电容器相组合与元件30串联来减少电路中的高频谐波分量。在第二种方法中，由电路10输入元件30的电流中
的谐波能，更多的被转移到较容易消除的相对高次频率中。无源滤波器最好包含一个铁氧
体芯电感器，可以制成，如丌型网络，见图3。

[0106] 在图3中，电极T1，T2分别通过电容C1，C2与负电位P-相连。电极T1，T2还分别通过开口铁芯电感L1和铁氧体磁芯电感L2与第一桥臂和第二桥臂相连。丌型网络用来
削弱输入给元件30的60KHz或更高频率的电流成分，确保元件30不受这些高频成分的冲
击。丌型网络还可以削弱60KHz以下的成分，比如1KHz的电流成分。

[0107] 下面结合图4来说明，图4中标有200的部分是一个依照本发明的分辨率经提高的光学衰减器。为清楚起见，相似元件标以相同的标号。衰减器200包含一个衰减器模块
210，模块210与热电元件30热耦合，衰减器200还包含一个分光器220和一个光辐射探测
器230以及用来控制衰减器模块210的运行的PWM控制电路10。PWM控制电路包括一个现
场可编程序的门阵列(FPGA)240，FPGA240与对应时钟250相连，以及包括一个输出低通滤
波器260。衰减器200还包括一个与衰减器模块210的输入端相连的第一波导管270，用来
输送光辐射输入信号Pi，包括一个与衰减器模块210的输出端相连的第二波导管280，包括
一个与分光器220的第一输出端相连的第三波导管290，包括一个分别与分光器220的第
二输出端以及光辐射探测器230的输入端相连的第四波导管300。波导管270，280，290，
300都是单模光线波导管；当然它们也可以是多模式波导管。检测器230的输出电极T3与
FPGA240的输入电极I1相连。FPGA240还包括一个输出电极V0，在运行过程中，PWM信号通
过输出电极V0输出；输出电极V0与低通滤波器260的输入电极J1相连。滤波器260的输
出电极J2与热电元件30的输入电极I3相连。最后，时钟250包括与FPGA240的时钟输入
端相连的电气输出端。

[0108] 衰减器模块210与光学元件相结合，可以削弱输入辐射Pi从模块210的输入端传播到输出端。光学元件经操作可以提供某种程度上的衰减，而这是温度的功能。热电元件
30与这些光学元件热耦合在一起，并且通过加热或冷却来影响光学元件的温度。热电元件
30利用塞贝克效应实现加热或冷却。

[0109] 分光器220是一个光纤耦合器，分光器可以把从光输入端接收到的辐射P0的90％分配给第一输出端，10％分配给第二输出端；在实际情况中，分配的比例可以从
98％∶2％～85％∶15％。检测器230包括一个光电二极管，经操作可以在光输入端接收
0.1P0的光辐射，并且在输出端T3产生相应的电信号。

[0110] 低通滤波器260是一个无源滤波器网络。包含电感器和相关电容器。滤波器260可以削弱来自输出端V0的PWM信号中大于10KHz的信号成分，尤其是40KHz附近的信号。
从而，滤波器260能够把PWM信号转换成相应的低频直流电信号，用来驱动热电元件30。

[0111] FPGA240是一个具有一排逻辑门的半导体逻辑器件，用户可以设置这些逻辑门来定制特定的功用。在衰减器200中，FPGA240经设置可以由时钟250以40MHz的频率进行
计时。FPGA240还具有放大功能以及产生PWM信号的功能。

[0112] 衰减器200采用放大功能来实现负反馈回路，用来调整由衰减器模块210提供的衰减度，以到达检测器230产生发生器，并依次产生PWM信号用来控制输送给热电元件30
的能量。

[0113] PWM信号发生器可以产生PWM信号，并从V0输出端输出，这些信号以二进制形式，在高电平和低电平之间周期性地转换。信号的周期是25微秒，对应的频率为40KHz，换句话说，1000个时钟70的周期。选择40KHz的PWM信号作为两者的折衷：

[0114] (a)选择一种频率，在这种频率下滤波器260可以实际采用电感器和电容器。

[0115] (b)选择一种足够高的频率，使得从滤波器260的输出电气波动不会对通过衰减器210传播到光辐射的幅度调制；以及

[0116] (c)选择足够低的频率以确保具有足够的分辨率来调整从高频主时钟导出的PWM数字信号。

[0117] 产生40MHz时钟频率的时钟250以在FPGA240中的逻辑门可以关断的速率进行控制。输送给热电元件30的能量取决于PWM信号的脉冲间隔率，换句话说，取决于每个PWM
信号在第一种状态的周期时间与第二种状态的周期时间的比率。衰减器200中，1∶1的脉
冲间隔率对应的状态是：向热电元件30提供0功率。与1∶1比率的偏差决定了是向衰减
器模块210家加热还是冷却。

[0118] 由于每个PWM周期等于1000个时钟周期，所以衰减器可以提供500级的冷却分辨率和加热分辨率；这对应于9位加热或冷却分辨率。

[0119] 下面，结合图4对衰减器200的操作进行说明。输入辐射Pi沿着第一波导管传播到衰减器模块210。辐射Pi沿着衰减器模块210传播，并在模块210中衰减为辐射P0，经
衰减的辐射P0传播到分光器220，并在220中得到分解，其中10％通过波导管300传给检
测器230。检测器230接收该部分辐射并产生电信号T3，电信号T3传输给FPGA240的输入
端I1。FPGA240采用模数转换器(ADC)把电信号T3转换成相应的数字信号T3；模数转换
器还把参考信号PR转换成数字信号PR。然后，放大函数通过计算T3数字信号和PR数字信
号之间的偏差来产生相应的偏差数。偏差数从放大函数传送给PWM函数，而PWM信号的脉
冲间隔率受偏差数的控制。然后，PWM信号经过MOSFET缓冲器功率管(图中没有画出)从
FPGA240中输出，并通过滤波器260输出到热电元件30。FPGA240能够有效地调整经衰减的
辐射P0DE的辐射能，使其达到与参考信号PR相同的能级。假如参考信号PR保持常数，那
么衰减器200试图把辐射P0调整为衰减可调范围内、以及衰减器模块210所能提供的分辨
率范围内的常数能级。

[0120] 下文中将结合图5对前面所述的MOSFET晶体管和滤波器260进行更为详细的说明。FPGA240具有两个输出逻辑门310，320，输出逻辑门310和320的输出量在相位上刚好
互相相反，一个为正时另一个为负。逻辑门310的输出端与第一个金属氧化物半导体场效
应功率管的栅极相连(FET1)。同样，逻辑门320的输出端与第二个金属氧化物半导体场效
应功率管的栅极相连(FET2)。第一MOSFET的漏极与正极+ve相连，而第二MOSFET的源极
与负电极-ve相连。第一MOSFET的源极第二MOSFET的漏极连在一起并与滤波器的输入端
J1相连。

[0121] 滤波器260具有一个与电容器C1并联的电感器L1，此外，滤波器260还具有一个与电容器C2串联的电感器L2。输入端J1与L1和C1构成的并联谐振电路的第一节点相
连。并联谐振电路的第二节点与电感器L2的一端相连。电感器的另一端则与电容器C2相
连并通过电容器接地(接地点电位为0v)。电极(+ve，-ve)与地电势(0v)之间呈对称分
布。此外，并联和串联谐振电路的谐振频率设计为40khz，选择40KHZ的目的是为了从J1端
输入的PWM信号中40khz的分量不能通过滤波器260，从而可以确保从热电元件的I3端输
入的电信号完全是低频“直流”，即避免了交流分量。

[0122] 在操作过程中，当PWM信号的脉冲间隔率为1∶1时，从J1输入端输入的信号通过MOSFET(FET1)连接到正电极(+ve)，连接时间与输入端J1通过第二MOSFET(FET2)与负
电极(-ve)相连的时间相同。1∶1的脉冲间隔率使得加载在热电元件30上的平均电位为
0，即流过热电元件30的电流为0。当脉冲间隔率偏离1∶1时，电流就可以从正方向和负
方向流过热电元件30，从而可以相应地对衰减器模块210进行加热或冷却。比如，假如输
出K的大部分时间电势为正，那么第一MOSFET(FET1)的大部分时间处于导通状态，从而提
供一个正向电流通过滤波器260流入元件30的输入端I3，并流向接地点0电势点，因而对
模块210进行加热。相反地，假如输出端K大部分时间为负电势，那么第二MOSFET(FET2)
的大部分时间处于导通状态，从而提供一个负向电流通过滤波器260流入元件30的输入端
I3，并流向接地点0电势点，因而对模块210进行冷却。

[0123] 上述过程中，会产生有关衰减器210的分辨率问题。PWM信号采用40KHZ是折衷的结果，同时，元件30流过正向电流以及流过负向电流时所提供的调节分辨率都是500级。
在实际应用中发现上述500级的分辨率所对应的9位分辨率，对于采用衰减器20把经衰减
的辐射调整到通信系统所需要的分辨率，常常显得太粗糙了；分辨率粗糙是一个有待解决
的问题。理论上讲，16位分辨率就可以满足需要，但是这要求FPGA240的时钟频率能达到
2.5GHz，这是不可行的。解决该问题的一个办法是选择较低的PWM信号频率；为了获得16
位分辨率，PWM信号频率必须减小到620hz，考虑到滤波器的分量值，这也是不可行的。另一种解决办法是对PWM采取分配操作，并采用线性调整方法；然而，线性调整对于上述提及的接地功率分配来说也是不可行的。

[0124] 本发明采用多帧方法在上述FPGA240中产生PWM信号，从而解决了上述问题。下面将结合图6对多帧方法作进一步的说明。

[0125] 图6中，40所标出的部分图示了PWM信号的多帧结构。由FPGA240产生的每个PWM信号周期的宽度是t025微秒，并指定为一帧。64个上述单帧构成一个具有64倍t0的复
帧。在t1周期每个帧都处于高电平状态(+ve)，而在t2周期则处于低电平(-ve)状态。周
期t0+t1等于t0。FPGA240产生40MHz的时钟频率，使得周期t1和t2具有25纳秒ts级
的分辨率，周期t1可以用下面的等式表示(Eq7)：

[0126] t1＝n1ts Eq7

[0127] 其中n1＝周期t1内时间级ts的数目。

[0128] 此外，周期t2可以用等式8表示(Eq 8)

[0129]

[0130] n1的大小可以由FPGA240在范围1～1000内调整；如前面所述，在光通信系统中，1000级的分辨率是不够的。发明人已经认识到，尽管在每个帧内增加分辨率是不可能的，但是在每个复帧内调整一个或多个单帧的宽度是完全可行的。将调整保持在一个ts时间范
围内，那么调整的幅度相当小，这对于从衰减器模块210中输出的经衰减的辐射P0来说是
并不明显。

[0131] 比如，对于复帧中的所有64个单帧在n1＝500的情况下，有必要稍稍增加热电元件的驱动电流。采用多帧方法后，从单帧1到63的n1的值可以设定为500，而单帧64的n1
的值可以设定为501。因而，该方法提供的复帧中每个单帧的n1的平均值为500.015625。
从而，包含64个单帧的复帧的使用增加了6位分辨率，与每一帧所具有的10位分辨率
(1000counts)相加一起能够达到16位有效分辨率，这个分辨率对于上文中用在通信系统
中的衰减器10的运行来说已经足够了。

[0132] 当复帧有多个单帧的计数值需要增加一个计数(count)必须考虑如下问题，即该问题涉及选复帧中哪个单帧作为增加计数值的对象。当复帧中有两个单帧的计数值需要增
加1时，优选采用单帧32和64，这就使得相应的扰动能够在复帧内均匀分布；扰动的均匀
分布有助于阻止热电元件30中的暂态热波动，这些热波动作为经衰减的辐射P0中的调制
信号是可以检测到的。假如选择所要增加计数值的单帧成组地集中在复帧的某个区域，那
么上述热波动会引发问题。同样，当复帧中需要增加三个单帧的计数值，那么优选采用单帧
21，43，64作为增加的对象，等等。当控制分辨率比ts级要高时，所需要增加计数值的单帧在表6中列出。

[0133] 表6

[0134]帧的编号，每一个帧 在有待递增的多帧中的具体帧
具有其递增1个计数的
n1值
1 64
2 32，64
3 21，43，64
4 16，32，48，64
5 13，26，38，51，64
6 11，21，32，43，53，64
7 9，18，27，37，48，55，64
8 8，16，24，32，40，48，56，64
9 7，14，21，28，36，43，50，59，64
10 6，13，19，26，32，38，45，51，58，64
11 5，12，17，23，29，35，41，47，52，58，64
12 5，11，16，21，27，32，37，43，48，53，59，64
13 5，10，15，20，25，30，34，39，44，49，54，59，64
14 5，9，14，18，23，27，32，37，41，46，50，55，59，64
15 4，9，13，17，21，26，30，34，38，43，50，51，55，60，64
16 4，8，12，16，20，24，28，32，36，40，44，48，52，56，60，64
17 4，8，11，15，19，23，26，30，34，38，41，45，49，53，56，60，64
18 4，7，11，14，18，21，25，28，32，36，39，43，46，50，53，57，60，64
19 3，7，10，13，17，20，24，27，30，37，37，40，44，47，51，54，57，61，64
20 3，6，10，13，16，19，22，26，29，32，35，38，42，45，48，51，54，58，61，64
21 3，6，9，12，15，18，21，24，27，30，34，37，40，43，46，49，52，55，58，61，64
22 3，6，9，12，15，17，20，23，26，29，32，35，38，41，44，47，49，52，55，58，61，64
23 3，6，8，11，14，17，19，22，25，28，31，33，36，39，42，45，47，50，53，56，58，61，64
24 3，5，8，11，13，16，19，21，24，27，29，32，35，37，40，43，45，48，51，53，56，59，61，64
25 3，5，8，10，13，15，18，20，23，26，28，31，33，36，38，41，44，46，49，51，54，56，59，61，
64
26 2，5，7，10，12，15，17，20，22，25，27，30，32，34，37，39，42，44，47，49，52，54，57，59，
62，64
等等等同地分布到
58 1，2，3，4，6，7，8，9，10，11，12，13，14，15，17，18，19，20，21，22，23，24，25，26，28，29，
30，31，32，33，34，35，36，38，39，40，41，42，43，44，45，46，47，49，50，51，52，54，55，
56，57，58，59，60，61，62，63，64
59 1，2，3，4，5，7，8，9，10，11，12，13，14，15，16，17，18，20，21，22，23，24，25，26，27，28，
29，30，31，33，34，35，36，37，38，39，40，41，42，43，44，46，47，48，49，50，51，52，53，
54，55，56，57，59，60，61，62，63，64
60 1，2，3，4，5，6，7，9，10，11，12，13，14，15，16，17，18，19，20，21，22，23，25，26，27，28，
29，30，31，32，33，34，35，36，37，38，39，41，42，43，44，45，46，47，48，49，50，51，52，
53，54，55，57，58，59，60，61，62，63，64
61 1，2，3，4，5，6，7，8，9，10，11，13，14，15，16，17，18，19，20，21，22，23，24，25，26，27，
28，29，30，31，33，34，35，36，37，38，39，40，41，42，43，44，45，46，47，48，49，50，51，
52，54，55，56，57，58，59，60，61，62，63，64
62 1，2，3，4，5，6，7，8，9，10，11，12，13，14，16，17，18，19，20，21，22，23，24，25，26，27，
28，29，30，31，32，33，34，35，36，37，38，39，40，41，42，43，44，45，46，47，49，50，51，
52，53，54，55，56，57，58，59，60，61，62，63，64
63 1，2，3，4，5，6，7，8，9，10，11，12，13，14，15，16，17，18，19，20，21，22，23，24，25，26，
27，28，29，30，31，33，34，35，36，37，38，39，40，41，42，43，44，45，46，47，48，49，50，
51，52，53，54，55，56，57，58，59，60，61，62，63，64
64 1，2，3，4，5，6，7，8，9，10，11，12，13，14，15，16，17，18，19，20，21，22，23，24，25，26，
27，28，29，30，31，32，33，34，35，36，37，38，39，40，41，42，43，44，45，46，47，48，49，
50，51，52，53，54，55，56，57，58，59，60，61，62，63，64

[0135] 从表6中可以看出，在复帧中所要增加计数值来获取ts的小数部分的分辨率的单帧，在复帧中尽可能均匀地分布。

[0136] 采用多帧方法与采用较低的帧频率来获取较高分辨率相比具有明显的优势，这是因为前者在增加分辨率的同时，复帧中仅仅出现极小的扰动；这意味着与采用降低单帧的
频率来产生PWM信号相比，采用复帧方法引起的暂态功率偏离相对更小一些。从而本发明
所设计的衰减器200不仅提高了分辨率，而且还提供了与PWM信号控制有关的功率效率，以
及仍然使FPGA240工作在40MHZ的便利频率之下。

[0137] 显然，可以对衰减器200和PWM电路进行修改而不会背离本发明的范围。尽管图4图示了具有稳定衰减辐射P0的辐射功率的局部负反馈回路的FPGA240对于FPGA240来
说，可以从其他电路接收控制信号，比如检测器电路，还可以从通信系统中的衰减器200的下游位置接收控制信号，只不过采用上文所述的用在PWM驱动信号中的多帧技术来控制热
电元件。此外，上文说明的复帧包含64个单帧，复帧也完全可以包含其他数量的单帧，比如单帧数目的范围可以从2到1000，具体取决于分辨率要求。还有，尽管上述FPGA240的时钟
频率是40MHz，它也可以发出不小于30MHz的时钟频率，只要滤波器作相应的调整。

[0138] 此外，尽管PWM电路是用于控制光通信系统中的元件，有关设备和方法也可以应用在其他PWM电流控制领域，比如在电机系统，机械伺服系统，机器人系统，等等。