半导体结构及其形成方法

摘要

本发明公开一种半导体结构及其形成方法，该半导体结构包含：半导体衬底；开口，位于上述半导体衬底中；半导体层，位于上述开口中，并覆盖上述开口的底部与侧壁，其中上述半导体层与上述半导体衬底包含不同的材料；以及介电材料，位于上述半导体层上，并填入上述开口的剩余部分。本发明能够提高作用于金属氧化物半导体装置的沟道区的应力并减少应力松弛效应。

权利要求

1.一种半导体结构，包含：

半导体衬底；

开口，位于该半导体衬底中；

顺应性的半导体层，位于该开口中，并覆盖该开口的底部与侧壁，其中该半导体层与该半导体衬底包含不同的材料；

金属氧化物半导体装置，具有位于该半导体衬底中且未位于该顺应性的半导体层中的源/漏极区，其中该源/漏极区邻接该顺应性的半导体层；以及介电材料，位于该顺应性的半导体层上，并填入该开口的剩余部分。

2.如权利要求1所述的半导体结构，其中该顺应性的半导体层包含外延材料，该外延材料选自以下物质组成的族群：硅锗与硅碳。

3.如权利要求2所述的半导体结构，其中该硅锗包含20原子百分比至30原子百分比的锗。

4.如权利要求2所述的半导体结构，其中该硅碳包含小于2原子百分比的碳。

5.如权利要求1所述的半导体结构，其中该顺应性的半导体层具有上缘，该顺应性的半导体层的上缘实质上与该介电材料的上表面高度相等。

6.如权利要求1所述的半导体结构，其中该顺应性的半导体层具有上缘，该顺应性的半导体层的上缘低于该介电材料的上表面，且该介电材料延伸至该顺应性的半导体层的上缘之上。

7.如权利要求1所述的半导体结构，其中该金属氧化物半导体装置还具有应力源，其中该应力源与该顺应性的半导体层相邻，且其中该应力源与该顺应性的半导体层具有相同形式的固有应力。

8.一种半导体结构，包含：

半导体衬底；

浅沟槽隔离区，具有介电质区，该介电质区从该半导体衬底的实质上的上表面延伸进入该半导体衬底中；

顺应性的外延线层，将该介电质区与该半导体衬底分离，其中该顺应性的外延线层与该半导体衬底具有不同的晶格常数；以及金属氧化物半导体装置，具有位于该半导体衬底中且未位于该顺应性的外延线层中的源/漏极区，其中该源/漏极区与该顺应性的外延线层相邻。

9.如权利要求8所述的半导体结构，其中该金属氧化物半导体装置还包含源/漏极应力源，且其中该源/漏极应力源与该顺应性的外延线层对该金属氧化物半导体装置的沟道区施加相同形式的应力。

10.如权利要求8所述的半导体结构，其中该顺应性的外延线层延伸至该浅沟槽隔离区的上表面。

11.如权利要求8所述的半导体结构，其中该顺应性的外延线层的上缘低于该浅沟槽隔离区的上表面。

12.如权利要求8所述的半导体结构，其中该顺应性的外延线层包含一材料，该材料选自以下物质组成的族群：硅锗与硅碳。

13.如权利要求8所述的半导体结构，还包含：蚀刻停止层，位于该金属氧化物半导体装置上，其中该蚀刻停止层与该顺应性的外延线层对该金属氧化物半导体装置的沟道区施加相同形式的应力。

14.一种半导体结构，包含：

半导体衬底；

第一浅沟槽隔离区，具有第一介电质区，该第一介电质区从该半导体衬底的实质上的上表面延伸进入该半导体衬底中；

施加压应力的顺应性外延线层，将该第一介电质区与该半导体衬底分离，其中该施加压应力的顺应性外延线层包含硅锗；

P型金属氧化物半导体装置，具有第一源/漏极区，其中该第一源/漏极区与该第一浅沟槽隔离区相邻；

第二浅沟槽隔离区，具有第二介电质区，该第二介电质区从该半导体衬底的该实质上的上表面延伸进入该半导体衬底中；

施加拉应力的顺应性外延线层，将该第二介电质区与该半导体衬底分离，其中该施加拉应力的顺应性外延线层包含硅碳；以及N型金属氧化物半导体装置，具有第二源/漏极区，其中该第二源/漏极区与该第二浅沟槽隔离区相邻。

15.如权利要求14所述的半导体结构，其中该硅锗包含20原子百分比至30原子百分比的锗，该硅碳包含小于2原子百分比的碳。

16.如权利要求14所述的半导体结构，其中该P型金属氧化物半导体装置还包含硅锗应力源，且其中该N型金属氧化物半导体装置还包含硅碳应力源。

17.一种半导体结构的形成方法，包含以下步骤：

提供半导体衬底；

在该半导体衬底中形成开口；

在该开口中形成顺应性的半导体层，并使得该顺应性的半导体层覆盖该开口的底部与侧壁，其中该顺应性的半导体层与该半导体衬底包含不同的材料；

在该顺应性的半导体层上形成介电材料，并将该介电材料填入该开口的剩余部分；以及形成氧化物半导体装置，其包含位于该半导体衬底中且未位于该顺应性的半导体层中的源/漏极区，其中该源/漏极区邻接该顺应性的半导体层。

18.如权利要求17所述的半导体结构的形成方法，其中形成该顺应性的半导体层的步骤包含外延成长。

19.如权利要求17所述的半导体结构的形成方法，其中形成该顺应性的半导体层的步骤包含毯覆性的形成。

20.如权利要求17所述的半导体结构的形成方法，其中形成该顺应性的半导体层的步骤包含选择性的形成。

21.如权利要求17所述的半导体结构的形成方法，其中形成该金属氧化物半导体装置的步骤还包含形成邻接该顺应性的半导体层的源/漏极应力源，且其中该顺应性的半导体层与该源/漏极应力源具有相同形式的固有应力。

22.如权利要求17所述的半导体结构的形成方法，其中该顺应性的半导体层包含一材料，该材料选自以下物质组成的族群：硅锗与硅碳。

说明书

技术领域

本发明涉及集成电路，特别涉及浅沟槽隔离区的结构及其形成方法。

背景技术

在过去数十年间，由于半导体装置的尺寸与内在结构的缩减，半导体装置在速度、性能、密度、与集成电路的每单位功能的成本等方面也获得持续的改善。随着集成电路的尺寸持续缩减，用来改善金属氧化物半导体(metal-oxide-semiconductor；MOS)装置的传统方法，例如缩减金属氧化物半导体装置的栅极长度，已经面临瓶颈。为了进一步改善金属氧化物半导体装置的性能，可将应力引入金属氧化物半导体装置的沟道区，以改善载流子的迁移率。通常，我们希望将沿着源极至漏极方向的拉应力引入N型金属氧化物半导体装置的沟道区中，而将沿着源极至漏极方向的压应力引入P型金属氧化物半导体装置的沟道区中。
一种用以对P型金属氧化物半导体装置的沟道区施加压应力的常用方法，就是沿着源极至漏极的方向生长出硅锗(SiGe)应力源(stressor)。此方法通常包含下列步骤：形成栅极堆叠结构于半导体衬底上；形成栅极间隔物于上述栅极堆叠结构的侧壁上；沿着上述栅极间隔物在上述半导体衬底中形成凹部(recess)；以外延成长的步骤在上述凹部中生长出硅锗应力源；然后施以退火。由于硅锗的晶格常数大于硅，故其对位于源极硅锗应力源与漏极硅锗应力源之间的沟道区施加压应力。同样地，对于N型金属氧化物半导体装置，可形成能够提供拉应力的应力源，例如硅碳(SiC)应力源。
虽然具有硅锗应力源或硅碳应力源的传统金属氧化物半导体装置可展示出相当优异的性能，但是对于集成电路的微小化例如32nm或更小的技术而言，硅锗应力源或硅碳应力源所施加的应力的松弛效应变得愈来愈严重，因而导致所完成的金属氧化物半导体装置的应力无法达成设计上的需求。因此，业界需要新颖的半导体结构，以对较小尺度的金属氧化物半导体装置的沟道区提供较大的应力。

发明内容

有鉴于此，本发明提供一种半导体结构，包含：半导体衬底；开口，位于上述半导体衬底中；顺应性的半导体层，位于上述开口中，并覆盖上述开口的底部与侧壁，其中上述半导体层与上述半导体衬底包含不同的材料；金属氧化物半导体装置，具有位于该半导体衬底中且未位于该顺应性的半导体层中的源/漏极区，其中该源/漏极区邻接该顺应性的半导体层；以及介电材料，位于上述半导体层上，并填入上述开口的剩余部分。
上述半导体结构中，该顺应性的半导体层可包含外延材料，该外延材料选自以下物质组成的族群：硅锗与硅碳。
上述半导体结构中，该硅锗可包含20原子百分比至30原子百分比的锗。
上述半导体结构中，该硅碳可包含小于2原子百分比的碳。
上述半导体结构中，该顺应性的半导体层可实质上为顺应性层。
上述半导体结构中，该顺应性的半导体层可具有上缘，该半导体层的上缘实质上与该介电材料的上表面高度相等。
上述半导体结构中，该顺应性的半导体层具有上缘，该半导体层的上缘低于该介电材料的上表面，且该介电材料延伸至该半导体层的上缘之上。
上述半导体结构还可包含具有应力源的金属氧化物半导体装置，其中该应力源与该半导体层相邻，且其中该应力源与该半导体层具有相同形式的固有应力。
本发明还公开一种半导体结构，包含：半导体衬底；浅沟槽隔离区，具有介电质区，上述介电质区从上述半导体衬底的实质上的上表面延伸进入上述半导体衬底中；顺应性的外延线层，将上述介电质区与上述半导体衬底分离，其中上述外延线层与上述半导体衬底具有不同的晶格常数；以及金属氧化物半导体装置，具有位于该半导体衬底中且未位于该顺应性的外延线层中的源/漏极区，其中上述源/漏极区与上述顺应性的外延线层相邻。
上述半导体结构中，该金属氧化物半导体装置还可包含源/漏极应力源，且其中该源/漏极应力源与该顺应性的外延线层对该金属氧化物半导体装置的沟道区施加相同形式的应力。
上述半导体结构中，该顺应性的外延线层可实质上为顺应性层。
上述半导体结构中，该顺应性的外延线层可延伸至该浅沟槽隔离区的上表面。
上述半导体结构中，该顺应性的外延线层的上缘可低于该浅沟槽隔离区的上表面。
上述半导体结构中，该顺应性的外延线层可包含一材料，该材料选自以下物质组成的族群：硅锗与硅碳。
上述半导体结构还可包含：蚀刻停止层，位于该金属氧化物半导体装置上，其中该蚀刻停止层与该外延线层对该金属氧化物半导体装置的沟道区施加相同形式的应力。
本发明还公开一种半导体结构，包含：半导体衬底；第一浅沟槽隔离区，具有第一介电质区，上述第一介电质区从上述半导体衬底的实质上的上表面延伸进入上述半导体衬底中；施加压应力的顺应性外延线层，将上述第一介电质区与上述半导体衬底分离，其中上述施加压应力的顺应性外延线层包含硅锗；P型金属氧化物半导体装置，具有第一源/漏极区，其中上述第一源/漏极区与上述第一浅沟槽隔离区相邻；第二浅沟槽隔离区，具有第二介电质区，上述第二介电质区从上述半导体衬底的上述实质上的上表面延伸进入上述半导体衬底中；施加拉应力的顺应性外延线层，将上述第二介电质区与上述半导体衬底分离，其中上述施加拉应力的顺应性外延线层包含硅碳；以及N型金属氧化物半导体装置，具有第二源/漏极区，其中上述第二源/漏极区与上述第二浅沟槽隔离区相邻。
上述半导体结构中，该硅锗可包含20原子百分比至30原子百分比的锗，该硅碳可包含小于2原子百分比的碳。
上述半导体结构中，该P型金属氧化物半导体装置还可包含硅锗应力源，且其中该N型金属氧化物半导体装置还包含硅碳应力源。
上述半导体结构中，该施加压应力的顺应性外延线层与该施加拉应力的顺应性外延线层可实质上为顺应性层。
本发明还公开一种半导体结构的形成方法，包含以下步骤：提供半导体衬底；在上述半导体衬底中形成开口；在上述开口中形成顺应性的半导体层，并使得该顺应性的半导体层覆盖上述开口的底部与侧壁，其中上述顺应性的半导体层与上述半导体衬底包含不同的材料；在上述顺应性的半导体层上形成介电材料，并将上述介电材料填入上述开口的剩余部分；以及形成氧化物半导体装置，其包含位于该半导体衬底中且未位于该顺应性的半导体层中的源/漏极区，其中该源/漏极区邻接该顺应性的半导体层。
上述半导体结构的形成方法中，形成该顺应性的半导体层的步骤可包含外延成长。
上述半导体结构的形成方法中，形成该顺应性的半导体层的步骤可包含毯覆性的形成。
上述半导体结构的形成方法中，形成该顺应性的半导体层的步骤可包含选择性的形成。
上述半导体结构的形成方法中，该半导体层可实质上为顺应性层。
上述半导体结构的形成方法还可包含以下步骤：形成金属氧化物半导体装置，其中该金属氧化物半导体装置具有邻接该半导体层的源/漏极区。
上述半导体结构的形成方法中，形成该金属氧化物半导体装置的步骤还可包含形成邻接该半导体层的源/漏极应力源，且其中该半导体层与该源/漏极应力源具有相同形式的固有应力。
上述半导体结构的形成方法中，该半导体层可包含一材料，该材料选自以下物质组成的族群：硅锗与硅碳。
本发明还公开一种半导体结构的形成方法，包含以下步骤：提供半导体衬底；在上述半导体衬底中形成沟槽开口；以外延成长在上述沟槽开口中形成半导体层，上述半导体层沿着上述沟槽开口的底部与侧壁延伸，其中上述半导体层与上述半导体衬底包含不同的材料；将介电材料填入上述开口的上述半导体层以外的剩余部分；以及执行化学机械研磨的步骤，以除去上述介电材料的多余部分。
本发明的优点包含提高作用于金属氧化物半导体装置的沟道区的应力以及减少应力松弛效应。

附图说明

图1～图8为一系列的剖面图，显示本发明一实施例的制造过程的中间步骤。
图9为剖面图，显示本发明一实施例的半导体结构，其包含N型金属氧化物半导体装置与P型金属氧化物半导体装置、以及邻接的浅沟槽隔离(shallow trench isolation；STI)区。
其中，附图标记说明如下：
20～半导体(硅)衬底      22～垫层
24～掩模层              26～光致抗蚀剂
28～开口                32～沟槽(开口)
34～化合物硅层          36～介电材料
38～浅沟槽隔离区        40～栅极介电层
42～栅极层              44～栅介电质
46～栅极                50～金属氧化物半导体装置
52～应力源              54～源/漏极区
56～硅化物区            58～蚀刻停止层
134～硅锗层             150～P型金属氧化物半导体装置
152～应力源             158～蚀刻停止层
234～硅碳层             250～N型金属氧化物半导体装置
252～应力源             258～蚀刻停止层

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，进行以下详细说明。
以下公开用以对金属氧化物半导体装置的沟道区提供应力的新颖的浅沟槽隔离结构及其形成方法，而本发明的一优选实施例的制造过程的中间步骤已示于附图中，然后说明本发明优选实施例的变化型态。在本发明的各个图示的实施例中，类似的元件使用类似的符号来表示。
请参考图1，提供半导体衬底20。在一优选实施例中，半导体衬底20包含硅，而也可包含其他常用材料，例如碳、锗、镓、砷、氮、铝、铟、和/或磷。半导体衬底20可以是单晶或化合物材料，且也可以是巨体(bulk)衬底或绝缘层上半导体(semiconductor-on-insulator；SOI)的衬底。
垫层22与掩模层24形成于半导体衬底20上。垫层22优选包含氧化硅，且优选为以热工艺所形成的薄层。垫层22可用来作为半导体衬底20与掩模层24之间的缓冲层，以减少应力的产生；垫层22也可作为掩模层24的蚀刻停止层。在一优选的实施例中，掩模层24的材质例如为氮化硅，也以低压化学气相沉积法(low-pressure chemical vapor deposition；LPCVD)形成；在其他的实施例中，掩模层24的形成方法为硅的热氮化法、等离子体增强化学气相沉积法(plasma enhanced chemical vapor deposition；PECVD)、或等离子体阳极氮化法(plasma anodic nitridation)。光致抗蚀剂26形成于掩模层24上，然后加以图形化，而在光致抗蚀剂26中形成多个开口28。
在图2中，经由开口28来蚀刻掩模层24与垫层22，而暴露出下面的半导体衬底20，然后蚀刻暴露的半导体衬底20，而形成多个沟槽(开口)32。在一例示的实施例中，沟槽(开口)32的深度D为然后，将光致抗蚀剂26除去。接下来，优选进行清洁的步骤，以除去半导体衬底20的原生氧化物，上述清洁的步骤可使用稀释的氟化氢。
图3A与图3B示出将化合物硅层34形成于沟槽(开口)32中，其中化合物硅层34的晶格常数与半导体衬底20的晶格常数不同。在一实施例中，化合物硅层34为硅锗(SiGe)层；在一替换的实施例中，化合物硅层34为硅碳(SiC)层。当锗注入化合物硅层34时，化合物硅层34中的锗含量优选为10原子百分比～40原子百分比，更优选为20原子百分比～30原子百分比；另一方面，当碳注入化合物硅层34时，化合物硅层34中的碳含量优选为小于2原子百分比，更优选为0.5原子百分比～2原子百分比。在另一替换的实施例中，化合物硅层34可包含晶格常数不同于半导体衬底20的其他材料，例如硼、砷、铟、与其他类似材料。化合物硅层34的位于沟槽(开口)32的底部的那一部分的厚度优选为
需要何种材料来作为化合物硅层34取决于形成于化合物硅层34旁边的金属氧化物半导体装置的形式；当化合物硅层34的旁边形成P型金属氧化物半导体装置时，化合物硅层34优选为硅锗层；相反地，当化合物硅层34的旁边形成N型金属氧化物半导体装置时，化合物硅层34优选为硅碳层。
化合物硅层34的形成方法优选包含选择性外延成长(selective epitaxialgrowth；SEG)。在一例示的实施例中，在反应室内以等离子体增强化学气相沉积法来形成化合物硅层34。如果要形成硅锗层，其前体包含含硅气体例如SiH4、以及含锗气体例如GeH4；相反如果要形成硅碳层，其前体包含上述含硅气体以及含碳气体例如C2H4或C2H6。在一例示的实施例中，化合物硅层34的形成温度为600℃～1000℃、形成压力为1托～100托。
如图3A所示，在一实施例中，化合物硅层34选择性地形成于半导体(硅)衬底20的暴露的表面上，但未形成于垫层22与掩模层24的暴露的表面上。可通过调整工艺条件，例如使得HCl气体的流量超过30sccm、或是减低硅源气体流量，来达成上述的选择性的成长。另外，工艺气体可包含蚀刻气体(例如HCl)，以除去形成于介电材料上的多余的化合物硅层34的材料，因此可改善其选择性。
化合物硅层34优选为顺应性层，因此需要调整工艺条件，例如增加上述含硅、锗、和/或碳的前体的分压和/或流量比。同样地，当工艺气体包含蚀刻气体(例如HCl)时，可以降低上述蚀刻气体的流量比(或分压)，以更有利于顺应性的沉积工艺。
如图3B所示，在一替换的实施例中，将化合物硅层34毯覆性地形成于半导体(硅)衬底20的暴露的表面上、并形成于垫层22与掩模层24的暴露的表面上。可通过调整工艺条件例如减少HCl气体的流量、或是增加硅源气体流量，来达成上述的毯覆性的成长。
图4显示将介电材料36填入沟槽(开口)32中。介电材料36优选包含以高密度等离子体(high-density plasma；HDP)形成的氧化硅；在另一实施例中，介电材料36可以是以等离子体增强化学气相沉积法形成的氧化物；在又一实施例中，也可使用例如氮氧化硅与氮化硅等材料。介电材料36也可包含多层材料例如氧化物线层(liner oxide layer)、及上述氧化物线层上的附加的氧化物材料，其中上述氧化物线层与上述附加的氧化物材料是以不同的方法形成的，它们的成分也可不同。
进行化学机械研磨(chemical mechanical polish；CMP)的步骤，以除去多余的介电材料36，从而形成图5所示的结构，而掩模层24可作为化学机械研磨停止层，剩下的介电材料36则成为浅沟槽隔离区38。
然后，如图6A与图6B所示，除去垫层22与掩模层24。如果掩模层24的材质为氮化硅，则可使用湿式清洁工艺或热磷酸来除去掩模层24；而如果垫层22的材质为氧化硅，则可使用稀释的氟化氢将其除去。在图6A所示的最后结构中，显示选择性地形成化合物硅层34的情况，其中留下来的化合物硅层34的上缘低于浅沟槽隔离区38的上表面，而每一个浅沟槽隔离区38具有延伸部，其延伸至其分别对应的化合物硅层34的上缘。然而，毯覆性地形成化合物硅层34时，在化学机械研磨的过程中，化合物硅层34的位于掩模层24上的部分会被除去，而留下来的化合物硅层34的上缘则如同图6B所示，会实质上与浅沟槽隔离区38的上表面高度相等。
图7示出栅极介电层40与栅极层42的形成。在一实施例中，栅极介电层40为热氧化层，形成于含氧的环境中；在一替代的实施例中，栅极介电层40的材质可以是高介电常数介电材料，其介电常数高于3.9。栅极层42优选为包含多晶硅，而其材质也可以是其他导体材料例如金属、金属硅化物、金属氮化物、或其他类似材料。
请参考图8，将栅极介电层40与栅极层42图形化，而分别形成金属氧化物半导体装置50的栅介电质44与栅极46。金属氧化物半导体装置50也包含其他部件，例如应力源52、源/漏极区54、及硅化物区56，而蚀刻停止层58则可形成于金属氧化物半导体装置50上。关于金属氧化物半导体装置50的形成，其细节均已为本发明所属技术领域中普通技术人员所公知，故在此不重复说明。
化合物硅层34、应力源52、及蚀刻停止层58优选具有相同的应力形式。在金属氧化物半导体装置50为P型金属氧化物半导体装置的实施例中，化合物硅层34与应力源52的材质优选为硅锗，因此而对金属氧化物半导体装置50的沟道区施加压应力；相反地，当金属氧化物半导体装置50为N型金属氧化物半导体装置时，化合物硅层34与应力源52的材质优选为硅碳，因此而对金属氧化物半导体装置50的沟道区施加拉应力。
图9显示包含P型金属氧化物半导体装置与N型金属氧化物半导体装置的实施例。P型金属氧化物半导体装置150包含应力源152，以对沟道区施加压应力，而应力源152的材质优选为硅锗。N型金属氧化物半导体装置250包含应力源252，以对沟道区施加拉应力，而应力源252的材质优选为硅碳。硅锗层134优选形成于邻近P型金属氧化物半导体装置150的浅沟槽隔离区中，而硅碳层234则形成于邻近N型金属氧化物半导体装置250的浅沟槽隔离区中。蚀刻停止层158与258优选为分别施加压应力与拉应力于各自下面的P型金属氧化物半导体装置150与N型金属氧化物半导体装置250。
形成化合物硅层34，可提高施加到金属氧化物半导体装置50(请参考图8)的沟道区的应力。模拟的结果显示以含百分之二十的锗的硅锗来形成应力源52时，若未形成化合物硅层34，则作用在样本的金属氧化物半导体装置的沟道区的压应力约为694MPa。然而，若加上含百分之二十五的锗、且厚度为的化合物硅层34，则作用在上述样本的金属氧化物半导体装置的沟道区的压应力增加约881MPa，约得到百分之二十七的提高幅度。
本发明实施例的一项优点是通过将化合物硅层34形成于浅沟槽隔离区38之下，使得由化合物硅层34产生的应力较少发生松弛。实验数据指出对300mm的晶圆而言，浅沟槽隔离区及其下的硅锗区占据了约百分之二十的晶圆面积，而经过1000℃的退火后，该晶圆的翘曲高度约为40μm。然而，对相同的晶圆而言，其浅沟槽隔离区的沟槽中并未填入氧化物，在退火后其翘曲高度则减为小于10μm。以上说明指出浅沟槽隔离区38保持有化合物硅层34所产生的应力的效果。因此，在后工艺施加的高温环境中，由化合物硅层34所作用的应力不会像应力源52(请参考图9)所产生的应力一般发生松弛。
虽然本发明已以优选实施例公开如上，然而所公开内容并非用以限定本发明，任何本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，应可作一定的更动与修改，因此本发明的保护范围应以所附权利要求为准。