具有多个鳍式场效应晶体管的半导体结构

摘要

本发明涉及一种具有多个鳍式场效应晶体管的半导体结构，包括半导体基材；以及在半导体基材上的表面上设有第一鳍式场效应晶体管与第二鳍式场效应晶体管。第一鳍式场效应晶体管包括第一鳍片；以及覆盖于第一鳍片的上表面及多个侧壁上的第一栅极。第二鳍式场效应晶体管包括与第一鳍片相隔一鳍片间隙的第二鳍片；以及覆盖于第二鳍片的上表面及多个侧壁上的第二栅极。第一栅极与第二栅极为电性隔离。第一栅极与第二栅极的栅极高度大于约一半的鳍片间隙。

权利要求

1.一种具有多个鳍式场效应晶体管的半导体结构，其特征在于，至少包含：一半导体块状基材，该半导体块状基材至少包含：

第一主动区及第二主动区，设于该半导体块状基材中；以及至少一绝缘区，其中该绝缘区水平相邻于该第一主动区及该第二主动区，且该绝缘区隔离该第一主动区及该第二主动区；

一第一鳍式场效应晶体管，其中该第一鳍式场效应晶体管位于该半导体块状基材的一表面，且该第一鳍式场效应晶体管至少包含：一第一鳍片，位于该第一主动区上；

一第一栅极介电层，其中该第一栅极介电层位于该第一鳍片的多个侧壁及多个上表面上；

一第一栅极位于该第一栅极介电层上；以及

一第一源极/漏极区，其中该第一源极/漏极区连接于该第一鳍片；

一第二鳍式场效应晶体管，其中该第二鳍式场效应晶体管位于该半导体块状基材的表面，且该第二鳍式场效应晶体管至少包含：一第二鳍片，其中该第二鳍片通过一鳍片间隙与该第一鳍片分开且位于该第二主动区上，且该第一鳍片及该第二鳍片具有一鳍片高度；

一第二源极/漏极区，其中该第二源极/漏极区连接于该第二鳍片；

一第二栅极介电层，其中该第二栅极介电层位于该第二鳍片的多个侧壁及多个上表面上；以及一第二栅极位于该第二栅极介电层上；以及

多个硅化金属区位于该第一源极/漏极区上，其中该些硅化金属区的一硅化金属高度少于该鳍片高度，其中该第一栅极及该第二栅极的一栅极高度大于该鳍片间隙的一半，该第一源极/漏极区的一第一接合深度少于该鳍片高度，该第二源极/漏极区的一第二接合深度少于该鳍片高度，且该鳍片高度大于该鳍片间隙的一半。

2.根据权利要求1所述的具有多个鳍式场效应晶体管的半导体结构，其特征在于，该鳍片间隙小于80纳米。

3.根据权利要求1所述的具有多个鳍式场效应晶体管的半导体结构，其特征在于，该鳍片间隙小于该第一鳍片及该第二鳍片的该鳍片高度的二倍。

4.根据权利要求3所述的具有多个鳍式场效应晶体管的半导体结构，其特征在于，该鳍片高度大于25纳米。

5.根据权利要求1所述的具有多个鳍式场效应晶体管的半导体结构，其特征在于，该第一鳍片及该第二鳍片的倾斜角大于87度。

6.根据权利要求1所述的具有多个鳍式场效应晶体管的半导体结构，其特征在于，该第一源极/漏极区及该第二源极/漏极区至少包含一材料，且该材料为硅锗或碳化硅。

7.根据权利要求1所述的具有多个鳍式场效应晶体管的半导体结构，其特征在于，该第一源极/漏极区及该第二源极/漏极区的宽度分别大于该第一鳍片及该第二鳍片的宽度。

说明书

具有多个鳍式场效应晶体管的半导体结构

技术领域

[0001] 本发明是有关于一种半导体组件，特别是有关于一种具有多个鳍式场效应晶体管(fin field-effect transistors；FinFET)的半导体结构。

背景技术

[0002] 晶体管为现代集成电路的关键零件。为了满足速度骤增的需求，有需要加大晶体管的驱动电流。由于晶体管的驱动电流是与晶体管的栅极宽度成比例，所以会倾向使用宽度较大的晶体管。

[0003] 然而栅极宽度增加与半导体组件尺寸缩减的需求有冲突。因此就形成鳍式场效应晶体管(fin field-effect transistors；FinFET)。图1是现有鳍式场效应晶体管的透视图。鳍片4是形成为延伸至基材2上的垂直的硅鳍片，而且用于形成源极/漏极区6以及介于其间的通道区(channel region)(图中未示)。垂直式栅极8贯穿鳍片4的通道区。然而未于图1中示出的是，栅极介电材料将通道区与垂直式栅极8分开。图1还示出了氧化层18，以及分别形成在源极/漏极区6及垂直式栅极8上的绝缘侧壁间隙壁12和绝缘侧壁间隙壁14。鳍片4的末端接受源极/漏极掺杂质，而使得鳍片4的这些部分变得能传导。 [0004] 一般而言，半导体芯片包含多个鳍式场效应晶体管。当形成彼此相邻的鳍式场效应晶体管时会产生问题。图2所示是形成二个现有鳍式场效应晶体管的中间阶段的剖视图。鳍片20与鳍片22彼此相邻，其间设有浅沟渠绝缘(shallowtrench isolation；STI)区24。然后，毯覆式形成栅极层26。由于鳍片20与鳍片22高于浅沟渠绝缘区24，因此栅极层26并不平坦，而栅极层26直接覆盖浅沟渠绝缘区24的栅极部分261，又低于栅极层26直接覆盖鳍片20与鳍片22的栅极部分262。

[0005] 请参阅图3，为了要图案化个别鳍式场效应晶体管的栅极，因此涂布实质上平坦的光刻层28。在图案化步骤后，光刻部分282留在鳍片20与鳍片22上以保护下方的栅极部分262。由于栅极层26上表面的表面状况(topography) 造成光刻层28的厚度不同，有可能无法完全去除不想要的光刻层28。不利的是，光刻部分281会留下而未移除。在后续蚀刻栅极层26的步骤中，栅极层26残留的栅极部分261不利的是未蚀刻。因此，所得鳍式场效应晶体管的栅极会短路，甚而导致线路故障。

[0006] 因此，现有技术亟需提出一种具有多个鳍式场效应晶体管的半导体结构的结构及形成方法，在增加驱动电流时能有利于鳍式场效应晶体管，同时并克服现有技术的缺点。 发明内容

[0007] 本发明的所要解决的技术问题在于提供一种具有多个鳍式场效应晶体管的半导体结构，其是利用减少相邻鳍式场效应晶体管的鳍片之间的鳍片间隙，可望减少甚至可能消除因未移除的光刻造成栅极残留的问题。

[0008] 为了实现上述目的，本发明提供一种具有多个鳍式场效应晶体管的半导体结构，该半导体结构包括半导体基材；以及位于半导体基材表面的第一鳍式场效应晶体管与第二鳍式场效应晶体管。第一鳍式场效应晶体管包括第一鳍片；以及位于第一鳍片的上表面及多个侧壁上的第一栅极。第二鳍式场效应晶体管包括第二鳍片，该第二鳍片是通过鳍片间隙与第一鳍片分开；以及位于第二鳍片的上表面及多个侧壁上的第二栅极。第二栅极与第一栅极为电性隔离。第一栅极及第二栅极的栅极高度大于约一半的鳍片间隙。 [0009] 为了实现上述目的，本发明还提供一种具有多个鳍式场效应晶体管的半导体结构，该半导体结构包括半导体基材；位于半导体基材中的绝缘区；分别位于绝缘区相对的两侧的第一主动区及第二主动区；以及分别位于第一主动区及第二主动区上的第一鳍片及第二鳍片，其中第一鳍片及第二鳍片之间具有鳍片空隙，且第一鳍片及第二鳍片具有鳍片高度。该半导体结构还包括分别位于第一鳍片及第二鳍片的多个侧壁及多个上表面上的第一栅极介电层及第二栅极介电层；以及分别位于第一栅极介电层及第二栅极介电层上的第一栅极及第二栅极。上述鳍片间隙小于第一栅极与第二栅极的栅极高度的一半，且鳍片间隙小于第一鳍片与第二鳍片的鳍片高度的二倍；第一源极区及第一漏极区位于第一鳍片的相对二侧；以及第二源极区及第二漏极区也位于第二鳍片的相对二侧。 [0010] 为了实现上述目的，本发明还提出一种具有多个鳍式场效应晶体管的半导体结构，该半导体结构包括半导体基材；以及位于半导体基材的表面的第一鳍式场效应晶体管与第二鳍式场效应晶体管。第一鳍式场效应晶体管包括第一鳍片；以及位于第一鳍片的上表面及多个侧壁上的第一栅极。第二鳍式场效应晶体管包括通过鳍片间隙与第一鳍片分开的第二鳍片；以及位于第二鳍片的上表面及多个侧壁上的第二栅极。第一栅极与第二栅极的栅极高度大于约一半的鳍片间隙，其中鳍片间隙小于约80纳米。

[0011] 本发明的具有多个鳍式场效应晶体管的半导体结构利用减少相邻鳍式场效应晶体管的鳍片之间的鳍片间隙，可望减少甚至可能消除因未移除的光刻造成栅极残留的问题。

[0012] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。 附图说明

[0013] 图1是现有鳍式场效应晶体管的透视图；

[0014] 图2及图3是形成现有鳍式场效应晶体管的各种中间阶段的透视图；以及 [0015] 图4A至图7是形成本发明一实施例的各种中间阶段的透视图及剖面图。 [0016] 【主要组件符号说明】

[0017] 2：基材 64：埋入式氧化层

[0018] 4：鳍片 66/68：源极/漏极区

[0019] 6：源极/漏极区 661：原始鳍片部分

[0020] 8：垂直式栅极 662：外延部分

[0021] 12：绝缘侧壁间隙壁 662：半导体材料层

[0022] 18：氧化层 72：底部

[0023] 20/22：鳍片 74：上表面

[0024] 24：浅沟渠绝缘区 76：硅化金属区

[0025] 26：栅极层 78：间隙壁

[0026] 261/262：栅极部分 79：底缘

[0027] 28：光刻层 D1：接合深度

[0028] 281/282：光刻部分 Hf：鳍片高度

[0029] 40：基材 Hg/Hg’：栅极高度

[0030] 42/44：浅沟渠绝缘区 Hs：阶梯高度

[0031] 43/45：主动区 S/S’：鳍片间隙

[0032] 46/48：鳍片 W1：鳍片宽度

[0033] 50：栅极介电层 W2：宽度

[0034] 52：栅极层 X-X’：剖面线

[0035] 56/58：栅极 Y-Y’：剖面线

[0036] 60/62：栅极介电层 α：倾斜角

具体实施方式

[0037] 以下详细描述本发明较佳实施例的制造与使用。然而应可体会的是，本发明提供诸多可应用的发明概念，其能具体化于各种特定内容中。所描述的特定实施例仅以特定形式说明制造及使用本发明，并非用以限制本发明的范围。

[0038] 图4A是形成本发明一实施例的中间阶段的透视图。图示为一部分的基材40。较佳的，基材40至少包含块状硅。另一种方式，基材40至少包含块状硅锗(SiGe)或其它半导体材料。浅沟渠绝缘(shallow trench isolation；STI)区42及浅沟渠绝缘区
44形成于基材40上以隔离多个组件区。正如现有技术所熟知，浅沟渠绝缘区42及浅沟渠绝缘区44是经由蚀刻基材40而形成多个凹陷、再以介电材料填满上述凹陷而形成，其中介电材料可例如高密度离子(high-density plasma；HDP)氧化物、四乙基正硅酸盐(tetra-ethyl-ortho-silicate；TEOS)氧化物等。

[0039] 浅沟渠绝缘区42及浅沟渠绝缘区44定义出主动区43及主动区45。鳍片46位于主动区43上，而鳍片48则位于主动区45上。每一鳍片46及鳍片48用于形成鳍式场效应晶体管(fin field-effect transistor；FinFET)。正如现有技术所熟知，鳍片46及鳍片48可经由使基材40的上表面凹陷、留下鳍片46及鳍片48而形成，或者，可在主动区43及主动区45上利用外延成长(epitaxiallygrowing)出鳍片46及鳍片48而形成。较佳的，
18 3
所得的多个鳍式场效应晶体管可通过掺杂浓度低于3×10 /cm 的掺杂质而形成其通道部分。就p型鳍式场效应晶体管而言，其掺杂质为n型，不过就n型鳍式场效应晶体管而言，其掺杂质则为p型。

[0040] 栅极介电层50形成覆盖于鳍片46及鳍片48的多个上表面及多个侧壁的覆盖层。栅极介电层50以包括常用的介电材料、高介电常数材料及其组合为较佳，其中常用的介电材料可例如氧化物、氮化物、氮氧化物，而高介电常数材料可例如氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO)、氧化钛硅(SiTiO3)、氧化硅铪(HfSiO)、氮氧化硅铪(HfSiON)、氮氧化硅锆(ZrSiON)及其组合。

[0041] 栅极层52形成于栅极介电层50上。栅极层52可由多晶硅形成。另一种方式，栅极层52可由其它常用的导体材料所形成，而其它常用的导体材料可包括金属、金属硅化物及金属氮化物，其中金属可例如镍(Ni)、钛(Ti)、钽(Ta)、铪(Hf)及其组合，金属硅化物可例如硅化镍(NiSi)、硅化钼(MoSi)、硅化铪(HfSi)及其组合，金属氮化物可例如氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、氮化铝铪(HfAlN)、氮化钼(MoN)、氮化铝镍(NiAlN)及其组合。

[0042] 图4B是图4A所示的结构沿着剖面线X-X’的剖面图。在一较佳实施例中，鳍片46及鳍片48具有多个实质上垂直的侧壁，且这些侧壁的倾斜角α大于约87度，且以实质上近于90度为较佳。值得注意的是，如图4B所示，倾斜角α以定义成侧壁与浅沟渠绝缘区42及浅沟渠绝缘区44的上表面所夹的角度为较佳，其中鳍片46及鳍片48是半导体材料高出浅沟渠绝缘区42及浅沟渠绝缘区44的部分。另一种方式，鳍片46及鳍片48具有底切轮廓，其较高部分的宽度大于较低部分的宽度。换言之，倾斜角α略大于约90度。鳍片的高宽(Hf/W1)比以大于约0.7为较佳，其中Hf为鳍片46及鳍片48的高度，而W1 为鳍片46及鳍片48的宽度。

[0043] 在一较佳实施例中，鳍片高度Hf大于约25纳米。然而可以理解的是，预设的鳍片高度Hf与形成技术有关，且会随着集成电路的尺寸比而改变。鳍片46及鳍片48之间的距离指鳍片间隙S。鳍片46及鳍片48的上表面与栅极层52上表面的垂直距离是指栅极高度Hg，此也指所得鳍式场效应晶体管的栅极高度。在一较佳实施例中，鳍片间隙S少于约二倍的栅极高度Hg。更佳的，鳍片间隙S比栅极高度Hg的比例介于约1.5至约1.9之间。其优点在于，利用较小的鳍片间隙S，可望缩减栅极层52的阶梯高度，其中阶梯高度为栅极层52直接覆盖鳍片46及鳍片48的部分的上表面，与栅极层52直接覆盖浅沟渠绝缘区42的部分的上表面，二者间的高度差。阶梯高度可缩减，而且甚至可利用较小的鳍片间隙S被实质上消除。通过使栅极高度Hg大于鳍片高度Hf， 更可缩小栅极层52的表面状况。相较之下，图2所示的现有技术结构，其中鳍片间隙S’实质上是大于二倍的栅极高度Hg’。在此例子中，栅极层26的上表面是沿着下方结构的表面状况而产生阶梯高度Hs。这会导致栅极残余的形成，而栅极残余会使得后续形成在鳍片46及鳍片48上的栅极发生短路。因此，会需要进行平坦化工艺，例如回蚀刻工艺，以在栅极层26的上表面被图案化前先予以平坦化。不过，在图4B的实施例中，因为栅极层52的上表面为实质平坦，所以不需要额外的平坦化工艺。

[0044] 鳍片间隙S可为或略少于约二倍的鳍片高度Hf。在45纳米技术中，较小鳍片间隙S以近于或略小于约80纳米为较佳。上述较佳值的重要性在于区域使用率可达百分之百以上。举例而言，在图4B所示的区域中，假设鳍片46左侧的浅沟渠绝缘区44与鳍片48右侧的浅沟渠绝缘区44都具有S/2的宽度，每一鳍式场效应晶体管则占据(S+W1)的宽度。考虑每一鳍片46与鳍片48的上表面及侧壁均能传导电流，每一鳍式场效应晶体管的通道宽度为约(2Hf+W1)。在鳍式场效应晶体管中可用来传导电流的区域比上鳍式场效应晶体管占据芯片区域的比率为区域使用率，因此区域使用率为(2Hf+W1)/(S+W1)。假设鳍片间隙S小于鳍片高度Hf，区域使用率就大于百分之百。因此，缩减鳍片间隙S也有利于增加区域使用率。不过，鳍片间隙S是组件隔离所必须的，因此不能任意调降其比例。 [0045] 接着，图案化栅极层52与栅极介电层50，分别形成分开的栅极56与栅极58，以及分开的栅极介电层60与栅极介电层62。图5A示出了所得结构的透视图。由于事实上栅极层52(指图4A及图4B)的上表面为实质平坦，因此可清楚呈现栅极层52的微影图像，而且并无留下栅极残余而互相连接栅极56与栅极58。

[0046] 图5B是根据本发明一实施例的绝缘层上覆硅(silicon-on-insulator；SOI)结构，其中鳍片46及鳍片48是通过埋入式氧化层64而彼此绝缘。本发明技术领域中具有通常知识者应可理解其个别工艺。

[0047] 在后续步骤中，形成源极/漏极区66及源极/漏极区68。图6A、图6B及图6C是图5A所示的结构沿着剖面线Y-Y’的剖面图。为了简明，此处仅示出一个鳍式场效应晶体管。请注意虽然栅极56与源极/漏极区66并不在同一平面，不过此处也示出栅极56。正如现有技术所熟知，取决于鳍式场效应晶体 管的预设导通型式，可通过注入p型或n型掺杂质而形成源极/漏极区66及源极/漏极区68。另一种方式，可形成压力源，以对所得的鳍式场效应晶体管的通道区域施加预设压力。正如现有技术所熟知，对n型鳍式场效应晶体管而言，源极/漏极区66及源极/漏极区68可包括碳化硅压力源。对p型鳍式场效应晶体管而言，源极/漏极区66及源极/漏极区68可包括硅锗压力源。形成上述压力源的工艺为现有技术，故在此不另赘述。

[0048] 在较佳实施例中，源极/漏极区的宽度W2以增加至大于原始鳍片宽度W1 为较佳。随着宽度W2不断缩减尺寸，源极/漏极区66及源极/漏极区68也变得越来越小。因此，要使接触插塞(图中未示)正确对准源极/漏极区就越来越困难。此外，介于接触插塞与个别源极/漏极区之间的接触区域变得太小，导致接触阻抗增加。上述问题可通过增加源极/漏极区66及源极/漏极区68的宽度W2解决，如图6A、图6B及图6C所示。 [0049] 在图6A中，原始鳍片46未被栅极56覆盖的部分内缩。虚线指出原始鳍片46的原始尺寸(请参考图6A)。端视鳍式场效应晶体管的型式而定，例如碳化硅或硅锗的半导体材料成长于内缩的鳍片上。因此，源极/漏极区66包括原始鳍片部分661及外延部分662。
所得的源极/漏极区66的最终宽度W2大于原始鳍片宽度W1。在图6B中，鳍片46未被栅极56覆盖的原始部分实质上完全移除。因此，源极/漏极区66只包括外延部分662。在图
6C中，原始鳍片部分661并未内缩，而半导体材料层662成长于原始鳍片部分661上。 [0050] 为了有效控制漏电流，接合深度以少于鳍片高度为较佳。在图7所示的实施例中，其示出了源极/漏极区66在形成硅化金属区76后沿着与图6A至图6C相同平面的剖面图。
在图7中，至少对源极/漏极区66邻近栅极56的部分而言，源极/漏极接合底部72高于浅沟渠绝缘区42与浅沟渠绝缘区44的上表面74。换言之，接合深度D1少于鳍片46高度Hf(也指图4A)。因此，栅极56可有效控制通道区，因此漏电流就受到限制。值得注意的是，上述较佳例子仅应用于块状基材上形成的鳍式场效应晶体管，而非应用于在绝缘层上覆硅(SOI)结构上形成的鳍式场效应晶体管。

[0051] 在后续工艺步骤中，形成硅化金属区76。硅化金属区76以底缘79高出接合底部72为较佳。由于硅化金属区76底部低于源极/漏极接合底部72，在低于源极/漏极接合处形成硅化金属区76与部分鳍片46之间的萧特基接合而 产生萧特基(Schottky)漏电流，所以，通过上述方法有利于消除因硅化金属区76底部低于源极/漏极接合底部72而产生萧特基漏电流。较佳的例子可先在鳍片49侧壁上形成多个小型间隙壁78，再进行硅化金属工艺而实施。

[0052] 尔后，毯覆式形成接触蚀刻终止层(contact etch stop layer；CESL；图中未示)。较佳的，对p型鳍式场效应晶体管而言，CESL是对通道区施加压缩力，而对n型鳍式场效应晶体管而言，CESL是对通道区施加伸张力。CESL的形成为现有技术，此处不另赘述。 [0053] 本发明的具有多个鳍式场效应晶体管的半导体结构在实施例提供数个有利的特征。首先，解决栅极残余的问题无需额外支出。此外，增加半导体结构的区域使用率。另，随着栅极层表面状况的减少，可改善在芯片/晶片上所得组件的一致性。这些改善进一步改善具有鳍式场效应晶体管的集成电路的可信度。

[0054] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变型，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。