一种电流产生器，包括一能隙电路、一运算放大器与一输出电阻。能隙电路用以输出对环境温度与电源电压不敏感的一能隙参考电压。运算放大器的正输入端接收能隙参考电压，运算放大器的输出端耦接其负输入端，以得到实质上与能隙参考电压相等的输出电压。输出电阻串联耦接至运算放大器的输出端，以产生一输出电流流过输出电阻。如此，电流产生器所产生的输出电流对环境温度与电源电压不敏感。因此，输出电流会更精确且更稳定。
一运算放大器，具有一正输入端、一负输入端与一输出端，该正输入端用以接收该能隙参考电压，该输出端耦接该负输入端，以得到实质上与该能隙参考电压相等的一输出电压；以及一输出电阻，串联耦接至该运算放大器的输出端，以产生流过该输出电阻的一输出电流，其中，该能隙电路包括：
一第一、一第二与一第三双极结型晶体管，该第一、该第二与该第三双极结型晶体管的集极均耦接一负电源电压；
一第一、一第二与一第三金属氧化物半导体晶体管，该第一、该第二与该第三金属氧化物半导体晶体管的源极均耦接一正电源电压，并分别被偏压以产生一第一、一第二与一第三内部电流，分别由该第一、该第二与该第三金属氧化物半导体晶体管的漏极，流入该第一、该第二与该第三双极结型晶体管的射极；
一第一与一第二电阻，该第一电阻耦接于该第二双极结型晶体管的射极与该第二金属氧化物半导体晶体管的漏极间，该第二电阻耦接于该第三双极结型晶体管的射极与该第三金属氧化物半导体晶体管的漏极间；以及一差动放大器，依据该第一与该第二金属氧化物半导体晶体管的漏极的电压产生一偏压电压，以对该第一、该第二与该第三金属氧化物半导体晶体管进行偏压；
其中，该第三金属氧化物半导体晶体管的漏极的电压输出为该能隙参考电压。
2.如权利要求1所述的电流产生器，其中，该能隙电路为一与绝对温度成比例的电压产生器。
3.如权利要求1所述的电流产生器，其中，该第二双极结型晶体管的PN接面的面积大于该第一双极结型晶体管的PN接面的面积。
4.如权利要求1所述的电流产生器，其中，该运算放大器为一差动对放大器。
5.如权利要求1所述的电流产生器，其中，该运算放大器包括：一金属氧化物半导体晶体管对，用以被偏压以产生一偏压电流，该金属氧化物半导体晶体管对的栅极被定义为该正输入端与该负输入端；
一输出金属氧化物半导体晶体管，其栅极耦接至该金属氧化物半导体晶体管对的其中之一的漏极，其源极耦接至一正电源电压，其漏极输出该输出电压。
电流产生器
技术领域
[0001] 本发明涉及一种电流产生器，且特别是涉及一种对环境温度与电源电压不敏感的电流产生器。
背景技术
[0002] 传统电流产生器所产生的输出电流与电源电压、环境温度、工艺边界(Process corner)与电阻的电阻值偏移相关。 因此，在特定情况下，输出电流可能不是预定输出的值，且可能使下一级电路产生错误动作。
[0003] 图1示出了传统电流产生器的电路图。 在图1中，输出电流Ia等于(Vgs-Vt)/Ra。 其中，Vgs为晶体管110的栅极与源极间的跨压，Vt为晶体管110的热电压。 由于Vgs相关于电源电压Vdd与Vss，且Vt对环境温度很敏感，因此，输出电流Ia也相关于电源电压与环境温度，同时也相关于工艺边界与电阻Ra的电阻值偏移。
发明内容
[0004] 本发明有关于一种电流产生器。 电流产生器所产生的输出电流与环境温度和电源电压的相关性很低。
[0005] 根据本发明的第一方面，提出一种电流产生器，包括：一能隙电路，用以输出一能隙参考电压；一运算放大器，具有一正输入端、一负输入端与一输出端，该正输入端用以接收该能隙参考电压，该输出端耦接该负输入端，以得到实质上与该能隙参考电压相等的一输出电压；以及一输出电阻，串联耦接至该运算放大器的输出端，以产生流过该输出电阻的一输出电流，其中，该能隙电路包括：一第一、一第二与一第三双极结型晶体管，该第一、该第二与该第三双极结型晶体管的集极均耦接一负电源电压；一第一、一第二与一第三金属氧化物半导体晶体管，该第一、该第二与该第三金属氧化物半导体晶体管的源极均耦接一正电源电压，并分别被偏压以产生一第一、一第二与一第三内部电流，分别由该第一、该第二与该第三金属氧化物半导体晶体管的漏极，流入该第一、该第二与该第三双极结型晶体管的射极；一第一与一第二电阻，该第一电阻耦接于该第二双极结型晶体管的射极与该第二金属氧化物半导体晶体管的漏极间，该第二电阻耦接于该第三双极结型晶体管的射极与该第三金属氧化物半导体晶体管的漏极间；以及一差动放大器，依据该第一与该第二金属氧化物半导体晶体管的漏极的电压产生一偏压电压，以对该第一、该第二与该第三金属氧化物半导体晶体管进行偏压；其中，该第三金属氧化物半导体晶体管的漏极的电压输出为该能隙参考电压。
[0006] 为使本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
[0007] 图1示出了传统电流产生器的电路图。
[0008] 图2示出了依照本发明实施例的电流产生器的方块图。
[0009] 图3示出了实现图2的电流产生器200的电路图。
[0010] 附图符号说明
[0011] 110、120、M1、M2、M3、221、222、223：金属氧化物半导体晶体管[0012] 210：能隙电路
[0013] 211、212、213：双极结型晶体管
[0014] 214：差动放大器
[0015] 220：运算放大器
具体实施方式
[0016] 图2示出了依照本发明实施例的电流产生器的方块图。 图2的电流产生器200包括一能隙电路210、一运算放大器220与一输出电阻Ro。 能隙电路210可以是与绝对温度成比例(Proportional to absolute temperature，PTAT)的电压产生器。 能隙电路210用以输出一能隙参考电压Vr。 运算放大器220的正输入端接收能隙参考电压Vr。 运算放大器220的负输入端与输出端耦接，以于运算放大器220的输出端产生实质上与能隙参考电压Vr相等的输出电压Vo。 输出电阻Ro串联耦接至运算放大器220的输出端，以产生输出电流Io，流过输出电阻Ro。
[0017] 由能隙电路210所输出的能隙参考电压Vr与环境温度和电源电压的相关性很低。因此，通过耦接运算放大器220的负输入端与输出端，所得到的输出电压Vo实质上等于参考电压Vr，且对环境温度与电源电压不敏感。 如此，实质上等于Vo/Ro的输出电流Io也对环境温度与电源电压不敏感。
[0018] 图3示出了实现图2的电流产生器200的电路图。能隙电路210可以为与绝对温度成比例的电压产生器。 能隙电路210包括金属氧化物半导体晶体管M1、M2与M3、双极结型晶体管211、212与213、电阻R1与R2、与差动放大器214。 双极结型晶体管211至213的基极与集极均耦接至电源电压VSS。 金属氧化物半导体晶体管M1至M3的源极均耦接至电源电压VDD，且被偏压以产生内部电流I1至I3流过双极结型晶体管211至213的射极。 电阻R1耦接于双极结型晶体管212的射极与金属氧化物半导体晶体管M2的漏极之间，而电阻R2耦接于双极结型晶体管213的射极与金属氧化物半导体晶体管M3的漏极之间。
[0019] 内部电流I2与I3实质上相等。 金属氧化物半导体晶体管M1与M2的漏极的电压实质上相等。 此二电压被输入至差动放大器214作为正输入电压与负输入电压，以产生一偏压电压。 此偏压电压用以对金属氧化物半导体晶体管M1至M3进行偏压。 差动放大器214可以是具有至少一对金属氧化物半导体晶体管的差动对放大器，如图3所示，然而实际应用上并不限于此。
[0020] 在本例中，双极结型晶体管212的PN接面的面积可以设计为双极结型晶体管211的PN接面的面积的N倍。 N为一正整数。 能隙参考电压Vr实质上等于Veb+(R2×Vt×InN)/R1，其中Veb为双极结型晶体管213的射极与源极间的跨压，Vt为双极结型晶体管211与212的热电压。 能隙参考电压Vr系环境温度与电源电压VDD和VSS不敏感。
[0021] 举例来说，运算放大器220可以是差动对放大器，此差动对放大器为单位增益放大器。如图3所示，运算放大器220包括至少一晶体管221与222与输出晶体管223。金属氧化物半导体晶体管对221与222以一偏压电流来偏压。输出晶体管223的源极耦接至电源电压VDD。 输出晶体管223的栅极耦接金属氧化物半导体晶体管对221与222的其中之一的漏极，例如是晶体管221的漏极。 输出晶体管223的漏极耦接输出电阻Ro。
晶体管221与222的栅极分别被定义为运算放大器220的正输入与负输入端，而输出晶体管223的漏极被定义为运算放大器220的输出端。 然而，运算放大器220可以有其它不同的设计，并不限于上述例子。
[0022] 运算放大器220的输出端与输出电阻Ro串联耦接。在本发明实施例中，若VSS为0V，则输出电流Io实质上等于(Veb+(R2×Vt×InN)/R1)/Ro。
[0023] 因为Veb+(R2×Vt×InN)/R1对环境温度和电源电压不敏感，输出电流Io与环境温度和电源电压的相关性很低。 因此，依据本发明实施例的电流产生器可以提供较精确与稳定的输出电流。
[0024] 综上所述，虽然本发明已以一较佳实施例披露如上，但其并非用以限定本发明。 本领域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与修饰。 因此，本发明的保护范围应以本发明的权利要求为准。
