本发明提供一种用于显示装置的存储及控制装置与存储器。此存储及控制装置包括存储器、感测栓锁电路以及时序及存储器控制装置。存储器用以存储数据，存储器具有一显示数据总线及一总体数据总线。感测栓锁电路用以感测并栓锁住显示数据总线上的数据。时序及存储器控制装置控制存储器，而使显示用的数据表现在显示数据总线上，且使感测栓锁电路输出显示数据总线上的数据。其中，当显示装置欲将数据存入存储器时，总体数据总线上的数据被存储至存储器内。
一存储器，用以存储数据，该存储器具有一显示数据总线及一总体数据总线，其中该存储器还包括：一存储器区块，所述存储器区块包括：
多个位线，耦接至所述存储单元以及该显示数据总线；以及
一选择感测输出入电路，耦接至该存储器区块及该总体数据总线，用以将该总体数据总线上的数据存储至该存储器区块，或将该存储器区块所存储的数据输出至该总体数据总线；
一感测栓锁电路，耦接至该显示数据总线，用以感测并栓锁住该显示数据总线上的数据，其中该感测栓锁电路包括多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述感测栓锁器输出该显示数据总线上的数据，以作为显示时使用；以及一时序及存储器控制装置，耦接至该存储器及该感测栓锁电路，该时序及存储器控制装置控制该存储器，而使显示用的数据表现在该显示数据总线上，且使该感测栓锁电路输出该显示数据总线上的数据，以作为显示时使用，其中，当该显示装置欲将数据存入该存储器时，该总体数据总线上的数据被存储至该存储器内。
2.如权利要求1所述的用于显示装置的存储及控制装置，其中，该显示数据总线的输出带宽大于该总体数据总线的输出带宽。
一存储器，用以存储数据，该存储器具有一显示数据总线及一总体数据总线，其中该存储器还包括：一存储器区块，所述存储器区块包括：
多个位线，耦接至所述存储单元以及该显示数据总线；以及
一选择感测输出入电路，耦接至该存储器区块及该总体数据总线，用以将该总体数据总线上的数据存储至该存储器区块，或将该存储器区块所存储的数据输出至该总体数据总线；
一感测栓锁电路，耦接至该显示数据总线，用以感测并栓锁住该显示数据总线上的数据，其中该感测栓锁电路包括：多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一；以及多个多路复用器，每一多路复用器具有多个输入端与输出端，每一多路复用器的输入端耦接至所述感测栓锁器之一的输出端，其中，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述多路复用器输出该显示数据总线上的数据，以作为显示时使用；以及一时序及存储器控制装置，耦接至该存储器及该感测栓锁电路，该时序及存储器控制装置控制该存储器，而使显示用的数据表现在该显示数据总线上，且使该感测栓锁电路输出该显示数据总线上的数据，以作为显示时使用，其中，当该显示装置欲将数据存入该存储器时，该总体数据总线上的数据被存储至该存储器内。
4.如权利要求3所述的用于显示装置的存储及控制装置，其中，该显示数据总线的输出带宽大于该总体数据总线的输出带宽。
5.如权利要求3所述的用于显示装置的存储及控制装置，其中，所述多路复用器的数量小于或等于所述感测栓锁器的数量。
一显示数据总线，用以提供传送显示用的数据至该存储器外部的路径；
一总体数据总线，用以提供该显示装置存取该存储器的路径；
n行位线，耦接至该显示数据总线，其中，n为大于等于1的正整数；
m*n个存储单元，排成一矩阵，用以存储数据，其中，每一列字符线与每一行位线之间耦接有所述存储单元之一；以及一选择感测输出入电路，耦接至该存储器区块及该总体数据总线，用以将该总体数据总线上的数据存储至该存储器区块，或将该存储器区块所存储的数据输出至该总体数据总线；
一感测栓锁电路，耦接至该显示数据总线，用以感测并栓锁住该显示数据总线上的数据，其中该感测栓锁电路包括多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述感测栓锁器输出该显示数据总线上的数据，以作为显示时使用；以及一时序及存储器控制装置，耦接至该存储器及该感测栓锁电路，该时序及存储器控制装置控制该存储器，而使显示用的数据表现在该显示数据总线上，且使该感测栓锁电路输出该显示数据总线上的数据，以作为显示时使用，其中，当该显示装置欲将数据存入该存储器时，该总体数据总线上的数据被存储至该存储器内。
7.如权利要求6所述的用于显示装置的存储及控制装置，其中，该显示数据总线的输出带宽大于该总体数据总线的输出带宽。
一显示数据总线，用以提供传送显示用的数据至该存储器外部的路径；
一总体数据总线，用以提供该显示装置存取该存储器的路径；
n行位线，耦接至该显示数据总线，其中，n为大于等于1的正整数；
m*n个存储单元，排成一矩阵，用以存储数据，其中，每一列字符线与每一行位线之间耦接有所述存储单元之一；以及一选择感测输出入电路，耦接至该存储器区块及该总体数据总线，用以将该总体数据总线上的数据存储至该存储器区块，或将该存储器区块所存储的数据输出至该总体数据总线；
一感测栓锁电路，耦接至该显示数据总线，用以感测并栓锁住该显示数据总线上的数据，其中该感测栓锁电路包括：多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一；以及多个多路复用器，每一多路复用器具有多个输入端与输出端，每一多路复用器的输入端耦接至所述感测栓锁器之一的输出端，其中，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述多路复用器输出该显示数据总线上的数据，以作为显示时使用；以及一时序及存储器控制装置，耦接至该存储器及该感测栓锁电路，该时序及存储器控制装置控制该存储器，而使显示用的数据表现在该显示数据总线上，且使该感测栓锁电路输出该显示数据总线上的数据，以作为显示时使用，其中，当该显示装置欲将数据存入该存储器时，该总体数据总线上的数据被存储至该存储器内。
9.如权利要求8所述的用于显示装置的存储及控制装置，其中，该显示数据总线的输出带宽大于该总体数据总线的输出带宽。
10.如权利要求8所述的用于显示装置的存储及控制装置，其中，所述多路复用器的数量小于或等于所述感测栓锁器的数量。
用于显示装置的存储及控制装置与存储器
技术领域
[0001] 本发明涉及一种显示装置，且特别是涉及一种用于显示装置的存储及控制装置与存储器。
背景技术
[0002] 液晶显示装置(liquid crystal display device)在1970年代初期，首先应用在电子计算器及电子钟表上。随后，因有多种新的光电效应被发现及驱动技术的改良，目前已广泛应用在电视、行动电话、笔记本型计算机、个人数字助理(personal digital assistance，PDA)等。
[0003] 请参照图1，图1为现有用于显示装置的数据驱动电路的方块图。其中存储及控制装置110的结构中，存储器101在数字显示装置系统中扮演着存储数据的重要角色。值得注意的是，存储器101内的数据输出路径与外部数据输入路径都是通过存储器101的总体数据总线(general data bus)GDBus来进行。
[0004] 另外，从存储器101读出的数据不能直接传送至显示面板，显示用的数据需先经移位寄存器(shift register)103的逻辑演算，再由线栓锁器121、电平移位器123、数/模转换器125与源极驱动器127等的处理与传送。
[0005] 现有显示装置由于受到总体数据总线GDBus的输出带宽的限制，又因显示用的数据读出后还需要经移位寄存器103的逻辑处理，这使得整个系统的操作速度变慢，在速度上已经受到很大的挑战！再以当今显示装置趋向大尺寸的液晶显示面板发展，上述数据会受限于存储器的输出结构，不利于大尺寸显示装置(例如大尺寸液晶电视)的开发。有鉴于此，显示装置的相关制造厂商莫不急于寻求适当的解决方式，克服上述的问题。 发明内容
[0006] 本发明的目的是提供一种用于显示装置的存储及控制装置，此存储及控制装置具有感测栓锁电路、显示数据总线及总体数据总线，可以使显示用的 数据表现在显示数据总线上，而感测栓锁电路与显示数据总线的耦接可以提供显示用的数据输出的路径。 [0007] 本发明另提供一种用于显示装置的存储器，此存储器具有一显示数据总线及一总体数据总线，其中，显示数据总线可以提供传送显示用的数据输出的路径，而总体数据总线可以提供显示装置存取存储器的路径。
[0008] 本发明提出一种用于显示装置的存储及控制装置，其包括存储器、感测栓锁电路以及时序及存储器控制装置。存储器用以存储数据，存储器具有一显示数据总线及一总体数据总线。其中该存储器还包括一存储器区块；以及一选择感测输出入电路，耦接至该存储器区块及该总体数据总线，用以将该总体数据总线上的数据存储至该存储器区块，或将该存储器区块所存储的数据输出至该总体数据总线。其中，所述存储器区块包括：多个存储单元，用以存储数据；以及多个位线，耦接至所述存储单元以及该显示数据总线。感测栓锁电路耦接至显示数据总线，用以感测并栓锁住显示数据总线上的数据，其中该感测栓锁电路包括多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述感测栓锁器输出该显示数据总线上的数据，以作为显示时使用。时序及存储器控制装置耦接至存储器及感测栓锁电路，时序及存储器控制装置控制存储器，而使显示用的数据表现于显示数据总线上，且使感测栓锁电路输出显示数据总线上的数据，以作为显示时使用。其中，当显示装置欲将数据存入存储器时，总体数据总线上的数据被存储至存储器内。
[0009] 本发明提出一种用于显示装置的存储及控制装置，其包括存储器、感测栓锁电路以及时序及存储器控制装置。存储器用以存储数据，存储器具有一显示数据总线及一总体数据总线。其中该存储器还包括一存储器区块；以及一选择感测输出入电路，耦接至该存储器区块及该总体数据总线，用以将该总体数据总线上的数据存储至该存储器区块，或将该存储器区块所存储的数据输出至该总体数据总线。其中，所述存储器区块包括：多个存储单元，用以存储数据；以及多个位线，耦接至所述存储单元以及该显示数据总线。感测栓锁电路耦接至显示数据总线，用以感测并栓锁住显示数据总线上的数据，其中该感测栓锁电路包括：多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位 线之一；以及多个多路复用器，每一多路复用器具有多个输入端与输出端，每一多路复用器的输入端耦接至所述感测栓锁器之一的输出端，其中，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述多路复用器输出该显示数据总线上的数据，以作为显示时使用。时序及存储器控制装置耦接至存储器及感测栓锁电路，时序及存储器控制装置控制存储器，而使显示用的数据表现于显示数据总线上，且使感测栓锁电路输出显示数据总线上的数据，以作为显示时使用。其中，当显示装置欲将数据存入存储器时，总体数据总线上的数据被存储至存储器内。 [0010] 从另一观点来看，本发明另提出一种用于显示装置的存储及控制装置，其包括存储器、感测栓锁电路以及时序及存储器控制装置。存储器包括显示数据总线、总体数据总线、存储器区块以及选择感测输出入电路。显示数据总线用以提供传送显示用的数据至存储器外部的路径。总体数据总线用以提供显示装置存取存储器的路径。存储器区块包括m列字符线、n行位线以及m*n个存储单元，其中，m为大于等于1的正整数。n行位线耦接至显示数据总线，其中，n为大于等于1的正整数。m*n个存储单元排成一矩阵用以存储数据，其中每一列字符线与每一行位线之间耦接有这些存储单元之一。选择感测输出入电路耦接至存储器区块及总体数据总线，用以将总体数据总线上的数据存储至存储器区块，或将存储器区块所存储的数据输出至总体数据总线。感测栓锁电路耦接至显示数据总线，用以感测并栓锁住显示数据总线上的数据，其中该感测栓锁电路包括多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述感测栓锁器输出该显示数据总线上的数据，以作为显示时使用。时序及存储器控制装置耦接至存储器及感测栓锁电路。时序及存储器控制装置控制存储器，而使显示用的数据表现于显示数据总线上，且使感测 栓锁电路输出显示数据总线上的数据以作为显示时使用，其中，当显示装置欲将数据存入存储器时，总体数据总线上的数据被存储至存储器内。 [0011] 从另一观点来看，本发明另提出一种用于显示装置的存储及控制装置，其包括存储器、感测栓锁电路以及时序及存储器控制装置。存储器包括显示数据总线、总体数据总线、存储器区块以及选择感测输出入电路。显示数据总线用以提供传送显示用的数据至存储器外部的路径。总体数据总线用以提供显示装置存取存储器的路径。存储器区块包括m列字符线、n行位线以及m*n个存储单元，其中，m为大于等于1的正整数。n行位线耦接至显示数据总线，其中，n为大于等于1的正整数。m*n个存储单元排成一矩阵用以存储数据，其中每一列字符线与每一行位线之间耦接有这些存储单元之一。选择感测输出入电路耦接至存储器区块及总体数据总线，用以将总体数据总线上的数据存储至存储器区块，或将存储器区块所存储的数据输出至总体数据总线。感测栓锁电路耦接至显示数据总线，用以感测并栓锁住显示数据总线上的数据，其中该感测栓锁电路包括：多个感测栓锁器，每一感测栓锁器具有输入端与输出端，每一感测栓锁器的输入端通过该显示数据总线耦接至对应的所述位线之一；以及多个多路复用器，每一多路复用器具有多个输入端与输出端，每一多路复用器的输入端耦接至所述感测栓锁器之一的输出端，其中，当该时序及存储器控制装置使显示用的数据表现在该显示数据总线上时，所述多路复用器输出该显示数据总线上的数据，以作为显示时使用。时序及存储器控制装置耦接至存储器及感测栓锁电路。时序及存储器控制装置控制存储器，而使显示用的数据表现于显示数据总线上，且使感测栓锁电路输出显示数据总线上的数据以作为显示时使用，其中，当显示装置欲将数据存入存储器时，总体数据总线上的数据被存储至存储器内。
[0012] 上述的用于显示装置的存储及控制装置，在一实施例中，显示数据总线的输出带宽大于总体数据总线的输出带宽。
[0013] 本发明的存储及控制装置中，存储器具有显示数据总线及总体数据总线的结构，因此当时序及存储器控制装置控制存储器，而使显示用的数据可以表现于显示数据总线上，且使感测栓锁电路可以输出显示数据总线上的数据，来作为显示使用。 [0014] 为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发明的实施例，并配合附图，作详细说明如下。
[0015] 附图说明
[0016] 图1绘示为现有用于显示装置的数据驱动电路的方块图。
[0017] 图2为根据本发明一实施例的用于显示装置的数据驱动电路的方块图。 [0018] 图3为图2的存储器的电路图。
[0019] 图4为根据本发明另一实施例的用于显示装置的数据驱动电路的结构图。 [0020] 图5至图7为根据本发明另一实施例的用于显示装置的存储及控制装置的电路图。
[0021] 附图符号说明
[0022] 101：现有存储器
[0023] 110：现有存储及控制装置
[0024] 103：移位寄存器
[0025] 121、221：线栓锁器
[0026] 123、223：电平移位器
[0027] 125、225：数/模转换器
[0028] 127、227：源极驱动器
[0029] 210、410、500：存储及控制装置
[0030] 211、510、610、710：时序及存储器控制装置
[0031] 213、413a、413b、520、620、720：感测栓锁电路
[0032] 215、415a、415b、550、650、750：存储器
[0033] 217、530、630、730：存储器区块
[0034] 219：选择感测输出入电路
[0035] 521-52n、641-642n、721-72n：感测栓锁器
[0036] 621-62n、741-74n：多路复用器
[0037] BL1-BL2n：位线
[0038] CL1-CLm：字符线
[0039] DDBus：显示数据总线
[0040] GDBus：总体数据总线。
具体实施方式
[0041] 有鉴于现有用于显示装置的存储器只有一数据输出路径，本发明的主要特征之一是存储器要具备一传送显示用的数据至存储器外部的路径及一显示装置存取存储器的路径。因此，本发明以下诸实施例描述的特性，存储器都具有此二条传送路径，详细说明如后。 [0042] 请参照图2，图2为根据本发明一实施例的用于显示装置的数据驱动电路的方块图。数据驱动电路包括源极驱动器227、数/模转换器225、电平移位器223、线栓锁器221以及存储及控制装置210。其中，本发明主要是在存储及控制装置210上，其余的电路例如源极驱动器227、数/模转换器225、电平移位器223与线栓锁器221等与现有技术相同，因此不多赘述。
[0043] 承上述，在本实施例中，存储及控制装置210包括存储器215、感测栓锁电路213以及时序及存储器控制装置211。感测栓锁电路213耦接于显示数据总线DDBus与线栓锁器221之间，时序及存储器控制装置211耦接至存储器215及感测栓锁电路213。此外，存储器215具有一显示数据总线DDBus及一总体数据总线GDBus，并且存储器215是可以用来存储数据。此感测栓锁电路213是用来感测并栓锁住显示数据总线DDBus上的数据，以及当显示时可以输出显示数据总线DDBus上的数据。时序及存储器控制装置211控制存储器215，而使显示用的数据表现在显示数据总线DDBus上，且使感测栓锁电路213输出显示数据总线DDBus上的数据，来作为显示时使用。当显示装置欲存储数据至存储器215或是依外部需求来读取存储器215数据，可以通过总体数据总线GDBus来作为数据传送的路径。此总体数据总线GDBus的 设计与一般存储器的总体数据总线并无特别的差别。 [0044] 再来请参照图3，图3用以详细说明图2的存储器215的电路结构。此存储器215还包括存储器区块217与选择感测输出入电路219。存储器区块217包括m*n个存储单元、位线BL1-BLn以及字符线CL1-CLm，其中，m、n为大于1的正整数，n行位线耦接至这些存储单元以及显示数据总线DDBus。选择感测输出入电路219耦接于存储器区块217及总体数据总线GDBus之间。这m*n个存储单元用以存储数据，而选择感测输出入电路219用以将总体数据总线GDBus上的数据存储至存储器区块217，或将存储器区块217所存储的数据输出至总体数据总线GDBus。
[0045] 请参照图2与图3，值得注意的是，存储及控制装置210因有一独立传送显示用的数据输出路径，如图2的显示数据总线DDBus与感测栓锁电路213，此路径可以同时输出方式传送n行位在线的数据，因此上述所描述的结构能够使存储器215的数据在显示时可以更快速度传送数据。另一值得注意的是，此显示数据总线DDBus的输出带宽大于总体数据总线GDBus的输出带宽。
[0046] 请参照图4，图4为根据本发明另一实施例的用于显示装置的数据驱动电路的结构图。依照本发明可以使用一种新结构，尤其是当今显示装置趋向大尺寸的液晶显示面板发展。此存储及控制装置410包括存储器415a、415b及感测栓锁电路413a、413b以及时序及存储器控制装置411。其中，每一存储器以一对一方式耦接至一感测栓锁电路，且每一存储器具有一显示数据总线与一总体数据总线。例如，存储器413a具有显示数据总线DDBusa与总体数据总线GDBusa，存储器415b具有显示数据总线DDBusb与总体数据总线GDBusb。本项技术具有通常知识者应当可以了解此处的存储器与感测栓锁电路的数量可以斟酌倍增，也应当可以了解加倍输出带宽的目的是为配合显示面板的像素矩阵来输出对应的显示数据，因此可以加倍传送显示用的数据。在不偏离本发明的精神与范围下，本发明的保护范围应不限于实施例所揭示。
[0047] 接下来的实施例，将进一步说明不同的感测栓锁电路与存储器的耦接关系，及感测栓锁电路是如何输出显示数据总线DDBus上的数据，以作为显示时的使用。 [0048] 请参照图5，图5为根据本发明另一实施例的用于显示装置的存储及控制装置的电路图。存储及控制装置500包括感测栓锁电路520、存储器550以及时序及存储器控制装置510。时序及存储器控制装置510耦接至存储器 550及感测栓锁电路520。其中，存储器550的结构相同于前述图3实施例的存储器215，因此可以参考前面实施例的描述，在此不赘述。感测栓锁电路520包括感测栓锁器521-521n，每一感测栓锁器(521-521n)具有一输入端与一输出端，每一感测栓锁器的输入端通过显示数据总线DDBus耦接至对应的这些位线BL1-BLn之一，例如感测栓锁器521的输入端耦接至位线BL1、感测栓锁器522的输入端耦接至位线BL2，相同上述耦接方式直到感测栓锁器52n的输入端耦接至位线BLn。当时序及存储器控制装置510使显示用的数据表现在显示数据总线DDBus上时，这些感测栓锁器
521-52n可以输出显示数据总线DDBus上的数据，来作为显示时使用。
[0049] 请参照图6，图6为根据本发明另一实施例的用于显示装置的存储及控制装置的电路图。存储及控制装置600包括感测栓锁电路620、存储器650以及时序及存储器控制装置610。时序及存储器控制装置610耦接至存储器650及感测栓锁电路620。其中，存储器650结构类似于前述图3实施例的存储器215，存储器区块630同样具有m*n个存储单元，不同的是字符线(CL1-CLm/2)的数量减半，而位线(BL1-BL2n)的数量成双倍。感测栓锁电路620包括多路复用器621-62n及感测栓锁器641-642n。每一感测栓锁器(641-642n)具有一个输入端与一输出端，每一感测栓锁器(641-642n)的输入端通过显示数据总线DDBus耦接至对应之位线BL1-BL2n之一，例如感测栓锁器641的输入端耦接至位线BL1、感测栓锁器642的输入端耦接至位线BL2，相同上述耦接方式直到感测栓锁器642n的输入端耦接至位线BL2n。每一多路复用器(621-62n)具有二个输入端与一输出端，每一多路复用器之输入端耦接对应感测栓锁器641-642n之一的输出端，例如多路复用器621的第一输入端与第二输入端分别耦接至感测栓锁器641的输出端与感测栓锁器642的输出端，多路复用器62n的第一输入端与第二输入端分别耦接至感测栓锁器642n-1的输出端与感测栓锁器642n的输出端。当时序及存储器控制装置610使显示用的数据表现在显示数据总线DDBus上时，多路复用器621-62n等可以输出显示用的数据来作为显示使用。
[0050] 值得注意的是，上述实施方式若一笔显示用的数据为n位的像素数据，则当使能字符线CL1-CLm/2其中一列时，等于感测栓锁器641-642n栓锁住二笔显示用数据。由于每次只传送一笔显示用数据，藉由多路复用器621-62n本身对其输入端作切换，另一笔显示用的数据在下次再传送。所属领域具有 通常知识者可以依其需求，依据本发明的精神与前述实施例的教示，以其它种类多路复用器与感测栓锁器的组合，在使能其中一列字符线时，可以使感测栓锁电路栓锁住(读取到)不止二笔显示用的数据。
[0051] 请参照图7，图7为根据本发明另一实施例的用于显示装置的存储及控制装置之电路图。存储及控制装置700包括感测栓锁电路720、存储器750以及时序及存储器控制装置710。时序及存储器控制装置710耦接至存储器750及感测栓锁电路720。其中，存储器750结构相同于前述图6实施例的存储器650，存储器区块730具有m*n个存储单元、m/2列字符线(CL1-CLm/2)以及2n行位线(BL1-BL2n)，其中，m/2、n为大于1的正整数。感测栓锁电路包括感测栓锁器721-721n、多路复用器741-74n。每一多路复用器(741-74n)具有二个输入端与一输出端，每一多路复用器的每一输入端通过显示数据总线DDBus耦接至对应的位线BLa1-BLn2之一，例如多路复用器741的第一输入端与第二输入端分别耦接至位线BL1与BL2，多路复用器74n的第一输入端与第二输入端分别耦接至位线BL2n-1与BL2n。
每一感测栓锁器(721-72n)具有一输入端与一输出端，每一感测栓锁器的输入端对应的多路复用器741-74n之一的输出端，例如以一对一方式耦接，感测栓锁器721的输入端耦接至多路复用器741的输出端，感测栓锁器722的输入端耦接至多路复用器742的输出端，感测栓锁器72n的输入端耦接至多路复用器74n的输出端。当时序及存储器控制装置710使显示用的数据表现在显示数据总线DDBus上时，感测栓锁器721-72n输出显示数据总线上的数据，以作为显示时使用。
[0052] 上述实施方式若一笔显示用的数据为n位的像素数据，则当使能字符线CL1-CLm/2其中一列时，其列字符线与2n行位线的存储容量等于二笔显示用数据。由于每次只传送一笔显示用数据，多路复用器741-74n先切换来选择其中的n行位线，以传送第一笔显示用数据，在下次再作切换，选择其它的n行位线来传送第二笔显示用的数据。本技术领域具有通常知识者也可以视其需求，而依据本发明的精神与前述实施例的教示，以其它种类多路复用器与感测栓锁器的组合，在使能一列字符线时，使感测栓锁电路可以不止传送二笔显示用数据。
[0053] 综上所述，本发明实施例的存储及控制装置中，存储器具有一显示数据总线及一总体数据总线的结构，因此当时序及存储器控制装置控制存储器，而使显示用的数据表现在显示数据总线上，且使感测栓锁电路输出显示数据 总线上的数据，可以作为显示时使用。本发明所提供的存储及控制装置，至少具有下列优点：
[0054] 1.显示用的数据有独立的输出路径，不会受限于总体数据总线的输出带宽。 [0055] 2.显示用的数据可以直接由位线读出并栓锁于感测栓锁电路，在电路布局上可以节省布线空间与缩小电路面积。
[0056] 3.在使能一列字符线时，可以一次读取多笔显示用的数据，减少使能字符线次数并可减少功率消耗。
[0057] 4.具有快速将数据栓锁于感测栓锁电路上，可以提高操作速度。 [0058] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
