本发明涉及一种用于锁相回路中的相位鉴别器电路，该数字相位鉴别电路可程序设定参考信号及目标信号间的相位差，由此判断是否达到两信号相位差，进而对PLL频宽的控制，该电路包括接收一参考信号的可程序化相位差距选择器；一第一相位数字转换器，转换来自可程序化相位差距选择器的一输出信号为一第一数字程序代码；一第二相位数字转换器，转换一目标信号与此参考信号间的一相位差为一第二数字程序代码；以及一程序代码比较器，比较第一及第二数字程序代码，并根据第一及第二数字程序代码数值顺序的一改变，产生一第一指令信号进而控制。
一第一相位数字转换器，用以转换来自所述可程序化相位差距选择器的一输出信号为一第一数字程序代码；
一第二相位数字转换器，用以转换一目标信号与所述参考信号间的一相位差为一第二数字程序代码；以及一程序代码比较器，用以比较所述第一及所述第二数字程序代码，当所述第二数字程序代码小于所述第一数字程序代码时，产生一第一指令信号。
2.根据权利要求1所述的相位鉴别器，其中，所述可程序化相位差距选择器包括：一延迟链，接收所述参考信号，用以供应具有不同延迟的多个延迟参考信号；
一可程序化延迟选择器，用以选择至少其中一个所述延迟参考信号；以及一闩锁器，根据所述参考信号及所选择的所述延迟参考信号两者，产生一脉冲信号，所述脉冲信号为来自该可程序化相位差距选择器的所述输出信号。
3.根据权利要求1所述的相位鉴别器，其中，所述第一及所述第二数字程序代码为热程序代码。
4.根据权利要求1所述的相位鉴别器，其中，所述目标信号为由追踪所述参考信号的一锁相回路所产生。
一第一相位数字转换器，用以转换来自所述可程序化相位差距选择器的一输出信号为一第一数字程序代码；
一第二相位数字转换器，用以转换一目标信号与所述参考信号间的一相位差为一第二数字程序代码；
一程序代码比较器，用以比较所述第一及所述第二数字程序代码，当所述第二数字程序代码小于所述第一数字程序代码时，产生一第一指令信号；以及一信号确认模块，自所述程序代码比较器接收所述第一指令信号，且产生一确认的第二指令信号。
6.根据权利要求5所述的相位鉴别器，其中，所述可程序化相位差距选择器包括：一延迟链，接收所述参考信号，用以供应具有不同延迟的多个延迟参考信号；
一可程序化延迟选择器，用以选择至少其中一个所述延迟参考信号；以及一闩锁器，根据所述参考信号及所选择之所述延迟参考信号两者，产生一脉冲信号，所述脉冲信号为来自该可程序化相位差距选择器的该输出信号。
7.根据权利要求5所述的相位鉴别器，其中，所述第一及所述第二数字程序代码为热程序代码。
8.根据权利要求5所述的相位鉴别器，其中，所述信号确认模块包括一可程序化计数器，且所述第一指令信号为具有一预定脉冲宽度的一脉冲信号。
9.根据权利要求5所述的相位鉴别器，其中，所述第二指令信号为一开关切换信号。
10.一种决定一参考信号及一目标信号间的一相位差是否达到一可程序化差距值的方法，该方法包括：转变所述可程序化差距值为一脉冲信号的一预定脉冲宽度；
比较所述第一及所述第二数字程序代码；以及当所述第二数字程序代码小于所述第一数字程序代码时，产生一第一指令信号。
11.根据权利要求10所述的方法，其中所述转变包括：由所述参考信号产生多个延迟信号；
根据所述参考信号及所选择的所述延迟信号产生所述脉冲信号。
数字相位鉴别器
技术领域
[0001] 本发明通常涉及一种相位侦测电路，更特别地是涉及一种数字相位鉴别器。
背景技术
[0002] 响应两信号间的相位差的相位鉴别器在无线通讯系统中具有广泛的应用。举例来说，在快速调变锁相回路(Phase-Locked Loop，PLL)中，相位鉴别器可用以使回路频宽最佳化。在此PLL中，为了使噪声最小化，回路频宽应愈小愈好。为快速调变及解调频道，回路频宽必需够大以利于频率调变。然而，较宽的回路频宽将导致参考突波(reference spur)消除较差。为了调和PLL中这些对立的需求，常使用回路频宽增幅器。在频率的取得及追踪的过程中，若PLL的输出频率与参考频率之间的差异大时，则回路频宽增幅器将开启，使得PLL具有较宽的回路频宽。当PLL的输出频率落在参考频率的闭合范围中，回路频宽增幅器将关闭。
[0003] 回路频宽增幅器控制传统上透过如同使用多重相位频率侦测器及电荷泵的模拟电路、或透过模拟及数字电路的混合而实现。传统实施的一个问题在于其无法非常精确地区分参考信号与PLL输出信号间的相位差。另一问题，与类似的电路有关，当用以制造PLL的制程迁移至不同节点时，回路频宽增幅器控制电路需重新设计，以使新制程最佳化。
[0004] 因此，需要可精细地侦测相位差异且不受制程迁移影响的相位鉴别器。相位鉴别器可用以控制前述回路频宽增幅器，就像在许多其它应用一样地成功。
发明内容
[0005] 鉴于前述，本发明提供用于锁相回路中的一相位鉴别器电路，以决定参考信号及目标信号间的相位差是否达到可程序化差距值。在本发明的一方面，相位鉴别器电路包括：用以接收一参考信号的一可程序化相位差距选择器；一第一相位数字转换器，转换来自可程序化相位差距选择器的一输出信号为一第一数字程序代码；一第二相位数字转换器，转换一目标信号与此参考信号间的一相位差为一第二数字程序代码；以及一程序代码比较器，比较第一及第二数字程序代码，并根据第一及第二数字程序代码数值顺序的一改变，产生一第一指令信号。
[0006] 本发明的另一方面，相位鉴别器电路更包括一信号确认模块，在发出一第二指令信号前，来决定程序代码比较器是否一致地侦测第一及第二数字程序代码数值顺序的改变。
[0007] 然而，本发明的架构及操作方法，及其目标及优点，由以下特定具体实施例的描述，结合所附图式阅读时，将可更佳地了解。
附图说明
[0008] 图1为说明利用数字相位鉴别器(DPD)的锁相回路(PLL)电路的方块图。
[0009] 图2为根据本发明的一具体实施例，说明实施图1的DPD的方块图。
[0010] 图3为一时序波形，说明用于图2信号确认模块的计数器操作。
[0011] 图4为根据本发明另一具体实施例，说明图2的可程序化相位差距选择器的实行的方块图。
[0012] 所附随并形成此说明书一部分的图式是用以描述本发明某些方面。本发明及本发明所提供的系统的操作及组件的更清楚概念，透过参考于图式中说明的范例及具体实施例将更易显而易见，且并不限于此。其中相同的参考标号(若其出现于超过一个图)代表相同组件。本发明可通过参考结合描述于此处的一个或多个这些图式而有较佳的了解。应注意的是，图式中所描述的特征并非必定依比例绘制。
具体实施方式
[0013] 以下将提供可区别小量相位差的数字相位鉴别器的详细说明。相位差的临界值是可调整的。此外，所提出的数字相位鉴别器不受制程迁移影响。
[0014] 图1为说明利用数字相位鉴别器(Digital-Phase Discriminator，DPD)的锁相回路(PLL)电路的方块图。PLL为电子控制系统，其产生锁固于输入或参考(REF)信号的相位信号。PLL一般由相位频率侦测器(Phase Frequency Detector，PFD)110、电荷泵(ChargePump，CP)120、回路滤波器130、电压控制振荡器(Voltage ControlledOscillator，VCO)140，以负反馈组态方式建造。为使PLL的OUT信号达到REF信号的整数倍，反馈路径上也许有一分频器150。
[0015] 再参考图1，VCO 140产生周期性的OUT信号，其频率由输入控制电压控制，且通常与输入控制电压成比例。假设一开始VCO140的频率与REF信号的频率几乎相同。接着，若来自振荡器的相位落于REF信号之后，则PFD 110将激活电荷泵120以改变控制电压，而使VCO 140加速。同样地，若OUT相位前进至超过REF相位，则PFD 110会激活电荷泵120去改变控制电压，而使VCO 140减速。回路滤波器130消除来自电荷泵120的突然控制输入。若一开始OUT频率与REF频率差距甚多，则PFD 110也会响应此频率差异，以增加允许输入的锁定范围。
[0016] 再参考图1，为了允许快速收敛OUT频率及REF频率，回路滤波器130使用频宽增幅器135。当OUT与REF信号之间的频率差异大于由数字相位鉴别器(DPD)160设定的一预定临界值时，频宽增幅器135将开启，而当频率差异变得小于预定临界值时，频宽增幅器135将关闭。DPD 160侦测REF及PFD 110的输出PFDOUT两输入信号间之相位差异。设定信号“BITCNTL”用于调整预定的临界值。DPD 160产生输出信号“PDC”用于开启或关闭频宽增幅器135。
[0017] 图2为根据本发明一具体实施例，说明图1的DPD 160实施的方块图。DPD 160包括可程序化相位差距选择器210、二相位数字转换器220及230、程序代码比较器240、及信号确认模块250。可程序化相位差距选择器210有调整临界相位差距设定装置的功能。临界相位差距为REF及OUT信号间的相位差，若低于此值，频宽增幅器135将仍运作(开启)以使相位收敛较快，若高于此值，频宽增幅器135将关闭以使噪声减小至最少。显然地，临界相位差距应能够细微地调整，且足够的小。而描述于下文的可程序化相位差距选择器210将与如同前面所提及的数字相位鉴别器160相同以实施。
[0018] 回到图2，信号PFDOUT为脉冲信号，且成比例于REF及OUT信号间的相位差的脉冲宽度。可程序化相位差距选择器210接收REF信号作为一参考，并产生一脉冲信号REFD。REFD信号的脉冲宽度成比例于临界相位差距。信号PFDOUT也为脉冲信号，且成比例于REF及OUT信号间的相位差的脉冲宽度。接着，PFDOUT与REFD信号分别通过相位数字转换器
220及230分别转换为数字程序代码PFDC及REFC。数字程序代码PFDC及REFC在程序代码比较器240中比较。若程序代码PFDC大于程序代码RFEC，则程序代码比较器240将不会输出任何指令信号。一旦程序代码PFDC小于程序代码RFEC，则程序代码比较器240将输出指令信号CC，以关闭图1的频宽增幅器135。在此，数字程序代码PFDC及REFC可为热程序代码。热程序代码为可通过增加“1”到较高阶位的数字的一种程序代码，例如0001、0011、
0111、1111，如同线性温度计。显然地，热程序代码易用于比较。
[0019] 参考图2，指令信号CC在传送至图1的频宽增幅器135前，实际上是传送至信号确认模块250。信号确认模块250确认指令信号CC重复地出现于程序代码比较器240的输出，更确认REF与OUT信号间的相位差小于预设相位临界值，且指令信号CC非由偶发的噪声所产生。信号确认模块250可由一计数器(图未显示)实施。接着，在此情况下，来自程序代码比较器的CC信号为一具有预定频率的脉冲信号。当计数器计数达到一默认值，计数器将输出PDC信号，以关闭图1的频宽增幅器135。在达到默认值前的任何时刻，当CC脉冲信号停止，计数器将重新设定。因而，先前的CC脉冲信号被视为噪声引起的信号。显然地，本领域技术人员可通过许多其它方式来执行信号确认模块250。
[0020] 图3为一时序波形，说明用于图2信号确认模块的计数器操作。在T1期间，程序代码比较器240未产生指令信号CC。在T2期间，程序代码比较器240开始产生脉冲指令信号CC，其使计数器向上或向下计数。当到达一默认值时，计数器将产生一切换信号PDC于T3时期的开始。切换信号PDC用以关闭图1的频宽增幅器135。
[0021] 图4为根据本发明另一具体实施例，说明图2的可程序化相位差距选择器210的实行的方块图。可程序化相位差距选择器210具有一连串延迟单元410[0:3]的延迟链、可程序化延迟选择器420、及SR闩锁器430。延迟单元410[0:3]可由主动闸极(如图4所示)或被动组件所构成。虽然图4仅说明四阶延迟单元410[0:3]，但本领域技术人员可了解到，针对其个别应用，可扩大或缩减阶数为其它数目。
[0022] 可程序化延迟选择器420于其输入端DI[0:3]接收不同的延迟。设定信号“BITCNTL”于输出端DO[0:3]决定哪个延迟被激化。SR闩锁器430结合原始及延迟的REF信号形成具有欲获得的脉冲宽度的信号REFD。
[0023] 虽然在以上描述中使用了相位差，但本领域技术人员可了解，相位及频率二词可交替使用。当频率差小于时间脉冲周期(clockcycle)时，则使用相位差来侦测。而在其它时候，使用频率差本身来侦测。
[0024] 以上说明提供许多不同的具体实施例或实施本发明不同特征的具体实施例。特定具体实施例的组成及制程的描述用以帮助阐明本发明。当然，这些仅为具体实施例，并不会去限制描述于申请专利范围中的本发明。
[0025] 虽然本发明以一个或多个特定范例具体化描述及说明于此，然而其并非用以去限制本发明于所示详细说明中，因为在不偏离本发明的精神下及在申请专利范围的均等范畴及范围内，可做出许多修改及结构改变。因此，后附申请专利范围应以广义、符合本发明范畴的方式来解释，如以下所提出的申请专利范围。
[0026] 符号说明
[0027] 110相位频率侦测器
[0028] 120电荷泵
[0029] 130回路滤波器
[0030] 135频宽增幅器
[0031] 140电压控制振荡器
[0032] 150分频器
[0033] 160数字相位鉴别器
[0034] 210可程序化相位差距选择器
[0035] 220相位数字转换器
[0036] 230相位数字转换器
[0037] 240程序代码比较器
[0038] 250信号确认模块
[0039] 410[0:3]延迟单元
[0040] 420可程序化延迟选择器
[0041] 430 SR闩锁器
