发送装置及接收装置

摘要

本发明的发送装置(100)将数据包被写入到第1发送缓冲器(105)中之前的第1发送缓冲器的数据包的存储量向接收装置(200)输出。接收装置的第1接收缓冲量读出部(206)读出该数据包被从第1接收缓冲器读出之前的第1接收缓冲器的数据包的存储量。存储量相加部(207)将第1发送缓冲器的数据包的存储量与第1接收缓冲器的数据包的存储量相加，修正部(208)调节接收时间戳定时器(209)具备的可变频率振荡器的振荡频率，以使相加值为一定。

权利要求

1.一种发送装置，其特征在于，具备：

发送计数器部，计数一定周期的时钟信号；

第1发送缓冲器部，将所输入的数据包暂时存储，将存储的数据包输出；以及发送部，发送存储在上述第1发送缓冲器部中的数据包和表示该数据包被输入到本装置时的上述发送计数器部的计数值的发送计数器信息，并且将第1发送存储信息向传送路径发送，该第1发送存储信息用于特定在关于对上述第1发送缓冲器部进行该数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量。

2.如权利要求1所述的发送装置，其特征在于，

上述第1发送存储信息是上述第1发送缓冲器部的数据包的存储量。

3.如权利要求1所述的发送装置，其特征在于，

还具备对上述数据包附加上述发送计数器信息的计数器信息附加部；

上述发送部通过由上述计数器信息附加部附加了发送计数器信息的数据包的发送来进行上述数据包及上述发送计数器信息的发送。

4.如权利要求1所述的发送装置，其特征在于，

还具备对上述数据包附加上述第1发送存储信息的存储信息附加部；

上述发送部通过由上述存储信息附加部附加了第1发送存储信息的数据包的发送来进行上述数据包及上述第1发送存储信息的发送。

5.如权利要求1所述的发送装置，其特征在于，

还具备按照数据包的输入顺序对由上述发送部发送的数据包附加顺序号码的号码附加部。

6.如权利要求1所述的发送装置，其特征在于，

上述第1发送缓冲器部以固定位速率输出存储的数据包；

上述发送装置还具备将从上述第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部；

上述发送部还发送第2发送存储信息，该第2发送存储信息用于特定在关于对上述第

2发送缓冲器部进行数据包的输出处理的定时的该第2发 送缓冲器部的数据包的存储量。

7.如权利要求1所述的发送装置，其特征在于，

上述第1发送缓冲器部以固定位速率输出存储的数据包；

上述发送装置还具备将从上述第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部。

8.一种发送装置，其特征在于，具备：

发送计数器部，计数一定周期的时钟信号；

第1发送缓冲器部，将所输入的数据包暂时存储，将存储的数据包以固定位速率输出；

第2发送缓冲器部，将从上述第1发送缓冲器部输出的数据包暂时存储；以及发送部，发送存储在上述第1发送缓冲器部中的数据包和表示该数据包被输入到本装置时的上述发送计数器部的计数值的发送计数器信息，并且将发送存储信息向传送路径发送，该发送存储信息用于特定在关于对上述第2发送缓冲器部进行该数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量。

9.一种接收装置，其特征在于，具备：

接收部，从具有计数一定周期的时钟信号的发送计数器部及第1发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、以及用于特定在关于对上述第1发送缓冲器部进行该数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息；

接收计数器部，计数时钟信号，计数速度是可变的；

第1接收缓冲器部，将所接收的数据包暂时存储；

修正部，基于第1发送存储信息和第1接收存储信息，修正上述接收计数器部的计数速度，上述第1发送存储信息用于特定在关于对上述第1发送缓冲器部进行数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量，上述第1接收存储信息用于特定在关于对上述第1接收缓冲器部进行该数据包的输出处理的定时的该第1接收缓冲器部的数据包的存储量；以及 第1输出控制部，基于由上述接收部接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制。

10.如权利要求9所述的接收装置，其特征在于，

上述第1发送存储信息是上述第1发送缓冲器部的数据包的存储量；

上述第1接收存储信息是上述第1接收缓冲器部的数据包的存储量。

11.如权利要求9所述的接收装置，其特征在于，

上述修正部进行上述接收计数器部的计数速度的修正，以使上述第1发送缓冲器部的数据包的存储量与上述第1接收缓冲器部的数据包的存储量的和为一定。

12.如权利要求9所述的接收装置，其特征在于，

输入到上述发送装置中的数据包的输入位速率是可变位速率，上述传送路径的传送位速率是固定位速率。

13.如权利要求9所述的接收装置，其特征在于，

上述接收部从上述发送装置接收上述发送装置中按照数据包向该发送装置的输入顺序赋予给数据包的顺序号码；

上述接收装置还具备基于由上述接收部接收到的顺序号码检测上述接收部不能接收的数据包的数量的检测部；

上述修正部进行上述接收计数器部的计数速度的修正，以使上述第1发送缓冲器部的数据包的存储量、上述第1接收缓冲器部的数据包的存储量、和基于由上述检测部检测到的不能接收的数据包的数量的数据包的缺失量的和为一定。

14.如权利要求9所述的接收装置，其特征在于，

上述接收部，还从具有暂时存储上述第1发送缓冲器部以固定位速率输出的数据包并将存储的数据包输出的第2发送缓冲器部的上述发送装置，接收用于特定在关于对上述第

2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的存储量的第2发送存储信息；

上述接收装置还具备：

第2接收缓冲器部，将接收的数据包暂时存储，将存储的数据包以固定位速率向上述第1接收缓冲器部输出；以及 第2输出控制部，基于第2发送存储信息和第2接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制，上述第2发送存储信息用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量，上述第2接收存储信息用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量。

15.如权利要求9所述的接收装置，其特征在于，

上述发送装置还具有暂时存储上述第1发送缓冲器部以固定位速率输出的数据包并将存储的数据包输出的第2发送缓冲器部；

上述接收装置还具备：

第2接收缓冲器部，将接收的数据包暂时存储，将存储的数据包以固定位速率向上述第1接收缓冲器部输出。

16.一种接收装置，其特征在于，具备：

接收部，从具有计数一定周期的时钟信号的发送计数器部、将数据包暂时存储并将存储的数据包以固定位速率输出的第1发送缓冲器部、以及将该第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、以及用于特定在关于对上述第2发送缓冲器部进行该数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息；

接收计数器部，计数时钟信号，计数速度是可变的；

第1接收缓冲器部，将所输入的数据包暂时存储；

第2接收缓冲器部，将所接收的数据包暂时存储，将存储的数据包向上述第1接收缓冲器部输出；

修正部，基于发送存储信息和接收存储信息，修正上述接收计数器部的计数速度，上述发送存储信息用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量，上述接收存储信息用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量；

第1输出控制部，基于由上述接收部接收的上述发送计数器信息、和 表示上述接收计数器部的计数值的接收计数器信息，进行从上述第1接收缓冲器部的数据包的输出控制；

以及

第2输出控制部，基于发送存储信息和接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制，上述发送存储信息用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量，上述接收存储信息用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量。

17.一种发送方法，其特征在于，

发送存储在第1发送缓冲器部中的数据包和表示该数据包被输入到本装置时的发送计数器部的计数值的发送计数器信息，并且将第1发送存储信息向传送路径发送，该第1发送存储信息用于特定在关于对上述第1发送缓冲器部进行该数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量。

18.一种接收方法，其是在具有计数时钟信号并且计数速度可变的接收计数器部、和暂时存储所接收的数据包的第1接收缓冲器部的接收装置中进行的接收方法，其特征在于，具有：接收步骤，从具有计数一定周期的时钟信号的发送计数器部及第1发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、以及用于特定在关于对上述第1发送缓冲器部进行该数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息；

修正步骤，基于第1发送存储信息和第1接收存储信息，修正上述接收计数器部的计数速度，上述第1发送存储信息用于特定在关于对上述第1发送缓冲器部进行数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量，上述第1接收存储信息用于特定在关于对上述第1接收缓冲器部进行该数据包的输出处理的定时的该第1接收缓冲器部的数据包的存储量；以及第1输出控制步骤，基于由上述接收步骤接收的上述发送计数器信息、 和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制。

19.一种接收方法，其是在具有计数时钟信号并且计数速度可变的接收计数器部、暂时存储所输入的数据包的第1接收缓冲器部、和暂时存储所接收的数据包并将存储的数据包向该第1接收缓冲器部输出的第2接收缓冲器部的接收装置中进行的接收方法，其特征在于，具有：接收步骤，从具有计数一定周期的时钟信号的发送计数器部、将数据包暂时存储并将存储的数据包以固定位速率输出的第1发送缓冲器部、以及将该第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、以及用于特定在关于对上述第2发送缓冲器部进行该数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息；

修正步骤，基于发送存储信息和接收存储信息，修正上述接收计数器部的计数速度，上述发送存储信息用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量，上述接收存储信息用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量；

第1输出控制步骤，基于由上述接收步骤接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制；以及第2输出控制步骤，基于发送存储信息和接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制，上述发送存储信息用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量，上述接收存储信息用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量。

20.一种接收方法，其是在具有计数时钟信号并且计数速度可变的接收计数器部、暂时存储所输入的数据包的第1接收缓冲器部、和 暂时存储所接收的数据包并将存储的数据包向该第1接收缓冲器部输出的第2接收缓冲器部的接收装置中进行的接收方法，其特征在于，具有：接收步骤，从具有计数一定周期的时钟信号的发送计数器部、将数据包暂时存储并将存储的数据包以固定位速率输出的第1发送缓冲器部、以及将该第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、以及用于特定在关于对上述第1发送缓冲器部进行该数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量的发送存储信息；

修正步骤，基于发送存储信息和接收存储信息，修正上述接收计数器部的计数速度，上述发送存储信息用于特定在关于对上述第1发送缓冲器部进行数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量，上述接收存储信息用于特定在关于对上述第1接收缓冲器部进行该数据包的输出处理的定时的该第1接收缓冲器部的数据包的存储量；

第1输出控制步骤，基于由上述接收步骤接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制；以及第2输出控制步骤，基于发送存储信息和接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制，上述发送存储信息用于特定在关于对上述第1发送缓冲器部进行数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量，上述接收存储信息用于特定在关于对上述第1接收缓冲器部进行该数据包的输出处理的定时的该第1接收缓冲器部的数据包的存储量。

21.一种接收方法，其是在具有计数时钟信号并且计数速度可变的接收计数器部、暂时存储所输入的数据包的第1接收缓冲器部、和暂时存储所接收的数据包并将存储的数据包向该第1接收缓冲器部输出的第2接收缓冲器部的接收装置中进行的接收方法，其特征在于，具有：接收步骤，从具有计数一定周期的时钟信号的发送计数器部、将数据 包暂时存储并将存储的数据包以固定位速率输出的第1发送缓冲器部、以及将该第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、用于特定在关于对上述第1发送缓冲器部进行该数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息、以及用于特定在关于对上述第2发送缓冲器部进行该数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的第2发送存储信息；

修正步骤，基于第1发送存储信息和第1接收存储信息，修正上述接收计数器部的计数速度，上述第1发送存储信息用于特定在关于对上述第1发送缓冲器部进行数据包的输入处理的定时的该第1发送缓冲器部的数据包的存储量，上述第1接收存储信息用于特定在关于对上述第1接收缓冲器部进行该数据包的输出处理的定时的该第1接收缓冲器部的数据包的存储量；

第1输出控制步骤，基于由上述接收步骤接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制；以及第2输出控制步骤，基于第2发送存储信息和第2接收存储信息，进行数据包从上述第

2接收缓冲器部的输出控制，上述第2发送存储信息用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量，上述第2接收存储信息用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量。

22.

说明书

发送装置及接收装置

技术领域

[0001] 本发明涉及如MPEG2传送流(MPEG2 TS)传送那样、用于在与发送装置与接收装置之间进行同步传送的技术。

[0002] 所谓同步传送，是输入到发送装置中的数据包(packet)的平均位速率与从接收装置输出的数据包的平均位速率相等，并且数据包的时间轴抖动为规定的范围内的传送。

背景技术

[0003] 以往，有如下的技术：输入到发送装置中的数据包的输入位速率和传送路径中的传送位速率两者为固定位速率(CBR：Constant Bit Rate)，以它们的值相同为条件，仅通过接收装置具备的缓冲器的传送抖动吸收控制来实现同步传送(例如参照专利文献1)。

[0004] 另外，本实施方式的固定位速率是指某一定期间的平均位速率为一定值，可变位速率是指某一定期间的平均位速率是可变的。

[0005] 这里，参照图17对在专利文献1中公开的现有的实现同步传送的技术的概要进行说明。图17是现有的实现同步传送的接收装置的结构图。

[0006] 接收装置1000，具备：从传送路径输入数据包的输入端子1001；具备传送抖动吸收用的缓冲器(未图示)的调节电路1002；系统解码部1003；时间戳取出电路1004；PLL(Phase Looked Loop)电路1005；用于将数据包向外部输出的输出端子1006；和用于将系统时钟向外部输出的输出端子1007。

[0007] 这里，设表示调节电路1002的传送抖动吸收用的缓冲器在时刻t的数据包存储量的存储量函数为BuffRx(t)。设表示时刻t的输入到该缓冲器中的数据包输入位速率的速率函数及表示从该缓冲器输出的数据包输出位速率的速率函数分别为G(t)、F(t)。

[0008] 设速率函数G(t)到时刻t0为止为0，时刻t0以后为c(c是一定值)；设速率函数F(t)到时刻T1为止为0，时刻T1以后为c(c是一定值)(图18(a))。

[0009] 此时，在时刻T1以后的时刻t的存储量函数BuffRx(t)通过下述的式(1)表示。

[0010] [式1]

[0011]

[0012] …(1)

[0013]

[0014] 在上述式(1)中，由于在从时刻T1到时刻T1以后的时刻t之间输入到缓冲器中的数据包的数据量与在此期间从缓冲器输出的数据包的数据量相同，所以显示出在时刻T1以后存储量函数BuffRx(t)为一定(图18(b))。即，时刻T1以后的缓冲器的数据包的存储量为一定。

[0015] 考虑到这一点，现有技术控制从缓冲器输出数据包的速度以使缓冲器的数据包的存储量为一定，从而实现同步传送。

[0016] 专利文献1：日本特开平8-139704号公报

[0017] 但是，在现有技术中，对于接收装置具备的缓冲器的数据包的存储量不为一定的通信，不能实现收发装置间的同步传送。作为这样的通信，可以举出如下的情况：(1)输入到发送装置中的数据包的输入位速率是可变位速率(VBR：Variable Bit Rate)，传送路径的传送位速率是固定位速率；(2)输入到发送装置中的数据包的输入位速率是固定位速率，传送路径的传送位速率是可变位速率；(3)输入到发送装置中的数据包的输入位速率以及传送路径的传送位速率两者是可变位速率。

[0018] 这里，参照图19，对在上述(2)的情况下，接收装置具备的缓冲器的数据包的存储量不为一定的情况进行说明。

[0019] 在此情况下，设速率函数G(t)到时刻T0为止为0，在时刻T0以后为变动值；速率函数F(t)到时刻T1为止为0，在时刻T1以后为c(c是一定值)(图19(a))。

[0020] 此时，在时刻T1以后的时刻t的存储量函数BuffRx(t)由下述式(2)表示。

[0021] [式2]

[0022]

[0023] …(2)

[0024]

[0025] 上述式(2)表示：由于在从时刻T1到时刻T1以后的时刻t之间输入到缓冲器中的数据包的数据量与在此期间从缓冲器输出的数据包的数据量不一定相同，所以在时刻T1以后存储量函数BuffRx(t)不为一定(图19(b))。即，在时刻T1以后，缓冲器的数据包的存储量不为一定。

发明内容

[0026] 因此，本发明的目的是提供一种即使输入到发送装置中的数据包的输入位速率及传送路径中的传送位速率的至少一个是可变位速率，通过利用发送装置及接收装置具备的缓冲器的数据包的存储量，也能够在发送装置与接收装置之间实现同步传送的发送装置及接收装置以及发送方法及接收方法。

[0027] 为了实现上述目的，本发明的发送装置具备：发送计数器部，计数一定周期的时钟信号；第1发送缓冲器部，将所输入的数据包暂时存储，将存储的数据包输出；以及发送部，发送存储在上述第1发送缓冲器部中的数据包和表示该数据包被输入到本装置时的上述发送计数器部的计数值的发送计数器信息，并且将用于特定在关于对上述第1发送缓冲器部进行该数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息向传送路径发送。

[0028] 本发明的发送方法，发送存储在第1发送缓冲器部中的数据包和表示该数据包被输入到本装置时的发送计数器部的计数值的发送计数器信息，并且将用于特定在关于对上述第1发送缓冲器部进行该数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息向传送路径发送。

[0029] 本发明的接收装置具备：接收部，从具有计数一定周期的时钟信号的发送计数器部及第1发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、以及用于特定在关于对上述第1发送缓冲器部进行该数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息；接收计数器部，计数时钟信号，计数速度是可变的；第1接收缓冲器部，将所接收的数据包暂时存储；修正部，基于用于特定在关于对上述第1发送缓冲器部进行数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息、和用于特定在关于对上述第1接收缓冲器部进行该数据包的第2处理的第2定时的该第1接收缓冲器部的数据包的存储量的第1接收存储信息，修正上述接收计数器部的计数速度；以及第1输出控制部，基于由上述接收部接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制。

[0030] 本发明的接收方法是在具有计数时钟信号并且计数速度可变的接收计数器部、和暂时存储所接收的数据包的第1接收缓冲器部的接收装置中进行的接收方法，具有：接收步骤，从具有计数一定周期的时钟信号的发送计数器部及第1发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、用于特定在关于对上述第1发送缓冲器部进行该数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息；修正步骤，基于用于特定在关于对上述第1发送缓冲器部进行数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息、和用于特定在关于对上述第1接收缓冲器部进行该数据包的第2处理的第2定时的该第1接收缓冲器部的数据包的存储量的第1接收存储信息，修正上述接收计数器部的计数速度；以及第1输出控制步骤，基于由上述接收步骤接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制。

[0031] 发明的效果：

[0032] 通过将本发明的发送装置与接收装置组合，或者通过将发送方法与接收方法组合，为了配合发送装置与接收装置间的计数器的计数速度，能够利用发送装置的第1发送缓冲器部的数据包的存储量和接收装置的第2接收缓冲器部的数据包的存储量。因此，即使是通过仅接收装置具备的缓冲器的数据包的存储量的利用不能实现同步传送的发送装置与接收装置之间的通信(输入到发送装置中的数据包的输入位速率是可变位速率、或者传送路径中的传送位速率是可变位速率)，也能够在发送装置与接收装置之间实现同步传送。

[0033] 在上述发送装置中，也可以是，上述第1发送存储信息是上述第1发送缓冲器部的数据包的存储量。

[0034] 在上述接收装置中，也可以是，上述第1发送存储信息是上述第1发送缓冲器部的数据包的存储量；上述第1接收存储信息是上述第1接收缓冲器部的数据包的存储量。

[0035] 由此，在接收装置侧能够容易地进行第1发送缓冲器部的数据包的存储量的特定。

[0036] 在上述发送装置中，也可以是，还具备对上述数据包附加上述发送计数器信息的计数器信息附加部；上述发送部通过由上述计数器信息附加部附加了发送计数器信息的数据包的发送来进行上述数据包及上述发送计数器信息的发送。

[0037] 由此，在接收装置侧能够容易地进行对应于数据包的该数据包被输入到发送装置时的计数器信息的特定。

[0038] 在上述发送装置中，也可以是，还具备对上述数据包附加上述第1发送存储信息的存储信息附加部；上述发送部通过由上述存储信息附加部附加了第1发送存储信息的数据包的发送来进行上述数据包及上述第1发送存储信息的发送。

[0039] 由此，在接收装置侧能够容易地进行对应于数据包的第1发送存储信息的特定。

[0040] 在上述发送装置中，也可以是，还具备按照数据包的输入顺序对由上述发送部发送的数据包附加顺序号码的号码附加部。

[0041] 在上述接收装置中，也可以是，上述接收部从上述发送装置接收上述发送装置中按照数据包向该发送装置的输入顺序赋予给数据包的顺序号码；上述接收装置还具备基于由上述接收部接收到的顺序号码检测上述接收部不能接收的数据包的数量的检测部；上述修正部进行上述接收计数器部的计数速度的修正，以使上述第1发送缓冲器部的数据包的存储量、上述第1接收缓冲器部的数据包的存储量、和基于由上述检测部检测到的不能接收的数据包的数量的数据包的缺失量的和为一定。

[0042] 通过将上述发送装置与接收装置组合，即使在传送路径中数据包丢失的情况下，也能够在发送装置与接收装置之间实现同步传送。

[0043] 在上述发送装置中，也可以是，上述第1发送缓冲器部以固定位速率输出存储的数据包；具备将从上述第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部；关于上述第1处理的第1定时是关于输入处理的定时；上述发送部还发送用于特定在关于对上述第2发送缓冲器部进行数据包的第2处理的第2定时的该第2发送缓冲器部的数据包的存储量的第2发送存储信息。

[0044] 在上述接收装置中，也可以是，关于上述第1处理的第1定时是关于输入处理的定时；上述接收部，还从具有暂时存储上述第1发送缓冲器部以固定位速率输出的数据包并将存储的数据包输出的第2发送缓冲器部的上述发送装置，接收用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的存储量的第2发送存储信息；上述接收装置还具备：第2接收缓冲器部，将接收的数据包暂时存储，将存储的数据包向上述第1接收缓冲器部输出；以及第2输出控制部，基于用于特定在关于对上述第
2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的第2发送存储信息、和用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量的第2接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制。

[0045] 通过将上述发送装置与接收装置组合，即使输入到发送装置中的数据包的输入位速率及传送路径的传送位速率两者是可变位速率，也能够在发送装置与接收装置之间实现同步传送。

[0046] 在上述发送装置中，也可以是，上述第1发送缓冲器部以固定位速率输出存储的数据包；具备将从上述第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部；关于上述第1处理的第1定时是关于输入处理的定时。

[0047] 在上述接收装置中，也可以是，关于上述第1处理的第1定时是关于输入处理的定时；上述发送装置具有暂时存储上述第1发送缓冲器部以固定位速率输出的数据包并将存储的数据包输出的第2发送缓冲器部；上述接收装置还具备：第2接收缓冲器部，将接收的数据包暂时存储，将存储的数据包向上述第1接收缓冲器部输出；以及第2输出控制部，基于用于特定在关于对上述第1发送缓冲器部进行该数据包的第1处理的第1定时的该第1发送缓冲器部的数据包的存储量的第1发送存储信息、和用于特定在关于对上述第1接收缓冲器部进行该数据包的第2处理的第2定时的该第1接收缓冲器部的数据包的存储量的第1接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制。

[0048] 通过将上述发送装置与接收装置组合，即使输入到发送装置中的数据包的输入位速率及传送路径的传送位速率两者是可变位速率，也能够在发送装置与接收装置之间实现同步传送。

[0049] 在上述发送装置中，也可以是，还具备将所输入的数据包暂时存储、以固定位速率向上述第1发送缓冲器部发送的第2发送缓冲器部；关于上述第1处理的第1定时是关于输出处理的定时。

[0050] 本发明的接收装置具备：接收部，从具有计数一定周期的时钟信号的发送计数器部、将数据包暂时存储并将存储的数据包以固定位速率输出的第1发送缓冲器部、以及将该第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、用于特定在关于对上述第2发送缓冲器部进行该数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息；接收计数器部，计数时钟信号，计数速度是可变的；第1接收缓冲器部，将所输入的数据包暂时存储；第2接收缓冲器部，将所接收的数据包暂时存储，将存储的数据包向上述第1接收缓冲器部输出；修正部，基于用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息、和用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量的接收存储信息，修正上述接收计数器部的计数速度；第1输出控制部，基于由上述接收部接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制；以及第2输出控制部，基于用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息、和用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量的接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制。

[0051] 通过将上述发送装置与接收装置组合，并且通过上述接收方法，即使输入到发送装置中的数据包的输入位速率及传送路径的传送位速率两者是可变位速率，也能够在发送装置与接收装置之间实现同步传送。

[0052] 本发明的接收方法，是在具有计数时钟信号并且计数速度可变的接收计数器部、暂时存储所输入的数据包的第1接收缓冲器部、和暂时存储所接收的数据包并将存储的数据包向该第1接收缓冲器部输出的第2接收缓冲器部的接收装置中进行的接收方法，具有：接收步骤，从具有计数一定周期的时钟信号的发送计数器部、将数据包暂时存储并将存储的数据包以固定位速率输出的第1发送缓冲器部、以及将该第1发送缓冲器部输出的数据包暂时存储的第2发送缓冲器部的发送装置，经由传送路径，接收数据包、表示该数据包被输入到该发送装置时的上述发送计数器部的计数值的发送计数器信息、用于特定在关于对上述第2发送缓冲器部进行该数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息；修正步骤，基于用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第2发送缓冲器部的数据包的存储量的发送存储信息、和用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量的接收存储信息，修正上述接收计数器部的计数速度；第1输出控制步骤，基于由上述接收步骤接收的上述发送计数器信息、和表示上述接收计数器部的计数值的接收计数器信息，进行数据包从上述第1接收缓冲器部的输出控制；以及第2输出控制步骤，基于用于特定在关于对上述第2发送缓冲器部进行数据包的输出处理的定时的该第
2发送缓冲器部的数据包的存储量的发送存储信息、和用于特定在关于对上述第2接收缓冲器部进行该数据包的输入处理的定时的该第2接收缓冲器部的数据包的存储量的接收存储信息，进行数据包从上述第2接收缓冲器部的输出控制。

[0053] 通过上述接收方法，即使输入到发送装置中的数据包的输入位速率及传送路径的传送位速率两者是可变位速率，也能够在发送装置与接收装置之间实现同步传送。

附图说明

[0054] 图1是第1实施方式的同步传送系统的结构图。

[0055] 图2是图1的同步传送系统的位速率及缓冲器的数据包存储量的时间迁移图。

[0056] 图3是图1的同步传送系统的数据包结构的时间迁移图。

[0057] 图4是图1的发送时间戳定时器的结构图。

[0058] 图5是图1的接收时间戳定时器的结构图。

[0059] 图6是第2实施方式的同步传送系统的结构图。

[0060] 图7是图6的数据包丢失检测部的结构图。

[0061] 图8是第3实施方式的同步传送系统的结构图。

[0062] 图9是图8的同步传送系统的位速率及缓冲器的数据包存储量的时间迁移图。

[0063] 图10是图8的同步传送系统的数据包结构的时间迁移图。

[0064] 图11是第4实施方式的同步传送系统的结构图。

[0065] 图12是第5实施方式的同步传送系统的结构图。

[0066] 图13是图12的同步传送系统的数据包结构的时间迁移图。

[0067] 图14是图12的读出速率控制部的结构图。

[0068] 图15是第6实施方式的同步传送系统的结构图。

[0069] 图16是第7实施方式的同步传送系统的结构图。

[0070] 图17是现有的实现同步传送的接收装置的结构图。

[0071] 图18是现有技术中的对缓冲器进行数据包的输入输出位速率及缓冲器的数据包存储量的时间迁移图。

[0072] 图19是用于说明现有技术的问题的对缓冲器进行数据包的输入输出位速率及缓冲器的数据包存储量的时间迁移图。

[0073] 标号说明

[0074] 100发送装置

[0075] 101输入端子

[0076] 102发送时间戳定时器

[0077] 103时间戳附加部

[0078] 104第1发送缓冲量附加部

[0079] 105第1发送缓冲器

[0080] 106第1发送缓冲量缓冲器

[0081] 107发送处理装置

[0082] 200接收装置

[0083] 201接收处理装置

[0084] 202分离部

[0085] 203第1接收缓冲器

[0086] 204时间戳定时器

[0087] 205第1发送缓冲量缓冲器

[0088] 206第1接收缓冲量读出部

[0089] 207存储量加法部

[0090] 208修正部

[0091] 209接收时间戳定时器

[0092] 210比较部

[0093] 211数据包读出部

[0094] 300传送路径

具体实施方式

[0095] 第1实施方式

[0096] 参照附图对本发明第1实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0097] 在本实施方式及后述的第2实施方式中，以输入到发送装置中的数据包的输入位速率是可变位速率，并且传送路径的传送位速率是固定位速率的情况为对象。

[0098] <同步传送系统>

[0099] 参照图1对本实施方式的同步传送系统的结构进行说明。图1是本实施方式的同步传送系统的结构图。

[0100] 发送装置100与接收装置200经由传送路径300进行数据包的收发。传送路径300例如是ATM(Asynchronous Transfer Mode：非同步传送模式)网络的传送路径。

[0101] <数据包存储量>

[0102] 这里，在进行图1的各结构要素的说明之前，参照图2对图1的第1发送缓冲器105和第1接收缓冲器203的数据包的存储量进行说明。图2是图1的同步传送系统的位速率及数据包的存储量的时间迁移图。

[0103] 输入到发送装置100的第1发送缓冲器105中的数据包的输入位速率是可变位速率，设其速率函数为f1(t)。此外，传送路径的传送位速率是固定位速率，设其速率函数为g1(t)。

[0104] 但是，在同步传送中，控制从接收装置200的第1接收缓冲器203输出的数据包的输出位速率，以使其与输入到第1发送缓冲器105中的输入位速率相等。由此，如果将从数据包被输入到发送装置100中到从接收装置200输出的延迟时间用delay表示，则从第1接收缓冲器203输出的数据包的输出位速率为速率函数f1(t-delay)。

[0105] 这里，设(1)在时刻0开始向第1发送缓冲器105的数据包的写入，(2)在时刻t0开始从第1发送缓冲器105读出数据包，并且开始向第1接收缓冲器203的数据包的写入，(3)在时刻t1(＝delay)开始从第1接收缓冲器203读出数据包。

[0106] 在此情况下，速率函数f1(t)是变动值，函数g1(t)到时刻t0为止为0，在时刻t0以后为c(c是一定值)(图2(a))。另外，函数f1(t-delay)到时刻t1(＝delay)为止为0，在时刻t1以后为变动值。

[0107] 如果设表示时刻t的第1发送缓冲器105的数据包的存储量的存储量函数为BuffTx1(t)，则时刻t1以后的时刻t的存储量函数BuffTx1(t)用下述式(3)表示(图2(b))。

[0108] [式3]

[0109]

[0110] 如果设表示时刻t的第1接收缓冲器203的数据包的存储量的存储量函数为BuffRx1(t)，则时刻t1以后的时刻t的存储量函数BuffRx1(t)用下述式(4)表示(图2(b))。

[0111] [式4]

[0112]

[0113] 根据上述式(3)和式(4)，时刻t1以后的时刻t的第1发送缓冲器105的数据包的存储量与时刻t+delay的第1接收缓冲器203的数据包的存储量的和为下述式(5)。

[0114] [式5]

[0115]

[0116]

[0117]

[0118] 这样，时刻t1以后的时刻t的第1发送缓冲器105的数据包的存储量与时刻t+delay的第1接收缓冲器203的数据包的存储量的和为一定(图2(b))。

[0119] 换言之，某个数据包被写入到第1发送缓冲器105中之前的第1发送缓冲器105的数据包的存储量与该某个数据包被从第1接收缓冲器203读出之前的第1接收缓冲器203的数据包的存储量的和为一定。此外，某个数据包被写入到第1发送缓冲器105中之后的第1发送缓冲器105的数据包的存储量与该某个数据包被从第1接收缓冲器203读出之后的第1接收缓冲器203的数据包的存储量的和为一定。

[0120] 本实施方式利用上述关系实现发送装置100与接收装置200之间的同步传送。

[0121] 但是，在本实施方式中，使用某个数据包被写入到第1发送缓冲器105中之前的第1发送缓冲器105的数据包的存储量与该某个数据包被从第1接收缓冲器203读出之前的第1接收缓冲器203的数据包的存储量的和。

[0122] 另外，也可以使用某个数据包被写入到第1发送缓冲器105中之后的第1发送缓冲器105的数据包的存储量与该某个数据包被从第1接收缓冲器203读出之后的第1接收缓冲器203的数据包的存储量之和。

[0123] 另外，为了实现同步传送而优选地使用上述任一种，但如果数据包被足够地存储在第1发送缓冲器105及第1接收缓冲器203中，则取得利用于同步传送的第1发送缓冲器105及第1接收缓冲器203的存储量的定时也可以有些偏差。

[0124] <发送装置>

[0125] 发送装置100，具备输入端子101、发送时间戳定时器102、时间戳附加部103、第1发送缓冲量附加部104、第1发送缓冲器105、第1发送缓冲量读出部106和发送处理部107。

[0126] 向输入端子101输入数据包，将输入的数据包向时间戳附加部103输出。

[0127] 发送时间戳定时器102是计数一定频率的时钟信号而输出计数值的机构，对于其一个结构例利用图4在后面说明。

[0128] 时间戳附加部103将从发送时间戳定时器102供给的计数值作为时间戳附加在输入的数据包的开头。另外，在本实施方式中，使用计数值本身作为时间戳，但也可以将计数值替换为时刻，将表示替换的时刻的信息作为时间戳使用。

[0129] 第1发送缓冲量附加部104在附加了时间戳的数据包的开头附加从第1发送缓冲量读出部106输入的后述的第1发送缓冲量。

[0130] 第1发送缓冲器105由FIFO(First In First Out)缓冲器构成，暂时存储输入的数据包，将存储的数据包以固定位速率输出。另外，为了提高传送效率，第1发送缓冲器105将多个数据包结合而输出结合后的数据包(以下称作结合数据包)。

[0131] 第1发送缓冲量读出部106读出第1发送缓冲器105的数据包的存储量(以下称作第1发送缓冲量)，将读出的第1发送缓冲量向第1发送缓冲量附加部104输出。这里，第1发送缓冲量是将通过第1发送缓冲量附加部104附加第1发送缓冲量的对象的数据包在写入到第1发送缓冲器105中之前的第1发送缓冲器105的数据包的存储量。

[0132] 但是，第1发送缓冲量为了使接收装置200中的处理变得容易而设为将有关时间戳及第1发送缓冲量的数据量除去的第1发送缓冲器105的数据存储量。

[0133] 另外，第1发送缓冲量例如可以如下这样计算。使时间戳及第1发送缓冲量的各自的数据大小为固定。对时间戳的数据大小与第1发送缓冲量的数据大小的和，乘以存储在第1发送缓冲器105中的数据包的数量(从输入的数据包的数量减去输出的数据包的数量后的值)。从第1发送缓冲器105的实际的存储量减去相乘值。该相减值为第1发送缓冲量。

[0134] 发送处理部107进行适合于传送的调制处理、协议处理、地址头处理等。但是，调制处理、协议处理、地址头处理等由于不直接与本发明相关，所以省略说明。另外，本发明与调制处理、协议处理、地址头处理等无关，在怎样的传送中都能够采用。

[0135] 在上述发送装置100中，如果数据包被输入到输入端子101中(图3的N101)，则时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳(N102)，进而，第1发送缓冲量附加部104在附加了时间戳的数据包的开头附加由第1发送缓冲量读出部106读出的第1发送缓冲量(N103)。将附加了时间戳及第1发送缓冲量的数据包存储在第1发送缓冲器105中。

[0136] 第1发送缓冲器105输出结合数据包(N104)。结合数据包被发送处理部107实施规定的处理，被向传送路径300输出。

[0137] <发送时间戳定时器>

[0138] 参照图4对图1的发送装置100的发送时间戳定时器102的结构进行说明。图4是图1的发送时间戳定时器102的结构图。

[0139] 发送时间戳定时器102具备振荡器102a、计数器102b和输出端子102c。

[0140] 振荡器102a是固定频率振荡器，构成为使用水晶等产生一定频率的振荡时钟信号。但是，将振荡频率设定得足够高，以使同步复原后的数据包的残留时间轴抖动为规定量以内。

[0141] 计数器102b对由振荡器102a振荡出的一定频率的时钟信号进行计数，将计数值从输出端子102c向外部输出。将从输出端子102c输出的计数值供给到时间戳附加部103中。

[0142] <接收装置>

[0143] 接收装置200进行作为同步传送的条件的时间轴复原处理以及速率控制处理等。另外，时间轴复原处理是指用于使数据包的时间轴抖动处于规定的范围内的处理。此外，速率控制处理是指用于使传送的数据包的平均位速率在发送装置与接收装置之间相等的处理。

[0144] 接收装置200具备接收处理部201、分离部202、第1接收缓冲器203、时间戳缓冲器204、第1发送缓冲量缓冲器205、第1接收缓冲量读出部206、存储量相加部207、修正部208、接收时间戳定时器209、比较部210、数据包读出部211和输出端子212。

[0145] 接收处理部201对从传送路径300接收到的数据包进行与发送处理部107进行的处理相反的处理，进行结合数据包的复原。但是，接收处理部201进行的处理由于不直接与本发明相关，所以省略说明。

[0146] 分离部202将从接收处理部201输入的结合数据包分离为多个第1发送缓冲量、多个时间戳以及多个数据包。并且，分离部202将多个第1发送缓冲量、多个时间戳以及多个数据包分别向第1发送缓冲量缓冲器205、时间戳缓冲器204以及第1接收缓冲器203输出。

[0147] 第1接收缓冲器203由FIFO缓冲器构成，暂时存储输入的数据包。从第1接收缓冲器203输出的数据包从输出端子212向外部输出。

[0148] 时间戳缓冲器204由FIFO缓冲器构成，暂时存储输入的时间戳。

[0149] 第1发送缓冲量缓冲器205由FIFO缓冲器构成，暂时存储输入的第1发送缓冲量。

[0150] 第1接收缓冲量读出部206读出第1接收缓冲器203的数据包的存储量(以下称作第1接收缓冲量)，将读出的第1接收缓冲量向存储量相加部207输出。这里，第1接收缓冲量是从第1接收缓冲器203读出附加了从第1发送缓冲量缓冲器205向存储量相加部207输出的第1发送缓冲量的数据包之前的第1接收缓冲器203的数据包的存储量。

[0151] 存储量相加部207将从第1发送缓冲量缓冲器205取出的第1发送缓冲量与从第1接收缓冲量读出部206输入的第1接收缓冲量相加。另外，由于第1接收缓冲器203与第
1发送缓冲量缓冲器205由FIFO缓冲器构成，所以从第1发送缓冲量缓冲器205取出的第
1发送缓冲量成为附加在从第1接收缓冲器203读出的数据包中的第1发送缓冲量。

[0152] 修正部208进行接收时间戳定时器209的计数速度的控制，以使从存储量相加部207输出的相加值为一定。

[0153] 如果相加值增加，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度慢。因此，修正部208将用于指示提高计数速度的控制信号向接收时间戳定时器209输出。

[0154] 此外，如果相加值减少，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度快。因此，修正部208将用于指示降低计数速度的控制信号向接收时间戳定时器209输出。

[0155] 接收时间戳定时器209在从修正部208输入的控制信号指示降低计数速度的情况下降低计数速度，在该控制信号指示提高计数速度的情况下提高计数速度。但是，预置接收时间戳定时器209，以使得在相同时刻看到发送时间戳定时器102的计数值和接收时间戳定时器209的计数值的情况下，接收时间戳定时器209的计数值比发送时间戳定时器102的计数值小相当于固定延迟时间的计数值。另外，利用图5对接收时间戳定时器209的一结构例在后面说明。

[0156] 比较部210将从时间戳缓冲器204输入的时间戳表示的计数值与从接收时间戳定时器209输入的计数值比较，在两者一致的情况下输出用于向数据包读出部211指示数据包的读出的数据包读出信号。另外，由于第1接收缓冲器203与时间戳缓冲器204由FIFO缓冲器构成，所以从时间戳缓冲器204取出的时间戳成为附加在从第1接收缓冲器203读出的数据包中的时间戳。

[0157] 数据包读出部211接受来自比较部210的数据包读出信号，从第1接收缓冲器203输出1个数据包。

[0158] <接收时间戳定时器>

[0159] 参照图5对图1的接收装置200的接收时间戳定时器209的结构进行说明。图5是图1的接收时间戳定时器209的结构图。

[0160] 接收时间戳定时器209具备可变频率振荡器209a、计数器209b、控制端子209c、计数值输出端子209d、初始值输入端子209e、和时钟输出端子209f。

[0161] 可变频率振荡器209a是能够振荡出规定范围的频率的振荡器，将振荡出的频率的时钟信号向计数器209b供给，并且将时钟信号从时钟输出端子209f向外部输出。

[0162] 可变频率振荡器209a在输入到控制端子209c中的控制信号指示提高计数速度的情况下提高振荡频率、在该控制信号指示降低计数速度的情况下降低振荡频率。

[0163] 计数器209b经由输入端子209e从时间戳缓冲器204取出最初存储在时间戳缓冲器204中的时间戳，基于取出的时间戳表示的计数值预设置。

[0164] 另外，由于输入到发送装置100中的数据包被输出传送固定延迟时间的量而从接收装置200输出，所以计数器209b需要相对于计数器102b保持相当于传送固定延迟时间量的偏移而输出计数值。因此，进行预设置，以使得在同时刻看到计数器102b的计数值与计数器209b的计数值的情况下，计数器209b的计数值比计数器102b的计数值小相当于固定延迟时间的计数值的量。

[0165] 计数器209b计数由可变频率振荡器209a振荡出的时钟信号，将计数值从计数值输出端子209d向外部输出。将从计数值输出端子102c输出的计数值向比较部210供给。

[0166] <时间轴复原处理>

[0167] 如上述那样预设置的计数器209b计数可变频率振荡器209a振荡出的时钟信号，将计数值从计数值输出端子209d向比较部210输出。

[0168] 比较部210将从时间戳缓冲器204取出的时间戳表示的计数值与从接收时间戳定时器209输入的计数值比较，如果两者一致则对数据包读出部211输出数据包读出信号。数据包读出部211接受来自比较部210的数据包读出信号，从第1接收缓冲器203输出1个数据包。

[0169] 通过该处理，如图3的N105所示，将数据包在时间轴上复原，将数据包输入到发送装置100中后延迟传送固定延迟时间而从接收装置200输出。

[0170] 但是，使用计数了有限的频率的计数值进行数据包从接收装置200的输出控制。因此，在发送时间戳定时器102及接收时间戳定时器209中用于计数的时钟信号与处理系统的时钟信号非同步的情况下，数据包包括发送时间戳定时器102及接收时间戳定时器
209中用于计数的时钟信号1到两个时钟量的残留抖动，从接收装置200输出。

[0171] <速率控制处理>

[0172] 第1接收缓冲量读出部206读出第1接收缓冲器203的第1接收缓冲量，将读出的第1接收缓冲量向存储量相加部207输出。存储量相加部207从第1发送缓冲量缓冲器205取出第1发送缓冲量。

[0173] 存储量相加部207将从第1发送缓冲量缓冲器205取出的第1发送缓冲量与从第1接收缓冲量读出部206输入的第1接收缓冲量相加。

[0174] 修正部208如果相加结果增加则向接收时间戳定时器209输出用于指示提高计数速度的控制信号，接收时间戳定时器209接受该控制信号而提高计数速度。

[0175] 修正部208如果相加结果减少则向接收时间戳定时器209输出用于指示降低计数速度的控制信号，接收时间戳定时器209接受该控制信号而降低计数速度。

[0176] 根据上述本实施方式，即使输入到发送装置中的数据包的输入位速率是可变位速率、并且传送路径的传送位速率是固定位速率，也能够实现发送装置与接收装置之间的同步传送。

[0177] <补充>

[0178] (1)在第1实施方式及后述的实施方式中，作为在接收时间戳定时器209的计数速度的修正中使用的第1发送缓冲量读出部106的存储量及第1接收缓冲器203的数据包的存储量，使用没有附加时间戳及发送缓冲量的数据包的存储量。但是，并不限于此，也可以使用包括时间戳及发送缓冲量的至少一个的数据的存储量。

[0179] (2)在第1实施方式及后述的实施方式中，是为了使接收时间戳定时器209的计数速度可变而控制可变频率振荡器209a的振荡频率的情况，但也可以构成为，通过在将振荡频率固定的状态下直接使计数器209b的计数的进行方法变化使接收时间戳定时器209的计数速度改变。

[0180] 第2实施方式

[0181] 参照附图对本发明的第2实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0182] 本实施方式是在第1实施方式中附加了用于在即使在传送路径上有丢失的数据包也在发送装置与接收装置之间实现同步传送的功能。

[0183] 另外，对于与第1实施方式实质上具有相同的功能的结构要素赋予相同的标号，对于该结构要素由于可以利用第1实施方式的说明，所以省略说明。

[0184] <同步传送系统>

[0185] 参照图6对本实施方式的同步传送系统的结构进行说明。图6是第2实施方式的同步传送系统的结构图。

[0186] 发送装置100a与接收装置200a经由传送路径300进行数据包的收发。另外，假设输入到发送装置100a中的数据包是固定长数据包。

[0187] <发送装置>

[0188] 发送装置100a是在第1实施方式的发送装置100中附加了顺序号码产生部121和顺序号码附加部122的结构。

[0189] 顺序号码产生部121从值“1”开始产生顺序的号码(以下称作顺序号码)，将产生的顺序号码向顺序号码附加部122供给。

[0190] 顺序号码附加部122在从第1发送缓冲器105输出的结合数据包的开头附加从顺序号码产生部121供给的顺序号码。

[0191] 在发送装置100a中，如果将数据包输入到输入端子101中，时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳，进而，第1发送缓冲量附加部104在附加了时间戳的数据包的开头附加由第1发送缓冲量读出部106读出的第1发送缓冲量。将附加了时间戳及第1发送缓冲量的数据包存储到第1发送缓冲器105中。

[0192] 第1发送缓冲器105输出结合了一定数量的数据包的结合数据包。顺序号码附加部122在从第1发送缓冲器105输出的结合数据包的开头附加从顺序号码产生部121供给的顺序号码。附加了顺序号码的结合数据包通过发送处理部107实施规定的处理，向传送路径300输出。

[0193] <接收装置>

[0194] 接收装置200a的结构为，在第1实施方式的接收装置200中附加数据包丢失检测部221和缓冲量修正部222，代替分离部202而具有分离部202a。

[0195] 分离部202a将从接收处理部201输入的附加了顺序号码的结合数据包分离为顺序号码、多个第1发送缓冲量、多个时间戳、以及多个数据包。接着，分离部202a将顺序号码、多个第1发送缓冲量、多个时间戳、以及多个数据包分别向数据包丢失检测部221、第1发送缓冲量缓冲器205、时间戳缓冲器204、以及第1接收缓冲器203输出。

[0196] 数据包丢失检测部221基于从分离部202a输入的顺序号码，在接收到的结合数据包与在其前一个接收到的结合数据包之间检测在传送路径上丢失的结合数据包，将检测到的结合数据包的数量向缓冲量修正部222输出。另外，对于数据包丢失检测部221的一结构例利用图7在后面说明。

[0197] 缓冲量修正部222利用从数据包丢失检测部221输入的丢失数据包的数量，对应于顺序号码而存储“丢失”(表示不能接收到附加了该顺序号码的结合数据包)、或者“接收”(表示能够接收到附加了该顺序号码的结合数据包)。

[0198] 例如，在从数据包丢失检测部221输入的丢失的结合数据包的数量是1、0、2、0的情况下，对顺序号码“1”将“丢失”、对顺序号码“2”将“接收”、对顺序号码“3”将“接收”、对顺序号码“4”将“丢失”、对顺序号码“5”将“丢失”、对顺序号码“6”将“接收”、对顺序号码“7”将“接收”建立对应。

[0199] 缓冲量修正部222计数从第1接收缓冲器203输出的数据包的数量，特定接着输出的数据包对应于哪个顺序号码，确定所确定的顺序号码以后的顺序号码中的对应的值是“丢失”的顺序号码的数量。

[0200] 并且，缓冲量修正部222对顺序号码的数量乘以构成结合数据包的数据包的数量，再对相乘值乘以数据包的数据大小。该结果所得到的相乘值是本来应该存储在第1接收缓冲器203中的在传送路径上丢失的数据包的数据量(以下称作丢失量)。

[0201] 缓冲量修正部222将从存储量相加部207输入的相加值与求出的丢失量相加，将相加值向修正部208输出。

[0202] 第2实施方式的修正部208代替使用存储量相加部207的相加值而使用从缓冲量修正部222输入的相加值，进行接收时间戳定时器209的计数速度的控制，以使从缓冲量修正部222输入的相加值成为一定。

[0203] 如果相加值增加，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度慢。因此，修正部208将用于指示提高计数速度的控制信号向接收时间戳定时器209输出。接收时间戳定时器209接受到该控制信号而提高计数速度。

[0204] 此外，如果相加值减少，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度快。因此，修正部208将用于指示降低计数速度的控制信号向接收时间戳定时器209输出。接收时间戳定时器209接受到该控制信号而降低计数速度。

[0205] 在本实施方式的速率控制处理中，进行接收时间戳定时器209的计数速度的调节，以使第1发送缓冲器105的数据包的存储量(第1发送缓冲量)、第1接收缓冲器203的数据包的存储量(第1接收缓冲量)和本来应该存储在第1接收缓冲器203中的在传送路径上丢失的数据包的丢失量的和为一定。

[0206] 另外，接收装置200a进行的时间轴复原处理与第1实施方式的时间轴复原处理实质上相同，所以省略说明。

[0207] <丢失数据包检测部>

[0208] 参照图7对图6的接收装置200的数据包丢失检测部221的结构进行说明。图7是图6的数据包丢失检测部221的结构图。

[0209] 数据包丢失检测部221具有存储部221a、加法部221b、减法部221c、输入端子221d、和输出端子221e。

[0210] 存储部221a在初始状态下存储有0。

[0211] 存储部221a如果被从输入端子221d输入顺序号码，则存储顺序号码，将在一个之前存储的顺序号码(在最初输入顺序号码的情况下将值“0”)向加法部221b输出。

[0212] 加法部221b对从存储部221a输入的值加1，将相加值向减法部221c输出。

[0213] 减法部221c从由输入端子221d输入的顺序号码中减去由加法部221b输入的相加值，将相减值从输出端子221e向缓冲量修正部222输出。其中，由减法部221c求出的减法值表示附加有当前输入到输入端子221d中的顺序号码的结合数据包与附加有在当前输入到输入端子221d中的顺序号码的前一个输入到输入端子221d中的顺序号码的结合数据包之间失去的结合数据包的数量。

[0214] 根据上述实施方式，在输入到发送装置中的数据包的输入位速率是可变位速率、并且传送路径的传送位速率是固定位速率的情况下，即使在传送路径上数据包丢失，也能够实现发送装置与接收装置之间的同步传送。

[0215] 第3实施方式

[0216] 参照附图对本发明的第3实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0217] 第1实施方式及第2实施方式以输入到发送装置中的数据包的位速率是可变位速率、并且传送路径的传送位速率是固定位速率的情况为对象。相对于此，本实施方式及后述的第4实施方式以输入到发送装置中的数据包的输入位速率是可变位速率、并且传送路径的传送位速率是固定位速率的情况为对象。

[0218] 另外，对于与第1实施方式实质上具有相同的功能的结构要素赋予相同的标号，对于该结构要素由于能够适用第1实施方式的说明，所以省略说明。

[0219] <同步传送系统>

[0220] 参照图8对本实施方式的同步传送系统的结构进行说明。图8是第3实施方式的同步传送系统的结构图。

[0221] 发送装置100b与接收装置200b经由传送路径300b进行数据包的收发。传送路径300b例如是无线传送路径。

[0222] <数据包存储量>

[0223] 这里，在进行图9的各结构要素的说明之前，参照图9对图8的第2发送缓冲器105b和第2接收缓冲器203b的数据包的存储量进行说明。图9是图8的同步传送系统的位速率及缓冲器的数据包的存储量的时间迁移图。

[0224] 输入到发送装置100b的第2发送缓冲器105b中的数据包的输入位速率是固定位速率，设其速率函数为f2(t)。此外，传送路径的传送位速率是可变位速率，设其速率函数为g2(t)。

[0225] 其中，在同步传送中，控制从第2接收缓冲器203b输出的数据包的输出位速率，以使其与输入到第2发送缓冲器105b中的输入位速率相等。由此，如果将从数据包被输入到发送装置100b中开始到从接收装置200b输出为止的延迟时间用delay表示，则从第1接收缓冲器203b输出的数据包的输出位速率为f2(t-delay)。

[0226] 这里，设(1)在时刻0开始向第2发送缓冲器105b的数据包的写入，(2)在时刻t0开始从第2发送缓冲器105b的数据包的读出，并且开始向第2接收缓冲器203b的数据包的写入，(3)在时刻t1(＝delay)从第2接收缓冲器203b开始数据包的读出。

[0227] 在此情况下，函数f2(t)是c(c是一定值)，函数g2(t)到时刻t0为止是0、在时刻t0以后是变动值(图9(a))。另外，函数f2(t-delay)到时刻t1(＝delay)为止是0、在时刻t1以后为c。

[0228] 如果设表示时刻t的第2发送缓冲器105b的数据包的存储量的存储量函数为BuffTx2(t)，则时刻t1以后的时刻t的存储量函数BuffTx2(t)用下述式(6)表示(图9(b))。

[0229] [式6]

[0230]

[0231] 如果设表示时刻t的第2接收缓冲器203b的数据包的存储量的存储量函数为BuffRx2(t)，则时刻t1以后的时刻t的存储量函数BuffRx2(t)用下述式(7)表示(图9(b))。

[0232] [式7]

[0233]

[0234] 根据上述式(6)和式(7)，时刻t1以后的时刻t的第2发送缓冲器105b的数据包的存储量与时刻t的第2接收缓冲器203b的数据包的存储量的和为下述式(8)。

[0235] [式8]

[0236]

[0237]

[0238] 这样，时刻t1以后的时刻t的第2发送缓冲器105b的数据包的存储量与时刻t的第2接收缓冲器203b的数据包的存储量的和为一定(图9(b))。

[0239] 换言之，某数据包被从第2发送缓冲器105b读出之后的第2发送缓冲器105b的数据包的存储量与该某数据包被写入到第2接收缓冲器203b中之后的第2接收缓冲器203b的数据包的存储量的和为一定。此外，某数据包被从第2发送缓冲器105b读出之前的第2发送缓冲器105b的数据包的存储量与该某数据包被写入到第2接收缓冲器203b中之前的第2接收缓冲器203b的数据包的存储量的和为一定。

[0240] 本实施方式利用上述关系实现发送装置100b与接收装置200b之间的同步传送。

[0241] 在本实施方式中，使用某数据包被从第2发送缓冲器105b读出之后的第2发送缓冲器105b的数据包的存储量与该某数据包被写入到第2接收缓冲器203b中之后的第2接收缓冲器203b的数据包的存储量的和。

[0242] 另外，也可以使用某数据包被从第2发送缓冲器105b读出之前的第2发送缓冲器105b的数据包的存储量与该某数据包被写入到第2接收缓冲器203b中之前的第2接收缓冲器203b的数据包的存储量的和。

[0243] 另外，为了实现同步传送而优选地使用上述任一种，但如果数据包被足够地存储在第2发送缓冲器105b及第2接收缓冲器203b中，则取得利用于同步传送的第2发送缓冲器105b及第2接收缓冲器203b的存储量的定时也可以有若干偏差。

[0244] <发送装置>

[0245] 发送装置100b具备输入端子101、发送时间戳定时器102、时间戳附加部103、第2发送缓冲器105b、第2发送缓冲量读出部106b、第2发送缓冲量附加部104b、和发送处理部107。

[0246] 第2发送缓冲器105b由FIFO缓冲器构成，暂时存储输入的数据包，将存储的数据包以可变位速率输出。另外，为了提高传送效率，第2发送缓冲器105b将多个数据包结合而输出结合后的数据包(结合数据包)。

[0247] 第2发送缓冲量读出部106b读出第2发送缓冲器105b的数据包的存储量(以下称作第2发送缓冲量)，将读出的第2发送缓冲量向第2发送缓冲量附加部104b输出。这里，第2发送缓冲量是通过第2发送缓冲量附加部104b附加第2发送缓冲量的对象的数据包被从第2发送缓冲器105b读出之后的第2发送缓冲器105b的数据包的存储量。

[0248] 其中，第2发送缓冲量为了使接收装置200中的处理变得容易而设为将有关时间戳的数据量除去的第2发送缓冲器105b的数据存储量。

[0249] 另外，第2发送缓冲量例如可以如下这样计算。使时间戳的数据大小为固定。对时间戳的数据大小乘以存储在第2发送缓冲器105b中的数据包的数量(从输入的数据包的数量减去输出的数据包的数量后的值)。从第2发送缓冲器105b的实际的存储量减去相乘值。该相减值为第2发送缓冲量。

[0250] 第2发送缓冲量附加部104b在从第2发送缓冲器105b输入的结合数据包的开头附加从第2发送缓冲量读出部106b输入的第2发送缓冲量。

[0251] 在发送装置100b中，如果数据包被输入到输入端子101中(图10的N301)，则时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳(N302)。将附加了时间戳的数据包存储在第2发送缓冲器105b中。

[0252] 第2发送缓冲器105b将结合数据包输出(N303)。第2发送缓冲量附加部104b在结合数据包的开头附加由第2发送缓冲量读出部106b读出的第2发送缓冲量(N304)。附加了第2发送缓冲量的结合数据包被发送处理部107实施规定的处理，被向传送路径300b输出。

[0253] <接收装置>

[0254] 接收装置200b进行作为同步传送条件的时间轴复原处理、以及速率控制处理等，具备接收处理部201、分离部202b、第2接收缓冲器203b、时间戳缓冲器204、第2接收缓冲量读出部206b、存储量相加部207b、修正部208b、接收时间戳定时器209、比较部210、数据包读出部211、和输出端子212。

[0255] 分离部202b将从接收处理部201输入的附加了第2发送缓冲量的结合数据包分离为第2发送缓冲量、多个时间戳、以及多个数据包。并且，分离部202b将第2发送缓冲量、多个时间戳、以及多个数据包分别向存储量相加部207b、时间戳缓冲器204、以及第2接收缓冲器203b输出。

[0256] 第2接收缓冲器203b由FIFO缓冲器构成，暂时存储输入的数据包。从第2接收缓冲器203b输出的数据包被从输出端子212向外部输出(图10的N305)。

[0257] 第2接收缓冲量读出部206b读出第2接收缓冲器203b的数据包的存储量(以下称作第2接收缓冲量)，将读出的第2接收缓冲量向存储量相加部207b输出。这里，第2接收缓冲量是构成附加了从分离部202b向存储量相加部207b输出的第2发送缓冲量的结合数据包的多个数据包被写入到第2接收缓冲器203b中之后的第2接收缓冲器203b的数据包的存储量。

[0258] 存储量相加部207b将从分离部202b输入的第2发送缓冲量与从第2接收缓冲量读出部206b输入的第2接收缓冲量相加。

[0259] 另外，在从分离部202b向第2接收缓冲器203b写入构成结合数据包的多个数据包之后，将附加在结合了写入的多个数据包的结合数据包中的第2发送缓冲量从分离部202b写入到存储量相加部207b中。

[0260] 修正部208b进行接收时间戳定时器209的计数速度的控制，以使存储量相加部207b的相加值为一定。

[0261] 如果相加值增加，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度慢。因此，修正部208b将用于指示提高计数速度的控制信号向接收时间戳定时器209输出。

[0262] 此外，如果相加值减少，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度快。因此，修正部208b将用于指示降低计数速度的控制信号向接收时间戳定时器209输出。

[0263] 另外，接收装置200b进行的时间轴复原处理由于与在第1实施方式中说明的时间轴复原处理实质上相同，所以省略说明。

[0264] <速率控制处理>

[0265] 第2接收缓冲量读出部206b读出第2接收缓冲器203b的第2接收缓冲量，将读出的第2接收缓冲量向存储量相加部207b输出。在存储量相加部207b中从分离部202b输入第2发送缓冲量。

[0266] 存储量相加部207b将从分离部202b输入的第2发送缓冲量与从第2接收缓冲量读出部206b输入的第2接收缓冲量相加。

[0267] 如果相加结果增加，则修正部208b向接收时间戳定时器209输出用于指示提高计数速度的控制信号，接收时间戳定时器209接受该控制信号而提高计数速度。

[0268] 如果相加结果减少，则修正部208向接收时间戳定时器209输出用于指示降低计数速度的控制信号，接收时间戳定时器209接受该控制信号而降低计数速度。

[0269] 根据上述本实施方式，即使输入到发送装置中的数据包的输入位速率是固定位速率、并且传送路径的传送位速率是可变位速率，也能够实现发送装置与接收装置之间的同步传送。

[0270] <补充>

[0271] (1)在第3实施方式及后述的实施方式中，作为在接收时间戳定时器209的计数速度的修正中使用的第2发送缓冲器105a的存储量及第2接收缓冲器203b的数据包的存储量，使用没有附加时间戳的数据包的存储量。但是，并不限于此，也可以使用包括时间戳的数据包的存储量。

[0272] 第4实施方式

[0273] 参照附图对本发明的第4实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0274] 本实施方式是在第3实施方式中附加了用于在即使在传送路径上有丢失的数据包也在发送装置与接收装置之间实现同步传送的功能。

[0275] 另外，对于与第1到第3实施方式实质上具有相同的功能的结构要素赋予相同的标号，对于该结构要素由于可以适用第1到第3实施方式的说明，所以省略说明。

[0276] <同步传送系统>

[0277] 参照图11对本实施方式的同步传送系统的结构进行说明。图11是本实施方式的同步传送系统的结构图。

[0278] 发送装置100c与接收装置200c经由传送路径300d进行数据包的收发。另外，假设输入到发送装置100c中的数据包是固定长数据包。

[0279] <发送装置>

[0280] 发送装置100c是在第3实施方式的发送装置100中附加了顺序号码产生部121和顺序号码附加部122的结构。

[0281] 在发送装置100c中，如果将数据包输入到输入端子101中，则时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳。将附加了时间戳的数据包存储在第2发送缓冲器105b中。

[0282] 第2发送缓冲器105b输出结合了一定数量的数据包的结合数据包。第2发送缓冲量附加部104b在结合数据包的开头附加由第1发送缓冲量读出部106b读出的第2发送缓冲量，顺序号码附加部122在附加了第2发送缓冲量的结合数据包的开头附加从顺序号码产生部121供给的顺序号码。附加了顺序号码和第2发送缓冲量的结合数据包通过发送处理部107实施规定的处理，向传送路径300b输出。

[0283] <接收装置>

[0284] 接收装置200c的结构为，在第3实施方式的接收装置200中附加数据包丢失检测部221和缓冲量修正部222、代替分离部202b而具有分离部202c。

[0285] 分离部202c将从接收处理部201输入的附加了顺序号码和第2发送缓冲装置的结合数据包分离为顺序号码、第2发送缓冲量、多个时间戳、以及多个数据包。接着，分离部202c将顺序号码、第2发送缓冲量、多个时间戳、以及多个数据包分别向数据包丢失检测部
221、存储量相加部207b、时间戳缓冲器204、以及第2接收缓冲器203b输出。

[0286] 通过接收装置200c进行的速率控制处理如下。

[0287] 在通过分离部202c将构成1个结合数据包的多个数据包写入到第2接收缓冲器203b中之后，第2接收缓冲量读出部206b读出第2接收缓冲器203b的第2接收缓冲量，将读出的第2接收缓冲量向存储量向存储量相加部207b输出。

[0288] 此外，数据包丢失检测部221通过在第2实施方式中说明的顺序，利用从分离部202c输入的顺序号码，检测在传送路径上丢失的结合数据包的数量，将检测到的结合数据包的数量向缓冲量修正部222输出。

[0289] 存储量相加部207b将从分离部202c输入的第2发送缓冲量与从第2接收缓冲量读出部206b输入的第2接收缓冲量相加。

[0290] 缓冲量修正部222通过在第2实施方式中说明的顺序，计算本来应该存储在第2接收缓冲器203b中的、构成在传送路径上丢失的结合数据包的数据包的数据量(丢失数据包量)。接着，缓冲量修正部222将从存储量相加部207b输入的相加值与计算出的丢失数据包量相加。

[0291] 修正部208b基于从缓冲量修正部222输入的相加值，控制接收时间戳定时器209的计数速度，以使该相加值成为一定。

[0292] 如果相加值增加，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度慢。因此，修正部208b将用于指示提高计数速度的控制信号向接收时间戳定时器209输出。接收时间戳定时器209接受到该控制信号而提高计数速度。

[0293] 此外，如果相加值减少，则接收时间戳定时器209的计数速度变得比发送时间戳定时器102的计数速度快。因此，修正部208b将用于指示降低计数速度的控制信号向接收时间戳定时器209输出。接收时间戳定时器209接受到该控制信号而降低计数速度。

[0294] 另外，接收装置200c进行的时间轴复原处理与第1实施方式的时间轴复原处理实质上相同，所以省略说明。

[0295] 根据上述实施方式，在输入到发送装置中的数据包的输入位速率是固定位速率、并且传送路径的传送位速率是可变位速率的情况下，即使在传送路径上数据包丢失，也能够实现发送装置与接收装置之间的同步传送。

[0296] 第5实施方式

[0297] 参照附图对本发明的第5实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0298] 第1实施方式及第2实施方式以输入到发送装置中的数据包的位速率是可变位速率、并且传送路径的传送位速率是固定位速率的情况为对象。此外，第3实施方式及第4实施方式以输入到发送装置中的数据包的位速率是固定位速率、并且传送路径的传送位速率是可变位速率的情况为对象。相对于此，本实施方式及后述的第6～第7实施方式以输入到发送装置中的数据包的位速率是可变位速率、并且传送路径的传送位速率是可变位速率的情况为对象。

[0299] 另外，对于与第1～第4实施方式实质上具有相同的功能的结构要素赋予相同的标号，对于该结构要素由于能够适用第1～第4实施方式的说明，所以省略说明。

[0300] <同步传送系统>

[0301] 参照图12对本实施方式的同步传送系统的结构进行说明。图12是本实施方式的同步传送系统的结构图。

[0302] 发送装置100d与接收装置200d经由传送路径300d进行数据包的收发。

[0303] <发送装置>

[0304] 发送装置100d具备输入端子101、第1发送部150和第2发送部160。

[0305] 第1发送部150做成了与第1实施方式的发送装置100的除去输入端子101和发送处理部107的块相同的结构，将以可变位速率输入的数据包以固定位速率向第2发送部160输出。数据包从第1发送部150的以固定位速率的输出控制，例如在MPEG2 TS的情况下，可以通过从流的头提取流速率、以对提取的流速率加上附加在输入的数据包中的时间戳或相当于第1发送缓冲量的附加(overhead)部分的数据的速率得到的速率进行数据包的输出来实现。

[0306] 第2发送部160做成了与第3实施方式的发送装置100b的除去输入端子101、发送时间戳定时器102及时间戳附加部103的块相同的结构，将从第1发送部150以固定位速率输入的数据包以可变位速率向传送路径300b输出。

[0307] 在发送装置100d中，如果将数据包输入到输入端子101中(图13的N501)，则时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳(N502)，进而，第1发送缓冲量附加部104在附加了时间戳的数据包的开头附加由第1发送缓冲量读出部106读出的第1发送缓冲量(N503)。将附加了时间戳及第1发送缓冲量的数据包存储到第1发送缓冲器105中。

[0308] 存储在第1发送缓冲器105中的数据包被从第1发送缓冲器105以固定位速率输出，存储到第2发送缓冲器105b中。

[0309] 第2发送缓冲器105b将结合了多个数据包的结合数据包输出(N504)。第2发送缓冲量附加部104b在结合数据包的开头附加由第2发送缓冲量读出部106b读出的第2发送缓冲量(N505)。附加了第2发送缓冲量的结合数据包通过发送处理部107实施规定的处理，向传送路径300b输出。

[0310] <接收装置>

[0311] 接收装置200d具备第2接收部260、第1接收部250和输出端子212。

[0312] 第2接收部260进行与接收装置200b进行的速率控制处理实质上相同的速率控制处理。但是，第2接收部260不进行接收装置200b进行的时间轴复原处理。在第2接收部260中不进行时间轴复原处理是因为，在从接收装置200d输出数据包时只要在时间轴复原就足够，第2接收部260只要能够以等于从第1发送部150向第2发送部160输出的固定位速率的固定位速率向第1接收部250输出数据包就足够。

[0313] 第2接收部260具备接收处理部201、分离部202d、第2接收缓冲器203b、第2接收缓冲量读出部206b、存储量相加部207b、修正部208b和读出速率控制部251。

[0314] 分离部202d将从接收处理部201输入的附加了第2发送缓冲量的结合数据包分离为多个第1发送缓冲量、第2发送缓冲量、多个时间戳、以及多个数据包。并且，分离部202b将多个第1发送缓冲量、第2发送缓冲量、多个时间戳、以及多个数据包向第1发送缓冲量缓冲器205、存储量相加部207b、时间戳缓冲器204、以及第2接收缓冲器203b输出。

[0315] 本实施方式的修正部208b代替控制接收时间戳定时器209的可变频率振荡器209a的振荡频率，而如后述那样控制读出速率控制部25 1所具备的后述的可变频率振荡器251a的振荡频率。

[0316] 读出速率控制部251控制数据包从第2接收缓冲器203b的输出位速率。

[0317] 通过第2接收部260进行的速率控制处理如下。

[0318] 修正部208b将从第2发送缓冲器105b读出了结合数据包之后的第2发送缓冲器105b的数据包的存储量(从分离部202d输入的第2发送缓冲量)、与在第2接收缓冲器
203b中写入构成该结合数据包的多个数据包之后的第2接收缓冲器203b的数据包的存储量(由第2接收缓冲量读出部206b读出、从第2接收缓冲量读出部206b输入的第2接收缓冲量)相加，进行读出速率控制部251的速率控制，以使相加值为一定。

[0319] 如果相加值增加，则数据包从第2接收缓冲器203b的输出位速率变得比数据包从第2发送缓冲器105b的输出位速率低。因此，修正部208b将用于指示提高输出位速率的控制信号向读出速率控制部251输出。

[0320] 此外，如果相加值减少，则数据包从第2接收缓冲器203b的输出位速率变得比数据包从第2发送缓冲器105b的输出位速率高。因此，修正部208b将用于指示降低输出位速率的控制信号向读出速率控制部251输出。

[0321] 读出速率控制部251基于来自修正部208b的控制信号控制数据包从第2接收缓冲器203b的输出位速率。

[0322] <读出速率控制部>

[0323] 参照图14对图12的接收装置200d的读出速率控制部251进行说明。图14是图12的读出速率控制部251的结构图。

[0324] 读出速率控制部251具备可变频率振荡器251a、CBR读出部251b、控制信号输入端子251c、读出信号输出端子251d、和时钟输出端子251e。

[0325] 可变频率振荡器251a是能够振荡出规定范围的频率的时钟信号的振荡器，将振荡出的频率的时钟信号向计数器209b供给，将时钟信号向时钟输出端子251e输出。

[0326] 可变频率振荡器251a在输入到控制端子209c中的控制信号指示提高从第2接收缓冲器203b进行数据包的读出的读出速率的情况下提高振荡频率，在该控制信号指示降低从第2接收缓冲器203b进行数据包的读出的读出速率的情况下降低振荡频率。

[0327] CBR读出部251b由计数从可变频率振荡器251a输入的时钟信号的计数器构成，通过计数一定数量的时钟信号而生成读出信号。CBR读出部251将生成的读出信号从读出信号输出端子251d向第2接收缓冲器203b输出。第2接收缓冲器203b接受读出信号，将存储的1个数据包向第1接收缓冲器203输出。

[0328] 回到图12的说明，第1接收部250做成了与第1实施方式的接收装置200的除去接收处理部201、分离部202和输出端子212的块相同的结构。第1接收部250进行与第1实施方式的接收装置200的时间轴复原处理和速率控制处理实质上相同的时间轴复原处理和速率控制处理。

[0329] 由第1接收部250进行的速率控制处理如下。

[0330] 在第1接收部250中，修正部208将数据包写入到第1发送缓冲器105中之前的第1发送缓冲器105的数据包的存储量(从第1发送缓冲量缓冲器205取出的第1发送缓冲量)与从第1接收缓冲器读出该数据包之前的第1接收缓冲器203的数据包的存储量(由第1接收缓冲量读出部206读出、从第1接收缓冲量读出部206输入的第1接收缓冲量)相加，进行接收时间戳定时器209的可变频率振荡器209a的振荡频率的控制，以使相加值为一定。

[0331] 另外，如果相加值增加，则修正部208控制可变频率振荡器209a以使可变频率振荡器209a的振荡频率变高，如果相加值减少，则控制可变频率振荡器209a以使可变频率振荡器209a的振荡频率变低。

[0332] 通过第1接收部250进行的时间轴复原处理如下。

[0333] 接收时间戳定时器209的可变频率振荡器209a以由修正部208控制的频率振荡，计数器209b计数由可变频率振荡器209a振荡出的频率的时钟信号。

[0334] 比较部210将从时间戳缓冲器204取出的时间戳表示的计数值与计数器209b的计数值比较，如果两者一致则将数据包读出信号向数据包读出部211输出。数据包读出部211接受来自比较部210的数据包读出信号，从第1接收缓冲器203输出1个数据包。由此，从第1接收缓冲器203输出1个数据包，将从第1接收缓冲器203输出的数据包从输出端子212向外部输出。

[0335] 根据上述本实施方式，即使输入到发送装置中的数据包的输入位速率是可变位速率、并且传送路径的传送位速率是可变位速率，也能够实现发送装置与接收装置之间的同步传送。

[0336] 第6实施方式

[0337] 参照附图对本发明的第6实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0338] 第6实施方式是使第5实施方式的发送装置100d及接收装置200d的结构变得简单、即使在输入位速率及传送位速率的两者是可变位速率的情况下也能够实现同步传送的结构。

[0339] 另外，对于与第1～第5实施方式实质上具有相同的功能的结构要素赋予相同的标号，对于该结构要素由于可以利用第1～第5实施方式的说明，所以省略说明。

[0340] <同步传送系统>

[0341] 参照图15对本实施方式的同步传送系统的结构进行说明。图15是本实施方式的同步传送系统的结构图。

[0342] 发送装置100e与接收装置200e经由传送路径300b进行数据包的收发。

[0343] <发送装置>

[0344] 发送装置100e具备输入端子101、第1发送部150e和做成了与第5实施方式的第2发送部160相同的结构的第2发送部160e。

[0345] 第1发送部150e具有发送时间戳定时器102、时间戳附加部103、和临时存储以可变位速率输入的数据包、将存储的数据包以固定位速率输出的第1发送缓冲器105。数据包从第1发送缓冲器105的以固定位速率的输出控制，例如在MPEG2 TS的情况下，可以通过从流的头提取流速率、以对提取的流速率加上相当于附加在输入的数据包中的时间戳的附加部分的数据的速率的速率进行数据包的输出来实现。

[0346] 在发送装置100e中，如果将数据包输入到输入端子101中，则时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳。将附加了时间戳的数据包存储到第1发送缓冲器105中。

[0347] 存储在第1发送缓冲器105中的数据包被从第1发送缓冲器105以固定位速率输出，存储到第2发送缓冲器105b中。

[0348] 第2发送缓冲器105b将结合了多个数据包的结合数据包输出。第2发送缓冲量附加部104b在结合数据包的开头附加由第2发送缓冲量读出部106b读出的第2发送缓冲量。附加了第2发送缓冲量的结合数据包通过发送处理部107实施规定的处理，向传送路径300b输出。

[0349] <接收装置>

[0350] 接收装置200e具备第2接收部260e、第1接收部250e和输出端子221。

[0351] 第2接收部260e与第2接收部260同样，进行与接收装置200b进行的速率控制处理实质上相同的速率控制处理，但不进行接收装置200b进行的时间轴复原处理。

[0352] 第2接收部260e是在第5实施方式的第2接收部260中将其分离部202d替换为分离部202e的结构。

[0353] 分离部202e将从接收处理部201输入的数据包分离为第2发送缓冲量、多个时间戳、以及多个数据包。并且，分离部202b将第2发送缓冲量、多个时间戳、以及多个数据包向存储量相加部207b、时间戳缓冲器204、以及第2接收缓冲器203b输出。

[0354] 第2接收部260e进行的速率控制处理由于与第5实施方式的第2接收部260进行的速率控制处理实质上相同，所以省略说明。

[0355] 但是，在第6实施方式中，读出速率控制部251将受修正部208b控制振荡频率的可变频率振荡器251a振荡出的时钟信号经由时钟输出端子251e向接收时间戳定时器209e输出。

[0356] 第1接收部250e进行与接收装置200进行的时间轴复原处理实质上相同的时间轴复原处理。但是，第1接收部250e不进行接收装置200进行的速率控制处理。

[0357] 不通过第1接收部250e进行速率控制处理基于以下的理由。

[0358] 第2接收部260e进行速率控制处理。因此，调节第2接收部260的读出速率控制部251输出的时钟信号的频率，以使其成为发送时间戳定时器102的振荡器102a振荡出的时钟信号的频率。因此，只要利用读出速率控制部251输出的时钟信号，在第1接收部250e中就不需要生成调节为发送时间戳定时器102的振荡器102a振荡出的时钟信号的频率的时钟信号。

[0359] 第1接收部250e具备接收时间戳定时器209e、比较部210、数据包读出部211、和第1接收缓冲器203。

[0360] 接收时间戳定时器209e具有计数从读出速率控制部251输入的时钟信号的计数器，将计数器的计数值向比较部210输出。但是，接收时间戳定时器209e具有的定时器通过与接收时间戳定时器209的计数器209b相同的顺序预设置。另外，接收时间戳定时器209e不像接收时间戳定时器209那样具有可变频率振荡器。

[0361] 由第1接收部250e进行的时间轴复原如下。

[0362] 预设置的接收时间戳定时器209e计数从读出速率控制部251输入的时钟信号，将计数值向比较部210输出。比较部210将从时间戳缓冲器204取出的时间戳表示的计数值与从接收时间戳定时器209e输入的计数值比较，如果两者一致，则将数据包读出信号向数据包读出部211输出。数据包读出部211接受数据包读出信号，从第1接收缓冲器203输出1个数据包。

[0363] 根据上述本实施方式，与第5实施方式相比，通过简单的结构的发送装置和接收装置，即使输入到发送装置中的数据包的输入位速率是可变位速率、并且传送路径的传送位速率是可变位速率，也能够实现发送装置与接收装置之间的同步传送。

[0364] <补充>

[0365] (1)在第6实施方式中，在发送时间戳定时器102的振荡器102a的振荡频率与读出速率控制部251的可变频率振荡器251a的振荡频率不同的情况下也可以如以下这样。利用PLL电路等将可变频率振荡器251a的振荡频率倍加或分频，将倍加或分频的频率的时钟信号向接收时间戳定时器209e供给。

[0366] 第7实施方式

[0367] 参照附图对本发明的第7实施方式的在发送装置与接收装置之间实现同步传送的同步传送系统进行说明。

[0368] 第7实施方式是使第5实施方式的发送装置100d及接收装置200d的结构变得简单、即使在输入位速率及传送位速率两者是可变位速率的情况下也能够实现同步传送的结构。

[0369] 另外，对于与第1～第6实施方式实质上具有相同功能的结构要素赋予相同的标号，对于该结构要素由于可以适用第1～第6实施方式的说明，所以省略说明。

[0370] <同步传送系统>

[0371] 参照图16对本实施方式的同步传送系统的结构进行说明。图16是本实施方式的同步传送系统的结构图。

[0372] 发送装置100f与接收装置200f经由传送路径300b进行数据包的收发。

[0373] <发送装置>

[0374] 发送装置100f具备输入端子101、做成了与第5实施方式的第1发送部150相同的结构的第1发送部150f和第2发送部160f。

[0375] 第2发送部160f具备第2发送缓冲器105b和发送处理部107。

[0376] 在发送装置100f中，如果将数据包输入到输入端子101中，则时间戳附加部103在数据包的开头附加从发送时间戳定时器102供给的计数值作为时间戳，第1发送缓冲量附加部104在附加了时间戳的数据包的开头附加从第1发送缓冲量读出部106输入的第1发送缓冲量。将附加了时间戳及第1发送缓冲量的数据包存储到第1发送缓冲器105中。

[0377] 存储在第1发送缓冲器105中的数据包被从第1发送缓冲器105以固定位速率输出，存储到第2发送缓冲器105b中。另外，数据包从第1发送缓冲器105的以固定位速率的输出控制，例如在MPEG2 TS的情况下，可以通过从流的头提取流速率、以对提取的流速率加上相当于附加在输入的数据包中的时间戳及第1发送缓冲量的超出部分的数据的速率的速率进行数据包的输出来实现。

[0378] 第2发送缓冲器105b将结合了多个数据包的结合数据包输出，从第2发送缓冲器105b输出的结合数据包通过发送处理部107实施规定的处理，向传送路径300b输出。

[0379] <接收装置>

[0380] 接收装置200f具备第2接收部260f、第1接收部250f和输入端子221。

[0381] 第2接收部260f具备接收处理部201、分离部202f、CBR读出部271和第2接收缓冲器203b。

[0382] 分离部202f将从接收处理部201输入的结合数据包分离为多个第1发送缓冲量、多个时间戳、以及多个数据包。并且，分离部202f将多个第1发送缓冲量、多个时间戳、以及多个数据包向第1发送缓冲量缓冲器205、时间戳缓冲器204、以及第2接收缓冲器203b输出。

[0383] CBR读出部271通过计数从接收时间戳定时器209供给的时钟信号的计数器构成，通过计数一定数量的时钟信号而生成读出信号。第2接收缓冲器203b接受该读出信号而将1个数据包向第1接收缓冲器203输出。

[0384] 但是，从接收时间戳定时器209输入到CBR读出部209中的时钟信号的频率被调节为发送时间戳定时器102的振荡器102a的振荡频率。因此，在本实施方式中，不需要进行利用第2发送缓冲器105b的数据包的存储量和第2接收缓冲器203b的数据包的存储量的速率控制处理。

[0385] 另外，第2接收部260f只要将从第1接收缓冲器203输出的数据包在时间轴上复原就足够，所以不进行时间轴复原处理。

[0386] 第1接收部250f做成了与第5实施方式的第1接收部250相同的结构，进行时间轴复原处理及速率控制处理。接收时间戳定时器209将其具备的可变频率振荡器209振荡出的时钟信号从时钟输出端子209f向CBR读出部271输出。

[0387] 第1接收部250f进行的时间轴复原处理及速率控制处理分别与第5实施方式的第1接收部250进行的时间轴复原处理及速率控制处理相同，省略说明。

[0388] 根据上述本实施方式，与第5实施方式相比，通过简单结构的发送装置和接收装置，即使输入到发送装置中的数据包的输入位速率是可变位速率、并且传送路径的传送位速率是可变位速率，也能够实现发送装置与接收装置之间的同步传送。

[0389] <补充>

[0390] (1)在上述各实施方式中，输入的数据包也可以是有关MPEG2 TS的数据包。

[0391] (2)在上述各实施方式中，将发送缓冲器(第1发送缓冲器105或第2发送缓冲器)的数据包的存储量从发送装置向接收装置发送，利用它来调节接收装置具备的各计数器的计数速度，但并不限于此，作为从发送装置向接收装置发送的信息，只要是能够特定发送缓冲器的存储量的信息就可以。

[0392] 例如，发送缓冲器的数据包的存储量与从向发送缓冲器的数据包的输入速率的时间积分值减去数据包从发送缓冲器的输出速率的时间积分值得到的值等价。

[0393] 同样，接收缓冲器(第1接收缓冲器203或第2接收缓冲器203b)的数据包的存储量与通过从向接收缓冲器的数据包的输入速率的时间积分值减去数据包从接收缓冲器的输出速率的时间积分值得到的值等价。

[0394] 因此，使用输入输出速率计算等价于发送缓冲器的数据包的存储量的值和等价于接收缓冲器的数据包的存储量的值，调节计数器的计数速度以使这些等价的值的和为一定。

[0395] 所以，也可以代替将发送缓冲器的数据包的存储量从发送装置向接收装置发送，而测量发送缓冲器的输入速率与输出速率，将测量出的发送缓冲器的输入速率与输出速率从发送装置向接收装置发送。在此情况下，在接收装置中，测量接收缓冲器的输入速率与输出速率。

[0396] 另外，由于发送缓冲器的输出速率的时间积分值与接收缓冲器的输入速率的时间积分值相等，所以这些时间积分值在将等价于发送缓冲器的数据包的存储量的值与等价于接收缓冲器的数据包的存储量的值相加时相互抵消。因此，从发送装置向接收装置的发送只要是向发送缓冲器的输入速率就可以，在接收装置中只要仅测量接收缓冲器的输出速率就可以。

[0397] (3)在上述各实施方式中，也可以是进行与发送装置或接收装置的结构要素的全部或一部分等价的处理的接收方法。

[0398] 此外，也可以将记述有与在上述各实施方式中说明的发送装置或接收装置进行的全部或一部分等价的处理顺序的程序保存在存储器中、利用CPU进行处理。

[0399] 工业实用性

[0400] 本发明可以用于发送装置与接收装置之间的同步传送，例如对于向使用网络的高品质影像传送等的应用是有用的，能够在通过因特网等的全球性的网络中的流传送中使用。