电子元件封装

摘要

通过用粘接剂(3、103)或金属层(103、251)接合装配有电子元件(71、171、261)的第1容器部件(9、109、212)和第2容器部件(2、102、202)，而形成内部空间(90、190、211)，能够在低温下将所述电子元件密闭在所述内部空间内。在使用粘接剂的情况下，用金属膜(4)覆盖粘接剂的露出面，实现所述内部空间的密闭性。进一步，在所述第2容器部件中也能装配电子元件(261、272)，能够实现电子元件封装的高密度化。

权利要求

1.一种电子元件封装，其中，具备：电子元件；

装配所述电子元件的第1容器部件；

与所述第1容器部件一起形成收纳所述电子元件的空间的第2容器部件；

接合所述第1容器部件及所述第2容器部件而密闭所述空间的粘接剂；和覆盖所述粘接剂的露出面，且覆盖所述第2容器部件的外侧表面的金属膜，所述第1容器部件是平坦的部件，所述第2容器部件具有覆盖所述第1容器部件的凹部。

2.根据权利要求1所述的电子元件封装，其中，所述第2容器部件具有凸缘部，该凸缘部设置在所述凹部的边缘并经由所述粘接剂与所述第1容器部件粘接。

3.根据权利要求1所述的电子元件封装，其中，在所述空间内设置有吸湿剂。

说明书

电子元件封装

[0001] 本申请是分案申请，其母案申请号：2004800360904；申请日：2004年12月2日；发明名称：封装的电子元件、及电子元件封装的制造方法。

技术领域

[0002] 本发明涉及一种在密闭的内部空间具备电子元件的电子元件封装及其制造方法。

背景技术

[0003] 目前，作为因在大气中存在的水分或氧气等的影响而保护半导体元件、表面弹性波元件、其他各种电子元件的一种方法，已知有：在容器的内部收纳电子元件，密闭容器内部并密封电子元件的技术。在内部空间配置并密封有这样的电子元件的电子元件装置中，提出了用于使容器内部的气密性(密闭性)提高而进一步可靠地防止水分等的侵入的各种技术。

[0004] 在专利文献1中，提出了：在半导体加速度传感器中，用粘接剂密封用于将端子板导出到壳体的外部的切口槽之后排出壳体的内部的气体(脱气)，热压接脱气用的密封孔而密封传感器芯片的技术。此外，容器为金属制的情况下，有时对于构成容器的部件彼此之间的接合及密封也可以使用软钎料。

[0005] 另外，例如，由金属制的盖覆盖具有在底面装配有电子元件的空腔(凹部)的陶瓷基板的开口部，并利用软钎料或玻璃粉接合及密封陶瓷基板和金属盖。

[0006] 另一方面，也可以对通过倒装式接合(flip chip bonding)搭载的电子元件和基板之间的空隙进行密闭，而密封电子元件的技术。例如，在专利文献2中，公开了：在弹性表面波装置的制造中，对于基板上的多个弹性表面波元件将树脂分成2步来涂敷，而抑制气泡的杂入且由粘性高的树脂来密封弹性表面波元件的技术。在专利文献3中，公开了：在表面弹性波装置的制造中，通过使用低熔点玻璃密封在封装基板上倒装式连接的表面弹性波芯片，与使用树脂来密封的情况相比得到高的气密性的技术。进一步，在专利文献4中，公开了：在将电路部件收纳在密闭空间内的电子电路模块的制造中，通过在将装配有电阻或电容器等电路部件粘贴于内表面的箱体(箱形)内，嵌入硬质电路基板使装配有电路部件的面朝向内侧，而有效地利用箱体内部的空隙部的技术。

[0007] 专利文献1：特开平11-237401号公报

[0008] 专利文献2：特开2003-142972号公报

[0009] 专利文献3：特开2003-110402号公报

[0010] 专利文献4：特开昭61-278198号公报

[0011] 但是，由于树脂对水分或氧气的气密性的程度不太高，因此若作为密封材使用树脂，则有时不能根据电子元件的种类来实现适当的密封或封装。如上述专利文献3所公开那样由低熔点玻璃密封、或由软钎料或玻璃粉接合构成容器的部件的情况下，能得到高的气密性，反之，需要用于在例如大约260℃的高温下溶解低熔点玻璃或软钎料的加热处理，不适于耐热性低的电子元件的封装。特别是，由于化合物半导体等的电子元件的耐热性低，因此通过高温加热而损伤的可能性较高。

[0012] 另外，在通过这样的加热处理密闭并封装容器内部的情况下，由于对于形成容器的盖等的部件也要求耐热性，因此难以将树脂等作为材料来使用，对容器成本的降低也有限。

[0013] 另外，随着近年的电子设备的小型化，逐渐发展电子元件的微小化，也需要更高密度地配置微小的电子元件。在上述专利文献4公开的电子电路模块中，由于以在容器内部收纳柔性电路基板作为前提，因此柔性电路基板相对IC裸芯片等微小的电子部件较厚，难以实现与电子元件的微小化一致的高密度化及封装的小型化。

发明内容

[0014] 本发明是鉴于上述问题点而制成的，其目的在于提供一种，在封装的电子元件中可将电子元件在低温、优选在室温以上～150℃以下收纳在密闭空间内的电子元件封装，进一步，提供一种适用于微小的电子元件的高密度的配置的、封装的电子元件，进一步，提供一种上述的电子元件封装的制造方法。

[0015] 根据本发明的第1方式的电子元件封装，具备：

[0016] 电子元件；

[0017] 装配有所述电子元件的第1容器部件；

[0018] 与所述第1容器部件一起形成收纳所述电子元件的空间的第2容器部件；

[0019] 接合所述第1容器部件及所述第2容器部件而密闭所述空间的粘接剂；和[0020] 覆盖所述粘接剂的露出面的金属膜。

[0021] 另外，根据本发明的第2方式的电子元件封装的制造方法，

[0022] 用粘接剂将装配有电子元件的第1容器部件、和与第1容器部件一起形成收纳所述电子元件的空间的第2容器部件接合而密闭所述空间，并且用金属膜覆盖所述粘接剂的露出面。

[0023] 根据第3方式的电子元件封装，具备：

[0024] 电子元件；装配有所述电子元件的第1容器部件；与所述第1容器部件一起形成收纳所述电子元件的空间的第2容器部件；接合所述第1容器部件及所述第2容器部件而密闭所述空间的粘接剂；和覆盖所述粘接剂的露出面，且覆盖所述第2容器部件的外侧表面的金属膜，

[0025] 所述第1容器部件是平坦的部件，所述第2容器部件具有覆盖所述第1容器部件的凹部。

[0026] 另外，根据本发明的第4方式的电子元件封装的制造方法，

[0027] 在由密闭收纳所述电子元件的空间的金属层接合装配有电子元件的第1容器部件、和与所述第1容器部件一起形成所述空间的第2容器部件时，

[0028] 向所述第1容器部件的第1金属部和所述第2容器部件的第2金属部的表面照射能量波；

[0029] 通过使照射所述能量波的所述第1金属部及所述第2金属部相互接触而形成所述金属层。

[0030] 根据本发明的第5方式的电子元件封装，具备：

[0031] 容器，其形成用第1内面、与该第1内面相对的第2内面、及与所述第1内面和所述第2内面垂直的侧面密闭的内部空间；

[0032] 第1电子元件，其装配于第1装配面，该第1装配面是所述第1内面、所述第2内面及所述侧面中某个面；

[0033] 第2电子元件，其装配于第2装配面，该第2装配面是所述第1内面、所述第2内面及所述侧面的内、与所述第1装配面不同的面；

[0034] 第1外部电极，其形成于与所述第1装配面相对的所述容器的外面，并与所述第1电子元件电连接；和

[0035] 第2外部电极，其形成于与所述第2装配面相对的所述容器的外面，并与所述第2电子元件电连接。

[0036] 另外，根据本发明的第6方式的电子元件封装的制造方法，

[0037] 在形成有导通路的盖部件的第1装配面上装配有与所述导通路电连接的第1电子元件；

[0038] 在形成导通路的主体部件的第2装配面上装配与所述导通路电连接的第2电子元件，并由主体部件和所述盖部件形成密闭的内部空间；

[0039] 以使所述第1电子元件及所述第2电子元件配置在所述内部空间内的方式接合所述盖部件和所述主体部件而形成密闭所述内部空间的电子元件封装；

[0040] 根据所述第1方式及第2方式的构成，由于用粘接剂粘接第1容器部件和第2容器部件，因此能够在低温下将电子元件收纳在密闭空间。另外，由于用金属膜覆盖粘接剂的露出面，因此能够防止堵塞针孔并防止气体或水分等通过粘接剂。从而，能够以高的可靠性密闭内部空间。

[0041] 根据所述第3方式及第4方式的构成，由于向第1金属部及第2金属部的表面照射能量波，由使所述第1金属部及所述第2金属部相互接触而形成的金属层来接合第1容器部件和第2容器部件，而形成密闭的内部空间，因此能够在低温下将电子元件收纳在密闭空间，另外，在金属层部分中没有气体或水分等的通过，因此能够以高的可靠性密闭内部空间。

[0042] 根据所述第5方式及第6方式的构成，在形成内部空间的容器的内面或侧面上装配电子元件，进一步将与所述电子元件电连接的外部电极设置在容器外面，从而能够高密度地配置微小的电子元件。

附图说明

[0043] 图1是表示本发明的第1实施方式的封装的电子元件的构成的剖面图；

[0044] 图2是表示封装的电子元件的制造工序的图；

[0045] 图3是表示第2实施方式的封装的电子元件的构成的剖面图；

[0046] 图4是表示封装的电子元件的制造工序的图；

[0047] 图5是表示在第2实施方式的封装的电子元件中上盖为半导体元件的情况的图；

[0048] 图6是用于说明第2实施方式的封装的电子元件的另一制造方法的图；

[0049] 图7是表示第3实施方式的封装的电子元件的构成的剖面图；

[0050] 图8是表示封装的电子元件的分解立体图；

[0051] 图9是表示封装的电子元件的制造工序的图；

[0052] 图10是表示第4实施方式的封装的电子元件的构成的剖面图；

[0053] 图11是表示筒状部件及在筒状部件上装配的半导体元件的分解立体图；

[0054] 图12是表示封装的电子元件的制造工序的图；

[0055] 图13是表示第5实施方式的封装的电子元件的构成的剖面图；

[0056] 图14是表示半导体元件的装配工序的图；

[0057] 图15是表示第6实施方式的封装的电子元件的构成的剖面图；

[0058] 图16是表示在基板上装配第3～第6实施方式的封装的电子元件时的形式的图；

[0059] 图17是表示在基板上装配第3～第6实施方式的封装的电子元件时的形式的图；

[0060] 图18是表示在基板上装配第3～第6实施方式的封装的电子元件时的形式的图；

[0061] 图19是表示在基板上装配第3～第6实施方式的封装的电子元件时的形式的图；

[0062] 图20是表示在基板上装配第3～第6实施方式的封装的电子元件时的形式的图；

[0063] 图21是表示在基板上装配第3～第6实施方式的封装的电子元件时的形式的图。

[0064] 图中：1-封装化电子元件，2-罩部件，3-粘接剂，3b-金属粒子，4-覆膜，9-基板，21-凸缘部，22-吸湿剂，23-凹部，71-半导体元件，90-内部空间，101-封装化电子元件，102-盖部件，103-金属层，109-基板，131-基板金属部，132-盖金属部，171-半导体元件，190-内部空间，201、201a、201b、201c-封装化电子元件，202-上盖部件，203-下盖部件，204、204a-筒状部件，210-容器、211-内部空间，212-空腔基板，213-空腔，221-上面，223-外部电极，224-导通路，231-下面，322-外部电极，234-导通路，241-侧面，251-金属层，261-半导体元件，271-半导体元件，272-芯片部件，2511、2512-金属部。

具体实施方式

[0065] 以下，说明本发明的实施方式，但在附图中对于相同的部件附加相同的参照符号。

[0066] 第1实施方式

[0067] 图1是表示本发明的一实施方式的电子元件封装1的构成的剖面图。此外，在本说明书中，所谓的电子元件封装，并非指封装及元件，是指在封装内收纳电子元件的收纳了电子元件后的封装，也记为封装的电子元件、或封装化电子元件。

[0068] 电子元件封装1，是在内部密封有电子元件即半导体元件71的封装，即为在密闭空间内设置电子元件并使封装化了的部件，具备：平坦的基板9；在基板9上装配的半导体元件71；和通过在基板9上以包围半导体元件71的侧方及上方(与基板9相反侧)的方式装配，而与基板9一起形成收纳半导体元件71的空间(以下，称作“内部空间”)90的罩部件2。此外，在以下的各个实施方式中，上述电子元件的概念是，含有从硅基板形成的上述半导体元件的同时，还含有半导体元件以外的元件、例如陶瓷元件或传感器类、水晶基板的元件、SAW滤波器等元件。

[0069] 基板9，是在装配有半导体元件71的侧的主面9a、及与内部空间90相反侧的面的基板9的里面9b上形成有电极9c的多层基板，通过低温烧成陶瓷(以下，称作“LTCC(Low Temperature Cofired Ceramics)”。)形成，其形成工序与通常的陶瓷(为了与LTCC区别，以下称作“HTCC(HighTemperature Cofired Ceramics)。)制的基板不同。

[0070] 半导体元件71，是所谓的IC裸芯片，通过在半导体元件71的下面的焊盘上形成的金属的突起72与基板9上的电极电接合，而装配在基板9上。通过基板9的表里两面的电极适当用导通路9d相互电连接，电子元件封装1将基板9的里面9b装配在外部基板上，从而经由电极9c将外部基板与半导体元件71电连接。

[0071] 罩部件2通过塑料等树脂形成为具有凹部23的器皿状，通过罩部件2的凹部23以覆盖基板9的方式被安装在基板9上，而形成内部空间90。在罩部件2的凹部23的边缘沿着基板9朝向内侧形成有凸缘部21。

[0072] 在电子元件封装1中，基板9和罩部件2的凸缘部21，例如以在150℃以下的温度下使环氧树脂、丙烯酸树脂、苯酚树脂等树脂材料硬化的热硬化性树脂为主成分的同时，经由含有银(Ag)的粒子3b的粘接剂3、所谓的银导电膏粘接而密闭内部空间90。也可以使用铜(Cu)等其他金属粒子3b来代替上述银粒子。另外，粘接剂3的露出面3a及罩部件2的外侧的表面被镍(Ni)及金(Au)的覆膜4覆盖。此外，覆膜4并不局限于镍、金，也可以是其他金属。从而，粘接剂3中的针孔等的气体及水分的通过通路被堵塞，能够维持内部空间90的气密性。进一步，在内部空间90设置有在罩部件2上安装的例如由氧化镁等形成的吸湿剂22。并且，能够可靠地除湿内部空间90。

[0073] 图2是表示电子元件封装1的制造工序的图。在制造电子元件封装1之时，首先，半导体元件71被载置在基板9上的规定的装配位置上，在突起72和基板9的电极抵接的状态下，使半导体元件71向基板9按压，且赋予超音波振动，进而突起72与电极接合而装配在基板9上(步骤S11)。半导体元件71的装配也可以通过其他方法来进行，例如，也可以经由各向异性导电性树脂薄膜或导电膏、非导电性树脂薄膜或导电膏来进行。进一步，在突起72及基板9的电极上照射能量并在真空中接合，即也可以采用所谓的常温接合。此外，突起72也可以形成在基板9的电极上。装配的半导体元件71的个数也可以是多个。或并不局限于半导体元件71，也可以是如后述那样的其他电子元件。

[0074] 接着，在罩部件2的内侧的、安装在基板9上时与基板9相对的面、即凹部23的底面23a上安装有吸湿剂22(步骤S12)。其后，在基板9的主面9a上的粘接有罩部件2的粘接位置及/或罩部件2的凸缘部21的与基板9的主面9a相对的面21a上涂敷有粘接剂3，罩部件2经由粘接剂3安装在基板9上。安装有罩部件2的基板9在较低的温度150℃以下、优选在大约120℃～130℃下进行加热处理，使粘接剂3硬化，粘接基板9和罩部件2并密闭内部空间90(步骤S13)。由此，通过吸湿剂22可靠地除湿内部空间90并提高耐湿可靠性。

[0075] 另外，由于粘接罩部件2的凸缘部21和基板9，因此与没有凸缘部21的情况相比粘接的面积增大，基板9和罩部件2之间的接合进一步稳定。其结果，提高内部空间90的密闭的可靠性。此外，也可以以朝向凹部23的外侧方式形成凸缘部21。

[0076] 接着，基板9的里面9b的至少电极部分被掩模材料所覆盖之后，向电子元件封装1施加无电解镀，依次形成镍镀层及金镀层(以下，总称为“镀层”。)而覆盖电子元件封装1及掩模材料的表面。在电子元件封装1中，可通过利用无电解镀容易地形成作为镀层的金属膜。进一步，由于在粘接剂3中含有银粒子，因此在粘接剂3的外侧的表面中的镍镀层稳定且容易地生长，即电镀容易附着，能够进一步容易地形成金属膜。

[0077] 若电子元件封装1的镀层结束，则通过从电子元件封装1去除掩模材料，只在被掩模材料所覆盖的部位以外的表面留下镀层，从而完成具有由镍及金形成的覆膜4的电子元件封装1的制造(步骤S14)。

[0078] 如上所述，在电子元件封装1中，在低温下、即与通常的软钎料或玻璃粉的接合相比低温下，优选，通过在室温以上～150℃以下硬化的粘接剂3来粘接基板9和罩部件2，密闭收纳有半导体元件71的内部空间90。其结果，即使是耐热性低的半导体元件71也不会带来由热产生的损伤，能够用低温收纳在密闭空间内。另外，与陶瓷或金属等相比可以使用耐热性低的廉价的树脂制的罩部件2，能够降低电子元件封装1的制造成本。

[0079] 在电子元件封装1中，由于粘接剂3的外侧的表面、即露出面3a被金属的覆膜4所覆盖，因此防止水分等通过粘接剂3浸入内部空间90，与以树脂为主成分的粘接剂3的表面露出在外部气体中的情况相比能够提高内部空间90的气密性。另外，由于树脂制的罩部件2的外侧的表面也被金属的覆膜4所覆盖，因此实现用无针孔的高的可靠性来密闭的内部空间90。

[0080] 另外，在电子元件封装1中，由于在平坦的基板9上装配的半导体元件71通过具备凹部23(含有凹状的部件。)的罩部件2来密封，因此在基板9上可以省略形成相当于凹部23的空腔的工序，能够降低电子元件封装1的制造成本。特别是，在与HTCC相比使用为了形成空腔而需要成本的LTCC制的基板9的情况下，能够大大降低电子元件封装1的制造成本。

[0081] 以上，对本发明的实施方式进行了说明，但本发明并不局限于上述实施方式，可以进行各种变更。例如，在电子元件封装1的制造结束的时刻在内部空间90内存在的气体的水分含有量充分少的情况下，也可以省略吸湿剂22。

[0082] 从制造成本降低的观点来看，罩部件2优选由树脂来形成，但也可以由金属或陶瓷等的其他材料来形成。基板9及罩部件2也可以分别是具有空腔的基板、所谓的“空腔基板”、及覆盖空腔的开口部的平坦的盖。即使是这种情况下，由粘接剂3粘接基板9和罩部件2，由金属的覆膜4覆盖粘接剂3的外侧的表面，进而可在低温下制造气密性高的电子元件封装1。

[0083] 在电子元件封装1的制造工序中想要极力避免加热处理的情况下，不经过光硬化性树脂等的加热处理而使其硬化的粘接剂3，使用于基板9和罩部件2之间的粘接中。即使是这种情况下，覆膜4通过无电解镀形成在粘接剂3的外侧的表面上，而提高内部空间90的气密性。

[0084] 从作业的容易性及降低制造成本的观点来看，覆膜4的形成优选通过无电解镀来进行，但作为粘接剂3使用导电性粘接剂的情况下也可以通过电解镀来进行。另外，也可以通过溅射来形成金属的覆膜4。

[0085] 第2实施方式

[0086] 图3是表示本发明的第2实施方式的电子元件封装101的构成的剖面图。电子元件封装101，是在内部密封有作为电子元件的半导体元件171的封装、即是在密闭空间内设置电子元件并进行封装后的，具备：具有相当于凹部的空腔199的基板109、所谓的“空腔基板”；装配在空腔199的底面的半导体元件171；和通过堵塞空腔199的开口部并装配在基板109上，与基板109一起形成收纳有半导体元件171的空间(以下，称作“内部空间”。)190的平坦的板状的盖部件102。

[0087] 基板109及盖部件102通过塑料等树脂来形成。另外，基板109，是在装配有半导体元件171的相当于空腔199的底面的基板109的主面109a、及与内部空间190相反侧的面的基板109的里面109b形成有电极109c等的多层基板。半导体元件171是所谓的IC裸芯片，通过在半导体元件171的下面的焊盘上形成的金属的突起172与基板109的主面109a上的电极电接合而装配在基板109上。基板109的表里两面的电极适当用导通路109d等相互电连接，电子元件封装101从基板109侧装配在其他外部基板上，通过上述，经由电极109c使外部基板和半导体元件171电连接。

[0088] 在电子元件封装101中，通过由金(Au)形成的金属层103来粘接基板109和盖部件102，从而密闭内部空间190。金属层103，接合在基板109侧设置的相当于第1金属部的基板金属部131、和在盖部件102侧设置的相当于第2金属部的盖金属部132而形成。

[0089] 图4是表示电子元件封装101的制造工序的图。在制造电子元件封装101之时，首先在基板109及盖部件102的各个粘接部位、即作为与盖部件102相对的面的、基板109空腔199的开口部的端面109c及作为内部空间190侧的面的、盖部件102的下面102a中粘接基板109的区域上施加金镀层，形成基板金属部131及盖金属部132(步骤S111)。

[0090] 或在步骤S111中，优选以可靠地进行用以下的步骤S114说明的基板金属部131及盖金属部132的接合的方式，以宽度为5μm以上、高度为5μm以上形成基板金属部131及盖金属部132。

[0091] 接着，基板109、盖部件102及半导体元件171配置在接合装置的腔室内，通过与腔室连接的真空泵来降低腔室内的压力。若腔室内处于减压状态、优选为真空状态下，则在突起172、及空腔199的底面上的电极上作为能量波之一照射氩(Ar)的高速原子束(Fast Atom Beam：以下称作“FAB”。)，清洗突起172及电极的表面。即，进行表面的无用的物质、总之在表面上附着并吸着的空气中的例如碳污染物质的去除及表面的活性化。此外，通过上述FAB的照射去除大约10nm的厚度的上述表面。其后，通过在基板109的电极上接触突起172，用原子间力使突起172和电极接合，并在基板109上装配半导体元件171(步骤S112)。此外，上述的FAB照射、其后的金属部分彼此之间的接合是称作所谓表面活性化接合的方法。

[0092] 也可以通过其他方法来进行半导体元件171的装配，例如，也可以在突起172和基板109的电极抵接的状态下，使半导体元件171向空腔199的底面按压且赋予超音波振动，进而使突起72与电极接合而装配。另外，也可以经由各向异性导电性树脂薄膜或导电膏、非导电性树脂薄膜或导电膏来进行。此外，突起72也可以形成在基板9的电极上。装配的半导体元件71的个数也可以是多个。或，也可以采用如后述那样的其他电子元件来代替半导体元件171。

[0093] 接着，向基板109的基板金属部131及盖部件102的盖金属部132照射FAB，如上述那样大约以10nm的厚度清洗基板金属部131及盖金属部132的接合部分的表面，去除上述污染物质(步骤S113)。此时基板109的基板金属部131及盖部件102的盖金属部132的温度为室温以上～150℃以下，需要加热时通过激光的照射等而加热。

[0094] 其后，通过在腔室内的减压或真空环境下使基板金属部131与盖金属部132相互相对并接触，由此通过金属层103粘接基板109和盖部件102，在减压或真空状态下密闭收纳有半导体元件171的内部空间190而制造电子元件封装101(步骤S114)。此外，也可以在惰性气体环境下进行基板109和盖部件102之间的粘接，此时，在内部空间190中与半导体元件171一起封入有惰性气体。另外，在惰性气体环境下的密封时也可以降低腔室内的压力。此外，上述减压优选从大气压到1Pa(帕斯卡)～10Pa左右的减压。

[0095] 如上所述，在电子元件封装101中，与通常的软钎料或玻璃粉的接合相比在低温下进行，优选，通过在室温以上～150℃以下粘接基板109和罩部件102，密闭收纳有半导体元件171的内部空间90。其结果，即使是耐热性低的半导体元件171也不会带来由热产生的损伤，能够用低温收纳在密闭空间内。另外，与陶瓷或金属等相比可以使用耐热性低的廉价的树脂制的基板109及罩部件102，能够降低电子元件封装101的制造成本。进一步，由于内部空间190处于减压或真空状态或惰性气体环境中，因此由于在大气中存在的水分或氧气等的影响而保护半导体元件171，可以抑制因这些影响产生的半导体元件171的性能劣化。

[0096] 在电子元件封装101中，由于基板金属部131和盖金属部132通过原子间的强的结合力来接合，因此用高的可靠性来粘接基板109和盖部件102，同时形成具有高的气密性的内部空间190。另外，由于通过金形成基板金属部131及盖金属部132，因此能够得到化学稳定即难以化学变化的金属层103，提高内部空间190的密闭的可靠性。

[0097] 以上，对本发明的第2实施方式进行了说明，但本发明并不局限于上述实施方式，也可以进行各种变更。例如，从降低制造成本的观点来看，优选由树脂来形成盖部件102，但也可以通过金属或陶瓷等其他材料来形成。或如图5所示，盖部件102也可以是例如形成SAW滤波器105等的基板或水晶基板等。或如图5所示，经由在基板109上形成的导通路106及与导通路106电连接的外部电极107，电子元件封装101与其他基板108的电极108a电连接。另外，从内部空间190的密闭的可靠性提高及耐氧化性等的观点来看，金属层103优选由金来形成，但也可以由其他各种金属来形成。

[0098] 基板109及盖部件102也可以分别是平坦的板状的基板、及具有覆盖在基板上装配的半导体元件171的侧方和与基板109相反侧的上方的凹部的盖部件。另外，分别具有空腔结构的基板及盖部件也可以以堵塞相互的开口部的方式粘接而形成内部空间190。

[0099] 粘接基板109和盖部件102时的基板金属部131及盖金属部132的温度，从减少对装配在基板109上的半导体元件171的热的影响的观点来看，优选在上述第2实施方式中所示的范围内，但并不局限于上述范围，例如在基板109上装配有耐热性较高的半导体元件171的情况下，也可以作成比上述范围更高的温度。

[0100] 在上述第2实施方式及下面说明的第3实施方式以下的各个实施方式中，作为FAB使用了氩气，但也可以利用氮气或氢气等其他原子来作为FAB。另外，也可以代替FAB，而通过离子束等其他能量波进行基板金属部131及盖金属部132的清洗。例如也可以利用：较短的波长的能量波，例如具有172nm的波长的激元紫外线；和上述清洗效果下降一些的、低压水银灯发出的波长250nm或365nm的光。或在使用上述激元紫外线的情况下，不在减压或真空中而在大气中可以进行清洗处理。在大气中进行处理的情况下，进一步通过在室温以上～150℃以下的温度下加热至少成为清洗处理对象的金属部分，能够促进附着在盖金属部件中的杂质的分解，进一步，能够降低上述金属部分的硬度，容易进行接合。此外，在减压或真空中进行上述清洗处理时，也可以不进行上述加热。

[0101] 或，如图6所示，通过用多个连接的形式制作图3所示的电子元件封装101，制作后，用切断部104切断，从而能够制作各个电子元件封装101。

[0102] 如上所述，电子元件封装101的制造方法，适用于半导体元件以外的各种电子元件的密封中，特别适用于耐热性低且耐湿性低的电子元件的密封中。

[0103] 第3实施方式

[0104] 图7是表示本发明的第3实施方式的电子元件封装201的构成的剖面图。电子元件封装201，是在内部密封有作为电子元件的半导体元件261的封装，即是在密闭空间内设置电子元件并使其封装化了的封装，具备：2个半导体元件261；和收纳2个半导体元件261的形成内部空间211的容器210。

[0105] 图8是表示电子元件封装201的分解立体图。容器210具备：在Z方向的两端具有开口的筒状部件204；堵塞筒状部件204的轴方向的一端侧(+Z)的侧的开口的上盖部件202；和堵塞筒状部件204的另一端侧(-Z)的侧的开口的下盖部件203。此外，上盖部件202相当于第1盖部件，下盖部件203相当于第2盖部件，下盖部件203及筒状部件204相当于主体部件。上盖部件202、下盖部件203及筒状部件204通过树脂来形成。在筒状部件204的(+Z)侧及(-Z)侧的端面分别设置由金(Au)形成的金属部2511及2521。此外，金属部
2511、2521相当于第2金属部。另外，相当于第1内面及第1装配面的上盖部件202的(-Z)侧的面(是形成内部空间211的上侧的面的面，以下称作“上面”。)221、及相当于第2内面及第2装配面的下盖部件203的(+Z)侧的面(是形成内部空间211的下侧的面的面，以下称作“下面”。)231中粘接有筒状部件204的区域上，分别设置有由金形成的金属部2512及2522。此外，金属部2512、2522相当于第1金属部。在内部空间211的上面221及下面
231分别装配有1个半导体元件261。此外，在上面221装配的半导体元件261相当于第1电子元件，在下面231装配的半导体元件261相当于第2电子元件。

[0106] 如图7所示，在电子元件封装201中，通过接合金属部2521及2522形成金属层252，而粘接筒状部件204和下盖部件203。另外，通过接合金属部2511及2512形成金属层251，而粘接筒状部件204及上盖部件202。由此，通过上盖部件202及下盖部件203堵塞筒状部件204的两端的开口而进行安装，从而由朝向上盖部件202、下盖部件203及筒状部件204的内侧的面来形成内部空间211，筒状部件204的内侧的面241形成内部空间211的侧面。在以下的说明中，将面241称作“侧面”。

[0107] 上盖部件202，是具备在内部空间211的上面221上形成的内部电极222、和在(+Z)侧的面、即容器210的外表面的与上面221相对的面2211上形成的外部电极223的多层基板，内部电极222和外部电极223通过贯通上盖部件202的导通路224来电连接。在上面221装配的半导体元件261经由内部电极222及导通路224与外部电极223电连接。

[0108] 下盖部件203，是具备在下面231上形成的内部电极232、和在(-Z)侧的面、即容器210的外表面的与下面231相对的面2311上形成的外部电极233的多层基板，内部电极232和外部电极233通过贯通下盖部件203的导通路234来电连接。在下面231装配的半导体元件261经由内部电极232及导通路234与外部电极233电连接。

[0109] 半导体元件261，是所谓的IC裸芯片，通过在半导体元件261的装配面的焊盘上形成的金属的突起262，与上盖部件202的内部电极222或下盖部件203的内部电极232电结合，而装配在上盖部件202或下盖部件203上。

[0110] 图9是表示电子元件封装201的制造工序的图。在制造电子元件封装201时，首先，在上盖部件202、下盖部件203及筒状部件204的各个粘接部位施加金镀层，形成金属部2512、2522、2511及2521(步骤S211)。

[0111] 另外，在步骤S11中，优选用宽度为5μm以上，高度为55μm以上来形成金属部2522、2521、2512、2511，以便可靠地进行用以下的步骤S217及步骤S219中所述的金属部
2522和金属部2521之间的接合、及金属部2512和金属部2511之间的接合。

[0112] 接着，上盖部件202、下盖部件203、筒状部件204及2个半导体元件261，送入到接合装置的负载锁内，通过与负载锁连接的真空泵降低负载锁内的压力之后，送入到预先减压状态、优选为真空状态的腔室内并配置在规定的位置上。接着，在腔室内的减压或真空环境下，在1个半导体元件261的突起262、及上盖部件202的内部电极222上照射氩气(Ar)的高速原子束(Fast Atom Beam：以下，称作“FAB”。)，清洗突起262及内部电极222的表面。即，去除表面的无用的物质、总之在表面上附着并吸着的空气中的例如碳污染物质，并使表面活性化(步骤S212)。此外，通过上述FAB的照射去除大约10nm的厚度的上述表面。此时，从促进表面活性化及防止因高温加热引起的半导体元件261的损伤的观点来看，突起262及内部电极222的温度优选为室温以上～150℃以下，根据需要通过激光的照射等来加热。其后，通过使突起26和内部电极222相互接触的金属接合而将半导体元件261装配在上盖部件202上(步骤S213)。

[0113] 对1个半导体元件261也同样地，在减压或真空环境下向半导体元件261的突起262及下盖部件203的内部电极232照射FAB(步骤S214)，通过使突起262及内部电极232相互接触的金属接合而装配在下盖部件203上(步骤S215)。此外，也可以将代替突起262的突起预先分别形成在内部电极222及内部电极232上。此时，半导体元件261的焊盘和突起通过FAB清洗之后被接合。另外，也可以先进行向下盖部件203的装配之后再进行向上盖部件202的半导体元件261的装配。

[0114] 若在上盖部件202及下盖部件203上分别装配半导体元件261，则在腔室内的减压或真空环境下向下盖部件203的金属部2522、及筒状部件204的(-Z)侧的金属部2512照射FAB，如上所述清洗厚度大约为10nm的两金属部的表面(步骤S216)。此时两金属部，根据需要通过激光的照射等而加热到室温以上～150℃以下的温度。接着，通过使金属部2522和金属部2521相互接触，而金属接合两金属部并形成金属层252，粘接下盖部件203和筒状部件204。

[0115] 接着，在减压或真空环境下向上盖部件202的金属部2512及筒状部件204的(+Z)侧的金属部2511照射FAB，如上述那样清洗两金属部的表面(步骤S218)。此时两金属部根据需要通过激光照射被加热到室温以上～150℃以下的温度。其后，通过使金属部2512和金属部2511相互接触，而金属接合两金属部形成金属层251。由下盖部件203堵塞(-Z)侧的开口的筒状部件204和上盖部件202通过金属层251来粘接，在减压或真空状态下密闭收纳有2个半导体元件261的内部空间211(步骤S219)。

[0116] 如上所述，通过粘接下盖部件203、上盖部件202及筒状部件204且使半导体元件261朝向内侧即内部空间211侧，从而形成容器210并制造电子元件封装201。此外，也可以在惰性气体环境下进行半导体元件261的装配及各个金属部的接合，此时，在密封有半导体元件261的内部空间211封入有惰性气体。另外，在惰性气体环境下进行密封时也可以降低腔室内的压力。上述减压优选为从大气压到1Pa(帕斯卡)～10Pa左右的减压。

[0117] 在电子元件封装201中，由于在上面221装配的半导体元件261和外部电极223、及在下面231装配的半导体元件261和外部电极233相互电连接，因此通过将电子元件封装201装配在外部基板上，而将外部基板和2个半导体元件261电连接。电子元件封装201的向外部基板的装配，通过例如外部电极233经由各向异性导电性树脂薄膜与外部基板上的电极连接，外部电极223通过引线接合而与外部基板上的电极连接，将多个电子元件封装201高密度地配置在外部基板上。

[0118] 如上所述，在电子元件封装201中，由于2个半导体元件261分别直接装配在形成有外部电极的多层基板的上盖部件202及下盖部件203上，因此能够将封装的结构作成适用于微小的电子元件的高密度的配置的结构。另外，通过由分别装配有半导体元件261的上盖部件202及下盖部件203堵塞筒状部件204的两端的开口并形成容器210，从而2个半导体元件261被装配在内部空间211的相对的2个面、即上面221及下面231，因此能够容易地制造电子元件封装201。

[0119] 在电子元件封装201中，与焊接等的情况相比是在低温、即与通常的软钎料或玻璃粉接合相比是低温，优选，在室温以上～150℃以下，分别粘接筒状部件204、与上盖部件202及下盖部件203，密闭收纳有半导体元件261的内部空间211。其结果，即使是耐热性低的半导体元件261也不会带来由热产生的损伤而在低温下可收纳在内部空间211内。另外，能够使用耐热性比陶瓷或金属等低且廉价的树脂制的上盖部件202、下盖部件203及筒状部件204，能够降低电子元件封装201的制造成本。

[0120] 在电子元件封装201中，由于各个金属部2512、2511、2521、2522通过原子间的强结合力接合，因此能够提高各个部件202、204、203彼此之间的粘接的可靠性的同时、形成具有高的气密性的内部空间211。另外，金属层251及252由化学稳定的、即难产生化学变化的金来形成，因此可提高内部空间211的密闭的可靠性。

[0121] 进一步，由于内部空间211处于减压或真空状态或惰性气体气氛中，因此可从在大气中存在的水分或氧气等的影响而保护半导体元件261，能够抑制由这些影响引起的半导体元件261的性能劣化。由此，电子元件封装201也适用于耐热性低且耐湿性也低的半导体元件261的密封中。

[0122] 第4实施方式

[0123] 图10是表示本发明的第4实施方式的电子元件封装201a的构成的剖面图。电子元件封装201a，代替图7所示的电子元件封装201的筒状部件204，如图11所示，具备装配有2个半导体元件261的树脂制的筒状部件204a。其他构成与图7所示的构成相同，在以下的说明中附加相同的符号。如图10所示，在电子元件封装201a中，在内部空间211的上面221及下面231、及在侧面中位于X方向上的相对的2个面(以下，称作“装配侧面”。)410上分别装配有1个半导体元件261，装配有总共4个的半导体元件261。

[0124] 图11是表示筒状部件204a及在筒状部件204a上装配的半导体元件261的分解立体图。筒状部件204a，具备：分别装配有1个半导体元件261的2个侧壁部件245；和连接2个侧壁部件245的2个连接部件246。在侧壁部件245的装配侧面2410中、粘接有连接部件246的区域，设置有由金(Au)形成的金属部2531。在连接部件246的粘接部位的X方向的两端面上也同样地设置由金(Au)形成的金属部2532，通过金属接合金属部2531和金属部2532，而粘接侧壁部件245和连接部件246并形成筒状部件204a。

[0125] 侧壁部件245，是由树脂形成的平坦的多层基板，如图10所示，具备：在装配侧面2410上形成的内部电极242、和在装配侧面2410的外侧的面2411上形成的外部电极243，内部电极242和外部电极243通过贯通侧壁部件245的导通路244电连接。在筒状部件
204a中，通过半导体元件261被装配在侧壁部件245上，而与外部电极243电连接。

[0126] 图12是表示电子元件封装201a的制造工序的一部分的图。在制造电子元件封装201a之时，在实施图9的步骤S212～S219的工序之前实施图12所示的工序。首先，在图
11所示的侧壁部件245及连接部件246的各个粘接部位施加金镀层，并形成金属部2531及
2532(步骤S221)。

[0127] 接着，在图10所示的上盖部件202及下盖部件203的各个粘接部位施加金镀层，形成金属部2512及2522。另外，在形成筒状部件204a的侧壁部件245及连接部件246的Z方向的端面的内、相当于相互粘接而形成筒状部件204a时的筒状部件204a的粘接部位的部位上施加金镀层，分别形成金属部2511及2521，准确地说，分别形成在形成筒状部件204a时成为环状的金属部2511及2521的金属部(步骤S222)。

[0128] 若上述的各个金属部的形成结束，则上盖部件202、下盖部件203、侧壁部件245、连接部件246及4个半导体元件261，经由接合装置的负载锁配置在预先减压、优选在真空状态中的腔室内，并且向2个半导体元件261的突起262及2个侧壁部件245的内部电极242照射FAB而清洗表面(步骤S223)。其后，通过使突起262和内部电极242相互接触的金属接合，而在2个侧壁部件245的装配侧面2410上分别装配1个半导体元件261(步骤S224)。

[0129] 接着，在腔室内的减压或真空环境下，向图11所示的侧壁部件245的金属部2531及2532照射氩气的FAB，清洗两金属部的表面(步骤S225)。此时两金属部2531、2532根据需要通过激光的照射等加热到室温以上～150℃以下的温度。接着，反复进行使金属部2531和金属部2532相互接触而金属接合两金属部的作业，依次粘接2个侧壁部件245和2个连接部件246，形成筒状部件204a(步骤S226)。

[0130] 其后，向未装配的2个半导体元件261中、1个半导体元件261的突起262及上盖部件202的内部电极222照射FAB(图9：步骤S212)，金属接合突起262和内部电极222并在上盖部件202上装配半导体元件261(步骤S213)。同样地，向1个半导体元件261的突起262及下盖部件203的内部电极232照射FAB(步骤S214)，金属接合突起262和内部电极232并将半导体元件261装配在下盖部件203上(步骤S215)。

[0131] 接着，向下盖部件203的金属部2522及筒状部件204a的金属部2521照射FAB(步骤S216)，金属接合两金属部2522、2521并粘接下盖部件203和筒状部件204a(步骤S217)。并且，向上盖部件202的金属部2512及筒状部件204a的金属部2511照射FAB(步骤S218)，金属接合两金属部2512、2511并粘接上盖部件202和筒状部件204a，在减压或真空状态下密闭收纳有4个半导体元件261的内部空间211(步骤S219)。如上所述，下盖部件203、上盖部件202及2个侧壁部件245，使装配的半导体元件261朝向内侧、即内部空间211侧地与连接部件246粘接而形成容器210a，制造收纳有4个半导体元件261的电子元件封装
201a。

[0132] 此外，也可以在进行侧壁部间245和连接部件246之间的粘接之前先进行向下盖部件203及上盖部件202的半导体元件261的装配，另外，向各个部件的装配的顺序也可以适当地进行替换。也可以在惰性气体环境下进行上盖部件202和下盖部件203、与筒状部件204a之间的粘接，此时，在内部空间211内封入有惰性气体。进一步，在惰性气体环境下进行密封时可以降低腔室内的压力。在此上述减压优选为从大气压到1Pa(帕斯卡)～10Pa左右的减压。

[0133] 如上所述，在电子元件封装201a中，通过将4个半导体元件261直接装配在使形成有外部电极的多层基板组合而形成的内部空间211的上面221、下面231及侧面241即侧壁部间245的装配侧面24110上，而能够将封装的结构作成适用于微小的电子元件的高密度的配置的结构。另外，由于在作为平坦的部件的上盖部件202、下盖部件203及侧壁部件245上装配半导体元件261之后粘接各个部件而形成容器210a，因此可以在容器210a内部容易地装配半导体元件261，能够容易地制造电子元件封装201a。

[0134] 电子元件封装201a，与电子元件封装201相同地，即使是耐热性低的半导体元件261也不会带来由热产生的损伤，而在低温下可收纳在内部空间211内，并且可以使用廉价的树脂制的部件，从而能够降低电子元件封装201a的制造成本。

[0135] 进一步，使内部空间211处于减压或真空状态或惰性气体气氛中，可保护半导体元件261免受大气中存在的水分或氧气等的影响。另外，由于形成容器210a的各个部件通过由金形成的各个金属部的原子间的结合而粘接，因此不仅能够形成具有高的密闭性的内部空间211，且提高内部空间211的密闭的可靠性。

[0136] 第5实施方式

[0137] 图13是表示本发明的第5实施方式的电子元件封装201b的构成的剖面图。电子元件封装201b，除了半导体元件261的装配方法不同之外，与图7所示的电子元件封装201相同，在以下的说明中附加相同的符号。

[0138] 在图13中所示的电子元件封装201b中，2个半导体元件261分别经由赋予内部空间211的上面221及下面231上的、具有热硬化性的树脂207装配在各个面上。

[0139] 图14是在电子元件封装201b的制造工序中表示半导体元件261的装配工序的图，与图9中的步骤S212～S215对应。在图13所示的电子元件封装201b中，首先，在上盖部件202的内部电极222及下盖部件203的内部电极232上赋予树脂207(步骤S231)。树脂207，是由在内部均匀分散有导电性粒子的绝缘性树脂形成的各向异性导电性树脂薄膜(ACF(Anisotropic Conductive Film))。1个半导体元件261，通过从赋予上盖部件202上的树脂207按压并加热而固定在上盖部件202上，并通过突起262经由树脂207内的导电性粒子与内部电极222接合而装配在上盖部件202上(步骤S232)。与1个半导体元件
262相同地，通过从赋予下盖部件203的树脂207按压并加热将突起262与内部电极232连接，装配在下盖部件203上(步骤S233)。此时，无需在腔室内进行半导体元件261的装配。

[0140] 此外，作为树脂207，也可以使用各向异性导电性树脂膏[ACP(Anisotropic Condutive Paste)]、非导电性树脂薄膜[NCF(Non-Conductive Film)]、或非导电性树脂膏[NCP(Non-Conductive Paste)]，这些树脂也可以具有由加热处理以外的其他处理进行硬化的性质。无论在哪种情况下，由于能够将半导体元件261直接装配在形成有外部电极的多层基板的上盖部件202及下盖部件203上，因此能够将电子元件封装201b的结构作成适用于微小的电子元件的高密度的配置的结构。

[0141] 第6实施方式

[0142] 图15是表示本发明的第6实施方式的电子元件封装201c的构成的剖面图。电子元件封装201c，具备带有空腔(凹部)213的部件(以下，称作“空腔基板”。)，来代替图7所示的电子元件封装201的筒状部件204、下盖部件203及粘接两个部件的金属层252。此外，空腔基板212相当于主体部件。其他构成与图7相同，在以下的说明中附加相同的符号。在电子元件封装201c中，粘接空腔基板212和上盖部件202形成容器210c。

[0143] 空腔基板212，通过在成为底部的平坦的陶瓷基板上层叠成为侧壁的陶瓷层而形成。通常，在1张陶瓷基板上呈格子状形成多个空腔，通过将该基板分割而形成空腔基板212。

[0144] 空腔基板212的底部及侧壁分别起到与图7所示的下盖部件203及筒状部件204相同的作用，在空腔213的底面、即空腔基板212的底部的(+Z)侧的面、即内部空间211的下面231上装配有半导体元件261。电子元件封装201c，以在上盖部件202的(-Z)侧的面、即成为内部空间211的上面221的面的、堵塞空腔213的开口部的面上已装配1个半导体元件261的状态下，通过与第3实施方式相同的方法(图9的步骤S218、S219)由金属层251粘接上盖部件202和空腔基板212，密闭内部空间211而形成。因此，能够容易地制造电子元件封装201c。此外，也可以通过与第3实施方式相同的金属接合来进行半导体元件
261的装配，也可以如第5实施方式那样经由树脂来进行。

[0145] 在第6实施方式的电子元件封装201c中，如参照图6说明，将多个电子元件封装201c形成为一体，之后在切断部进行切断，从而能够制作各个电子元件封装201c。

[0146] 以上，对本发明的第3～第6实施方式进行了说明，但本发明并不局限于上述的实施方式，可以进行各种变更。例如，从降低制造成本的观点来看，上盖部件202、下盖部件203及筒状部件204优选由树脂形成，但也可以由金属或陶瓷等其他材料形成。另外，从内部空间211的密闭的可靠性提高及空气中的耐氧化性的观点来看，粘接形成容器210的各个部件的金属部优选由金形成，但也可以由其他各种金属形成。

[0147] 在上述实施方式中，作为FAB使用了氩气，但也可以将氮气、氢气等其他原子作为FAB来使用。另外，代替FAB，也可以通过离子束等其他能量波进行金属部或电极的清洗。

[0148] 容器210、210a、210c无需非要通过上述实施方式中表示的形状的部件的粘接来形成，也可以通过粘接具有其他各种形状的部件来形成。例如，具有各个空腔结构的2个基板，也可以以相互堵塞空腔的开口部的方式粘接而形成内部空间211。另外，部件彼此之间的粘接也可以以树脂为主成分的粘接剂来进行。

[0149] 半导体元件261的装配也可以通过上述以外的方法来进行，例如，也可以通过在突起262与内部电极222抵接的状态下，按压半导体元件261且赋予超音波振动，而接合突起262和内部电极222而装配。另外，装配有多个半导体元件261的容器210、210a、210c的面，并不局限于上述实施方式中表示的组合，也可以适当地进行变更。即，通过在内部空间211的上面221、下面231及4个侧面241中、至少一个面和另一个面上装配电子元件，而实现微小的电子元件的高密度配置。

[0150] 电子元件封装201，也可以作为收纳半导体元件以外的各种电子元件、例如SAW(Surface Acoustic Wave：表面弹性波)滤波器等的电子元件封装来利用。

[0151] 在图16～图21中，以电子元件封装201c为例，表示在上盖部件202的外表面上装配电子元件的同时，在基板108上装配电子元件封装201c的状态。当然，代替电子元件封装201c，也可以利用图7所示的电子元件封装201、图10所示的电子元件封装201a、及图13所示的电子元件封装210b。

[0152] 图16表示在上盖部件202的外表面装配了半导体元件271的状态，图17表示在上盖部件202的外表面装配了芯片部件272的状态，图18表示作为图17的变形例在内部空间211配置了芯片部件272的情况。此外，半导体元件271及芯片部件272相当于第3电子元件。图19表示从形成在上盖部件202的外表面上的电极向基板108的电极以金线273进行引线接合的状态。图20及图21表示在电子元件封装201c内施加布线，实现装配在上盖部件202上的电子元件和装配在空腔基板212上的电子元件之间的电连接的情况。
即，如图21所示，在上盖部件202中的内部空间211侧的面221上形成部件274，在空腔基板212中的内部空间211侧的面231、及空腔基板212的内侧形成布线275。另外，与接合上盖部件202和空腔基板212的金属层251分离，形成布线用金属层276。该布线用金属层276，与金属层251的形成方法相同地，向在上盖部件202上形成的金属部2762和在空腔基板212上形成的金属部2761照射FAB之后，进行接合而形成。在此，布线274与金属部2762连接，布线275与金属部2761连接。从而，布线274和布线275，经由布线用金属层
276电连接。

[0153] 上述的第3～第6的实施方式也可以利用于半导体元件以外的各种电子元件的封装，也可以利用于耐热性低且耐湿性低的电子元件。

[0154] 此外，通过适当组合上述各种实施方式中的任意的实施方式，而能够得到各自具有的效果。

[0155] 本发明参照附图的同时对优选的实施方式做了充分的记载，但对于熟悉该技术的人来说很明显可进行各种变形或修正。这些变形或修正，在不脱离基于添加的权利要求书的范围的本发明的范围内理应涵盖在其中。

[0156] 本发明可利用于收纳半导体元件及其他各种电子元件的电子元件封装。