芯片级电子封装的穿孔结构转让专利
申请号 : CN200710140454.9
文献号 : CN101369573B
文献日 : 2010-06-09
发明人 : 黄忠谔 , 黄建渝
申请人 : 海华科技股份有限公司
摘要 :
本发明公开了一种芯片级电子封装的穿孔结构，其特征在于包括：一芯片，其设有至少一个射频路径，其中该射频路径设置于该芯片中，并贯穿该芯片；以及一穿孔结构，设置在该芯片上，位于该射频路径的周围，环绕该射频路径的外侧；其中该穿孔结构可为数个填入金属材料的穿孔、或数个内表面镀上金属的穿孔又或上述两种穿孔所组成。为此，该穿孔结构为一电性参考面，用以防止于该射频路径中传输的信号产生衰减或干扰的现象。
权利要求 :
1.一种芯片级电子封装的穿孔结构，其特征在于，包括：
一芯片，其设有至少一个射频路径，其中该射频路径设置于该芯片中，并贯穿该芯片；以及一穿孔结构，设置在该芯片上，位于该射频路径的周围，环绕该射频路径的外侧；
为此，该穿孔结构为一电性参考面，用以防止于该射频路径中传输的信号产生衰减或干扰的现象。
2.根据权利要求1所述的芯片级电子封装的穿孔结构，其特征在于，该穿孔结构为一第一穿孔结构、一第二穿孔结构或该第一、第二穿孔结构的组合。
3.根据权利要求2所述的芯片级电子封装的穿孔结构，其特征在于，该第一穿孔结构为数个填入金属材料的穿孔。
4.根据权利要求2所述的芯片级电子封装的穿孔结构，其特征在于，该第二穿孔结构为数个中空的穿孔，且该穿孔的内侧面形成一金属层。
5.根据权利要求4所述的芯片级电子封装的穿孔结构，其特征在于，该等穿孔为两两平行设置于该射频路径的外侧。
6.根据权利要求2所述的芯片级电子封装的穿孔结构，其特征在于，该第一、第二穿孔结构的组合为该第一穿孔结构设于该射频路径与该第二穿孔结构之间。
7.根据权利要求6所述的芯片级电子封装的穿孔结构，其特征在于，该第一穿孔结构为数个填入金属材料的穿孔且该第二穿孔结构为数个两两平行设置且其内侧面形成一金属层的中空穿孔。
8.根据权利要求2所述的芯片级电子封装的穿孔结构，其特征在于，该第一、第二穿孔结构的组合为该第二穿孔结构设于该射频路径与该第一穿孔结构之间。
9.根据权利要求8所述的芯片级电子封装的穿孔结构，其特征在于，该第一穿孔结构为数个填入金属材料的穿孔且该第二穿孔结构为数个两两平行设置且其内侧面形成一金属层的中空穿孔。
说明书 :
技术领域
本发明涉及一种芯片级电子封装的穿孔结构，尤指一种利用穿孔结构有效减少讯号衰减的封装结构。
背景技术
由于半导体制程的进展快速，目前已经开发出0.18μm/0.13μm甚至是90nm的射频(RF)制程，使得射频集成电路(RFIC)的设计可以满足更高频率、更高整合度的需求。未来射频集成电路一方面将朝更高频宽及频率发展，如3～10GHz或更高频率(60GHz)的宽频系统；另一方面则将现有的系统进行更高度的整合，如WLAN系统收发机(transceiver)与功率放大器(PA)及收发切换开关(T/R switch)等的整合、单一系统的多频带整合，乃至于不同系统的整合。
然而，随着射频通讯技术的发展，意谓着无线通讯组件于电路设计上必须更严谨及效能最佳化。无线通讯产品大都要求重量轻、体积小、高品质、低价位、低消耗功率及高可靠度等特点，这些特点促进了射频/微波集成电路的技术开发与市场成长。高频组件的大晶片级电路设计，对于射频/微波集成电路应用极为重要，优良的设计可以作为电路设计时设计余裕(Design Margin)参考进而提高良率并降低成本。
然而，随着射频通讯技术的发展，意谓着无线通讯组件于电路设计上必须更严谨及效能最佳化。无线通讯产品大都要求重量轻、体积小、高品质、低价位、低消耗功率及高可靠度等特点，这些特点促进了射频/微波集成电路的技术开发与市场成长。高频组件的大晶片级电路设计，对于射频/微波集成电路应用极为重要，优良的设计可以作为电路设计时设计余裕(Design Margin)参考进而提高良率并降低成本。
发明内容
本发明的主要目的，在于提供一种芯片级电子封装的穿孔结构，该结构可形成一电性参考面，以有效防止信号外泄、衰减或干扰等影响。
为了实现上述的目的，本发明提供一种芯片级电子封装的穿孔结构，其包括：一芯片，其设有至少一个射频路径，其中该射频路径设置于该芯片中，并贯穿该芯片；以及一穿孔结构，设置在该芯片上，位于该射频路径的周围，环绕该射频路径的外侧；为此，该穿孔结构为一电性参考面，用以防止于该射频路径中传输的信号产生衰减或干扰的现象。其中该穿孔结构可为数个填入金属材料的穿孔、或数个内表面镀上金属的穿孔、又或上述两种穿孔所组成。
本发明具有以下有益的效果：本发明提出的穿孔结构应用于芯片级的射频电路，该穿孔结构可抑制并遮蔽该射频信号的传输，以达成较佳的传输品质及组件良率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
为了实现上述的目的，本发明提供一种芯片级电子封装的穿孔结构，其包括：一芯片，其设有至少一个射频路径，其中该射频路径设置于该芯片中，并贯穿该芯片；以及一穿孔结构，设置在该芯片上，位于该射频路径的周围，环绕该射频路径的外侧；为此，该穿孔结构为一电性参考面，用以防止于该射频路径中传输的信号产生衰减或干扰的现象。其中该穿孔结构可为数个填入金属材料的穿孔、或数个内表面镀上金属的穿孔、又或上述两种穿孔所组成。
本发明具有以下有益的效果：本发明提出的穿孔结构应用于芯片级的射频电路，该穿孔结构可抑制并遮蔽该射频信号的传输，以达成较佳的传输品质及组件良率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A为本发明芯片级电子封装的穿孔结构的第一实施例的俯视图；
图1B为本发明芯片级电子封装的穿孔结构的第一实施例的侧视图；
图2A为本发明芯片级电子封装的穿孔结构的第二实施例的俯视图；
图2B为本发明芯片级电子封装的穿孔结构的第二实施例的侧视图；
图3A为本发明芯片级电子封装的穿孔结构的第三实施例的上视图；
图3B为本发明芯片级电子封装的穿孔结构的第三实施例的侧视图。
其中，附图标记
1——大晶片 11——正面
12——底面
13——射频路径
2——穿孔结构 21——第一穿孔结构
211 —穿孔
212 —金属材料
22——第二穿孔结构
221 —穿孔
222 —金属层
图1B为本发明芯片级电子封装的穿孔结构的第一实施例的侧视图；
图2A为本发明芯片级电子封装的穿孔结构的第二实施例的俯视图；
图2B为本发明芯片级电子封装的穿孔结构的第二实施例的侧视图；
图3A为本发明芯片级电子封装的穿孔结构的第三实施例的上视图；
图3B为本发明芯片级电子封装的穿孔结构的第三实施例的侧视图。
其中，附图标记
1——大晶片 11——正面
12——底面
13——射频路径
2——穿孔结构 21——第一穿孔结构
211 —穿孔
212 —金属材料
22——第二穿孔结构
221 —穿孔
222 —金属层
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参阅图1A及图2B，本发明提供一种芯片级电子封装的穿孔结构，该穿孔结构可有效防止射频信号衰减或是彼此干扰的现象。
该芯片级电子封装的穿孔结构，包括一大晶片1，此实施例中该大晶片1为一硅大晶片，但不以此为限；该大晶片1具有一正面11及一与该正面11相对的底面12。该大晶片1上设有至少一个射频路径13，其中该射频路径13穿设于该大晶片1。而该射频路径13以半导体技术成形，例如芯片直穿孔(Through Silicon Via；TSV)技术所制作，但此穿孔技术并非本案所请求的范围，故不加以详述。
此外，在该大晶片1上设置一穿孔结构2，该穿孔结构2周设于该射频路径13外侧，而由该穿孔结构2的设置，该穿孔结构2形成一电性参考面，用以防止于该射频路径13中传输的信号产生衰减或干扰的现象；亦即该穿孔结构2可形成一shielding-ground参考面，以有效抑制信号外泄、干扰等情况而提高传输品质。
而本发明中，该穿孔结构2可为第一形式的第一穿孔结构21或第二形式的一第二穿孔结构22、又或该第一穿孔结构21及第二穿孔结构22的组合(请同时参考图2A及图3A)。
请复参考图1A及图1B，该穿孔结构2为第一形式的第一穿孔结构21，该第一穿孔结构21以一环形排列方式设置于该射频路径13的外侧。以图1B的观点可清楚看出，该第一穿孔结构21为数个穿孔211所形成，且每一穿孔211中填入金属材料212，该金属材料212为一导电性金属，例如钨，但并不以此为限。而该金属材料212以半导体制程方法，如金属沉积或无电镀等方式制作，但不以上述为限。换句话说，本发明在每一射频路径13的外侧环绕设置数个填入金属材料212的穿孔211，以形成第一穿孔结构21进而防止讯号干扰等不良现象。
请参考2A及2B图，此为本发明的第二实施例，在此实施例中，该穿孔结构2为第二形式的第二穿孔结构22。同样地，该大晶片1上设有至少一个射频路径13，而第二穿孔结构22周设于每一射频路径13的外侧。每一第二穿孔结构22包括数个穿孔221及一成形于每一穿孔221的内表面的金属层222。该金属层222为一导电性金属，例如钨，但并不以此材料为限。而该金属层222以半导体制程方法，如金属沉积或无电镀等方式制作，但不以上述方法为限。换言之该第二穿孔结构22为中空的穿孔221，且该穿孔221的内侧面形成一金属层222以作为信号的遮蔽；另外，该等穿孔221为两两平行设置于该射频路径13的外侧。请参考图2A，以本实施例来看，在每一射频路径13的外侧设有四个第二穿孔结构22a、22b、22c及22d，且22a、22b分别与22c、22d相互平行设置于该射频路径13的外侧。为此，该第二穿孔结构22可于该射频路径13外侧形成一接地面，以有效减少信号衰减或干扰的情况。
请参考图3A及图3B，显示本案的第三实施例，至少一个射频路径13穿设于该大晶片1上，而本实施例中该穿孔结构2为该第一穿孔结构21及第二穿孔结构22的组合，亦即该第一穿孔结构21及第二穿孔结构22分别成形于该射频路径13的外侧，以有效加强信号传输的品质。在本实施例中，该射频路径13的外侧首先设置一第二穿孔结构22；同样地，每一第二穿孔结构22包括数个穿孔221及一成形于每一穿孔221的内表面的金属层222，且该等穿孔221为两两平行设置于该射频路径13的外侧；再者该第一穿孔结构21设置于该第二穿孔结构22的外侧，亦即该第二穿孔结构22设于该射频路径13与该第一穿孔结构21之间，且该第一穿孔结构21与该第二穿孔结构22形成该穿孔结构2。而该第一穿孔结构21与该第二穿孔结构22的结构、制程方法等均与上述第一及第二实施例相同，故在此不再阐述。
另一方面，在此实施例中，该第一穿孔结构21与该第二穿孔结构22的位置可相互对调，亦即该第一穿孔结构21可设置于该第二穿孔结构22与该射频路径13之间，同样可以达成所要求的功效。
综上所述，本发明具有下列诸优点：
1、具有较佳的信号品质，由于该穿孔结构2可形成一信号传输的shielding-ground参考面，可有效抑制射频信号的衰减或是信号间的干扰现象，进而得到一较佳的信号传输且提高信号的品质。
2、另一方面，本发明可达成防止信号外泄或衰减的功效，换句话说，本发明提出一具有较佳良率品质的射频组件。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
请参阅图1A及图2B，本发明提供一种芯片级电子封装的穿孔结构，该穿孔结构可有效防止射频信号衰减或是彼此干扰的现象。
该芯片级电子封装的穿孔结构，包括一大晶片1，此实施例中该大晶片1为一硅大晶片，但不以此为限；该大晶片1具有一正面11及一与该正面11相对的底面12。该大晶片1上设有至少一个射频路径13，其中该射频路径13穿设于该大晶片1。而该射频路径13以半导体技术成形，例如芯片直穿孔(Through Silicon Via；TSV)技术所制作，但此穿孔技术并非本案所请求的范围，故不加以详述。
此外，在该大晶片1上设置一穿孔结构2，该穿孔结构2周设于该射频路径13外侧，而由该穿孔结构2的设置，该穿孔结构2形成一电性参考面，用以防止于该射频路径13中传输的信号产生衰减或干扰的现象；亦即该穿孔结构2可形成一shielding-ground参考面，以有效抑制信号外泄、干扰等情况而提高传输品质。
而本发明中，该穿孔结构2可为第一形式的第一穿孔结构21或第二形式的一第二穿孔结构22、又或该第一穿孔结构21及第二穿孔结构22的组合(请同时参考图2A及图3A)。
请复参考图1A及图1B，该穿孔结构2为第一形式的第一穿孔结构21，该第一穿孔结构21以一环形排列方式设置于该射频路径13的外侧。以图1B的观点可清楚看出，该第一穿孔结构21为数个穿孔211所形成，且每一穿孔211中填入金属材料212，该金属材料212为一导电性金属，例如钨，但并不以此为限。而该金属材料212以半导体制程方法，如金属沉积或无电镀等方式制作，但不以上述为限。换句话说，本发明在每一射频路径13的外侧环绕设置数个填入金属材料212的穿孔211，以形成第一穿孔结构21进而防止讯号干扰等不良现象。
请参考2A及2B图，此为本发明的第二实施例，在此实施例中，该穿孔结构2为第二形式的第二穿孔结构22。同样地，该大晶片1上设有至少一个射频路径13，而第二穿孔结构22周设于每一射频路径13的外侧。每一第二穿孔结构22包括数个穿孔221及一成形于每一穿孔221的内表面的金属层222。该金属层222为一导电性金属，例如钨，但并不以此材料为限。而该金属层222以半导体制程方法，如金属沉积或无电镀等方式制作，但不以上述方法为限。换言之该第二穿孔结构22为中空的穿孔221，且该穿孔221的内侧面形成一金属层222以作为信号的遮蔽；另外，该等穿孔221为两两平行设置于该射频路径13的外侧。请参考图2A，以本实施例来看，在每一射频路径13的外侧设有四个第二穿孔结构22a、22b、22c及22d，且22a、22b分别与22c、22d相互平行设置于该射频路径13的外侧。为此，该第二穿孔结构22可于该射频路径13外侧形成一接地面，以有效减少信号衰减或干扰的情况。
请参考图3A及图3B，显示本案的第三实施例，至少一个射频路径13穿设于该大晶片1上，而本实施例中该穿孔结构2为该第一穿孔结构21及第二穿孔结构22的组合，亦即该第一穿孔结构21及第二穿孔结构22分别成形于该射频路径13的外侧，以有效加强信号传输的品质。在本实施例中，该射频路径13的外侧首先设置一第二穿孔结构22；同样地，每一第二穿孔结构22包括数个穿孔221及一成形于每一穿孔221的内表面的金属层222，且该等穿孔221为两两平行设置于该射频路径13的外侧；再者该第一穿孔结构21设置于该第二穿孔结构22的外侧，亦即该第二穿孔结构22设于该射频路径13与该第一穿孔结构21之间，且该第一穿孔结构21与该第二穿孔结构22形成该穿孔结构2。而该第一穿孔结构21与该第二穿孔结构22的结构、制程方法等均与上述第一及第二实施例相同，故在此不再阐述。
另一方面，在此实施例中，该第一穿孔结构21与该第二穿孔结构22的位置可相互对调，亦即该第一穿孔结构21可设置于该第二穿孔结构22与该射频路径13之间，同样可以达成所要求的功效。
综上所述，本发明具有下列诸优点：
1、具有较佳的信号品质，由于该穿孔结构2可形成一信号传输的shielding-ground参考面，可有效抑制射频信号的衰减或是信号间的干扰现象，进而得到一较佳的信号传输且提高信号的品质。
2、另一方面，本发明可达成防止信号外泄或衰减的功效，换句话说，本发明提出一具有较佳良率品质的射频组件。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。