设计模块合成方法转让专利
申请号 : CN200710149147.7
文献号 : CN101382966B
文献日 : 2010-06-02
发明人 : 蓝金财 , 范文纲
申请人 : 英业达股份有限公司
摘要 :
一种设计模块合成方法，应用于印刷电路板的设计作业中，使用多个源设计模块来设计适用于新的印刷电路板的目标设计模块，所述源设计模块具有源电路图与源布线图，且该源电路图与源布线图包含有多个对应的子模块，该合成方法包括：选定待合成的多个源设计模块，并分别赋予各该源设计模块所包含的各该子模块一对应的识别符号；自所述源设计模块中提取所需的已添加有对应的识别符号的子模块予以合成，并经调整处理后，得以形成一新的印刷电路板产品的目标设计模块，由此简化操作流程及缩短设计周期，并提高工作效率。
权利要求 :
1.一种设计模块合成方法，应用于印刷电路板的设计程序中，使用多个源设计模块来设计适用于新产品的印刷电路板的目标设计模块，所述源设计模块具有源电路图与源布线图，且该源电路图与源布线图包含有多个对应的子模块，该合成方法包括：依据所欲设计的印刷电路板的产品特性，选定待合成的多个源设计模块；
删除所选定的所述源设计模块的源布线图中所包含的机构元件以及源电路图中所包含的线路名称；
分别赋予所选定的所述源设计模块所包含的所述子模块一对应的识别符号；
自所述源设计模块中提取所需的所述已添加有对应识别符号的子模块，将所述子模块予以合成以形成目标设计模块的目标电路图以及目标布线图；
在合成的目标设计模块的目标电路图中添加所需的线路名称，并通过该设计程序将该目标电路图导入至该目标布线图中，而据以在该目标布线图中产生一对应该目标电路图的线路名称的线路表单；
在合成的目标设计模块的目标布线图中添加所需的机构元件；
依据该线路表单，设定相应的目标设计模块的目标布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部分走线层面；
重新命名该目标设计模块所包含的所述子模块名称，以将所述已添加有对应的识别符号的子模块名称更新为一新的子模块名称；以及将该目标设计模块的目标电路图及目标布线图予以对比及对应调整，使二者得以对应统一并得以形成一顺应该产品特性的新的印刷电路板产品的目标设计模块。
2.根据权利要求1所述的设计模块合成方法，其中，在重新命名该目标设计模块所包含的所述子模块名称之前，该子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。
3.根据权利要求1所述的设计模块合成方法，其中，重新命名该目标设计模块所包含的所述子模块名称的方法包括去除各该子模块名称中的识别符号。
4.根据权利要求1所述的设计模块合成方法，其中，该识别符号为字母、数字及特殊字中的任一项。
5.根据权利要求1所述的设计模块合成方法，其中，该子模块选自电阻、电容、电感及芯片所组成的组的其中之一。
说明书 :
技术领域
本发明涉及一种设计模块合成技术，尤其涉及一种应用于印刷电路板的设计作业中的设计模块合成方法。
背景技术
随着电子产业的蓬勃发展，使得电子产品得以普遍应用于普通家庭中，几乎每个人至少拥有一件电子产品，例如，目前一般大众所喜爱的手机、数码相机、计算机及MP3等电子设备。然而，在所述电子设备的印刷电路板(Printed Circuit Board，PCB)制造方法上，从设计、电路绘图、机构绘图、零件摆置、绘制布局(Layout)图至印刷电路板，直到最后成为电子产品，其间往往会花费冗长时间来完成，所以各公司都不断推出新技术，以缩短印刷电路板的研发过程。
其中，在印刷电路板的设计部分，在现有技术中，为了满足不同客户或市场的需求，一般会在同一个平台上设计出不同的产品并进而形成有不同的设计模块，如此，每一类产品均具有一与其对应的设计模块。然而，很多情况下，在同一个平台上所设计的印刷电路板具有较强的相关性，不同电路板具有通用的设计部分，二者在设计原理图或布线图上的差异性也许仅在于部分线路的走线或电子组件的属性、名称、规格、摆置位置、以及数量等方面可能存在不同或其它细微变化。因此，当厂商为因应电子产品的发展而需开发一新产品时，自然而然地会首先想到自现有的多个设计模块中搜寻与应用于该新产品的印刷电路板最相近的设计模块，并在该搜寻到的最相近设计模块的基础上合成其它设计模块或者直接进行微量调整(增/减电子零件、调整走线层面等)后即可完成该新产品的设计。目前对二个及二个以上的设计模块进行合并时，一般是将其中一个设计模块当成主要设计，然后把其它设计模块中所需要的部份拷贝过来，产生线路表单(netlist)后提供给布线工程师供执行布线作业(layout)。
然而，由于二个及多个设计模块中的电子组件名称(reference)可能相同而产生相互冲突(例如，设计模块1中的R1与设计模块2中的R1相冲突)，一般作法是保留主要设计模块中的那部份设计，而其它设计模块中产生冲突的拷贝部分则需依靠人工方式进行重新设计。如此，不仅导致过多人力资源所耗费时间及成本过高，并相应增加应用于新产品的印刷电路板的设计周期，对急于寻求生产成本降低、生产周期缩短以增加产品竞争力的制造厂商而言，显然是一种阻碍因素。
因此，如何克服上述背景技术的缺失，进而提供一种可有效合成多个源设计模块以形成一新的设计模块的合成技术，从而避免该多个设计模块在合成过程中因其中所包含的电子组件的名称相互冲突而导致无法合成的弊端，缩短印刷电路板的设计周期，以提高工作的效率，实为目前所亟待解决的课题。
其中，在印刷电路板的设计部分，在现有技术中，为了满足不同客户或市场的需求，一般会在同一个平台上设计出不同的产品并进而形成有不同的设计模块，如此，每一类产品均具有一与其对应的设计模块。然而，很多情况下，在同一个平台上所设计的印刷电路板具有较强的相关性，不同电路板具有通用的设计部分，二者在设计原理图或布线图上的差异性也许仅在于部分线路的走线或电子组件的属性、名称、规格、摆置位置、以及数量等方面可能存在不同或其它细微变化。因此，当厂商为因应电子产品的发展而需开发一新产品时，自然而然地会首先想到自现有的多个设计模块中搜寻与应用于该新产品的印刷电路板最相近的设计模块，并在该搜寻到的最相近设计模块的基础上合成其它设计模块或者直接进行微量调整(增/减电子零件、调整走线层面等)后即可完成该新产品的设计。目前对二个及二个以上的设计模块进行合并时，一般是将其中一个设计模块当成主要设计，然后把其它设计模块中所需要的部份拷贝过来，产生线路表单(netlist)后提供给布线工程师供执行布线作业(layout)。
然而，由于二个及多个设计模块中的电子组件名称(reference)可能相同而产生相互冲突(例如，设计模块1中的R1与设计模块2中的R1相冲突)，一般作法是保留主要设计模块中的那部份设计，而其它设计模块中产生冲突的拷贝部分则需依靠人工方式进行重新设计。如此，不仅导致过多人力资源所耗费时间及成本过高，并相应增加应用于新产品的印刷电路板的设计周期，对急于寻求生产成本降低、生产周期缩短以增加产品竞争力的制造厂商而言，显然是一种阻碍因素。
因此，如何克服上述背景技术的缺失，进而提供一种可有效合成多个源设计模块以形成一新的设计模块的合成技术，从而避免该多个设计模块在合成过程中因其中所包含的电子组件的名称相互冲突而导致无法合成的弊端，缩短印刷电路板的设计周期，以提高工作的效率，实为目前所亟待解决的课题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的在于提供一种设计模块合成方法，缩短印刷电路板的设计周期。
本发明的另一目的在于提供一种可简化操作流程及节省作业时间的设计模块合成方法。
本发明的再一目的在于提供一种可提高工作效率的设计模块合成方法。
为达到上述目的及其它目的，本发明即提供一种设计模块合成方法，应用于印刷电路板的设计程序中，使用多个源设计模块来设计适用于新产品的印刷电路板的目标设计模块，所述源设计模块具有源电路图与源布线图，且该源电路图与源布线图包含有多个具有对应的子模块，该合成方法包括：依据所欲设计的印刷电路板的产品特性，选定待合成的多个源设计模块；删除所选定的所述源设计模块的源布线图中所包含的机构元件以及源电路图中所包含的线路名称；分别赋予所选定的所述源设计模块所包含的所述子模块一对应的识别符号；自所述源设计模块中提取所需的所述已添加有对应的识别符号的子模块，将所述子模块予以合成以形成目标设计模块的目标电路图以及目标布线图，并经过调整处理后，得以形成一顺应该产品特性的新的印刷电路板产品的目标设计模块。其中，该目标设计模块内整合后的子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。
上述该调整处理步骤具体包括：在合成的目标设计模块的目标电路图中添加所需的线路名称，并通过该设计程序将该目标电路图导入至该目标布线图中，而据以在该目标布线图中产生一对应该目标电路图的线路名称的线路表单；在合成的目标设计模块的目标布线图中添加所需的机构元件；依据该线路表单，设定相应的目标设计模块的布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部份走线层面；以及重新命名该目标设计模块所包含的所述子模块名称，以将所述已添加有对应的识别符号的子模块名称更新为一新的子模块名称；以及将该目标设计模块的目标电路图及目标布线图予以对比及对应调整，使二者得以对应统一并得以形成一新的印刷电路板产品的目标设计模块。
在前述的设计模块合成方法中，在重新命名该目标设计模块所包含的所述子模块名称之前，该子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。其中，重新命名该目标设计模块所包含的所述子模块名称的方法包括去除各该子模块名称中的识别符号。
在一实施例中，该识别符号为字母、数字、特殊字、或其它可供区分子模块名称的符号。该电子元件选自电阻、电容、电感、芯片、或其它需要的电子元件等。
本发明的设计模块合成方法，主要是在一印刷电路板的设计作业过程中，分别赋予所述待合成的源设计模块所包含的多个子模块一对应的识别符号，可避免所述源设计模块中的子模块名称产生冲突，以供后续将所述源设计模块的多个子模块予以合成以形成目标设计模块，并经过调整处理后，得以形成一新的印刷电路板产品的目标设计模块，故能避免如现有技术中所述源设计模块中所含有的多个子模块名称因产生冲突而导致无法合成目标设计模块的弊端。相比于现有技术中的合成方式，简化操作流程及节省作业时间，从而印刷电路板的设计周期得以缩短，并提高工作效率。
本发明的另一目的在于提供一种可简化操作流程及节省作业时间的设计模块合成方法。
本发明的再一目的在于提供一种可提高工作效率的设计模块合成方法。
为达到上述目的及其它目的，本发明即提供一种设计模块合成方法，应用于印刷电路板的设计程序中，使用多个源设计模块来设计适用于新产品的印刷电路板的目标设计模块，所述源设计模块具有源电路图与源布线图，且该源电路图与源布线图包含有多个具有对应的子模块，该合成方法包括：依据所欲设计的印刷电路板的产品特性，选定待合成的多个源设计模块；删除所选定的所述源设计模块的源布线图中所包含的机构元件以及源电路图中所包含的线路名称；分别赋予所选定的所述源设计模块所包含的所述子模块一对应的识别符号；自所述源设计模块中提取所需的所述已添加有对应的识别符号的子模块，将所述子模块予以合成以形成目标设计模块的目标电路图以及目标布线图，并经过调整处理后，得以形成一顺应该产品特性的新的印刷电路板产品的目标设计模块。其中，该目标设计模块内整合后的子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。
上述该调整处理步骤具体包括：在合成的目标设计模块的目标电路图中添加所需的线路名称，并通过该设计程序将该目标电路图导入至该目标布线图中，而据以在该目标布线图中产生一对应该目标电路图的线路名称的线路表单；在合成的目标设计模块的目标布线图中添加所需的机构元件；依据该线路表单，设定相应的目标设计模块的布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部份走线层面；以及重新命名该目标设计模块所包含的所述子模块名称，以将所述已添加有对应的识别符号的子模块名称更新为一新的子模块名称；以及将该目标设计模块的目标电路图及目标布线图予以对比及对应调整，使二者得以对应统一并得以形成一新的印刷电路板产品的目标设计模块。
在前述的设计模块合成方法中，在重新命名该目标设计模块所包含的所述子模块名称之前，该子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。其中，重新命名该目标设计模块所包含的所述子模块名称的方法包括去除各该子模块名称中的识别符号。
在一实施例中，该识别符号为字母、数字、特殊字、或其它可供区分子模块名称的符号。该电子元件选自电阻、电容、电感、芯片、或其它需要的电子元件等。
本发明的设计模块合成方法，主要是在一印刷电路板的设计作业过程中，分别赋予所述待合成的源设计模块所包含的多个子模块一对应的识别符号，可避免所述源设计模块中的子模块名称产生冲突，以供后续将所述源设计模块的多个子模块予以合成以形成目标设计模块，并经过调整处理后，得以形成一新的印刷电路板产品的目标设计模块，故能避免如现有技术中所述源设计模块中所含有的多个子模块名称因产生冲突而导致无法合成目标设计模块的弊端。相比于现有技术中的合成方式，简化操作流程及节省作业时间，从而印刷电路板的设计周期得以缩短，并提高工作效率。
附图说明
图1显示本发明的设计模块合成方法的流程图；
图2A显示应用本发明的设计模块合成方法的源设计模块的示意图，其中显示预先选定待合成的二个源设计模块；以及
图2B显示应用本发明的设计模块合成方法的方块图。
主要组件符号说明
A、B、C设计模块
S100～S107步骤
#R1、#R2、#L1、#C1、#C2、#T1子模块名称
*R1、*R2、*L1、*L2、*C1、*T1子模块名称
R2、*R2、#L1、*L1、#C1、#T1子模块名称
R1、R2、L1、L2、C1、T1子模块名称
图2A显示应用本发明的设计模块合成方法的源设计模块的示意图，其中显示预先选定待合成的二个源设计模块；以及
图2B显示应用本发明的设计模块合成方法的方块图。
主要组件符号说明
A、B、C设计模块
S100～S107步骤
#R1、#R2、#L1、#C1、#C2、#T1子模块名称
*R1、*R2、*L1、*L2、*C1、*T1子模块名称
R2、*R2、#L1、*L1、#C1、#T1子模块名称
R1、R2、L1、L2、C1、T1子模块名称
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。本发明也可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同的观点与应用，在不背离本发明的精神下进行各种修饰与变更。
请参阅图1，其为本发明的设计模块合成方法的流程示意图，应用于印刷电路板的设计程序中，使用多个源设计模块来设计适用于新产品的印刷电路板的目标设计模块，所述源设计模块具有源电路图与源布线图，且该源电路图与源布线图包含有多个对应的子模块(该子模块可为例如电阻、电容、电感、芯片、或其它需要的电子元件等)，从而供电路设计者于研发、设计印刷电路板时，得以通过本发明所揭示的方法而令印刷电路板的设计工作顺利进行。在本实施例中，该印刷电路板选自多层电路板或增层电路板，并具有多个布线层。
如图1所示，本发明的设计模块合成方法包括以下详细实施步骤：在步骤S100，当印刷电路板厂商为因应电子产品的发展或市场的需求而要求设计一新的印刷电路板产品时，首先依据所欲设计的印刷电路板的产品特性，选定待合成的多个源设计模块。在本实施例中，每一个源设计模块包含有源电路图与源布线图，且每一个源设计模块均对应于某一类型的印刷电路板产品。接着，进至步骤S101。
在步骤S101，删除所选定的所述源设计模块的源布线图中所包含的机构组件以及源电路图中所包含的线路名称(net name)，以避免后续执行设计模块合成过程出现线路名称重叠的事情发生。接着，进至步骤S102。
在步骤S102，分别赋予所选定的各该源设计模块包含的所述子模块一对应的识别符号。具体而言，将各该识别符号分别附加至所述源设计模块的源电路图及源布线中所包含的多个子模块的名称中，以使各该源设计模块所包含的子模块名称可予以区分。在本实施例中，该识别符号可为字母、数字或者特殊字等。接着，进至步骤S103。
在步骤S103，自所述源设计模块中分别提取所需合成的多个已添加有对应的识别符号的子模块，并将所述子模块予以合成，以形成目标设计模块的目标电路图以及目标布线图。具体而言，首先自该源设计模块的源电路图中提取所需的子模块，并将所述子模块予以合成以形成目标电路图；接着，再自该源设计模块的源布线图中提取与该目标电路图所包含的子模块对应的子模块，并将所述子模块予以合成以形成目标布线图，此时，即可由该目标布线图以及该目标布线图构成该目标设计模块。其中，该目标设计模块内整合后的子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。接着，进至步骤S104。
在步骤S104，在合成的目标设计模块的目标电路图中添加所需的线路名称，并通过该设计程序将该目标电路图导入至该目标布线图中，而据以在该目标布线图中产生一对应该目标电路图的线路名称的线路表单。此外，为便于后续对依据该目标布线图制成的印刷电路板产品进行固定定位等作业，因此还需在该目标布线图中添加所需的机构元件。接着，进至步骤S105。
在步骤S105，依据该线路表单，设定目标布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部份走线层面。接着，进至步骤S106。
在步骤S106，重新命名该目标设计模块所包含的多个子模块名称，以将所述已添加有对应的识别符号的子模块名称更新为一新的子模块名称。更详细地说，分别对该目标设计模块的目标电路图及目标布线图中的所述子模块名称进行重新命名。接着，进至步骤S107。
在步骤S107，将该目标设计模块的目标电路图及目标布线图予以对比及对应调整，使二者得以对应统一并得以形成一顺应该产品特性的新的印刷电路板产品的目标设计模块。由此，可将所述既有的源设计模块的进行快速且无地址(location)冲突的合成，从而形成一新的印刷电路板产品的目标设计模块，可避免因所述目标设计模块中电子元件名称的相互冲突而导致无法完成合成作业或合成效果不佳并需要以人工方式进行繁复作业的弊端。
请参阅图2A及图2B，其显示本发明的设计模块合成方法一应用实施例示意图。须特别说明，为简化图式及说明，此处所涉及的设计模块仅显示若干例行性常用构件，但并不限于此，其也可包括其它的构件。
如图2A所示，预先选定待合成的二个源设计模块A、B，相当于步骤S100，其中，该二源设计模块A、B中具有多个例如电阻、电容、电感、芯片、或其它需要的电子元件等子模块。例如，该源设计模块A中包含名称依次为R1、R2、L1、C1、C2、T1的多个子模块，而该源设计模块B中则包括名称依次为R1、R2、L1、L2、C1、T1的多个子模块，其中，已删除所选定的所述源设计模块A、B的源布线图中所包含的机构元件以及源电路图中所包含的线路名称(相当于步骤S101)。
之后，如图2B所示，分别赋予该二源设计模块A、B所包含的子模块一对应的识别符号#、*(相当于步骤S102)，并依据该识别符号#、*，将其分别添加至该源设计模块A、B中子模块名称中，即，在源设计模块A中，使其中的子模块名称由原先的“R1、R2、L1、C1、C2、T1”变为“#R1、#R2、#L1、#C1、#C2、#T1”，而源设计模块B中的子模块名称由原先的“R1、R2、L1、L2、C1、T1”变为“*R1、*R2、*L1、*L2、*C1、*T1”。
接着，将自该二源设计模块A、B中选取的各该子模块予以合成(相当于步骤S103)，因该二源设计模块A、B中子模块名称附加有识别符号#、*，可避免子模块名称重复，故在合成过程中，各个子模块名称不会发生冲突。当然，识别符号并非局限于#、*，也可采用！、$、字母、数字或者特殊字等。在本实施例中，将源设计模块A中的子模块“#R2、#L1、#C1、#T1”及源设计模块B中的子模块“*R2、*L1”进行合成以形成一新的目标设计模块C，具有子模块#R2、*R2、#L1、*L1、#C1、#T1；此时，可选择在合成的目标设计模块C的目标电路图中添加所需的线路名称，并在该目标布线图中产生一对应该目标电路图的线路名称的线路表单且添加所需的机构元件，再依据该线路表单设定目标布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部份走线层面(相当于步骤S104、S105)。
最后，对目标设计模块C进行重新命名(相当于步骤S106)，以将所述已添加有对应的识别符号的子模块名称“#R2、*R2、#L1、*L1、#C1、#T1”更新为一新的子模块名称“R1、R2、L1、L2、C1、T1”；即，去除各该子模块名称中的识别符号#、*。如此，对应调整该目标设计模块的目标电路图及目标布线图，即完成一新的目标设计模块C(相当于步骤S107)。当然，在其它实施例中，也可在重新命名目标设计模块C之后，在目标设计模块C的目标电路图中添加所需的线路名称，并在该目标布线图中产生一对应该目标电路图的线路名称的线路表单以及于该目标布线图中添加所需的机构元件。
综上所述，本发明的设计模块合成方法，是在一印刷电路板的设计作业过程中，预先分别赋予多个待合成的源设计模块所包含的多个子模块一对应所述源设计模块的识别符号，避免子模块名称重复，以供后续可顺利将所述源设计模块的多个子模块予以合成以形成目标设计模块，并经过调整处理后，得以形成一新的印刷电路板产品的目标设计模块，故能避免如现有技术中所述设计源模块中所含有的多个子模块名称因设计模块合成过程中产生冲突，而导致无法合成新的目标设计模块并造成后续以人工操作方式进行繁复的修补工作的弊端。相比于现有技术中的合成方式，本发明可缩短印刷电路板的设计周期，从而简化操作流程及节省作业时间，提高工作效率并提升印刷电路板的产品竞争力。
上述实施例仅为示例性说明本发明的原理及其功效，而非用于限制本发明，即，本发明事实上仍可作其它改变。因此，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如后述的权利要求所列。
请参阅图1，其为本发明的设计模块合成方法的流程示意图，应用于印刷电路板的设计程序中，使用多个源设计模块来设计适用于新产品的印刷电路板的目标设计模块，所述源设计模块具有源电路图与源布线图，且该源电路图与源布线图包含有多个对应的子模块(该子模块可为例如电阻、电容、电感、芯片、或其它需要的电子元件等)，从而供电路设计者于研发、设计印刷电路板时，得以通过本发明所揭示的方法而令印刷电路板的设计工作顺利进行。在本实施例中，该印刷电路板选自多层电路板或增层电路板，并具有多个布线层。
如图1所示，本发明的设计模块合成方法包括以下详细实施步骤：在步骤S100，当印刷电路板厂商为因应电子产品的发展或市场的需求而要求设计一新的印刷电路板产品时，首先依据所欲设计的印刷电路板的产品特性，选定待合成的多个源设计模块。在本实施例中，每一个源设计模块包含有源电路图与源布线图，且每一个源设计模块均对应于某一类型的印刷电路板产品。接着，进至步骤S101。
在步骤S101，删除所选定的所述源设计模块的源布线图中所包含的机构组件以及源电路图中所包含的线路名称(net name)，以避免后续执行设计模块合成过程出现线路名称重叠的事情发生。接着，进至步骤S102。
在步骤S102，分别赋予所选定的各该源设计模块包含的所述子模块一对应的识别符号。具体而言，将各该识别符号分别附加至所述源设计模块的源电路图及源布线中所包含的多个子模块的名称中，以使各该源设计模块所包含的子模块名称可予以区分。在本实施例中，该识别符号可为字母、数字或者特殊字等。接着，进至步骤S103。
在步骤S103，自所述源设计模块中分别提取所需合成的多个已添加有对应的识别符号的子模块，并将所述子模块予以合成，以形成目标设计模块的目标电路图以及目标布线图。具体而言，首先自该源设计模块的源电路图中提取所需的子模块，并将所述子模块予以合成以形成目标电路图；接着，再自该源设计模块的源布线图中提取与该目标电路图所包含的子模块对应的子模块，并将所述子模块予以合成以形成目标布线图，此时，即可由该目标布线图以及该目标布线图构成该目标设计模块。其中，该目标设计模块内整合后的子模块名称包括对应各该源设计模块的识别符号及对应各该识别符号的子模块名称。接着，进至步骤S104。
在步骤S104，在合成的目标设计模块的目标电路图中添加所需的线路名称，并通过该设计程序将该目标电路图导入至该目标布线图中，而据以在该目标布线图中产生一对应该目标电路图的线路名称的线路表单。此外，为便于后续对依据该目标布线图制成的印刷电路板产品进行固定定位等作业，因此还需在该目标布线图中添加所需的机构元件。接着，进至步骤S105。
在步骤S105，依据该线路表单，设定目标布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部份走线层面。接着，进至步骤S106。
在步骤S106，重新命名该目标设计模块所包含的多个子模块名称，以将所述已添加有对应的识别符号的子模块名称更新为一新的子模块名称。更详细地说，分别对该目标设计模块的目标电路图及目标布线图中的所述子模块名称进行重新命名。接着，进至步骤S107。
在步骤S107，将该目标设计模块的目标电路图及目标布线图予以对比及对应调整，使二者得以对应统一并得以形成一顺应该产品特性的新的印刷电路板产品的目标设计模块。由此，可将所述既有的源设计模块的进行快速且无地址(location)冲突的合成，从而形成一新的印刷电路板产品的目标设计模块，可避免因所述目标设计模块中电子元件名称的相互冲突而导致无法完成合成作业或合成效果不佳并需要以人工方式进行繁复作业的弊端。
请参阅图2A及图2B，其显示本发明的设计模块合成方法一应用实施例示意图。须特别说明，为简化图式及说明，此处所涉及的设计模块仅显示若干例行性常用构件，但并不限于此，其也可包括其它的构件。
如图2A所示，预先选定待合成的二个源设计模块A、B，相当于步骤S100，其中，该二源设计模块A、B中具有多个例如电阻、电容、电感、芯片、或其它需要的电子元件等子模块。例如，该源设计模块A中包含名称依次为R1、R2、L1、C1、C2、T1的多个子模块，而该源设计模块B中则包括名称依次为R1、R2、L1、L2、C1、T1的多个子模块，其中，已删除所选定的所述源设计模块A、B的源布线图中所包含的机构元件以及源电路图中所包含的线路名称(相当于步骤S101)。
之后，如图2B所示，分别赋予该二源设计模块A、B所包含的子模块一对应的识别符号#、*(相当于步骤S102)，并依据该识别符号#、*，将其分别添加至该源设计模块A、B中子模块名称中，即，在源设计模块A中，使其中的子模块名称由原先的“R1、R2、L1、C1、C2、T1”变为“#R1、#R2、#L1、#C1、#C2、#T1”，而源设计模块B中的子模块名称由原先的“R1、R2、L1、L2、C1、T1”变为“*R1、*R2、*L1、*L2、*C1、*T1”。
接着，将自该二源设计模块A、B中选取的各该子模块予以合成(相当于步骤S103)，因该二源设计模块A、B中子模块名称附加有识别符号#、*，可避免子模块名称重复，故在合成过程中，各个子模块名称不会发生冲突。当然，识别符号并非局限于#、*，也可采用！、$、字母、数字或者特殊字等。在本实施例中，将源设计模块A中的子模块“#R2、#L1、#C1、#T1”及源设计模块B中的子模块“*R2、*L1”进行合成以形成一新的目标设计模块C，具有子模块#R2、*R2、#L1、*L1、#C1、#T1；此时，可选择在合成的目标设计模块C的目标电路图中添加所需的线路名称，并在该目标布线图中产生一对应该目标电路图的线路名称的线路表单且添加所需的机构元件，再依据该线路表单设定目标布线图的布线层面名称，并依据合成前后走线层面的变化情况而相应调整部份走线层面(相当于步骤S104、S105)。
最后，对目标设计模块C进行重新命名(相当于步骤S106)，以将所述已添加有对应的识别符号的子模块名称“#R2、*R2、#L1、*L1、#C1、#T1”更新为一新的子模块名称“R1、R2、L1、L2、C1、T1”；即，去除各该子模块名称中的识别符号#、*。如此，对应调整该目标设计模块的目标电路图及目标布线图，即完成一新的目标设计模块C(相当于步骤S107)。当然，在其它实施例中，也可在重新命名目标设计模块C之后，在目标设计模块C的目标电路图中添加所需的线路名称，并在该目标布线图中产生一对应该目标电路图的线路名称的线路表单以及于该目标布线图中添加所需的机构元件。
综上所述，本发明的设计模块合成方法，是在一印刷电路板的设计作业过程中，预先分别赋予多个待合成的源设计模块所包含的多个子模块一对应所述源设计模块的识别符号，避免子模块名称重复，以供后续可顺利将所述源设计模块的多个子模块予以合成以形成目标设计模块，并经过调整处理后，得以形成一新的印刷电路板产品的目标设计模块，故能避免如现有技术中所述设计源模块中所含有的多个子模块名称因设计模块合成过程中产生冲突，而导致无法合成新的目标设计模块并造成后续以人工操作方式进行繁复的修补工作的弊端。相比于现有技术中的合成方式，本发明可缩短印刷电路板的设计周期，从而简化操作流程及节省作业时间，提高工作效率并提升印刷电路板的产品竞争力。
上述实施例仅为示例性说明本发明的原理及其功效，而非用于限制本发明，即，本发明事实上仍可作其它改变。因此，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如后述的权利要求所列。